CN112449724A - 用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案 - Google Patents

用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案 Download PDF

Info

Publication number
CN112449724A
CN112449724A CN202080002912.6A CN202080002912A CN112449724A CN 112449724 A CN112449724 A CN 112449724A CN 202080002912 A CN202080002912 A CN 202080002912A CN 112449724 A CN112449724 A CN 112449724A
Authority
CN
China
Prior art keywords
word line
bit line
metal
contact hole
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080002912.6A
Other languages
English (en)
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112449724A publication Critical patent/CN112449724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

公开了一种自对准半镶嵌触点方案以降低针对3D PCM的成本。在所提出的触点方案中，首先形成接触孔，接着进行低电阻率金属沉积以填充孔并形成覆盖的一层金属膜。随后，可以通过金属膜的光刻和干法蚀刻来形成位线和字线。金属可以是低电阻率的，例如W、Co、Rh、Ru、Ir、Mo或与石墨烯的混合物。这样对于2个堆叠体，可以消除三个金属CMP。对于4个堆叠体，可以消除五个金属CMP。利用Co、Rh、Ru形成的WL和BL对于缩放友好。利用所公开的方案，在WL/BL和触点之间没有界面接触电阻。消除了多个金属CMP以降低成本。自对准防止了相邻金属短路。

Description

用于降低针对3D PCM的成本的新型自对准半镶嵌触点方案
技术领域
本公开整体涉及三维电子存储器，更具体而言涉及减少多个金属化学-机械平面化以降低针对3D交叉点存储器制造的成本。
背景技术
通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。不过，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样一来，针对平面存储器单元的存储密度接近上限。三维(3D)存储器架构能够解决平面存储器单元中的密度限制。
相变存储器(PCM)是一种非易失性固态存储器技术，其采用了相变材料在具有不同电阻的状态之间的可逆的热辅助切换，所述相变材料比如硫属元素化物化合物(chalcogenide coumpound)，如GST(锗-锑-碲)。基本存储单位(“单元”)可以被编程进入数个不同状态或电平，其呈现出不同的电阻特性。可编程单元状态可以用于代表不同数据值，允许存储信息。
PCM单元是通过自身加热以诱发非晶或晶态以表示1和0而被编程或擦除的。编程电流与PCM单元的尺寸和截面积成正比。在单电平PCM器件中，可以将每个单元设置成两种状态中的一种状态，“SET”状态和“RESET”状态，允许每个单元存储一个比特。在RESET状态(其对应于相变材料的整体非晶态)中，单元的电阻非常高。通过加热到高于其结晶点的温度并随后冷却，可以将相变材料转换成低电阻的全晶体状态。这种低电阻状态提供了单元的SET状态。如果随后将单元加热到高于相变材料熔点的高温，则材料会在快速冷却时回复到完全非晶的RESET状态。
另外，大的编程电流要求还导致大的编程电压要求。对PCM单元中的数据的读取和写入是通过经由与每个单元相关联的一对电极向相变材料施加适当电压而实现的。在写入操作中，所得的编程信号导致相变材料被焦耳加热到适当温度，以在冷却时诱发期望的单元状态。对PCM单元的读取是使用单元电阻作为单元状态的度量来执行的。施加的读取电压导致电流流经单元。
该电流取决于单元的电阻。因此，对单元电流的测量提供了对被编程单元状态的指示。为该电阻度量使用充分低的读取电压，以确保施加读取电压不会干扰被编程单元状态。然后可以通过将电阻度量与预定义的参考水平进行比较来执行单元状态检测。编程电流(I)通常在100-200μA的量级。如果单元中的写入或字线(WL)和位线(BL)遇到大电阻，则电压降可能很大。
在商用3D交叉点(X-point)存储器中，字线和位线是由20nm/20nm L/S图案形成的。存储器芯片由很多小的存储器阵列(片(tile))构成，并且在编程操作期间在字线和位线之间的大电压降会带来风险。典型地，在3D交叉点存储器中，位线和字线由具有较高电阻率的电属性的钨(W)形成。为每条位线和字线单独形成分别的触点，这需要一个触点蚀刻和一个触点化学-机械平面化(CMP)。此外，位线和字线必须要与触点对准，以便形成良好的电接触。这样一来，对准标记非常紧密，并且偏差使得成本增大。
因此，现有技术中需要一种自对准半镶嵌(damascene)触点方案，该方案将使在写入或字线与位线以及触点之间的界面接触电阻最小化，消除多个金属CMP以降低成本，并且自对准以防止相邻金属短路。
发明内容
包括以下发明内容是为了提供对本公开的各方面和特征的基本理解。本发明内容不是深入的概述，因此不旨在特别标识关键或必需要素或描绘本公开的范围。其唯一目的是以概要格式给出概念。
在一个方面中，给出了用于3D交叉点存储器的新型自对准镶嵌触点方案，与现有技术的3D交叉点存储单元结构相比，本方案允许降低的编程电流和降低的字线和位线电阻。在这种新型单元结构中，每个堆叠体由垂直的字线和位线构成。存储单元堆叠体自对准到字线和位线。字线和位线是使用包含钨(W)或钴(Co)或铑(Rh)或钌(Ru)或铱(Ir)或钼(Mo)形成的、或是使用这些金属中的一种或多种金属与石墨烯的混合物的材料形成的。这些材料是出于几种目的(包括对存储器阵列的缩放)而减小电阻的良好候选。与钨相比，例如，钴随着缩放展现出更小的电阻率增加，并且对于20nm宽的互连，具有比钨低估计40％的电阻率。字线或位线接触孔是单独形成并由字线或位线金属填充的。
在另一方面中，公开了一种用于形成针对3D交叉点存储器的新型自对准半镶嵌触点的方法。该方法包括利用平行位线和垂直字线形成交叉点存储器阵列。形成字线和位线接触孔。字线和位线接触孔是通过字线金属或位线金属填充的。
在另一方面中，公开了一种3D交叉点存储器管芯架构。大量的存储器阵列(片)由小空间分开，所述小空间在阵列的X方向和Y方向典型为20nm。钨(W)或钴(Co)或铑(Rh)或钌(Ru)或铱(Ir)或钼(Mo)或这些金属的一种或多种与石墨烯的混合物，字线和位线以电方式访问每个存储单元。
根据一方面，一种三维存储单元结构包括至少一个存储单元堆叠体。该存储单元堆叠体具有选择器、相变存储单元和第一电极、第二电极和第三电极。相变存储单元设置于第一电极和第二电极之间，并且选择器设置于第二电极和第三电极之间。字线和位线彼此垂直并且耦接到存储单元堆叠体。存储单元堆叠体相对于字线和位线是自对准或被重叠控制的。字线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一种的材料形成。位线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中至少一种的材料形成。形成至少一个字线接触孔或位线接触孔，其中，字线接触孔或位线接触孔由字线金属或位线金属填充。
在一些布置中，字线接触孔或位线接触孔由字线金属或位线金属填充，并且在字线接触孔或位线接触孔上方形成覆盖的一层金属膜。
在一些布置中，字线或位线是利用半镶嵌工艺形成的。
在一些布置中，覆盖的一层金属膜形成字线或位线。
在一些布置中，三维存储器包括衬底，其中，衬底中首先形成字线接触孔或位线接触孔。
在另一方面中，一种三维交叉点存储器管芯架构包括包含第一组相变存储单元的多个顶部存储器阵列或顶部存储器片，以及包含第二组相变存储单元的多个底部存储器阵列或底部存储器片。多个位线耦接到顶部阵列并且耦接到底部阵列。多个字线垂直于位线，并且包括耦接到顶部阵列的一组顶部单元字线以及耦接到底部阵列的一组底部单元字线。存储单元的顶部阵列各自被由顶部阵列中的相邻相变存储单元限定的第一空间分开，并且存储单元的底部阵列各自被由底部阵列中的相邻相变存储单元限定的第二空间分开。字线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中至少一种的材料形成，并且位线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中至少一种的材料形成，以通过电气方式访问每个存储单元。
根据一方面，一种形成三维存储器的方法包括首先利用平行位线和垂直字线形成交叉点存储器阵列，以及在字线和位线的交叉点处形成存储单元堆叠体。存储单元堆叠体是自对准的。位线和字线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一种的材料形成。与从包含钨(W)的材料中形成的位线和字线相比，该字线和位线具有减小的电阻，并且还使用降低的电压来改善编程并且增大阵列尺寸。
在一些布置中，该方法包括通过半镶嵌工艺形成字线和位线。
在另一方面中，一种自对准半镶嵌触点方案首先形成接触孔，接着进行低电阻率金属沉积，以填充孔并且为3D交叉点PCM存储单元形成覆盖的一层金属膜。随后，可以通过金属膜的光刻和干法蚀刻来形成位线和字线。同样，根据实施例，使用的金属可以是低电阻率的，包括，但不限于W、Co、Rh、Ru、Ir、Mo或与石墨烯的混合物。这样对于2个堆叠体，可以消除三个金属CMP。对于4个堆叠体，可以消除五个金属CMP。利用Co、Rh、Ru形成的WL和BL对于缩放友好。利用所公开的方案，在WL/BL和触点之间没有界面接触电阻。消除了多个金属CMP以降低成本。自对准防止了相邻金属短路。
附图说明
在参考对示范性实施例和附图的以下描述考虑时，将进一步认识到本公开的前述方面、特征和优点，在附图中，类似附图标记表示类似的元件。在描述附图中例示的本公开的示范性实施例时，为了清晰起见可以使用具体的术语。
不过，本公开的各方面并非意在限于所用的具体术语。
图1是现有三维交叉点存储器的等距(isometric)视图。
图2A和2B是示出了底部单元堆叠体沉积的三维交叉点存储器的截面的平面图，并且图2C是示出针对单元堆叠体中各层的缩写的图示。
图3A和3B是根据图2A-2D的实施例的三维交叉点存储器的平面图，分别具有底部单元双图案化和封装层沉积。
图4A和4B是根据图3A和3B的实施例的三维交叉点存储器的平面图，分别示出了间隙填充层和化学机械平面化(CMP)。
图5A和5B是根据图4A和4B的实施例的三维交叉点存储器的平面图，示出了字线接触孔蚀刻和字线金属沉积，以填充接触孔并形成覆盖的一层(blanket)金属膜。
图6A和6B是根据图5A和5B的实施例在存储器Y方向上的三维交叉点存储器的平面图，示出了字线双图案化和第一部分蚀刻以形成平行线。
图7A和7B是根据图6A和6B的实施例在存储器在Y方向上的三维交叉点存储器的平面图，示出了封装、间隙填充和抛光单元堆叠体。
图8A和8B是根据图7的实施例在存储器在Y方向上的三维交叉点存储器的平面图，示出了具有顶部位线接触保持形成的第二堆叠存储单元沉积和图案化。
图9A和9B是根据图8A和8B的实施例分别在存储器的X方向和Y方向上的三维交叉点存储器的平面图，示出了顶部位线金属沉积和图案化以形成顶部单元。
具体实施方式
尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，在不脱离本公开的实质和范围的情况下，可使用其他的配置和布置。对相关领域的技术人员显而易见的是，本公开还可用于多种其他应用。
值得注意的是，在说明书中对提及“一个实施例”、“一实施例”、“示范性实施例”、“一些实施例”等的引用仅表示所描述的实施例可以包括特定的特征、结构或特性，而且这些用语不一定指相同的实施例。此外，当特定特征、结构或特性结合实施例描述时，无论是否于文中明确教示，结合其他实施例来实现这些特征、结构或特性皆属于相关领域的技术人员的知识范围所及。
通常，术语可以至少部分地根据上下文中的用法来理解。例如，如本文所使用的术语“一个或多个”可用于以单数意义描述任何特征、结构或特性，或可用于描述特征、结构或特征的复数组合，至少可部分取决于上下文。类似的，术语诸如“一”、“一个”或“该”也可以被理解为表达单数用法或传达复数用法，至少可部分取决于上下文。
应该容易理解的是，本文中的“在…上面”、“在…之上”及“在…上方”的含义应该以最宽泛的方式来解释，使得“在…上面”不仅意味着“直接在某物上”，而且还包括在某物上且两者之间具有中间特征或中间层，并且“在…之上”或“在…上方”不仅意味着在某物之上或在某物上方的含义，而且还可以包括两者之间没有中间特征或中间层(即，直接在某物上)的含义。
此外，为了便于描述，可以在本文使用诸如“在…下面”、“在…之下”、“较低”、“在…之上”、“较高”等空间相对术语来描述一个组件或特征与另一个或多个组件或特征的关系，如图所示。除了图中描绘的方向之外，这些空间相对术语旨在涵盖使用或操作中的器件的不同方位或方向。该器件可以其他方式定向(例如以旋转90度或以其它方向来定向)，并且同样能相应地以本文中所使用的空间相关描述来解释。
本文中使用的术语“衬底”可以指期望在其上形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化物上硅、氧化物上碳化硅、玻璃、氮化镓、氮化铟、氮化铝、玻璃、其组合或合金，以及其他固体材料。可以对衬底自身进行图案化。在衬底顶部上增加的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括很宽范围的半导体材料，包括，但不限于硅、锗、砷化镓、磷化铟等。或者，衬底可以由不导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指材料部分，其包括具有厚度的区域。层的范围可以在整个下层或上层结构上延伸，或者其范围可以小于下层或上层结构的范围。此外，层可以为均匀或不均匀连续结构的区域，其厚度可小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面与底表面之间的任何一对水平平面、或者位于该连续结构的顶表面及底表面。层可以水平地、垂直地和/或沿着渐缩表面延伸。衬底可以是层，其可以包括一层或多层，和/或可以在其上面和/或下面具有一层或多层。层可以包含多层。例如，互连层可以包括一个或多个导体以及接触层(其中形成有接触件、互联机和/或通孔)以及一个或多个介电层。
本文中使用的术语“水平”将被理解为定义成平行于衬底平面或表面的平面，不论衬底取向如何。术语“竖直”将是指垂直于前面定义的水平的方向。相对于水平平面定义诸如“在……上方”、“在……下方”、“底部”、“顶部”、“侧面”(例如侧壁)、“高”、“低”、“上”、“上方”和“下方”等术语。术语“在……上”表示元件之间有直接接触。术语“在……上方”将允许居间的元件。
如本文所用，如果通过诸如x射线衍射(XRD)的技术测量而呈现出大于或等于30％的结晶度，则将认为材料(例如，电介质材料或电极材料)是“晶体”。非晶材料被认为是非晶态。
如本文所用，术语“第一”、“第二”和其他序数词将被理解为仅提供区分，而不是限制任何具体的空间或时间顺序。
如本文所用，术语(元素的)“氧化物”将被理解为包括除该元素和氧之外的额外成分，包括，但不限于掺杂剂或合金。如本文所用，术语(元素的)“氮化物”将被理解为包括除该元素和氮之外的额外成分，包括，但不限于掺杂剂或合金。
如本文所用，术语“镶嵌”将被理解为镶嵌工艺。在这种工艺中，将下方的氧化硅绝缘层图案化有开放沟槽或沟道，导体应当被定位在所述沟槽或沟道。在绝缘体上沉积用于显著过度填充沟槽的铜的厚涂层，并使用化学-机械平面化(CMP)去除在绝缘层顶部上方延伸的铜(被称为过载(overburden))。绝缘层的沟槽或沟道之内埋入的铜不被去除，并且变为图案化的导体。镶嵌工艺通常在每个镶嵌阶段形成并且利用铜填充单个特征。双镶嵌工艺通常一次形成并利用铜填充两个特征。因此，一般地，镶嵌方法涉及在电介质、基于二氧化硅的材料中蚀刻线和通孔特征，随后利用阻隔和Cu金属填充那些特征。通过CMP去除过剩的金属，并且随后通过水性的CMP后清洁步骤处理晶圆。
这种工艺的改型称为“半镶嵌”制造，用于通过制造嵌入衬底电介质中的岛状物(island)来减小源极和漏极与该岛状物的重叠。制造“半镶嵌”中的工艺步骤在以下附图中示出，并可以用于在包括横向堆放单电子晶体管(SET)的半导体中形成各种部件。以下步骤是半镶嵌工艺的一般解释：(a)氧化Si衬底(深灰)(SiO2为蓝色)；(b)通过由聚二甲基戊二酰亚胺(polymethylglutarimide，PMGI)掩模(黄色)定义的电子束光刻(EBL)蚀刻出用于形成岛状物的沟槽；(c)沉积金属(浅灰，例如，Ni)；EBL是扫描聚焦电子束的做法，以在利用被称为抗蚀剂的电子敏感膜覆盖的表面上绘制定制形状(也称为“曝光”)(d)执行化学机械平面化或抛光(CMP)步骤并形成金属岛状物；(e)沉积ALD电介质(绿色)；(f)沉积金属源电极和漏电极(浅灰)；以及(g)半镶嵌SET的显微图(未示出栅极)。接近竖直的线是嵌入的岛状物，以及稍微更宽的、接近水平的线是源极和漏极。
将本技术应用于新的自对准半镶嵌触点方案，以降低针对3D交叉点存储器的成本。在所提出的新型触点方案中，首先形成接触孔，接着进行低电阻率金属沉积以填充孔并形成覆盖的一层金属膜。随后，可以通过金属膜的光刻和干法蚀刻来形成位线和字线。金属可以被制成低电阻率，例如钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)中的至少一项或以上各项与石墨烯的混合物。这样一来，对于两个(2)堆叠体，例如，可以消除三个(3)金属的化学-物理平面化(CMP)。对于四个(4)堆叠体，可以消除五个金属CMP。发现利用钴、铑和钌形成的字线和位线比像钨或铜的材料更可以接受缩放。由于为字线和位线形成使用更薄的金属或者对金属蚀刻的完全消除，所以有效地减小了单元堆叠体高度和高宽比。与使用钨(W)的现有技术字线和位线相比，降低了电压降。相应地增大的子阵列或片的尺寸以改善阵列效率。与钨相比，钴随着缩放展现出更小的电阻率增加，并且对于20nm宽的互连，具有比钨低估计40％的电阻率。于是，例如，Co、Rh、Ru的使用是出于缩放目的降低3D交叉点存储器中字线和位线的电阻的良好候选。在字线/位线和触点之间没有界面接触电阻。消除了多个金属化学-物理平面化，从而降低了制造成本。线和字线与触点自对准，以防止相邻金属短路。
本技术适用于三维存储器领域。图1A中示出了三维(3D)存储器的一般性现有示例。具体而言，图1A是三维交叉点存储器的截面的等轴视图。存储器包括第一层存储单元5和第二层存储器单元10。在第一层存储单元5和第二层存储单元之间是沿X方向延伸的数个字线15。在第一层存储单元5上方是沿Y方向延伸的数个第一位线20，并且在第二层存储单元的下方是沿Y方向延伸的数个第二位线25。此外，从附图可以看出，可以沿Z方向重复位线-存储单元-字线-存储单元的顺序结构以实现堆叠配置。在任何情况下，都可以通过选择性地激活对应于该单元的字线和位线来访问单独的存储单元。现在将利用图1中所示的方向模型来参考X和Y方向。
图1示出了3D交叉点存储单元的一般结构，以及在本文中使用该术语描述改进。字线、顶部单元位线和底部单元位线通常根据20nm/20nm线/空间(L/S)图案形成并形成于硅衬底上。此外，存储器可以采用互补金属氧化物半导体(CMOS)技术。
如上所述，为每条位线和字线单独形成分别的触点存在一个问题，这需要一个触点蚀刻和一个触点化学-机械平面化(CMP)。位线和字线必须要与触点对准，以便形成良好的电接触。此外，对准标记非常紧密。本公开解决了这个问题并通过消除多个CMP而降低了用于制造3D交叉点存储器的成本。提到图2A，图2A是结构平面图，示出了在衬底201中形成位线接触孔200。图2B示出了底部单元堆叠体沉积。具有位线接触孔200的衬底201上沉积有以下层。从单元堆叠体沉积的底部开始，在图2A的位线接触孔200中沉积的是位线金属202以及也被标记为202的位线层、第一碳电极209、选择器或双向阈值切换(OTC)208、第二碳电极207、相变存储单元206、第三碳电极205和氮化物层204。此类材料的示例包括金属氮化物(诸如TiN、TiAlN、TaN、BN)、金属氮氧化物(诸如TiON)、金属硅化物(诸如PtSi)、半导体(诸如硅或锗(具有或没有掺杂))、还原(reduced)的金属氧化物(诸如TiOx(x<2表示还原))、金属(诸如W、Ni、Co)或碳基材料。典型地，可以通过化学气相沉积(CVD)完成沉积。在这个过程中，使用真空沉积方法生产高质量、高性能并且固体的材料。在典型的CVD中，将晶圆(衬底)暴露于一个或多个挥发性前体，所述前体在衬底表面上反应和/或分解，以产生期望的沉积。
层202可以是基于钨的化合物，并且充当导体等等。根据实施例，导体可以由具有传导性质的其他材料制成。因此，根据实施方式，位线金属202和位线层202可以由包含钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一种的材料形成。
图2C中示出了本文中称为氮化物层的层204。此类氮化物材料的示例包括，但不限于金属氮化物(诸如TiN、TiAlN、TaN、BN)、金属氮氧化物(诸如TiON)、金属硅化物(诸如PtSi)、半导体(诸如硅或锗(具有或没有掺杂))、还原的金属氧化物(诸如TiOx(x<2表示还原))、金属(诸如W、Ni、Co)或碳基材料。
同样，如前所述，术语第一、第二和第三的使用仅仅是为了提供区分，而不是强制任何空间或时间顺序。碳电极205、207和209可以是可互换的，并且提到术语第一、第二和第三仅仅被用作参考以描述相邻元件。电极可以由任何方便的导电材料形成，典型为金属材料(例如，纯金属或金属化合物、合金或其他混合物)或掺杂半导体材料，诸如硅。根据实施例，该电极可以是碳电极或本领域技术人员已知的任何其他电极。
图2C中所示的层被缩写为：W/C/OTS/C/PCM/C/Nit堆叠体，如图2C所示。这些缩写分别是指钨层、第一碳电极、选择器或双向(ovonic)阈值切换、第二碳电极、相变存储单元、第三碳电极和氮化物层。附图标记201是指衬底或氧化物层。如图2C所示，在本文中，氧化物也被表示为附图标记312和812。
图3A示出了示范性单元堆叠体1、2和3。每个堆叠体由如前面在图2A-2C中所述的若干层制成。单元堆叠体1、2和3在功能和组分上类似。为了描述本文公开的材料，各图中对公共元件的类似附图标记标识所示和描述的元件的类似材料和功能。钨202在衬底201之内并在单元堆叠体中，如图3A所示。
如图3A中所示，图3A是底部单元双图案化以在电触点中形成与底部位线平行的底部单元。进行第一部分蚀刻以蚀刻穿过顶部电极205和PCM单元206，并且停止于电极207上以形成平行线。根据实施例，具有第一蚀刻或部分蚀刻的底部单元双图案化例如可以使用过氧化氢或氢氧化铵或本领域技术人员已知的其他方式来完成。图3B还示出了沉积氮化物和氧化物封装310、312以覆盖堆叠体1、2和3，以保护每个堆叠体中的暴露电极205和PCM单元206。封装层310可以由氮化硅或其他适当材料构成。可以进一步利用包括衬底的氧化物层312封装堆叠体1、2和3。
图4A示出了第二蚀刻以蚀刻穿过剩余电极207、209、双向热切换(OTC)208和导体202以形成平行底部单元位线。封装层410沉积覆盖堆叠体1、2和3以保护每个堆叠体中的现在暴露的双向热切换(OTC)208。在封装之后，间隙填充402覆盖堆叠体1、2和3。可以通过原子层沉积(ALD)氧化物、旋涂电介质(SOD)或可流动化学气相沉积(CVD)氧化物来获得间隙填充402，并且所述间隙填充402与本文所示的间隙填充211、402和802同义。间隙填充材料的示例包括，但不限于砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、碲化镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)，以及基于钴的化合物以及其任意组合。图4B示出了对堆叠体1、2和3的氧化物/氮化物化学机械平面化(CMP)处理。如图4B所示，CMP处理停止于碳电极205上。
图5A和5B示出了字线接触孔蚀刻步骤和字线金属沉积步骤。在优选实施例中，通过半镶嵌工艺形成字线。图5A示出了间隙填充蚀刻，其停止于填充有钨202的衬底201处。使用湿法蚀刻去除间隙填充402的一部分以利用字线金属502填充。根据实施方式，在蚀刻工艺中可以利用氢氧化铵或过氧化氢。图5B示出了字线金属沉积步骤，其填充接触孔500，并且随后形成覆盖的一层金属层502。金属层502可以是钨或任何其他导体金属，例如钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一者。典型地，可以通过化学气相沉积(CVD)完成沉积。在这个过程中，使用真空沉积方法生产高质量、高性能的固体材料。在典型的CVD中，将晶圆(衬底)暴露于一个或多个挥发性前体，所述前体在衬底表面上反应和/或分解，以产生期望的沉积。根据实施例，可以在形成覆盖的一层金属层502之前或期间填充层202。
图6A和6B示出了对图5A和5B所示的实施例进行底部单元字线双图案化，以形成平行底部单元写入线，所述平行底部单元写入线垂直于与底部单元顶部碳电极205接触的位线。图6A是取自图5B的堆叠体1的沿线6A-6A截面，示出了图5B中沿Y方向示出的各个层。如图6B所示，进行第一部分蚀刻以蚀刻穿过顶部电极205、PCM 206，并停止于电极207上以形成平行线。根据实施例，例如可以使用过氧化氢或氢氧化铵或通过本领域技术人员已知的其他方式来完成蚀刻。
图7A和7B示出了沉积氮化物和氧化物封装710、712以覆盖堆叠体1、2和3，以保护每个堆叠体中的暴露的电极和氮化物凹槽衬垫约束的相变存储单元。封装层710可以由氮化硅或其他适当材料构成。可以进一步利用包括衬底的氧化物层712封装堆叠体1、2和3。随后利用第二蚀刻进行底部单元写入线蚀刻以蚀刻穿过剩余电极207、209、双向热切换208和导体202以形成平行底部单元字线。封装层714沉积覆盖堆叠体1、2和3以保护每个堆叠体中的现在暴露的双向热切换208。在封装之后，间隙填充702覆盖堆叠体1、2和3。间隙填充可以通过原子层沉积氧化物、旋涂电介质(SOD)或可流动化学气相沉积(CVD)氧化物获得。完成氧化物的化学机械抛光(CMP)并停止于导体502上，如图7B所示。再次，取决于实施例，导体502可以是钨(W)或另一种导电材料。
图8A和8B示出了本文描述的具有新单元结构的存储单元的顶部单元堆叠体的沉积和双图案化。如图8A中沿X方向所示，通过在底部截面830上沉积写入线金属202、碳电极209、OTS 208、碳电极207、PCM 206、碳电极205和氮化物层204(未示出)来形成顶部截面810。顶部单元和底部单元写入线820分开两个堆叠体。对堆叠体801、802和803的氧化物/氮化物化学机械抛光(CMP)处理。CMP处理停止于碳电极205上。同样，根据实施方式，字线可以由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一种的材料形成。如图8B中沿Y方向所示，蚀刻间隙填充840以形成顶部位线接触孔850。在实施例中，利用半镶嵌工艺形成顶部位线接触孔850。
图9A和9B示出了顶部位线金属沉积以填充接触孔850，以及双图案化以形成顶部单元。示出了顶部截面810和底部截面830。顶部单元和底部单元写入线820分开两个堆叠体。沉积位线金属902以填充来自图8B的位线接触孔850，并执行双图案化以形成顶部单元810。根据实施方式，顶部位线可以由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一种的材料形成。在实施例中，通过半镶嵌工艺形成顶部位线902。
前述替代示例的大部分都不是互相排斥的，而是可以通过各种组合来实施以实现独特的优点。由于可以利用上述特征的这些和其他变化和组合而不脱离权利要求限定的主题，所以应当以例示的方式理解实施例的此前描述，而不是限制权利要求限定的主题。例如，不必按照上述精确顺序执行前述操作。相反，可以按照不同顺序，例如相反顺序，或者同时处理各个步骤。除非另行指出，还可以省去步骤。此外，本文描述的示例以及措辞为“诸如”、“包括”等的条款的规定不应被解释为将权利要求的主题限制到具体示例；相反，示例仅意在例示很多可能实施例的仅一个示例。此外，不同附图中的相同附图标记可以标识相同或相似的元件。
尽管已经参考特定实施例描述了本公开，但要理解的是，这些实施例仅仅是本公开原理和应用的例示。因此要理解的是，可以对例示性实施例作出众多修改，并且可以想到其他布置而不脱离所附权利要求限定的本公开的精神和范围。

Claims (12)

1.一种三维存储单元结构，包括：
至少一个存储单元堆叠体，所述存储单元堆叠体具有选择器、相变存储单元、以及第一电极、第二电极和第三电极；所述相变存储单元设置于所述第一电极和所述第二电极之间，并且所述选择器设置于所述第二电极和所述第三电极之间；
彼此垂直并且耦接到所述存储单元堆叠体的字线和位线，其中，所述存储单元堆叠体相对于所述字线和所述位线是自对准的；
所述字线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)中的至少一种的材料形成，或由包含这些金属中的一种或多种金属与石墨烯的混合物的材料形成；
所述位线由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)中的至少一种的材料形成，或由包含这些金属中的一种或多种金属与石墨烯的混合物的材料形成；
至少一个字线接触孔或位线接触孔；以及
其中，所述字线接触孔或所述位线接触孔是通过字线金属或位线金属填充的。
2.根据权利要求1所述的三维存储单元结构，其中，所述字线接触孔或所述位线接触孔是通过所述字线金属或位线金属填充的，并且在所述字线接触孔或位线接触孔上方形成覆盖的一层金属膜。
3.根据权利要求2所述的三维存储单元结构，其中，所述字线或所述位线是利用半镶嵌工艺形成的。
4.根据权利要求2所述的三维存储单元结构，其中，所述覆盖的一层金属膜形成所述字线或所述位线。
5.根据权利要求1所述的三维存储单元结构，还包括衬底，并且，所述衬底中首先形成所述字线接触孔或位线接触孔。
6.一种三维存储管芯架构，包括：
包含第一组相变存储单元的多个顶部存储器阵列或顶部存储器片；
包含第二组相变存储单元的多个底部存储器阵列或底部存储器片；
耦接到所述顶部存储器阵列并且耦接到所述底部存储器阵列的多个位线；
多个字线，所述多个字线垂直于所述位线，并且包括耦接到所述顶部阵列的一组顶部单元字线以及耦接到所述底部阵列的一组底部单元字线；
存储单元的所述顶部阵列各自被由所述顶部阵列中的相邻相变存储单元限定的第一空间分开，并且存储单元的所述底部阵列各自被由所述底部阵列中的相邻相变存储单元限定的第二空间分开，并且
其中，所述字线由包含钨(W)、钴(Co)、铑(Rh)、或钌(Ru)、铱(Ir)、钼(Mo)中的至少一种的材料形成，或由包含这些金属中的一种或多种金属与石墨烯的混合物的材料形成，并且所述位线由包含钨(W)、钴(Co)、铑(Rh)、或钌(Ru)、铱(Ir)、钼(Mo)中的至少一种的材料形成，或由包含这些金属中的一种或多种金属与石墨烯的混合物的材料形成，以便通过电气方式访问每个存储单元。
7.根据权利要求6所述的三维存储管芯架构，其中，所述顶部单元字线和所述底部单元字线互相耦接。
8.根据权利要求6所述的三维存储管芯架构，其中，所述第一空间和所述第二空间在X方向上大约为20nm，并且在Y方向上大约为20nm。
9.一种形成三维存储器的方法，包括：
在衬底中首先形成字线接触孔和位线接触孔；
在所述字线接触孔中沉积字线金属，并且在所述位线接触孔中沉积位线金属，以填充所述接触孔并且形成覆盖的一层字线金属膜和覆盖的一层位线金属膜；
利用平行位线和垂直字线形成交叉点存储器阵列；以及
在所述字线和所述位线的交叉点处形成存储单元堆叠体，其中，所述存储单元堆叠体是自对准的；
其中，所述位线金属和所述字线金属由包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)中的至少一种的材料形成，或由包含这些金属中的一种或多种金属与石墨烯的混合物的材料形成，以使所述字线和所述位线与从包含钨(W)的材料中形成的位线和字线相比具有降低的电阻并且使用降低的电压，以及改善编程并且增大阵列尺寸。
10.根据权利要求9所述的方法，其中，所述覆盖的一层字线金属膜和覆盖的一层位线金属膜是利用半镶嵌工艺形成的。
11.根据权利要求9所述的方法，还包括利用所述覆盖的一层位线金属膜和所述覆盖的一层字线金属膜形成所述位线和所述字线。
12.根据权利要求9所述的方法，其中，通过蚀刻所述单元堆叠体，对包含钨(W)、钴(Co)、铑(Rh)、钌(Ru)、铱(Ir)、钼(Mo)或与石墨烯的混合物中的至少一者的材料进行气相沉积来形成所述字线和所述位线。
CN202080002912.6A 2020-10-12 2020-10-12 用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案 Pending CN112449724A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/120435 WO2022077167A1 (en) 2020-10-12 2020-10-12 Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm

Publications (1)

Publication Number Publication Date
CN112449724A true CN112449724A (zh) 2021-03-05

Family

ID=74739763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002912.6A Pending CN112449724A (zh) 2020-10-12 2020-10-12 用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案

Country Status (2)

Country Link
CN (1) CN112449724A (zh)
WO (1) WO2022077167A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256292A (zh) * 2021-10-27 2022-03-29 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479376A (zh) * 2002-08-28 2004-03-03 旺宏电子股份有限公司 存储器件的结构及其制造方法
CN106033740A (zh) * 2014-09-22 2016-10-19 旺宏电子股份有限公司 制作字线的方法、形成半导体元件的方法及记忆体元件
US20180144795A1 (en) * 2014-04-30 2018-05-24 Micron Technology, Inc. Variable resistance memory stack with treated sidewalls
CN109768158A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 具有交叉点存储阵列的存储器件
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件
CN110914994A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 用于形成三维相变存储器件的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479376A (zh) * 2002-08-28 2004-03-03 旺宏电子股份有限公司 存储器件的结构及其制造方法
US20180144795A1 (en) * 2014-04-30 2018-05-24 Micron Technology, Inc. Variable resistance memory stack with treated sidewalls
CN106033740A (zh) * 2014-09-22 2016-10-19 旺宏电子股份有限公司 制作字线的方法、形成半导体元件的方法及记忆体元件
CN109768158A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 具有交叉点存储阵列的存储器件
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件
CN110914994A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 用于形成三维相变存储器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256292A (zh) * 2021-10-27 2022-03-29 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制造方法

Also Published As

Publication number Publication date
WO2022077167A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US8168469B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
CN112041997B (zh) 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
US9698202B2 (en) Parallel bit line three-dimensional resistive random access memory
US8742514B2 (en) Storage node, phase change memory device and methods of operating and fabricating the same
US7767568B2 (en) Phase change memory device and method of fabricating the same
US11456333B2 (en) Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
US20190245142A1 (en) Memory device and method of fabricating the same
CN112567525B (zh) 垂直3d pcm存储单元和编程读取方案
US20070145346A1 (en) Connection electrode for phase change material, associated phase change memory element, and associated production process
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
US20210057489A1 (en) Memory cell manufacturing method
WO2022077167A1 (en) Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm
CN112655092B (zh) 用于3d x点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法
CN112585758B (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
CN112655093B (zh) 具有衬垫限制单元结构的三维存储器及其制造方法
WO2022032489A1 (en) A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
CN112655094B (zh) 用于3d x点存储器的凹陷衬垫限制单元结构和制造方法
WO2022032490A1 (en) New cell stack with reduced wl and bl resistance for 3d x-point memory to improve program and increase array size
WO2022109773A1 (en) New super-lattice cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory
US10770512B1 (en) Stacked resistive random access memory with integrated access transistor and high density layout
TW202301354A (zh) 記憶胞及具有其之3d記憶體裝置
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210305

RJ01 Rejection of invention patent application after publication