CN106033740A - 制作字线的方法、形成半导体元件的方法及记忆体元件 - Google Patents

制作字线的方法、形成半导体元件的方法及记忆体元件 Download PDF

Info

Publication number
CN106033740A
CN106033740A CN201510108359.5A CN201510108359A CN106033740A CN 106033740 A CN106033740 A CN 106033740A CN 201510108359 A CN201510108359 A CN 201510108359A CN 106033740 A CN106033740 A CN 106033740A
Authority
CN
China
Prior art keywords
layer
wordline
conductive
thin
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510108359.5A
Other languages
English (en)
Inventor
龙成
龙成一
魏安祺
杨大弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106033740A publication Critical patent/CN106033740A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是有关于一种以具有薄导电层的半镶嵌工艺来制作字线的方法、形成半导体元件的方法及记忆体元件.可以用来制作无串焊的字线，其可以在字线的间隔小于40纳米时，维持记忆胞的关件尺寸，通过在制作工艺中使用薄导电保护层来保护储存层，并在后续工艺中使此薄导电保护层与填充的导电材料接触。

Description

制作字线的方法、形成半导体元件的方法及记忆体元件
技术领域
本发明涉及一种半导体的制作方法，特别是涉及一种在半导体记忆体中制作字线的可靠方法。
背景技术
半导体结构，例如记忆体，时常会和多层平行导电通道，又被称为字线，整合在一起，并且导向一个方向和位于其下方的位线正交(orthogonal)。多条字线是由导电材料所组成，且彼此电性隔离。在面对半导体元件尺寸日益缩小时，制作过程中，必须注意保持字线的电性分离(electrical separation)。所需的电性分离必须和不希望存在的导电通道，又被称为串焊(stringer)，的出现取得妥协。其中，串焊是由制作字线的蚀刻工艺所余留的导电材料残余物所构成。
在制作工艺中用以确保字线电性分离的方法一般适用于较大的几何尺寸(geometries)，并不能按比例地适用到较小的几何尺寸。当字线的间距(pitch)缩小至40纳米(nm)以下时，要使用先前的方法来维持关键尺寸(critical dimensions,CD)是特别困难的。
因此，需要提供一种适用于小几何结构形成字线的可靠制造方法。
发明内容
本发明的目的在于，克服现有的技术存在的缺陷，而提供一种新的制作字线的方法、形成半导体元件的方法及记忆体元件，所要解决的技术问题是使其以具有薄导电层的半镶嵌工艺来制作字元线，可以在小几何结构时，维持关件尺寸，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制作字线的方法，其包括：提供具有储存层(storagelayer)以及用来保护此储存层的薄导电保护层(thin protectiveconductive layer)的半导体结构。其中，储存层和薄导电保护层二者都位于基材上方。此二层可以被，例如图案化，例如蚀刻，以形成可暴露出一部分基材的开口。介电材料可以被添加，例如，填充，进入这些开口。在这些开口之间形成接触。其中，此接触包括储存层和薄导电保护层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制作字线的方法，其中可以在介电材料中形成碗状轮廓(bowl-shaped profile)，借此使串焊的形成不会发生。
前述的制作字线的方法，其中此提供半导体结构的步骤包括:提供位于基材上方的牺牲层。此牺牲层可以包括陶瓷材料。在一实施例中，本方法还包括从牺牲层中移除一部分材料(牺牲材料)。
前述的制作字线的方法，其中碗状轮廓可以填充导电材料，借此薄导电保护层可以和导电材料接触。随后，沉积硬罩幕并进行字线蚀刻。借此，串焊，也就是不希望存在的导电通道，不会发生。
前述的制作字线的方法，其中导电材料的提供包括提供多结晶硅(polycrystalline silicon)；牺牲层的提供包括提供氮化硅(SiN)；以及介电材料的提供，包括提供缓冲氧化物(buffer oxide)。此处所述的“缓冲氧化物”一词，可视为是一种提供或插入于牺牲层，例如氮化硅，和导电材料，例如多结晶硅，之间的薄氧化物(thin oxide)层，可借以提供较佳的粘着效果，以及/或在移除牺牲(氮化硅)层时，对位于下方的薄导电保护层提供保护。
前述的制作字线的方法，其中导电材料的提供，包括提供钨金属硅化物(tungsten silicide)、钴金属硅化物(cobalt silicide)和氮化钛(titanium nitride)其中的一种或多种。
前述的制作字线的方法，其中该些层(储存层的薄导电保护层)的图案化，例如蚀刻，可以包括进行BDF蚀刻，也就是定义储存层以及埋藏扩散(buried diffusion，此处称为BDF)的长度的一种蚀刻。且可以使用埋藏扩散(buried diffusion,此处称为BD)氧化物来填充开口，BD氧化物指的是一种被填充到由BDF蚀刻所定义的轮廓中的氧化物绝缘体。碗状轮廓的形成可以包括使用稀释氢氟酸(hydrofluoric acid,HF)回蚀(pull back)BD氧化物和/或移除缓冲氧化物。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种根据上述制作字线的方法形成半导体元件的方法。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种记忆体元件，其包括：一基材；一电荷储存层，位于该基材上方；以及一栅极结构，位于该电荷储存层上方；其中该栅极结构包括一导电保护层和一导电栅极层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体元件，其中该导电保护层包括一材料，该材料是选自于由氮化钛(titanium nitride)、多晶硅(polysilicon)和非晶硅(amorphoussilicon)所组成的一族群。
前述的记忆体元件，其中该栅极结构的宽度大于该电荷储存层的宽度。
前述的记忆体元件，还包括一字线结构，连接至该栅极结构。
前述的记忆体元件，其中该电荷储存层是由介电材质所构成。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明制作字线的方法、形成半导体元件的方法及记忆体元件至少具有下列优点及有益效果：本发明是以具有薄导电层的半镶嵌工艺来制作字元线，可以在小几何结构时，维持关件尺寸。
综上所述，本发明是有关于一种以具有薄导电层的半镶嵌工艺来制作字线的方法、形成半导体元件的方法及记忆体元件.可以用来制作无串焊的字线，其可以在字线的间隔小于40纳米时，维持记忆胞的关件尺寸，通过在制作工艺中使用薄导电保护层来保护储存层，并在后续工艺中使此薄导电保护层与填充的导电材料接触。本发明在技术上有显著的进步,具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1是根据现有习知技术绘示的形成字线的中间阶段工艺中的部分半导体结构的立体图。
图2是沿着图1的切线2-2’所绘示的结构的剖面示意图。
图3是绘示在图1的结构中进行字线蚀刻步骤之后的结构的立体图。
图4是在完成字线蚀刻之后，在图3的剖面结构上沿着切线4-4'所绘示的串焊的形成的结构的剖面示意图。
图5是绘示一种与图2类似的结构的剖面示意图，其具有用来防止串焊形成的缩口轮廓。
图6是绘示在图5所绘示的结构中进行字线蚀刻之后的结构的剖面示意图，其说明并未有串焊产生。
图7是绘示一种与图2类似的结构的剖面示意图，但其被绘示成具有直边(straight-sided)轮廓。
图8是绘示在图7所绘示的结构中进行字线蚀刻的结果的示意图，其绘示出了串焊。
图9是绘示用来从图8所绘示的结构中移除串焊的过蚀(over-etch)对于关键尺寸的影响的示意图。
图10是绘示适于用来形成半导体结构的半导体薄膜叠层的结构的剖面示意图，这些叠层包括薄导电保护层、缓冲氧化物层和氮化硅层。
图11是绘示在图10所绘示的半导体薄膜叠层上进行BDF蚀刻之后的结果的示意图。
图12是绘示在图11所绘示的结构上沉积BD氧化物并进行化学机械研磨(chemical mechanical planarization,CMP)之后的结果的示意图。
图13是绘示在图12所绘示的结构上进行蚀刻移除氮化硅后的结果的示意图。
图14是绘示回蚀BD氧化物和介电层的蚀刻结果的示意图，此结果形成了碗状轮廓(bowl-shaped profile)。
图15是根据在图14所绘示的结构上填充多晶硅和沉积硬罩幕之后的结果所绘示的结构的立体图。
图16是根据在图15所绘示的结构上进行字线蚀刻之后的结果所绘示的结构的立体图。
图17是绘示一半导体结构的立体图，此半导体结构包含氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)层以及被薄导电保护层和氧化层所覆盖且被多层介电层隔离的多层多晶硅层。
图18是绘示在图17所绘示的结构上进行字线蚀刻之后的结果的示意图。
图19是绘示在图18所绘示的结构上进行氧化物填充和化学机械研磨之后的结果的示意图。
图20是绘示在图19所绘示的结构上进行镶嵌蚀刻之后的结果的示意图，其中氧化物-氮化物-氧化物层受到薄导电保护层的保护。
图21是绘示在图20所绘示的结构上填充多晶硅之后的结果的示意图。
图22A是定义用来从图21的结构中截取剖面以呈现图22B的假想平面(phantom plane)的位置的示意图
图22B是绘示沿着图22A的假想平面截取图21的剖面之后的结构的立体图。
图22C是绘示图22B所截取的剖面的部分结构的放大图。
图23是绘示使用氮化钛作为薄导电保护层的半导体结构的剖面示意图。
图24是绘示实施本发明的方法的流程图。
100：基材 105：氧化物层
110：ONO层 115：PL1层
120：字线 125：PL3层
130：厚度 135：空间
145：虚线箭号 140：串焊
150：基材 155：氧化物层
160：ONO层 165：PL1层
170：PL3层 175：非等向性蚀刻
180：基材 185：氧化物层
190：ONO层 195：PL1层
200：PL3层 205：串焊
215：线宽 300：基材
305：储存层 310：薄导电保护层
315：介电层 320：牺牲层
325：轮廓 330：宽度
335：BD氧化物 340：开口
345：碗状轮廓 350：多晶硅
355：硬罩幕 360：字线
365：空间 400：沟渠
405：基材 410：ONO层
415：薄导电保护层 420：介电(氧化物)层
425：多晶硅 430：氧化物
431：轮廓 433：开口
435：氮化硅层 440：氧化物
455：多晶硅插塞 460：图22B的部分结构
470：材料层 475：氧化物
4-4'：切线
500：提供包含ONO层、薄导电保护层、和缓冲氧化物的半导体叠层以及氮化硅层
505：进行BDF蚀刻
510：沉积BD氧化物
515：进行化学机械研磨
520：蚀刻以移除氮化硅
525：蚀刻以回蚀BD氧化物并移除缓冲氧化物以形成碗状轮廓
530：填充多晶硅
535：沉积硬罩幕
540：进行字线蚀刻
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的制作字线的方法、形成半导体元件的方法及记忆体元件其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
现在附图中所呈现和描述的实施例，在一些实施例中，其所例示的部分将被解释为是按比例绘制，而在其它实施例中，并非每个例示皆如此。在某些面向中，会使用图式或说明中的相同或类似的元件符号来代表相同、类似或类同的组成及/或元件。但根据其他实施例，相同的方式并未被采用。
根据某些实施例，其方向性词语，例如顶部(top)、底部(bottom)、左(left)、右(right)、上(up)、下(down)、上方(over)、之上(above)、下方(below)、之下(beneath)、后方(rear)以及前方(front)，的使用，是依照其字面加以解释。但根据其他实施例，相同的方式并未被采用。本发明的实施例可以和不同的集成电路的制作及本领域中被现有习用的其他技术结合来加以实施。且本说明书内容仅仅包含了用来理解本发明的实施例所需要的一般现有习用的工艺步骤。本说明书所述的实施例，一般是适用于半导体元件领域及其工艺。然而，为了清楚说明起见，下述的说明书内容仅有关于半导体记忆电路以及与其相关的制作方法。
请参阅图1，图1是根据现有习知技术绘示的形成字线的中间阶段工艺中的部分半导体结构的立体图。此图包括X-Y-Z轴，可用来作为本图和本说明书中其他图式的空间参考。其所绘示的结构包括形成于硅基材100上的氧化物-氮化物-氧化物(oxide-nitride-oxide)层110(以下简称ONO层110)，而此ONO层110位于多晶硅(polysilicon)导电结构115(以下简称PL1层115)下方。PL1层115和ONO层110被氧化物层105所包围(bounded)。PL1层115、ONO层110和氧化物层105结构沿着Y轴方向延伸。PL1层115和氧化物层105结构被多晶硅上方层125(以下简称PL3层125)所覆盖。
图2是沿着图1的切线2-2’所绘示的结构的剖面示意图。PL1层115的剖面结构为锥形(tapered shape)。此形状为顶部窄于底部，其中该剖面结构的底部在PL1层115与ONO层110邻接的地方。
图3是绘示借由字线蚀刻步骤从图1的结构中移除一部分PL1层115和PL3层125之后的结构的立体图。所绘示的多条字线120，是由PL3层125中剩余的材料以及PL1层115中剩余的材料所构成，且被空间135所隔离，借以提供平行导电通道，在外部读/写硬件(external read/writehardware,未绘示)和ONO层110之间提供电性连接。这些字线120需要彼此电性隔离。
图4是绘示字线蚀刻之后，由相对于(图3的)切线4-4'所作成的X-Z平面观察到的结果。字线蚀刻，如虚线箭号145所绘示，可以是一种非等向性蚀刻(anisotropic etch)，用来移除一部分的PL3层125以及位于(图3所绘示的)空间135所定义的区域的大部分(substantial portion of)PL1层115。但有可能在由PL1层115所腾出的空间侧壁上余留多晶硅材料，即所谓的串焊，例如串焊140。串焊140会在沿着Y方向且彼此隔离的多条平行导线之间提供不必要存在的导电通道(请比较图3)，因而造成严重缺陷(defects)，进而在被影响的记忆体产品中产生随机单一位元错误(randomsingle-bit error)。
清除串焊的一种现有习知方式是改变PL1层115(图2)的外形，使其具有缩口形(reentrant)的截面，如图5的PL1层165所绘示。缩口形是指PL1层165的侧壁在PL1层165轮廓的底部向内倾斜。图5的结构包括基材150、ONO层160、氧化物层155以及上方PL3层170。当用来移除多晶硅的非等向性蚀刻175施加于图5所绘示的结构时，如图6所示，并没有串焊被余留下来。然而，相对于图2所对应的底部结构，PL1层165的上部尺寸(沿着X方向进行量测)增加了。这个改变会导致记忆胞(也称记忆单元)关键尺寸不稳定。
一种减缓与图5和图6的缩口结构有关的关键尺寸不稳定问题的作法，是形成一个如图7所绘示的垂直轮廓。图7所绘示的结构与图1至图6的结构类似，其包含基材180、ONO层190、氧化物层185、具有垂直轮廓的PL1层195以及上方多晶硅PL3层200。虽然进行字线蚀刻来移除部分的PL3层200和PL1层195，可能会在由蚀刻所形成的空间的侧壁上遗留串焊205，不过多余的多晶硅可以借由等向性过蚀(isotropic over-etch)来加以移除。然而，过蚀仍可能会造成记忆胞的关键尺寸丧失。相对于，例如图9的线宽215，当线宽间隔缩小至约40纳米或小于40纳米时，这些关键尺寸的丧失即无法被容忍。
前述的现有习知方法都有一个共同的方式，那就是先沉积多晶硅层(例如，分别为图2于和图7中的PL1层115、165和195以及PL3层125、170和200)，然后进行蚀刻以在字线蚀刻中移除一部分的多晶硅，如图3、图4、图6及图8所示。
本发明提供的一种形成字线的方法可以称作用来形成字线的半镶嵌(semi-damascene)方法。其是先在介电材料(例如，氧化物)中形成开口,然后在形成字线的蚀刻步骤之前，填充多晶硅。
图10至图16是绘示并说明本发明的方法的实施例。
图10是绘示半导体制作领域中已知材料层的集合，沿着Y轴(未绘示)的截面所观察到的X-Z平面。形成位于基材300，例如硅基材，上方的材料层，包括可以由，例如氧化物-氮化物-氧化物(ONO)，所构成的薄储存层305，其位于基材300上方。薄保护层，例如薄导电保护层310形成于储存层305上方。薄导电保护层310可以是由，例如多结晶硅、氮化钛、非晶硅(amorphous silicon)及/或类似材料所构成，可以有效取代图1、图2、图3、图5和图7的现有习知结构中的PL1层115、165和195。介电层315，例如是缓冲氧化物，可以位于薄导电保护层310上方。且由，例如陶瓷材料，像是氮化硅(SIN)(例如，Si3N4)，所构成的牺牲层320则可以位于介电层315之上。
举例来说，当储存层305是由氧化物-氮化物-氧化物所构成时，在典型的例子中，其厚度介于约至之间，具有代表性的数值约为。薄导电保护层310的厚度介于约至之间，具有代表性的数值约为。介电层315的厚度介于约至之间，具有代表性的数值约为。牺牲层320，可以在后续工艺中用来作为停止层，其厚度介于约至之间，具有代表性的数值约为。
图案化上述材料层，例如进行蚀刻以形成多个开口，将一部分基材暴露于外。使用一种或多种，例如四氟甲烷(CF4),三氟甲烷(CHF3)、二氟甲烷(CH2F2)、氧气(O2)、氮气(N2)、氩气(Ar)、六氟化硫(SF6)以及类似成分，的蚀刻剂的BDF蚀刻，在图10的储存层305/薄导电保护层310/介电层315/牺牲层320上进行，以形成具有图11所绘示的轮廓325的开口。图11绘示了缩口形的轮廓。在其他实施例中，该轮廓可以不是缩口形。
例如当与现有习知技术所对应的PL1层115的厚度130相比时，薄导电保护层310可以相当薄。薄导电保护层310用来协助维持记忆胞关键尺寸均匀性的特性，将在后续参照图14进行说明。
图11所绘示的结构可以填进(filled-in)(也就是沉积)介电材料，例如BD氧化物335，并且可以采用化学机械研磨(chemical mechanicalplanarization,CMP)来移除多余的氧化物。如图12所示，化学机械研磨停止在牺牲层320(即氮化硅SIN层)。然后可以采用热磷酸(phosphoricacid,H3PO4)来移除牺牲层320，而不会损伤BD氧化物335、介电层315或薄导电保护层310。图13是绘示移除牺牲层320之后的结果，借此在BD氧化物335的多个区域之间形成多个开口340。
之后，可以借由使用稀释氢氟酸来回蚀氧化物335并移除介电层315以修饰图13中开口340的形状。回蚀和移除的结果绘示在图14中。其中，薄导电保护层310实质上维持完整。这表示，当与，例如在图9所绘示的现有习知实施例中关键尺寸215所受的影响相比，薄导电保护层310的宽度330(例如，关键尺寸)可以得到较良好的控制(意即，几乎或基本上不受影响，或者只约略受到牺牲层320、BD氧化物335和介电层315的移除步骤的影响)。在一些实施例中，图11所绘示的轮廓325可以不是缩口形。且宽度330可以大于储存层305的宽度331。
图15是绘示图14所绘示的结构的立体图。其中，该结构可借由填入多晶硅350来加以修饰，也可借由覆盖一层由，例如氧化物、氮化物、氮氧化物(oxy-nitride,SiOxNy,DARC)、非晶碳层(Amorphous Carbon Layer,ACL)、其他在多晶硅蚀刻中具有高耐受度的物质以及类似的材料所构成的硬罩幕层335来加以修饰。
如图16所示，字线360可以借由图案化和进行字线蚀刻形成在图15所绘示的结构中。其中字线蚀刻是用来移除硬罩幕材料335和多晶硅材料350以形成用来定义由剩余多晶硅材料350所构成的字线360的空间365。字线360的多晶硅350与薄导电保护层310电性接触。借此，薄导电保护层310变成字线360的一部分，从而提供外部读/写硬件(未绘示)和储存层305之间的导电通道。此导电通道与图3的现有习知字线120所提供的导电通道的电性相同，但并没有串焊产生。这是由于引进了图14、图15和图16所绘示的碗状轮廓(bowl-shaped profile)345的结果。因此不需要高强度的过蚀(over-etch)来移除串焊，且碗状轮廓的多晶硅损失可被最小化，进而控制(即稳定和维持)用来体现关键尺寸的宽度330(图14)。
和图14类似但不相同的其他实施例，可以包括具有额外导电层(例如，浮置栅(floating gate,FG))的记忆体元件。其中，浮置栅是位于储存(例如ONO)层305和基材300之间。栅极结构(例如控制栅)可位于储存层305上方。此控制栅可以包括一导电栅极层与薄导电保护层310连接，并且与薄导电保护层310形成电性连接。也就是说，导电栅极层和薄导电保护层310可以包括一栅极结构。此处所述的栅极结构包括一镶嵌结构(damascenestructure)。
此处所述的形成字线的半镶嵌方式，可以直接地整合至表1所列示的标准(例如现有习知的)工艺中。如表1所述，用于形成PL1层的蚀刻工艺(比较图1至图9)，可以镶嵌工艺来加以替换(比较图10至图15所绘示的栅极结构，以及前述的栅极结构修饰方法)，形成字线所采用的各蚀刻步骤(比较图16)，则类似标准方法中的蚀刻步骤(比较图3)。另一方面，半镶嵌方式在许多重要的面向上与形成字线的标准工艺类似。因此，将半镶嵌方式导入现有的制作流程，具有对现有操作模式干扰最小的好处。
表1
(1)--：标准(standard,STD)状况
(2)～STD：接近标准状况
(3)X：NO(需要大幅的修饰)；以及
(4)O：YES(无需任何修饰，即可以和标准工艺相容)
另一个可以验证本发明所采用的方法的实施例绘示于图17至图22。图17是绘示工艺中间步骤中的半导体结构的立体图，此半导体结构包含高深宽比(aspect-ratio)，由半导体叠层(semiconductor stack)所形成朝Y轴方向延伸的沟渠400。半导体叠层可以包括，例如，被多层多晶硅425、氧化物430和氮化硅层435所构成的交错堆叠层(alternating layers)覆盖的基材405。此结构又可被ONO层410、包含多晶硅的薄导电保护层415以及介电(例如，氧化物)层420所覆盖。可沿着X轴方向进行多晶硅/氧化物的蚀刻步骤(例如，字线蚀刻)，以形成如图18所绘示的结构。图18所绘示的结构可以被填入氧化物440，多余的氧化物440可借由化学机械研磨来移除，以形成如图19所绘示的结构。其中，氧化物层420有效地变成一部分的填入氧化物440。在本实施例中，位于图18所绘示的结构顶部的一部分氧化物层420被化学机械研磨所移除。其中化学机械研磨停止于薄导电保护层415。
在图19所绘示的结构上进行的镶嵌蚀刻，可以移除氧化物440以形成如图20所绘示的结构。在蚀刻过程中，薄导电保护层415保护ONO层410免于损伤。所形成的结构包括位于氧化物440中，借由弯曲状(curved)的轮廓431所形成的开口433(图20中只有简化地绘示一个开口)。此弯曲状的轮廓431可以是和图14至图16所绘示的碗状轮廓345类似的。
接着可以在图20所绘示的结构中填入多晶硅445，如图21所示。图21所绘示的结构的内部视图(internal view)，可以借由切开此结构的假想X-Y平面450(phantom x-y plane450)来观察(图22A)。当将图22A位于平面450上方的一部分结构移除以后，该结构的底部的外观可如图22B所示。填充多晶硅的步骤会形成多晶硅插塞455。图22C是沿着Z轴方向，即X-Y平面，进行观测，所绘示的图22B的部分结构460的详细构造。此结构包括多晶硅插塞455，其是通过薄导电保护层415与翅膀状的(winged)ONO层410形成电性接触。
可将所述方法的实施总结出一个图24所绘示的流程图。图中，所述方法的实施可以借由提供半导体叠层由步骤500开始。其中，半导体叠层包含形成于基材上的储存层。薄导电保护层可以覆盖在储存层之上，且其他的介电或陶瓷材料也可以置于储存层之上。这种半导体叠层的一实施例可见图10，其绘示了配置于基材300之上，由，例如氧化物-氮化物-氧化物(ONO)，所构成的储存层(例如，电荷储存层)305，以及覆盖于储存层305之上，由，例如多结晶硅，所构成的薄导电保护层310。由缓冲氧化物所构成的介电层315，位于薄导电保护层310上。牺牲层320覆盖在介电层315上。牺牲层320，根据一实施例，包括氮化硅(SIN)(例如，Si3N4)。
使用四氟甲烷/三氟甲烷/二氟甲烷/氧气/氮气/氩气/六氟化硫及类似物质作为蚀刻剂的BDF蚀刻，可以在步骤505中在半导体叠层上进行，以形成开口，可在后续步骤中让多晶硅沉积于其中。此蚀刻的例示结果绘示于图11。其中，有开口325形成。在步骤510中，介电材料，例如BD氧化物335(图12)，可以沉积在此结构上，进而填充于开口325之中。化学机械研磨可以在步骤515中进行，以移除多余的BD氧化物；并在当到达牺牲层320时停止化学机械研磨的操作。
请参阅图13所示，牺牲层320剩余下来的部分，可以在步骤520中以热磷酸蚀刻加以移除。此一移除步骤会形成开口340，将介电层315暴露于外，而不会损伤介电层315、薄导电保护层310或储存层305。
可能会具有，例如直边(straight-sided)、缩口形或椎形(taperedprofile)轮廓的开口340，可以在步骤525中借由使用稀释氢氟酸回蚀BD氧化物来加以修饰。在这过程中，储存层305(例如，ONO层)可以受到薄导电保护层310(例如，多晶硅层)的保护。
之后，所形成的结构可以在步骤530中采用导电材料(例如，多晶硅350)来加以填充(图15)。在步骤535中，包含，例如先前所述的材料的硬罩幕355，可以沉积在导电材料(例如，多晶硅350)所构成的材料层上方。
如图16所示，使用，例如溴化氢(HBr)/氯气(Cl2)/氧气/氮气/氩气及其他类似物质作为蚀刻剂的字线蚀刻，可以在步骤540中进行。由于不需要高强度的过蚀来移除多晶硅串焊，可以使此工艺中字线多晶硅的损失极小化。
虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明。特别是以上所述的薄导电保护层，可以使用其他导电材料来加以取代。例如，在前段工艺(front-end-of-line,FEOL)和/或中段工艺(middle-end-of-line,MEOL)之中，薄导电保护层可以包括钨金属硅化物或钴金属硅化物。在后段工艺(back-end-of-line,BEOL)的运用中，如图23所示，薄导电保护层可以包括氮化钛。图23是绘示覆盖于由半导体工艺所使用的任何可能的金属材料，例如铝(Al)、铜(Cu)、钨(W)、钴(Co)、镍(Ni)或类似材料，所构成的材料层470上，并且被氧化物475所包围的氮化钛薄导电保护层465。在另一个实施例中，薄导电保护层可以是由多晶硅及/或非晶硅(amorphous silicon)所构成。
对本发明所属技术领域中具有通常知识的技术人员来说，任何在镶嵌结构成之前已具有薄导电保护层，且该薄导电材料后续会连接至填充材料的镶嵌工艺，都不脱离本发明的精神和范围。另外，上述的半镶嵌工艺，可以适用于任何半导体结构，例如导线图案(lline pattern)、孔洞图案(hole pattern)、自对准接触(self-aligned contact)以及/或垂直元件结构(vertical device structure)。本发明所属技术领域中具有通常知识的技术人员，在不脱离本发明的精神和范围内，应当可作各种的更动与润饰。因此，本发明的保护范围应当视权利要求所界定的为准。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (9)

1.一种制作字线的方法，其特征在于其包括以下步骤：
提供一半导体结构，使该半导体结构具有一储存层以及一薄导电保护层位于一基材上方；其中，该薄导电保护层是用来保护该储存层；
图案化该薄导电保护层和该储存层，以形成多个开口，将一部分的该基材暴露于外；以及
以一介电材料填充该些开口，并在该些开口之间形成一导电结构；其中，该导电结构包括该薄导电保护层以及一导电层，该导电层位于该薄导电保护层上，并与该薄导电保护层电性连接。
2.根据权利要求1所述的制作字线的方法，其特征在于其中提供该半导体结构的步骤还包括：
提供一牺牲层位于该基材之上；
从该牺牲层移除一部分材料；以及
在该介电材料中形成一碗状轮廓，借此使串焊的形成不会发生。
3.根据权利要求1所述的制作字线的方法，其特征在于其中提供该薄导电保护层的步骤包括：提供钨金属硅化物、钴金属硅化物和氮化钛其中的一种或多种。
4.一种根据权利要求1所述的制作字线的方法形成半导体元件的方法。
5.一种记忆体元件，其特征在于其包括：
一基材；
一电荷储存层，位于该基材上方；以及
一栅极结构，位于该电荷储存层上方；
其中该栅极结构包括一导电保护层和一导电栅极层。
6.根据权利要求5所述的记忆体元件，其特征在于其中该导电保护层包括一材料，该材料是选自于由氮化钛、多晶硅和非晶硅所组成的一族群。
7.根据权利要求5所述的记忆体元件，其特征在于其中该栅极结构的宽度大于该电荷储存层的宽度。
8.根据权利要求5所述的记忆体元件，其特征在于其还包括一字线结构，连接至该栅极结构。
9.根据权利要求8所述的记忆体元件，其特征在于其中该电荷储存层是由介电材质所构成。
CN201510108359.5A 2014-09-22 2015-03-12 制作字线的方法、形成半导体元件的方法及记忆体元件 Pending CN106033740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/493,021 US9252153B1 (en) 2014-09-22 2014-09-22 Method of word-line formation by semi-damascene process with thin protective conductor layer
US14/493,021 2014-09-22

Publications (1)

Publication Number Publication Date
CN106033740A true CN106033740A (zh) 2016-10-19

Family

ID=55175034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510108359.5A Pending CN106033740A (zh) 2014-09-22 2015-03-12 制作字线的方法、形成半导体元件的方法及记忆体元件

Country Status (3)

Country Link
US (1) US9252153B1 (zh)
CN (1) CN106033740A (zh)
TW (1) TWI555133B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112449724A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048897A1 (en) * 2000-05-26 2002-04-25 Samsung Electronics Co., Ltd. Method of forming a self-aligned shallow trench isolation
US20020130350A1 (en) * 2001-03-17 2002-09-19 Samsung Electronics Co., Ltd. Flash memory device and a method for fabricating the same
US20030017671A1 (en) * 2001-07-21 2003-01-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method for fabricating the same
US20060208302A1 (en) * 2005-03-16 2006-09-21 Samsung Electronics Co., Ltd. Non-volatile memory device having charge trap layer and method of fabricating the same
CN101097894A (zh) * 2006-06-28 2008-01-02 海力士半导体有限公司 与非闪存装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
US7352018B2 (en) * 2005-07-22 2008-04-01 Infineon Technologies Ag Non-volatile memory cells and methods for fabricating non-volatile memory cells
JP4822841B2 (ja) * 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
KR100724074B1 (ko) * 2006-05-22 2007-06-04 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
KR20100001547A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 이의 제조 방법
JP5456036B2 (ja) * 2009-06-12 2014-03-26 株式会社東芝 不揮発性半導体記憶装置
WO2011114502A1 (ja) * 2010-03-19 2011-09-22 株式会社 東芝 不揮発性半導体記憶装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048897A1 (en) * 2000-05-26 2002-04-25 Samsung Electronics Co., Ltd. Method of forming a self-aligned shallow trench isolation
US20020130350A1 (en) * 2001-03-17 2002-09-19 Samsung Electronics Co., Ltd. Flash memory device and a method for fabricating the same
US20030017671A1 (en) * 2001-07-21 2003-01-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method for fabricating the same
US20060208302A1 (en) * 2005-03-16 2006-09-21 Samsung Electronics Co., Ltd. Non-volatile memory device having charge trap layer and method of fabricating the same
CN101097894A (zh) * 2006-06-28 2008-01-02 海力士半导体有限公司 与非闪存装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112449724A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案

Also Published As

Publication number Publication date
TWI555133B (zh) 2016-10-21
US9252153B1 (en) 2016-02-02
TW201613034A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
CN110168724B (zh) 三维存储器器件的沟槽结构
CN111933576B (zh) 三维存储器设备的接合开口结构及其形成方法
US9466696B2 (en) FinFETs and methods for forming the same
US10777480B2 (en) Systems and methods to enhance passivation integrity
TWI509746B (zh) 用於三維裝置的鑲嵌式導體
CN107170741A (zh) 集成电路器件及其制造方法
US11329125B2 (en) Integrated circuit including trench capacitor
TWI553776B (zh) 3d陣列的大馬士革導體
CN106298769A (zh) 具有嵌入式efs3以及finfet器件的结构
KR101912947B1 (ko) 반도체 장치 및 그 제조 방법
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
CN208706648U (zh) 一种半导体存储器
CN106941091A (zh) 内连线结构、内连线布局结构及其制作方法
US11271154B2 (en) Magnetic tunnel junction (MTJ) device
US9418939B2 (en) Contact structure for NAND based non-volatile memory device and a method of manufacture
CN106601640A (zh) 用于嵌入式非易失性存储器技术的测试线字母
CN104377160B (zh) 金属内连线结构及其工艺
CN106033740A (zh) 制作字线的方法、形成半导体元件的方法及记忆体元件
KR20150132232A (ko) 스페이서 에칭 기술에 의해 형성된 트렌치들에 펜스 전도체들을 형성하는 방법
CN104425385B (zh) 嵌入式存储元件的制造方法
CN106711145A (zh) 半导体装置及其形成方法
US9754819B2 (en) Interlevel airgap dielectric
TWI538106B (zh) 三維記憶體及其製造方法
CN106960848A (zh) 分离栅快闪存储单元互连的制作方法
CN106531795A (zh) 半导体装置与半导体装置的栅极堆叠的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161019

RJ01 Rejection of invention patent application after publication