JP5532071B2 - ナノワイヤチャネルを有する半導体装置の製造方法およびこの装置を用いた半導体装置の製造方法 - Google Patents
ナノワイヤチャネルを有する半導体装置の製造方法およびこの装置を用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5532071B2 JP5532071B2 JP2012082485A JP2012082485A JP5532071B2 JP 5532071 B2 JP5532071 B2 JP 5532071B2 JP 2012082485 A JP2012082485 A JP 2012082485A JP 2012082485 A JP2012082485 A JP 2012082485A JP 5532071 B2 JP5532071 B2 JP 5532071B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- manufacturing
- teos oxide
- intermediate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 69
- 239000002070 nanowire Substances 0.000 title claims description 37
- 239000000463 material Substances 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 88
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 26
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000002425 crystallisation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 6
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 5
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical class [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
100a ソース領域のフォトマスク
100b ドレイン領域のフォトマスク
100c チャネル領域のフォトマスク
100d ゲート領域のフォトマスク
10 基板
20 スタック構造
21 第1TEOS酸化膜
22 第1中間材料層
23 第2TEOS酸化膜
24 第2中間材料層
25 第3TEOS酸化膜
30 凹部
40 半導体層
50 ゲート酸化膜
60 ゲート
Claims (19)
- 基板上にスタック構造を形成し、前記スタック構造は下部から上部に向かって少なくとも第1TEOS酸化膜と第1中間材料層と第2TEOS酸化膜の三層構造であり、
前記スタック構造をパターンすることで少なくともチャネル領域を定義し、
前記チャネル領域における一部の前記第1中間材料層を除去することで、前記チャネル領域にある前記スタック構造の側面に少なくとも1つの凹部を形成し、
前記基板と前記スタック構造上に半導体層を形成し、前記凹部内にはめ込み、
前記半導体層をパターニングすることでソース領域とドレイン領域を定義し、また前記チャネルは前記ソース領域と前記ドレイン領域の間にあり、一部が堆積しており、
前記ソース領域と、前記ドレイン領域と前記凹部の外にある前記半導体層を除去し、
前記スタック構造を除去することで、前記凹部に存在する前記半導体層を露出させ、少なくとも1つのチャネルを形成し、
ゲート酸化膜を成膜することで前記チャネルを覆い、
ゲートを前記ゲート酸化膜上に形成するという前記工程を含むことを特徴とするナノワイヤチャネルを有する半導体装置の製造方法。
- 前記スタック構造を除去する工程において、前記第1TEOS酸化膜と前記第2TEOS酸化膜を除去する工程および
前記第1中間材料層を除去する工程を含むことを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。 - 前記第1TEOS酸化膜と前記第2TEOS酸化膜を除去する工程において、前記第1TEOS酸化膜と、前記第2TEOS酸化膜と、前記第1中間材料層と、前記基板と前記半導体層のエッチング選択比が10000:10000:1:1:1であることを特徴とする請求項2に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記第1中間材料層を除去する工程において、前記第1TEOS酸化膜と、前記第2TEOS酸化膜と、前記第1中間材料層と、前記基板と、前記半導体層のエッチング選択比が1:1:10000:1:1であることを特徴とする請求項2に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記第1TEOS酸化膜と、前記第1中間材料層と、前記第2TEOS酸化膜の厚さがそれぞれ50nm、10nm、50nmであることを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記チャネルの直径が10nm以下であることを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記基板の材料は窒化ケイ素、Siリッチ窒化ケイ素からなる群から選び、また前記第1中間材料層の材料は多結晶ゲルマニウム、酸化ゲルマニウムおよび窒化ケイ素からなる群から選ぶことを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記半導体層の材料は、ドーピングされていないアモルファス、高濃度ドーピングのアモルファスシリコン、アモルファスゲルマニウム、多結晶ゲルマニウム、シリコンゲルマニウム化合物、III−V族化合物、金属酸化物からなる群から選ぶことを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記半導体層を形成して前記基板と前記スタック構造を覆い、前記凹部にはめ込む工程は、低圧CVD法、プラズマCVD法、高密度プラズマCVD法、超高真空CVD法、分子線エピタキシー法からなる群から選ぶことを特徴とする請求項8に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記半導体層の材料に、前記ドーピングされていないアモルファスシリコンが含まれる時、前記半導体層を形成して前記基板と前記スタック構造を覆い、前記凹部にはめ込む工程の後で、結晶化法を行うことで前記半導体層に含まれる前記アモルファスシリコンを多結晶シリコンに変え、
前記ソース領域と前記ドレイン領域の前記半導体層にイオン注入することを特徴とする請求項8に記載のナノワイヤチャネルを有する半導体装置の製造方法。 - 前記半導体層に前記高濃度ドーピングしたアモルファスシリコンが含まれる時、前記ゲート酸化膜を形成することで前記チャネルを覆う工程において、前記チャネルの前記アモルファスシリコンを活性化して構成することで、多結晶シリコンに変え、さらにこの工程で形成された半導体装置は、非接合型半導体装置であることを特徴とする請求項8に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記スタック構造に、
第2中間材料層を前記第2TEOS酸化膜に設置し、
第3TEOS酸化膜を前記第2中間材料層に設置することを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。 - 一部の前記第1中間材料層を除去することで、前記スタック構造の側面に前記凹部を形成する工程において、
前記チャネル領域の一部の前記第2中間材料層を除去することで、前記チャネル領域にある前記スタック構造の側面に複数個の前記凹部を形成し、前記スタック構造を除去した後、さらにこの工程で形成された前記半導体装置には複数個の前記チャネルが含まれることを特徴とする請求項12に記載のナノワイヤチャネルを有する半導体装置の製造方法。 - 前記チャネル領域の一部の前記第1中間材料層を除去することで前記チャネル領域の前記スタック構造の側面に前記凹部を形成する工程は、ウエットエッチング法を用い、また前記ウエットエッチング法において用いるエッチング液は、過酸化水素水および熱リン酸溶液からなる群から選ぶことを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記スタック構造を除去する工程は、ウエットエッチング法を適用し、また前記ウエットエッチング法において用いるエッチング液は、フッ化水素酸溶液、熱リン酸溶液、過酸化水素水からなる群から選ぶことを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記ソース領域、前記ドレイン領域、前記凹部の外にある前記半導体層を除去する工程は、高選択性異方性ドライエッチング法を適用することを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記基板上に前記スタック構造を形成する工程には、
前記第1TEOS酸化膜を前記基板に形成し、
前記第1中間材料層を前記第1TEOS酸化膜に形成し、
前記第2TEOS酸化膜を前記第1中間材料層に形成することを含むことを特徴とする請求項1に記載のナノワイヤチャネルを有する半導体装置の製造方法。 - 前記基板へ前記第1TEOS酸化膜と、前記第1中間材料層と前記第2TEOS酸化膜を形成する工程は、気相成長法を適用することを特徴とする請求項17に記載のナノワイヤチャネルを有する半導体装置の製造方法。
- 前記気相成長法は、CVD法またはPVD法を用いるものとし、また前記CVD法は、低圧CVD法、プラズマCVD法、高密度プラズマCVD法、超高真空CVD法からなる群から選び、前記PVD法は、抵抗加熱蒸着積法、電子ビーム蒸着法またはスパッタリング法からなる群から選ぶことを特徴とする請求項18に記載のナノワイヤチャネルを有する半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100149225 | 2011-12-28 | ||
TW100149225A TWI467666B (zh) | 2011-12-28 | 2011-12-28 | 具有奈米線通道之半導體元件的製程及藉此形成之半導體元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013140928A JP2013140928A (ja) | 2013-07-18 |
JP5532071B2 true JP5532071B2 (ja) | 2014-06-25 |
Family
ID=48365303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012082485A Expired - Fee Related JP5532071B2 (ja) | 2011-12-28 | 2012-03-30 | ナノワイヤチャネルを有する半導体装置の製造方法およびこの装置を用いた半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8445348B1 (ja) |
JP (1) | JP5532071B2 (ja) |
TW (1) | TWI467666B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614068B2 (en) | 2015-09-02 | 2017-04-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9390980B1 (en) * | 2015-03-24 | 2016-07-12 | International Business Machines Corporation | III-V compound and germanium compound nanowire suspension with germanium-containing release layer |
KR102577628B1 (ko) * | 2016-01-05 | 2023-09-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 응용들을 위한 수평 게이트 올 어라운드 디바이스들을 위한 나노와이어들을 제조하기 위한 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927104B2 (en) * | 2003-09-15 | 2005-08-09 | Chartered Semiconductor Manufacturing Ltd. | Method of forming double-gated silicon-on-insulator (SOI) transistors with corner rounding |
KR100652381B1 (ko) * | 2004-10-28 | 2006-12-01 | 삼성전자주식회사 | 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법 |
KR100718159B1 (ko) * | 2006-05-18 | 2007-05-14 | 삼성전자주식회사 | 와이어-타입 반도체 소자 및 그 제조 방법 |
KR101226685B1 (ko) * | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
US8164134B2 (en) * | 2009-06-09 | 2012-04-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2011
- 2011-12-28 TW TW100149225A patent/TWI467666B/zh not_active IP Right Cessation
-
2012
- 2012-03-28 US US13/432,011 patent/US8445348B1/en not_active Expired - Fee Related
- 2012-03-30 JP JP2012082485A patent/JP5532071B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614068B2 (en) | 2015-09-02 | 2017-04-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
US8445348B1 (en) | 2013-05-21 |
JP2013140928A (ja) | 2013-07-18 |
TWI467666B (zh) | 2015-01-01 |
TW201327688A (zh) | 2013-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101888274B1 (ko) | 실리콘 및 실리콘 게르마늄 나노와이어 형성 | |
TWI527237B (zh) | 半導體裝置及其製造方法 | |
TWI749275B (zh) | 半導體裝置及其製造方法 | |
US8154082B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI688044B (zh) | 半導體裝置、鰭式場效電晶體裝置及其製造方法 | |
TW202046409A (zh) | 半導體結構的形成方法 | |
TW201644051A (zh) | 鰭式場效電晶體結構及其形成方法 | |
TWI596672B (zh) | Lateral double diffused metal oxide semiconductor transistor and method of making the same | |
CN103811320B (zh) | 半导体器件及其制造方法 | |
CN105261651A (zh) | 半导体器件 | |
TW202113945A (zh) | 半導體裝置的形成方法 | |
TW202127663A (zh) | 半導體裝置 | |
CN103633029B (zh) | 半导体结构及其制造方法 | |
CN102903750B (zh) | 一种半导体场效应晶体管结构及其制备方法 | |
US20220359309A1 (en) | Silicon and Silicon Germanium Nanowire Formation | |
JP5532071B2 (ja) | ナノワイヤチャネルを有する半導体装置の製造方法およびこの装置を用いた半導体装置の製造方法 | |
CN104124172B (zh) | 鳍式场效应晶体管及其形成方法 | |
US20150287782A1 (en) | Integrated circuits and methods of fabrication thereof | |
CN103855026B (zh) | FinFET及其制造方法 | |
TWI458022B (zh) | 低閘極電荷的溝槽式功率半導體製造方法 | |
CN104347413B (zh) | 一种制作FinFET半导体器件的方法 | |
TW202145317A (zh) | 半導體結構與其形成方法 | |
CN105405890A (zh) | 包括带电荷体侧墙的半导体器件及其制造方法 | |
CN104779273A (zh) | Cmos器件的栅极结构及其制造方法 | |
US8853018B2 (en) | Method of manufacturing semiconductor device having multi-channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5532071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |