CN113035700B - 三维存储器的制备方法 - Google Patents
三维存储器的制备方法 Download PDFInfo
- Publication number
- CN113035700B CN113035700B CN202110245220.0A CN202110245220A CN113035700B CN 113035700 B CN113035700 B CN 113035700B CN 202110245220 A CN202110245220 A CN 202110245220A CN 113035700 B CN113035700 B CN 113035700B
- Authority
- CN
- China
- Prior art keywords
- layer
- gap
- gate
- metal layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 83
- 238000001039 wet etching Methods 0.000 claims abstract description 53
- 238000001312 dry etching Methods 0.000 claims abstract description 45
- 230000008021 deposition Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 81
- 239000002184 metal Substances 0.000 claims description 81
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 26
- 229910052721 tungsten Inorganic materials 0.000 claims description 26
- 239000010937 tungsten Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 51
- 239000007789 gas Substances 0.000 description 21
- 238000000151 deposition Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供了一种制备三维存储器的方法，该方法包括：在衬底的一侧上交替堆叠牺牲层与电介质层以形成叠层结构；形成贯穿所述叠层结构并延伸至衬底中的栅极线隙；去除牺牲层以形成栅极间隙；在栅极线隙的内壁与栅极间隙的内壁上形成沉积层；以及交替执行干法刻蚀处理和湿法刻蚀处理以去除沉积层的至少一部分，以在栅极间隙处形成具有目标深度的凹槽。
Description
技术领域
本申请涉及半导体制造领域，更具体地，涉及三维存储器的制备方法。
背景技术
为了克服二维(2D)存储器件的限制，目前通过将存储器单元三维(3D)地布置在衬底之上来提高集成密度。现有的3D NAND存储器构架通常为垂直布置栅极线隙而水平布置金属栅层的设计。制备3D NAND存储器的常见的制备工艺包括：在绝缘层之间形成栅结构，其中，该栅结构从内到外依次包括阻挡层和金属钨层；随后刻蚀该金属钨层得到金属栅极层。例如，可使用湿法刻蚀或干法刻蚀对金属钨层进行刻蚀。
对金属钨进行刻蚀的工艺的挑战主要在于无法完全去除金属钨残留。具体而言，由于受到存储器中虚拟沟道孔的影响，台阶区中底部栅极层关键尺寸收缩，这会使得栅极线隙底部上的沉积层厚度增加；同时，为了在存储区中为栅极层的头部与外部留有足够的空间，需要将栅极层的头部的关键尺寸修小。沉积层厚度的增加以及较小的关键尺寸都会导致沉积处理过后栅极层的底部的两侧封口，从而导致在刻蚀后留下钨残留。钨残留可能会对底部选择栅极的阈值电压造成影响并形成漏电流，并且残留的钨还阻挡在侧壁刻蚀时无法形成硅槽，对最终电性能造成影响。
在现有技术中，当直接使用湿法刻蚀对金属钨层进行刻蚀时，刻蚀之后通道中金属钨底部和顶部的宽度不统一，也就是说，凹隙(RECESS GAP)很大，无法满足生产要求。而当使用干法刻蚀对金属钨层进行刻蚀时，由于干法刻蚀的各向异性而会出现栅极线隙底部侧壁上沉积的金属钨无法被完全去除的现象。此时，通常需要增强干法刻蚀的强度以去除钨残留，但是，过强的干法刻蚀会导致硅槽开口受损而被扩大，这将使得在后续填充氧化硅时开口处的氧化硅层太厚。而过厚的氧化硅层会使得在需要开孔进行电路外联的后续工艺中出现打孔困难的情况。
应当理解，给出上述内容旨在帮助本领域技术人员理解该申请实施方式的一些相关背景，因此这些内容并非必然会构成本申请的现有技术。
发明内容
为了解决或部分解决现有技术中存在的上述问题中的至少一个，本申请提供了一种三维存储器的制造方法。
本申请提供了一种制备三维存储器的方法，其特征在于，方法包括：在衬底的一侧上交替堆叠牺牲层与电介质层以形成叠层结构；形成贯穿叠层结构并延伸至衬底中的栅极线隙；去除牺牲层以形成栅极间隙；在栅极线隙的内壁与栅极间隙的内壁上形成沉积层；以及交替执行干法刻蚀处理和湿法刻蚀处理以去除沉积层的至少一部分，以在栅极间隙处形成具有目标深度的凹槽。
在本申请的一个实施方式中，交替执行干法刻蚀处理和湿法刻蚀处理包括：对沉积层依次执行第一干法刻蚀处理、第二湿法刻蚀处理和第三干法刻蚀处理。
在本申请的一个实施方式中，沉积层至少包括阻挡层以及在阻挡层上形成的金属层。
在本申请的一个实施方式中，第一干法刻蚀处理包括：通过干法刻蚀去除金属层位于栅极线隙的底部上的至少一部分，以使得金属层位于底部上的剩余部分的厚度与位于栅极线隙的侧壁上的部分的厚度相同。
在本申请的一个实施方式中，第二湿法刻蚀处理包括：通过湿法刻蚀去除金属层位于栅极线隙的侧壁的部分以及位于底部上的剩余部分；以及通过湿法刻蚀去除金属层位于栅极间隙的内壁上的至少一部分，以形成具有目标深度的凹槽。
在本申请的一个实施方式中，第三干法刻蚀处理包括：通过干法刻蚀去除阻挡层位于栅极线隙的底部上的部分。
在本申请的一个实施方式中，交替执行干法刻蚀处理和湿法刻蚀处理包括：对沉积层依次执行第一湿法刻蚀处理、第二干法刻蚀处理、以及第三湿法刻蚀处理。
在本申请的一个实施方式中，沉积层至少包括阻挡层以及在阻挡层上形成的金属层。
在本申请的一个实施方式中，第一湿法刻蚀处理包括：通过湿法刻蚀去除金属层位于栅极线隙的位于底部选择栅极层上方的侧壁上的部分和金属层位于栅极线隙的位于底部选择栅极层底部下方侧壁以及底部上的至少一部分，以及通过湿法刻蚀去除金属层位于栅极间隙的内壁上的至少一部分。
在本申请的一个实施方式中，进行第二干法刻蚀处理包括：通过干法刻蚀去除金属层位于栅极线隙的底部上的剩余部分和阻挡层位于栅极线隙的底部上的部分。
在本申请的一个实施方式中，进行第三湿法刻蚀处理包括：通过湿法刻蚀去除金属层位于栅极线隙的侧壁上的剩余部分，以及通过湿法刻蚀去除金属层位于栅极间隙的内壁上的至少一部分，以形成具有目标深度的凹槽。
在本申请的一个实施方式中，金属层包括钨。
在本申请的一个实施方式中，阻挡层包括高介电常数材料。
与现有技术相比，本申请上述一些实施方式所提供的制备三维存储器的方法的优点至少包括以下至少之一：
1.交替利用干法刻蚀与湿法刻蚀工艺，有效地完全去除金属钨的残留，防止了由于金属钨残留而导致的漏电流现象，同时还避免了硅槽开口受损扩大形成台阶而影响后续工艺步骤。
2.分步刻蚀金属钨层和阻挡层能够保证刻蚀效果，以便于后续加工工艺的进行。
附图说明
通过阅读参照以下附图所作的对非限制性实施方式所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请的示例性实施方式的三维存储器的制备方法的流程图；
图2示出了根据本申请的一个实施方式的、具有沉积层的三维存储器的局部示意图；
图3示出了根据本申请的一个实施方式的、形成金属钨栅极层的流程图；
图4A至图4C示出了根据本申请的一个实施方式的、形成金属钨栅极层的工艺步骤示意图；
图5示出了根据本申请的另一个实施方式的、形成金属钨栅极层的流程图；
图6A至图6C示出了根据本申请的另一个实施方式的、形成金属钨栅极层的工艺步骤示意图。
具体实施方式
尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其它配置和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其它应用。
注意，说明书中对“一个实施方式”、“实施方式”、“示例实施方式”、“一些实施方式”等的引用指示所描述的实施方式可以包括特定特征、结构或特性，但是每个实施方式可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施方式。此外，当结合实施方式描述特定特征、结构或特性时，无论是否明确描述，结合其他实施方式实现这种特征、结构或特性都将在相关领域技术人员的知识范围内。
应容易理解的是，在本公开中的“上”、“上方”和“之上”的含义应该以最广泛的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具有中间特征或层(即，直接在某物上)的含义。
此外，诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖器件在使用或操作中的除了图中描绘的取向之外的不同取向。装置可以以其它方式被定向(旋转90度或在其它取向)，并且相应地，本文所使用的空间相对描述词也可以被类似地解释。
如在本文使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以具有小于下层结构或上层结构的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面与底表面之间或在连续结构的顶表面与底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本申请。
图1是根据本申请的示例性实施方式的三维存储器的制备方法1000的流程图。如图1所示，本申请提供的三维存储器的制备方法1000包括以下步骤：
S1，在衬底的一侧上交替堆叠牺牲层与电介质层以形成叠层结构。
S2，形成贯穿叠层结构并延伸至衬底中的栅极线隙。
S3，去除牺牲层以形成栅极间隙。
S4，在栅极线隙的内壁与栅极间隙的内壁上形成沉积层。
S5，交替执行干法刻蚀处理和湿法刻蚀处理以去除沉积层的至少一部分，以在栅极间隙处形成具有目标深度的凹槽。
下面将详细说明上述制备方法1000的各个步骤的具体工艺。为了便于理解，在下文中以3D NAND存储器的结构作为示例进行描述，然而本申请不限于此。本领域技术人员可以理解的是，本申请也可应用于具有类似结构的其它三维存储器中。
在步骤S1中，在衬底100上交替堆叠电介质层和牺牲层以形成叠层结构，可包括采用诸如原子层沉积(Atomic Layer Deposition，ALD)、物理气相沉积(Physical VaporDeposition，PVD)或化学气相沉积(Chemical Vapor Deposition，CVD)等的沉积工艺形成叠层结构。根据一个示例性实施方式，衬底100可包括单晶硅(Si)、单晶锗(Ge)、III-V族化合物半导体材料、II-VI族化合物半导体材料或在本领域中已知的其它半导体材料中的至少一种。根据一个示例性实施方式，电介质层的材质可以为二氧化硅，二氧化硅还可以掺杂有磷、硼、氟、碳等杂质，但不限于此。根据一个示例性实施方式，牺牲层的材质可以为氮化硅，但不限于此。
在步骤S2中，形成贯穿叠层结构并延伸至衬底100中的栅极线隙110。根据一个示例性实施方式，可采用例如各向异性刻蚀(例如，诸如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等的干法刻蚀)工艺形成栅极线隙110，并通过控制刻蚀时间，使该刻蚀在贯穿叠层结构后，在衬底100的下表面的上方附近停止。
在步骤S3中，去除牺牲层以形成栅极间隙120。作为示例，可利用栅极线隙110作为刻蚀剂通道，采用例如各向同性刻蚀去除叠层结构中的牺牲层，其中，各向同性刻蚀可采用选择性的湿法刻蚀或气相刻蚀。当使用湿法刻蚀时，需使用刻蚀溶液作为刻蚀剂，并将存储器结构浸没在刻蚀溶液中。当使用气相刻蚀时，需使用刻蚀气体作为刻蚀剂，并将存储器结构暴露于刻蚀气体中。在进行刻蚀的过程中，刻蚀剂充满栅极线隙110，并逐渐向叠层结构内部刻蚀牺牲层。为了确保在该步骤中去除牺牲层的同时电介质层不会被去除，制备牺牲层和电介质层的材料应当具有较高的刻蚀选择比。由于刻蚀剂的选择性，该刻蚀去除叠层结构中的栅极牺牲层并保留电介质层。
根据一个示例性实施方式，在叠层结构中的电介质层和牺牲层分别为氧化硅(SiOX)和氮化硅(SiNX)的情形下，在湿法刻蚀中，可采用磷酸溶液作为刻蚀剂，在气相刻蚀中，可采用C4F8、C4F6、H2F2和O2中的一种或多种作为刻蚀剂，但不限于此。
在步骤S4中，在栅极线隙110的内壁与栅极间隙120的内壁上形成沉积层130。示例地，可利用沉积工艺在栅极线隙的内壁和栅极间隙的内壁上依次沉积阻挡层140和金属层150。该沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。根据一个示例性实施方式，该步骤形成的沉积层如图2所示。
此外，由于金属层对于阻挡层具有较低的附着力，因此在半导体工艺中通常可通过一种或多种沉积工艺在金属层150与阻挡层140之间形成有黏合层(未示出)，但实施方式不限于此。黏合层的材料包括但不限于氮化钽(TaN)、氮化钛(TiN)或Ti/TiN中的至少一种。阻挡层可包括但不限于高介电常数材料氧化铝(Al2O3)。形成氧化铝(Al2O3)的铝源可为三甲基铝(TMA)、氯化铝(AlCl3)等，氧源可为水(H2O)、臭氧(O3)等。金属层150的材料包括不限于钨，也可采用其它适当的材料来形成栅极层。
在步骤S5中，交替执行干法刻蚀处理和湿法刻蚀处理以去除沉积层130的至少一部分，从而在栅极间隙120处形成具有目标深度的凹槽。下面将详细说明步骤S5所涉及的具体工艺步骤。
如图3所示，根据本申请的一个实施方式的步骤S5可包括：S501，对沉积层进行第一湿法刻蚀处理；S502，对沉积层进行第二干法刻蚀处理；S503，对沉积层进行第三湿法刻蚀处理。下面将分别描述步骤S501至S503。
在步骤S501中，可对栅极线隙110内壁上沉积的部分金属层150和对栅极间隙120内壁上的部分金属层150进行第一湿法刻蚀处理，从而通过湿法刻蚀去除金属层150位于栅极线隙110的位于底部选择栅极层上方的侧壁上的部分以及去除金属层150位于栅极线隙110的位于底部选择栅极层下方的侧壁上以及底部上的至少一部分，并且去除金属层150位于栅极间隙120的内壁上的至少一部分。在该湿法刻蚀中，使用刻蚀溶液作为刻蚀剂，并将存储器结构浸没在刻蚀溶液中，以对存储器结构进行刻蚀。在该步骤中，通过湿法刻蚀处理在栅极间隙110处形成的凹槽的深度小于凹槽的目标深度。根据一个示例性实施方式，通过第一湿法刻蚀处理去除金属层150位于栅极间隙110的至少一部分，形成深度为10nm的凹槽。经过步骤S501中的第一湿法刻蚀处理的三维存储器的局部示意图，如图4A所示。
根据一个示例性实施方式，当金属层150为钨层时，可通过湿法刻蚀(例如，通过高温混合酸对栅极线隙110的侧壁进行回刻)将不需要的、位于栅极线隙110的位于底部选择栅极层上方的部分金属层150去除，同时将不需要的、位于栅极线隙110的位于底部选择栅极层下方的侧壁上以及底部上的至少一部分金属层150去除，以及将金属层150位于栅极间隙120的至少一部分去除。可选地，在其它实施方式中，可通过将存储器结构放入炉管内进行含氧退火，使表面的金属钨形成钨氧化物，再通过酸溶液(例如，氢氟酸)将氧化的金属钨去除。
在步骤S502中，可对栅极线隙110的底部上的剩余金属层150和阻挡层140进行第二干法刻蚀处理，从而通过干法刻蚀去除金属层150位于栅极线隙110的底部上的剩余部分以及去除阻挡层140位于栅极线隙110的底部上的部分。去除栅极线隙110的底部上的阻挡层140能够为后续工艺(对阻挡层140下方的氧化硅进行刻蚀处理)提供便利。在干法刻蚀中，可采用例如各向异性刻蚀(例如，诸如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等的干法刻蚀)工艺。经过步骤S502中的第二干法刻蚀处理的三维存储器的局部示意图，如图4B所示。
根据一个示例性实施方式，刻蚀气体包括氟基气体、氯基气体、溴基气体或它们的组合。在一个实施方式中，刻蚀气体还包括O2和/或Ar。在一个实施方式中，采用SF6和O2的气体组合作为刻蚀气体，但不限于此。
在步骤S503中，可对栅极线隙110的位于底部选择栅极层下方侧壁上剩余的金属层150进行第三湿法刻蚀处理，以及对栅极间隙110中的金属层150的一部分进行第三湿法刻蚀处理，从而通过湿法刻蚀去除金属层150位于栅极线隙110的侧壁上的剩余部分，以及去除金属层位于栅极间隙120的内壁上的至少一部分，以形成具有目标深度的凹槽，此时完全去除了栅极线隙中110残留的金属钨。在湿法刻蚀中，使用刻蚀溶液作为刻蚀剂，并将存储器结构浸没在刻蚀溶液中，以对存储器结构进行刻蚀。经过第三湿法刻蚀处理的三维存储器的局部示意图，如图4C所示。
根据一个示例性实施方式，所形成的凹槽的目标深度为20nm。
图5示出了根据本申请另一个实施方式的步骤S5的处理。如图5所示，本申请提供了根据另一个实施方式的步骤S5所涉及的具体工艺步骤S501’至S503’：S501’，对沉积层进行第一干法刻蚀处理；S502’，对沉积层进行第二湿法刻蚀处理；S503’，对沉积层进行第三干法刻蚀处理。下面将详细说明步骤S501’至S503’。
在步骤S501’中，可对栅极线隙110的底部上沉积的金属层150进行第一干法刻蚀处理，使得栅极线隙110的底部上剩余的沉积的金属层150的厚度与栅极线隙110的侧壁上沉积的金属层150的厚度基本相同。在干法刻蚀中，可采用例如各向异性刻蚀(例如，诸如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等的干法刻蚀)工艺。经过步骤S501蚀中的第一干法刻蚀处理的三维存储器的局部示意图，如图6A所示。
根据一个示例性实施方式，刻蚀气体包括氟基气体、氯基气体、溴基气体或它们的组合。在一个实施方式中，刻蚀气体还包括O2和/或Ar。在一个实施方式中，采用SF6和O2的气体组合作为刻蚀气体，但不限于此。
在步骤S502’中，可对栅极线隙110内壁和底部上沉积的金属层150进行第二湿法刻蚀处理，以及对栅极间隙120内壁上沉积的金属层150的一部分进行第二湿法刻蚀处理。通过湿法刻蚀去除金属层150位于所述栅极线隙110的侧壁上的部分以及位于底部上的剩余部分，以及去除金属层150位于栅极间隙120的内壁上的至少一部分，以形成所述具有目标深度的凹槽。在湿法刻蚀中，使用刻蚀溶液作为刻蚀剂，并将存储器结构浸没在刻蚀溶液中，以对存储器结构进行刻蚀。经过步骤S502蚀中的第二湿法刻蚀处理的三维存储器的局部示意图，如图6B所示。
根据一个示例性实施方式，当金属层150为钨层时，可通过湿法刻蚀(例如，通过高温混合酸对栅极线隙110的侧壁进行回刻)将不需要的、位于栅极线隙110的位于底部选择栅极层上方的侧壁上的部分金属层150去除，同时将不需要的、位于栅极线隙110的位于底部选择栅极层下方以及底部的至少一部分金属层150去除，以及将金属层150位于栅极间隙120的至少一部分去除。可选地，在其它实施方式中，可通过将存储器结构放入炉管内进行含氧退火，使表面的金属钨形成钨氧化物，再通过酸溶液(例如，氢氟酸)将氧化的金属钨去除。
根据一个示例性实施方式，对栅极间隙内壁上沉积的金属层150进行湿法刻蚀处理形成凹槽，并且凹槽的深度为目标深度20nm。
在步骤S503’中，可对栅极线隙110的底部上沉积的阻挡层140进行第三干法刻蚀。通过干法刻蚀去除阻挡层140位于栅极线隙110的底部上的部分，能够为后续工艺(对阻挡层140下方的氧化硅层进行刻蚀处理)做准备。应注意的是，将金属层150与阻挡层140分开进行刻蚀处理能够实现更优的刻蚀效果。在干法刻蚀中，可采用例如各向异性刻蚀(例如，诸如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀等的干法刻蚀)工艺。经过步骤S503蚀中的第三干法刻蚀处理的三维存储器的局部示意图，如图6C所示。
在一个实施方式中，刻蚀气体包括氟基气体、氯基气体、溴基气体或它们的组合。在一个实施方式中，刻蚀气体还包括O2和/或Ar。在一个实施方式中，采用SF6和O2的气体组合作为刻蚀气体，但不限于此。
在上述实施方式中，均以单堆栈结构的三维存储器件为例进行描述，但应理解，本申请的构思可应用于多堆栈结构的三维存储器件，例如，双堆栈结构的三维存储器件。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (13)
1.一种制备三维存储器的方法，其特征在于，所述方法包括：
在衬底的一侧上交替堆叠牺牲层与电介质层以形成叠层结构；
形成贯穿所述叠层结构并延伸至所述衬底中的栅极线隙；
去除所述牺牲层以形成栅极间隙；
在所述栅极线隙的内壁与所述栅极间隙的内壁上形成沉积层；以及
交替执行干法刻蚀处理和湿法刻蚀处理以去除所述沉积层的至少一部分，以在所述栅极间隙处形成具有目标深度的凹槽。
2.根据权利要求1所述的方法，其中，交替执行干法刻蚀处理和湿法刻蚀处理包括：
对所述沉积层依次执行第一干法刻蚀处理、第二湿法刻蚀处理和第三干法刻蚀处理。
3.根据权利要求2所述的方法，其中，所述沉积层至少包括阻挡层以及在所述阻挡层上形成的金属层。
4.根据权利要求3所述的方法，其中，所述第一干法刻蚀处理包括：
通过干法刻蚀去除所述金属层位于所述栅极线隙的底部上的至少一部分，以使得所述金属层位于所述底部上的剩余部分的厚度与位于所述栅极线隙的侧壁上的部分的厚度相同。
5.根据权利要求4所述的方法，其中，所述第二湿法刻蚀处理包括：
通过湿法刻蚀去除所述金属层位于所述栅极线隙的侧壁的部分以及位于所述底部上的剩余部分；以及
通过湿法刻蚀去除所述金属层位于所述栅极间隙的内壁上的至少一部分，以形成所述具有目标深度的凹槽。
6.根据权利要求5所述的方法，其中，所述第三干法刻蚀处理包括：
通过干法刻蚀去除所述阻挡层位于所述栅极线隙的底部上的部分。
7.根据权利要求1所述的方法，其中，交替执行干法刻蚀处理和湿法刻蚀处理包括：
对所述沉积层依次执行第一湿法刻蚀处理、第二干法刻蚀处理、以及第三湿法刻蚀处理。
8.根据权利要求7所述的方法，其中，所述沉积层至少包括阻挡层以及在所述阻挡层上形成的金属层。
9.根据权利要求8所述的方法，其中，所述第一湿法刻蚀处理包括：
通过湿法刻蚀去除所述金属层位于所述栅极线隙的位于底部选择栅极层上方的部分和位于所述栅极线隙的位于底部选择栅极层下方的侧壁以及底部上的至少一部分，以及
通过湿法刻蚀去除所述金属层位于所述栅极间隙的内壁上的至少一部分。
10.根据权利要求9所述的方法，其中，进行所述第二干法刻蚀处理包括：
通过干法刻蚀去除所述金属层位于所述栅极线隙的底部上的剩余部分和所述阻挡层位于所述栅极线隙的底部上的部分。
11.根据权利要求10所述的方法，其中，进行所述第三湿法刻蚀处理包括：
通过湿法刻蚀去除所述金属层位于所述栅极线隙的侧壁上的剩余部分，以及
通过湿法刻蚀去除所述金属层位于所述栅极间隙的内壁上的至少一部分，以形成所述具有目标深度的凹槽。
12.根据权利要求3或8所述的方法，其中，所述金属层包括钨。
13.根据权利要求3或8所述的方法，其中，所述阻挡层包括高介电常数材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245220.0A CN113035700B (zh) | 2021-03-05 | 2021-03-05 | 三维存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245220.0A CN113035700B (zh) | 2021-03-05 | 2021-03-05 | 三维存储器的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035700A CN113035700A (zh) | 2021-06-25 |
| CN113035700B true CN113035700B (zh) | 2022-06-03 |
Family
ID=76468227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110245220.0A Active CN113035700B (zh) | 2021-03-05 | 2021-03-05 | 三维存储器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035700B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783876A (zh) * | 2016-12-13 | 2017-05-31 | 深圳市华星光电技术有限公司 | Coa基板的制作方法及coa基板 |
| CN107731838A (zh) * | 2017-11-09 | 2018-02-23 | 长江存储科技有限责任公司 | 一种nand存储器及其制备方法 |
| CN110047839A (zh) * | 2019-03-29 | 2019-07-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
| CN111492482A (zh) * | 2020-03-17 | 2020-08-04 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847820B (zh) * | 2017-03-07 | 2018-10-16 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN107968091A (zh) * | 2017-11-16 | 2018-04-27 | 长江存储科技有限责任公司 | 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法 |
| CN111933647B (zh) * | 2020-07-21 | 2021-07-06 | 长江存储科技有限责任公司 | 一种三维存储器件及其制造方法 |
| CN112420732B (zh) * | 2020-11-19 | 2022-01-18 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
-
2021
- 2021-03-05 CN CN202110245220.0A patent/CN113035700B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783876A (zh) * | 2016-12-13 | 2017-05-31 | 深圳市华星光电技术有限公司 | Coa基板的制作方法及coa基板 |
| CN107731838A (zh) * | 2017-11-09 | 2018-02-23 | 长江存储科技有限责任公司 | 一种nand存储器及其制备方法 |
| CN110047839A (zh) * | 2019-03-29 | 2019-07-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
| CN111492482A (zh) * | 2020-03-17 | 2020-08-04 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035700A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI590383B (zh) | 半導體裝置結構與其形成方法 | |
| US9543313B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US9379126B2 (en) | Damascene conductor for a 3D device | |
| TW202013604A (zh) | 半導體裝置的形成方法 | |
| TW202046409A (zh) | 半導體結構的形成方法 | |
| US8404537B2 (en) | Method of manufacturing semiconductor device | |
| KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
| US10242880B2 (en) | Method of wet etching and method of fabricating semiconductor device using the same | |
| TW202021098A (zh) | 三維記憶體元件及其製造方法 | |
| CN109427669A (zh) | 减少半导体制造中接触件深度变化的方法 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| US8530950B1 (en) | Methods and structures for split gate memory | |
| JP2008305961A (ja) | 半導体装置及びその製造方法 | |
| US8652933B2 (en) | Semiconductor structure having wide and narrow deep trenches with different materials | |
| CN113035700B (zh) | 三维存储器的制备方法 | |
| TWI635573B (zh) | 記憶元件及其製造方法 | |
| US11488972B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| KR20160087667A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW201816896A (zh) | 製造用於n7/n5及超出的鰭式電晶體之空氣空隙間隔壁的方法 | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| CN116584170A (zh) | 三维存储器及其形成方法 | |
| KR20100079978A (ko) | 수직채널형 비휘발성 메모리 장치의 제조방법 | |
| TWI826220B (zh) | 半導體裝置與其形成方法 | |
| US20230108547A1 (en) | Semiconductor device | |
| TWI559382B (zh) | 半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |