CN114121818A - 半导体器件及其形成方法 - Google Patents

Abstract

一种半导体器件及其形成方法，其中所述半导体器件，包括：半导体衬底，所述半导体衬底上具有若干个柱状有源区，若干个所述柱状有源区之间通过沿第一方向延伸的若干个第一沟槽以及沿第二方向延伸的若干个第一沟槽分隔开，所述第一沟槽和第二沟槽连通，且所述第一沟槽的深度大于所述第二沟槽的深度；位于所述第二沟槽底部的半导体衬底中的若干第三沟槽，所述第三沟槽向柱状有源区的底部凹陷，所述第三沟槽的底部表面高于所述第一沟槽的底部表面；位于所述若干第三沟槽中和所述若干柱状有源区底部的半导体衬底中的沿第一方向延伸的若干条金属硅化物位线。所述半导体器件的集成度以及金属硅化物位线的电学性能提高。

Description

半导体器件及其形成方法

技术领域

本申请涉及存储器领域，尤其涉及一种存储器件及其形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、源漏极分别与位线和电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

为了提高存储结构的集成度，现提供一种采用垂直沟道晶体管的半导体器件结构和形成方法。

发明内容

鉴于此，本申请一些实施例提供了半导体器件的形成方法，包括：

提供半导体衬底，在所述半导体衬底上形成若干个柱状有源区，若干个所述柱状有源区之间通过沿第一方向延伸的若干个第一沟槽以及沿第二方向延伸的若干个第二沟槽分隔开，所述第一沟槽和所述第二沟槽连通，且所述第一沟槽的深度大于所述第二沟槽的深度；

在所述第一沟槽中填充第一隔离层，所述第一隔离层的顶部表面不高于所述第二沟槽的底部表面；

刻蚀共同位于所述第二沟槽底部之间以及所述第一隔离层之间的所述半导体衬底，在所述第二沟槽底部的所述半导体衬底中形成向所述柱状有源区底部凹陷的若干个第三沟槽，所述第三沟槽的底部表面高于所述第一沟槽的底部表面；

在所述第三沟槽的底部和所述柱状有源区的底部的所述半导体衬底中形成沿所述第一方向延伸的若干条金属硅化物位线。

在一些实施例中，还包括：在所述第一沟槽和所述第二沟槽的侧壁表面以及所述柱状有源区的顶部表面上形成保护层。

在一些实施例中所述保护层通过原子层沉积工艺形成，所述保护层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮化硅。

在一些实施例中所述第三沟槽在形成所述第一隔离层和所述保护层之后形成。

在一些实施例中所述第三沟槽通过各向同性的湿法刻蚀工艺形成。

在一些实施例中所述金属硅化物位线的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。

在一些实施例中所述金属硅化物位线的形成过程包括：在所述保护层和所述第一隔离层表面以及所述第三沟槽的侧壁和底部表面形成金属层；对所述金属层进行退火，所述金属层中的金属元素扩散到所述第三沟槽暴露的所述半导体衬底中，与硅反应形成金属硅化物。

在一些实施例中位于所述柱状有源区下方且相邻的所述第三沟槽之间的所述半导体衬底中的全部的硅与所述金属层反应，形成所述金属硅化物位线。

在一些实施例中还包括：对所述柱状有源区的侧壁进行圆角化处理，形成圆柱状的所述柱状有源区。

在一些实施例中所述圆角化处理的过程包括：对所述柱状有源区的侧壁进行氧化处理，形成氧化硅层；采用湿法刻蚀工艺去除所述氧化硅层。

在一些实施例中还包括：还包括：去除所述保护层和所述第一隔离层；在所述金属硅化物位线表面以及所述第一沟槽和所述第二沟槽中形成第二隔离层。

在一些实施例中还包括：在所述柱状有源区侧壁形成沿所述第二方向延伸的若干个分立的字线栅极结构；在所述柱状有源区顶部形成电容器；相邻所述字线栅极结构之间、相邻所述金属硅化物位线之间、所述字线栅极结构与所述电容器之间、所述字线栅极结构与所述半导体衬底之间均通过所述第二隔离层隔离。

本申请一些实施例还提供了一种半导体器件，包括：

半导体衬底，所述半导体衬底上具有若干个柱状有源区，若干个所述柱状有源区之间通过沿第一方向延伸的若干个第一沟槽以及沿第二方向延伸的若干个第二沟槽分隔开，所述第一沟槽和所述第二沟槽连通，且所述第一沟槽的深度大于所述第二沟槽的深度；

位于所述第二沟槽底部的所述半导体衬底中的若干个第三沟槽，所述第三沟槽向柱状有源区的底部凹陷，所述第三沟槽的底部表面高于所述第一沟槽的底部表面；

共同位于所述第三沟槽底部和所述柱状有源区底部的所述半导体衬底中的沿所述第一方向延伸的若干条金属硅化物位线。

在一些实施例中所述金属硅化物位线的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。

在一些实施例中所述柱状有源区为圆柱状的柱状有源区。

在一些实施例中还包括：位于所述金属硅化物位线表面以及所述第一沟槽和所述第二沟槽中的第二隔离层。

在一些实施例中还包括，位于所述柱状有源区侧壁且沿所述第二方向延伸的若干个分立的字线栅极结构；位于所述柱状有源区顶部的电容器；相邻所述字线栅极结构之间、相邻所述金属硅化物位线之间、所述字线栅极结构与所述电容器之间、所述字线栅极结构与所述半导体衬底之间均通过所述第二隔离层隔离。

本申请前述一些实施例中的半导体器件的形成方法，在半导体衬底上形成若干个柱状有源区，所述若干个柱状有源区之间通过沿第一方向延伸的若干个第一沟槽以及沿第二方向延伸的若干个第一沟槽分隔开，所述第一沟槽和第二沟槽连通，且所述第一沟槽的深度大于所述第二沟槽的深度后，在所述第一沟槽中填充第一隔离层，所述第一隔离层的表面低于所述柱状有源区的顶部表面；刻蚀所述第二沟槽底部和第一隔离层之间的半导体衬底，在所述第二沟槽底部的半导体衬底中形成向柱状有源区底部凹陷的若干第三沟槽，所述第三沟槽的底部表面高于所述第一沟槽的底部表面；在所述若干第三沟槽中和所述若干柱状有源区底部的半导体衬底中形成沿第一方向延伸的若干条金属硅化物位线。本申请形成半导体器件集成度提高，并且本申请形成的金属硅化物位线是限定在若干第三沟槽中以及第三沟槽之间的柱状有源区底部，因而形成的金属硅化物的位置精度提高，并且减少断路以及位相邻金属硅化物位线之间短路的问题，提高了位线的电学性能。

附图说明

图1-图23为本申请一些实施例中半导体器件的形成过程的结构示意图。

具体实施方式

如背景技术所言，现有存储结构的集成度仍有待提升。

为此，本申请提供了一种半导体器件及其形成方法，提高器件的集成度，并提高了位线的电学性能。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图1-图3，图2为图1沿切割线AB方向的剖面结构示意图，图3为图1沿切割线CD方向的剖面结构示意图，提供半导体衬底200，在所述半导体衬底200上形成若干个柱状有源区203，若干个所述柱状有源区203之间通过沿第一方向延伸的若干个第一沟槽201以及沿第二方向延伸的若干个第一沟槽202分隔开，所述第一沟槽201和所述第二沟槽202连通，且所述第一沟槽201的深度大于所述第二沟槽202的深度。

所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底200材料为硅。所述半导体衬底200中根据后续形成的垂直型晶体管的类型需要掺杂一定的杂质离子，比如可以对所述半导体衬底进行阱区掺杂和漏区掺杂，所述阱区掺杂的杂质离子可以为N型杂质离子或P型杂质离子，所述P型的杂质离子为硼离子、镓离子或铟离子一种或几种，所述N型的杂质离子为磷离子、砷离子或锑离子一种或几种。所述漏区掺杂的杂质离子的类型与所述阱区掺杂的杂质离子的类型不同，所述漏区掺杂用于形成垂直型晶体管的漏区，所述漏区掺杂的杂质离子可以为N型杂质离子或P型杂质离子。

本实施例中，所述柱状有源区203通过刻蚀半导体衬底200形成。在其他一些实施例中，所述柱状有源区203可以通过外延工艺形成。

所述柱状有源区203后续用于形成垂直型晶体管的沟道区、源区和漏区，若干柱状有源区203是分立的，相邻的柱状有源区203之间通过沿第一方向延伸的若干个第一沟槽201以及沿第二方向延伸的若干个第一沟槽202分隔开。本实施例中，所述若干柱状有源区203呈行列排布。在其他实施例中，所述柱状有源区也可以为其他的排布方式。

在一些实施例中，所述第一方向和所述第二方向相互垂直，两者的夹角呈90度。在其他实施例中，所述第一方向和第二方向可以不垂直，比如第一方向和第二方向之间的夹角可以为一锐角。

在一些实施例中，若干所述第一沟槽201沿第一方向延伸，若干所述第二沟槽202沿第二方向延伸，第一沟槽201和第二沟槽202在交叉处连通，且所述第一沟槽201的深度大于所述第二沟槽202的深度。所述第一沟槽201的深度大于第二沟槽202的深度时，后续通过在第一沟槽201底部形成第一隔离层，有利于限定后续形成的第三沟槽的位置以及提高位置精度，从而提高第三沟槽中和第三沟槽之间柱状有源区底部的半导体衬底中形成的金属硅化物位线的位置精度。

在一些实施例中，可以先刻蚀半导体衬底200形成沿第一方向延伸并间隔分布的若干个第一沟槽201，然后再刻蚀半导体衬底200形成沿第二方向延伸的若干个第一沟槽202，所述形成的第二沟槽202的深度小于第一沟槽的深度。在另一实施例中，可以先刻蚀半导体衬底200形成沿第二方向延伸的若干个第一沟槽202，然后再刻蚀半导体衬底200形成沿第一方向延伸并间隔分布的若干个第一沟槽201，所述形成的第一沟槽201的深度大于第二沟槽202的深度。在另一实施例中，可以先刻蚀半导体衬底200，在半导体衬底中同时形成第一初始沟槽和第二沟槽，然后再继续刻蚀第一初始沟槽，形成第一沟槽201，所述第一沟槽201的深度大于第二沟槽202的深度。在一些实施例中，在刻蚀所述半导体衬底200之前，在所述半导体衬底200上形成相应的掩膜层，以所述掩膜层为掩膜刻蚀所述半导体衬底200，在半导体衬底200中形成第一沟槽和/或第二沟槽。

本实施例中，所述柱状有源区203为圆柱状的柱状有源区，所述圆柱状包括椭圆柱状，以提高器件的集成度。所述圆柱状的柱状有源区203的形成过程包括：在所述半导体衬底200上形成若干矩形状的柱状有源区；对所述柱状有源区的侧壁进行圆角化处理，形成圆柱状的柱状有源区。在一些实施例中，所述圆角化处理的过程包括：对所述矩形状的柱状有源区的侧壁进行氧化处理，形成氧化硅层；采用湿法刻蚀工艺去除所述氧化硅层。在其他实施例中，形成矩形状的柱状有源区后，不进行圆角化处理，直接进行后续的工艺。

参考图4和图5，图4在图2的基础上进行，图5在图3的基础上进行，在所述第一沟槽201和所述第二沟槽202的侧壁表面以及所述柱状有源区20的顶部表面上形成保护层204。

所述保护层204一方面在后续形成第三沟槽时定义第三沟槽的开口位置，另一方面，在后续形成金属硅化物位线时，防止金属层与第一沟槽和第二沟槽侧壁的硅材料反应。

在一实施例中，所述保护层204的形成过程包括：在所述第一沟槽201和第二沟槽202的侧壁表面和底部表面以及柱状有源区20的顶部表面上形成保护层；去除所述第一沟槽201和第二沟槽202底部表面的保护层，暴露所述第一沟槽201和第二沟槽202的侧壁表面以及柱状有源区20的顶部表面保护层204。

在一些实施例中，所述保护层204的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮化硅。本实施例中，所述保护层204的材料为氧化硅。

所述保护层204通过沉积工艺形成。在一些实施例中，所述保护层204通过原子层沉积工艺形成，通过原子层沉积工艺形成的保护层204的致密性较高，在后续形成金属硅化物位线时，能很好的防止金属层中的金属扩散到第一沟槽和第二沟槽的侧壁。

参考图6和图7，在所述第一沟槽201中填充第一隔离层205，所述第一隔离层205的顶部表面不高于所述第二沟槽202的底部表面。

形成第一隔离层205用于在后续形成金属硅化物位线时，防止第二沟槽的底部也形成金属硅化物。

所述第一隔离层205材料与所述保护层204的材料不相同。在一些实施例中，所述第一隔离层205的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、光刻胶材料或多孔材料。本实施例中，所述第一隔离层205的材料为氮化硅，所述氮化硅为低密度的氮化硅，以减少第一隔离层205对柱状有源区的应力。

在一些实施例中，所述形成的第一隔离层205的顶部表面低于所述第二沟槽202的底部表面。在其他实施例中，所述形成的第一隔离层205的顶部表面与所述第二沟槽202的底部表面齐平。

在一些实施例中，所述第一隔离层205的形成过程包括：在所述保护层204表面上以及第一沟槽201和第二沟槽202中形成第一隔离材料层；回刻蚀去除部分厚度的所述第一隔离材料层，暴露出所述第二沟槽202的底部的半导体衬底200，在所述第一沟槽201中形成第一隔离层205，所述第一隔离层205的表面低于所述柱状有源区203的顶部表面。

参考图8和图9，刻蚀共同位于所述第二沟槽202底部之间以及所述第一隔离层205之间的所述半导体衬底200，在所述第二沟槽202底部的所述半导体衬底200中形成向所述柱状有源区203底部凹陷的若干个第三沟槽206，所述第三沟槽206的底部表面高于所述第一沟槽201的底部表面。

所述第三沟槽206在形成所述第一隔离层205和所述保护层204之后形成。

在一些实施例中，所述第三沟槽206通过各向同性的湿法刻蚀工艺形成。所述形成的第三沟槽206向柱状有源区203底部的方向凹陷，后续形成金属硅化物位线时，在所述第一方向上的某一行的若干柱状有源区底部和若干第三沟槽中能比较容易的形成连通的金属硅化物位线。

在一些实施例中，所述各向同性的湿法刻蚀工艺采用的湿法刻蚀溶液为四甲基氢氧化铵溶液(TMAH)或者氢氧化钾，所述形成的第三沟槽206的形状为“sigma”形状，使得形成的第三沟槽206具有向柱状有源区203底部的方向凸出的尖端，后续形成金属硅化物位线时，金属层中的金属能更容易与柱状有源区203底部中的硅反应以在所述第一方向上的某一行的若干柱状有源区底部和若干第三沟槽中形成连通的金属硅化物位线。

在一些实施例中，在刻蚀所述第二沟槽202底部和第一隔离层205之间的半导体衬底200时，刻蚀溶液会对所述柱状有源区203的贴近第一隔离层205的侧壁的刻蚀速率较快，使得形成的若干第三沟槽206之间可以在所述柱状有源区203的外侧壁是连通的，在所述第一方向上的某一行的若干柱状有源区底部和若干第三沟槽中能更容易的形成连通的金属硅化物位线。

参考图10和图11，在所述第三沟槽206的底部和所述柱状有源区203的底部的所述半导体衬底200中形成沿所述第一方向延伸的若干条金属硅化物位线207。

所述形成的若干条金属硅化物位线207之间是分立的。在一些实施例中，所述若干条金属硅化物位线207之间是相互平行的。每一条金属硅化物位线207位于第一方向上的某一行的若干柱状有源区底部和若干第三沟槽中，将该行的若干柱状有源区底部形成的漏区连接在一起。即本申请形成的金属硅化物位线207是限定在若干第三沟槽206中以及第三沟槽206之间的柱状有源区203底部，因而形成的金属硅化物207的位置精度提高，并且减少断路以及位相邻金属硅化物位线之间短路的问题，提高了位线的电学性能。

在一些实施例中，所述金属硅化物位线207的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。

在一些实施例中，所述若干条金属硅化物位线207的形成过程包括：在所述保护层204和所述第一隔离层205表面以及所述第三沟槽206的侧壁和底部表面形成金属层(图中未示出)；对所述金属层进行退火，所述金属层中的金属元素扩散到所述第三沟槽206暴露的所述半导体衬底200中，与硅反应形成金属硅化物，其他地方的金属层由于与半导体衬底之间具有保护层和第一隔离层隔离不会与硅反应；去除所述未反应的金属层，在所述若干第三沟槽206中和相应的所述若干柱状有源区203底部的半导体衬底200中形成沿第一方向延伸的若干条分立的金属硅化物位线207(结合参考图12-图14)。由于金属层中的金属只会与第三沟槽206暴露的半导体衬底200反应，使得形成的金属硅化物位线207限定在若干第三沟槽206中以及第三沟槽206之间的柱状有源区203底部，从而提高了形成的金属硅化物位线207的位置精度，并能防止形成的金属硅化物位线207产生短路，并且由于所述形成的金属硅化物位线207中有保护层和第一隔离层隔离，使得形成的相邻金属硅化物位线207之间不会发生短路，此外形成的金属硅化物位线207不会占据第一沟槽的空间，使得相邻的金属硅化物位线207之间的间距会较大，能防止相邻金属硅化物位线207之间产生漏电问题。

在一些实施例中，位于所述柱状有源区203下方且相邻的所述第三沟槽206之间的所述半导体衬底200中的全部的硅与所述金属层反应，形成所述金属硅化物位线207。

在一些实施例中，在形成所述金属硅化物位线207后，参考图12和图13，还包括：去除所述保护层204和所述第一隔离层205(参考图10-图11)，具体的可以采用各向同性的湿法刻蚀工艺去除所述保护层和第一隔离层；参考图14-图16，图15为图14沿切割线AB方向的剖面结构示意图，图16为图14沿切割线CD方向的剖面结构示意图，在所述金属硅化物位线207表面以及第一沟槽201和第二沟槽202中形成初始第二隔离层208。

在一些实施例中，所述初始第二隔离层208可以为氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数材料中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

在其他一些实施例中，参考图17和图18，还包括：回刻蚀去除部分厚度的所述第二隔离层208，使得剩余的所述初始第二隔离层208的表面低于所述柱状有源区203的顶部表面。

参考图19-图21，图19在图17基础上进行，图20在图18的基础上进行，图21为俯视图，图19为图21沿切割线AB方向获得的剖面结构示意图，图20为图21沿切割线CD方向获得的剖面结构示意图；在所述剩余的初始第二隔离层208上以及柱状有源区203的侧壁形成沿第二方向延伸的若干分立的字线栅极结构(211和210)。

在一实施例中，所述字线栅极结构(211和210)包括包裹柱状有源区203侧壁的栅氧化层210和位于所述栅氧化层210侧壁表面形成包围所述柱状有源区203的金属栅极211，所述字线栅极结构(211和210)的形成过程包括：形成包裹柱状有源区203侧壁的栅氧化层210；在所述栅氧化层210侧壁表面形成包围所述柱状有源区203侧壁的金属栅极材料层；沿第二方向切断所述金属栅极材料层以形成间隔209和若干个金属栅极211。

参考图22和图23，在所述字线栅极结构上以及所述间隙中形成补充第二隔离层212，所述剩余的初始第二隔离层208和所述补充第二隔离层212构成第二隔离层，即相邻所述字线栅极结构之间、相邻所述金属硅化物位线207之间、所述字线栅极结构与后续形成的所述电容器之间、所述字线栅极结构与所述半导体衬底之间均通过所述第二隔离层隔离。

还包括：在所述柱状有源区的顶部表面中掺杂杂质离子，在所述柱状有源区的顶部表面形成源区；在在所述柱状有源区顶部上形成与所述源区连接的电容器。

本申请一些实施例还提供了一种半导体器件，参考图14-图16，包括：

半导体衬底200，所述半导体衬底200上具有若干个柱状有源区203，若干个所述柱状有源区203之间通过沿第一方向延伸的若干个第一沟槽201以及沿第二方向延伸的若干个第一沟槽202分隔开，所述第一沟槽201和所述第二沟槽202连通，且所述第一沟槽201的深度大于所述第二沟槽202的深度；

位于所述第二沟槽202底部的所述半导体衬底200中的若干第三沟槽206(参考图15)，所述第三沟槽206向柱状有源区203的底部凹陷，所述第三沟槽206的底部表面高于所述第一沟槽201的底部表面；

共同位于所述若干第三沟槽206底部和所述柱状有源区203底部的所述半导体衬底200中的沿所述第一方向延伸的若干条金属硅化物位线207。

在一些实施例中，所述金属硅化物位线207的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。

在一些实施例中，所述柱状有源区203为圆柱状的柱状有源区。

在一些实施例中，参考图22和图23，还包括：位于所述金属硅化物位线207表面以及所述第一沟槽和所述第二沟槽中的第二隔离层(208和212)。

在一些实施例中，参考图22和图23，还包括：位于所述柱状有源区203的侧壁且沿所述第二方向延伸的若干个分立的字线栅极结构；位于在所述柱状有源区的顶部表面的源区；位于所述柱状有源区顶部上与所述源区连接的电容器

需要说明的是，本实施例(半导体器件)与前述实施例(半导体器件的形成过程)中相同或相似结构的限定或描述，在本实施例中不再赘述，具体请参考前述实施例中相应部分的限定或描述。

本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。

Claims (17)

1.一种半导体器件的形成方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成若干个柱状有源区，若干个所述柱状有源区之间通过沿第一方向延伸的若干个第一沟槽以及沿第二方向延伸的若干个第二沟槽分隔开，所述第一沟槽和所述第二沟槽连通，且所述第一沟槽的深度大于所述第二沟槽的深度；

在所述第一沟槽中填充第一隔离层，所述第一隔离层的顶部表面不高于所述第二沟槽的底部表面；

刻蚀共同位于所述第二沟槽底部之间以及所述第一隔离层之间的所述半导体衬底，在所述第二沟槽底部的所述半导体衬底中形成向所述柱状有源区底部凹陷的若干个第三沟槽，所述第三沟槽的底部表面高于所述第一沟槽的底部表面；

在所述第三沟槽的底部和所述柱状有源区的底部的所述半导体衬底中形成沿所述第一方向延伸的若干条金属硅化物位线。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一沟槽和所述第二沟槽的侧壁表面以及所述柱状有源区的顶部表面上形成保护层。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述保护层通过原子层沉积工艺形成，所述保护层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅或碳氮化硅。

4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第三沟槽在形成所述第一隔离层和所述保护层之后形成。

5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述第三沟槽通过各向同性的湿法刻蚀工艺形成。

6.如权利要求2所述的半导体器件的形成方法，其特征在于，所述金属硅化物位线的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。

7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述金属硅化物位线的形成过程包括：在所述保护层和所述第一隔离层表面以及所述第三沟槽的侧壁和底部表面形成金属层；对所述金属层进行退火，所述金属层中的金属元素扩散到所述第三沟槽暴露的所述半导体衬底中，与硅反应形成金属硅化物。

8.如权利要求7所述的半导体器件的形成方法，其特征在于，位于所述柱状有源区下方且相邻的所述第三沟槽之间的所述半导体衬底中的全部的硅与所述金属层反应，形成所述金属硅化物位线。

9.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：对所述柱状有源区的侧壁进行圆角化处理，形成圆柱状的所述柱状有源区。

10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述圆角化处理的过程包括：对所述柱状有源区的侧壁进行氧化处理，形成氧化硅层；采用湿法刻蚀工艺去除所述氧化硅层。

11.如权利要求2所述的半导体器件的形成方法，其特征在于，还包括：还包括：去除所述保护层和所述第一隔离层；在所述金属硅化物位线表面以及所述第一沟槽和所述第二沟槽中形成第二隔离层。

12.如权利要求11所述的半导体器件的形成方法，其特征在于，还包括：在所述柱状有源区侧壁形成沿所述第二方向延伸的若干个分立的字线栅极结构；在所述柱状有源区顶部形成电容器；相邻所述字线栅极结构之间、相邻所述金属硅化物位线之间、所述字线栅极结构与所述电容器之间、所述字线栅极结构与所述半导体衬底之间均通过所述第二隔离层隔离。

13.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底上具有若干个柱状有源区，若干个所述柱状有源区之间通过沿第一方向延伸的若干个第一沟槽以及沿第二方向延伸的若干个第二沟槽分隔开，所述第一沟槽和所述第二沟槽连通，且所述第一沟槽的深度大于所述第二沟槽的深度；

位于所述第二沟槽底部的所述半导体衬底中的若干个第三沟槽，所述第三沟槽向柱状有源区的底部凹陷，所述第三沟槽的底部表面高于所述第一沟槽的底部表面；

共同位于所述第三沟槽底部和所述柱状有源区底部的所述半导体衬底中的沿所述第一方向延伸的若干条金属硅化物位线。

14.如权利要求13所述的半导体器件，其特征在于，所述金属硅化物位线的材料为硅化镍、硅化钨、硅化钴、硅化钽、硅化钛的一种或它们的组合。

15.如权利要求13所述的半导体器件，其特征在于，所述柱状有源区为圆柱状的柱状有源区。

16.如权利要求13所述的半导体器件，其特征在于，还包括：位于所述金属硅化物位线表面以及所述第一沟槽和所述第二沟槽中的第二隔离层。

17.如权利要求16所述的半导体器件，还包括，位于所述柱状有源区侧壁且沿所述第二方向延伸的若干个分立的字线栅极结构；位于所述柱状有源区顶部的电容器；相邻所述字线栅极结构之间、相邻所述金属硅化物位线之间、所述字线栅极结构与所述电容器之间、所述字线栅极结构与所述半导体衬底之间均通过所述第二隔离层隔离。

Images