CN113675145B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113675145B
CN113675145B CN202110767947.5A CN202110767947A CN113675145B CN 113675145 B CN113675145 B CN 113675145B CN 202110767947 A CN202110767947 A CN 202110767947A CN 113675145 B CN113675145 B CN 113675145B
Authority
CN
China
Prior art keywords
side wall
material layer
sacrificial
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110767947.5A
Other languages
English (en)
Other versions
CN113675145A (zh
Inventor
元大中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110767947.5A priority Critical patent/CN113675145B/zh
Priority to PCT/CN2021/117092 priority patent/WO2023279515A1/zh
Publication of CN113675145A publication Critical patent/CN113675145A/zh
Priority to US17/650,843 priority patent/US20230009103A1/en
Application granted granted Critical
Publication of CN113675145B publication Critical patent/CN113675145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Abstract

一种半导体器件及其形成方法，所述形成方法，在所述导电连接结构的侧壁上形成牺牲侧墙后，在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。由于外部侧墙材料层形成的针孔可以位于外部侧墙材料层中的多个位置，因而通过若干针孔，刻蚀溶液可以从多个位置对所述牺牲侧墙进行去除，从而可以很干净的去除所述牺牲侧墙，防止或减少牺牲侧墙材料的残留，进而增大形成的空气隙的大小，更有利于减小导电连接结构的寄生电容，提高器件的性能(比如DRAM的读写性能)。

Description

半导体器件及其形成方法
技术领域
本发明涉及存储器领域，尤其涉及一种半导体器件及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏区与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
为了提高存储结构的集成度，动态随机存取存储器(DRAM)中的晶体管通常采用沟槽型的晶体管结构。沟槽型的晶体管的具体结构一般包括：半导体衬底；位于所述半导体衬底中的有源区；位于所述有源区中的至少一个沟槽，位于所述沟槽中的栅极；位于所述沟槽两侧的有源区的中漏区和至少一个源区。
现有DRAM的制作过程中，在形成沟道型晶体管后，还需要形成与若干晶体管中的漏区连接的位线接触区或位线接触结构(Bitline Contact，BLC)，以及形成与相应的位线接触区或位线接触结构连接的位线(BL)。
现有DRAM的位线与位线之间仍会存在较大的寄生电容，影响了DRAM的读写性能，因而如何减小位线与位线之间的寄生电容仍是本领域技术人员亟待解决的问题。
发明内容
本发明所要解决的技术问题怎样减小位线与位线之间的寄生电容。
为此，本发明提供了一种半导体器件的形成方法，包括：
提供基底，所述基底上形成有若干分立的导电连接结构；
在所述导电连接结构的侧壁上形成牺牲侧墙；
在所述牺牲侧墙表面上形成外部侧墙材料层；
对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；
通过所述针孔去除所述牺牲侧墙，形成空气隙；
形成封闭所述针孔的盖层。
可选的，所述外部侧墙材料层的材料与所述牺牲侧墙的材料不相同。
可选的，所述牺牲侧墙的材料为氧化物，所述外部侧墙材料层的材料为氮化物层、碳化物层或者碳氮化物层。
可选的，所述穿孔处理为离子注入，进行离子注入时，注入的离子通过轰击和/或化学反应的方式去除部分外部侧墙材料层，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔。
可选的，所述牺牲侧墙的材料为氧化硅，所述外部侧墙材料层的材料为氮化硅。
可选的，所述离子注入注入的杂质离子为BF3或AsH3，注入能量为1KeV～10KeV，注入的角度为10°～45°
可选的，采用湿法刻蚀工艺通过所述针孔去除所述牺牲侧墙。
可选的，所述牺牲侧墙的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
可选的，所述外部侧墙材料层除了形成在所述牺牲侧墙表面上，还形成在所述导电连接结构的顶部表面上。
可选的，所述外部侧墙材料层仅形成在所述牺牲侧墙表面上。
可选的，在所述导电连接结构的侧壁上形成牺牲侧墙之前，还包括步骤：在所述导电连接结构的侧壁和顶部表面上形成内部侧墙材料层；在形成内部侧墙材料层后，在所述导电连接结构的侧壁上的内部侧墙材料层的表面形成牺牲侧墙。
可选的，所述内部侧墙材料层的材料与所述牺牲侧墙的材料不相同。
可选的，在所述外部侧墙材料层表面上和导电连接结构顶部表面上形成盖层，所述盖层封闭所述针孔。
可选的，采用原子层沉积工艺或等离子体增强化学气相沉积形成所述盖层。
可选的，所述导电连接结构为存储器的位线结构。
可选的，所述半导体基底包括半导体衬底和位于半导体衬底上的底层介质层，所述半导体衬底中具有若干分立的有源区，每一个有源区中具有两个埋入式栅极；所述底层介质层中形成有与所述两个埋入式栅极之间的有源区连接的位线接触结构；所述底层介质层上形成有与相应的位线接触结构连接的位线结构。
可选的，所述导电连接结构为金属线互连结构、插塞结构、大马士革互连结构或栅极结构。
可选的，所述盖层部分填充所述针孔。
本发明还提供了一种半导体器件，包括：
基底，所述基底上形成有若干分立的导电连接结构；
外部侧墙材料层，位于所述导电连接结构的侧面，且在所述外部侧墙材料层与所述导电连接结构侧面之间具有空气隙，所述外部侧墙材料层具有朝向所述空气隙的针孔；
盖层，位于所述外部侧墙材料层的侧面，所述盖层的厚度小于所述外部侧墙材料层的厚度，且所述盖层部分填充所述针孔，以使所述空气隙密闭。
可选的，所述外部侧墙材料层的厚度为0.5nm～1nm，所述盖层的厚度为0.1nm～0.5nm。
与现有技术相比，本发明技术方案具有以下优点：
本发明的半导体器件的形成方法，在所述导电连接结构的侧壁上形成牺牲侧墙后，在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。由于外部侧墙材料层形成的针孔可以位于外部侧墙材料层中的多个位置，因而通过若干针孔，刻蚀溶液可以从多个位置对所述牺牲侧墙进行去除，从而可以很干净的去除所述牺牲侧墙，防止或减少牺牲侧墙材料的残留，进而增大形成的空气隙的大小，更有利于减小导电连接结构的寄生电容，提高器件的性能(比如DRAM的读写性能)。
进一步，所述外部侧墙材料层仅形成在所述牺牲侧墙表面上，这样带来的效果是：形成外部侧墙材料层时或者后续进行穿孔处理后，使得牺牲侧墙的顶部表面可以直接被暴露，在去除所述牺牲侧墙时，刻蚀溶液可以从牺牲侧墙的顶部表面以及穿过针孔同时对牺牲侧墙进行刻蚀，使得牺牲侧墙更容易被干净的去除，提高了形成的空气隙的大小。
进一步，所述形成的盖层部分填充(未填充满)所述针孔，因而剩余的未被盖层材料填充的针孔可以作为空气隙的一部分，从而进一步增大了空气隙的大小，使得相邻导电连接结构的寄生电容能进一步减小。
本发明的半导体器件，所述外部侧墙材料层与所述导电连接结构侧面之间具有空气隙，减小了相邻导电连接结构之间的寄生电容。且所述盖层部分填充(未填充满)所述针孔，因而剩余的未被盖层材料填充的针孔可以作为空气隙的一部分，从而进一步增大了空气隙的大小，使得相邻导电连接结构的寄生电容能进一步减小
附图说明
图1-12为本发明实施例半导体器件形成过程的结构示意图。
具体实施方式
如背景技术所言，现有DRAM的位线与位线之间仍会存在较大的寄生电容，影响了DRAM的读写性能。
为此，本发明提供了一种半导体器件及其形成方法，所述形成方法，在所述导电连接结构的侧壁上形成牺牲侧墙后，在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。由于外部侧墙材料层形成的针孔可以位于外部侧墙材料层中的多个位置，因而通过若干针孔，刻蚀溶液可以从多个位置对所述牺牲侧墙进行去除，从而可以很干净的去除所述牺牲侧墙，防止或减少牺牲侧墙材料的残留，进而增大形成的空气隙的大小，更有利于减小导电连接结构的寄生电容，提高器件的性能(比如DRAM的读写性能)。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1，提供基底200，所述基底200上形成有若干分立的导电连接结构204。
所述基底200中可以形成半导体器件，所述半导体器件可以为存储器、晶体管中的一种或两种，或者可以为其他功能的半导体器件，所述导电连接结构与所述半导体器件连接。
本实施例中，所述基底200包括半导体衬底201和位于所述半导体衬底201上的底层介质层202。
所述半导体衬底201的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底201材料为硅。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为N型杂质离子或P型杂质离子。在一实施例中，所述掺杂包括阱区掺杂和源漏区掺杂。本实施例中，所述半导体衬底201中可以形成若干沟槽型晶体管，所述若干沟槽型晶体管作为DRAM存储器件的一部分，具体的，所述半导体衬底201中具有若干分立的有源区(图中未示出)，相邻有源区之间通过隔离层隔离，每一个有源区和相邻的隔离层中具有两个字线沟槽，每一个字线沟槽中相应的具有一个埋入式栅极，每一个有源区中在两个埋入式栅极之间的部分有源区作为沟槽型晶体管的漏区，在埋入式栅极两侧的部分有源区作为沟槽型晶体管的两个源区，所述源区用于连接DRAM存储器件的电容器，所述漏区用于连接DRAM存储器件的位线结构。
所述底层介质层202可以为单层或多层堆叠结构，所述底层介质层202材料可以为的氧化硅、氟掺杂硅玻璃(FSG)、低介电常数材料、其它适合的材料及/或上述的组合。所述底层介质层202中可以形成将半导体衬底201中的半导体器件与所述导电连接结构204连接的互连结构203。本实施例中，所述互连结构203为位线接触结构，所述位线接触结构(203)与半导体衬底200中相应的沟槽型晶体管的漏区连接。在其他实施例中，所述互连结构203可以为金属插塞。
所述导电连接结构204位于所述基底上，具体的，所述导电连接结构204位于所述底层介质层202上，并与底层介质层202中相应的互连结构203连接，相邻导电连接结构204之间是分立的，若干所述导电连接结构204可以为规则排布(若干导电连接结构204平行排布)或不规则排布(部分导电连接结构204平行排布，部分导电连接结构204可以不平行排布)。本实施例中，所述导电连接结构204为位线结构，所述位线结构(204)与层间介质层中相应的位线接触结构(203)连接，若干位线结构(204)平行排布，后续通过形成空气隙，可以减小相邻位线结构之间的寄生电容。在其他实施例中，所述导电连接结构204也可以为金属线互连结构(比如金属互连线)、插塞结构(比如金属插塞)或大马士革互连结构。
在其他实施例中，所述基底可以仅包括半导体衬底，所述导电连接结构直接形成在所述半导体衬底表面上。所述导电连接结构可以为栅极结构，具体的所述栅极结构可以为多晶硅栅极或金属栅极，后续通过形成空气隙，可以减小相邻栅极结构之间的寄生电容。
在一实施例中，所述导电连接结构204的顶部表面上还具有硬掩膜层205，用于保护导电连接结构204。
参考图2，在所述导电连接结构204的侧壁上形成牺牲侧墙207。
所述牺牲侧墙207后续通过外部侧墙材料层中形成的针孔去除，以在牺牲侧墙207所在的位置形成空气隙。
所述牺牲侧墙207与后续形成的外部侧墙材料层的材料不相同，以在后续去除粗牺牲侧墙207，对外部侧墙材料层的刻蚀量很小或忽略不计，以更好的维持形成的空气隙的位置和形状。
在一实施例中，所述牺牲侧墙207的材料可以为氧化物，具体的可以为氧化硅。在其他实施例中，所述牺牲侧墙207可以为其他合适的牺牲材料，只需满足后续在牺牲侧墙时，牺牲侧墙207与后续形成的外部侧墙材料层具有高的刻蚀选择比。
在一实施例中，所述牺牲侧墙207的形成过程包括：在所述导电连接结构204侧壁和顶部表面上以及导电连接结构204两侧的基底200表面上形成牺牲侧墙材料层，形成所述牺牲侧墙材料层具体可以采用化学气相沉积工艺；无掩膜刻蚀所述牺牲侧墙材料层，在所述导电连接结构204的侧壁表面上形成牺牲侧墙207。需要说明的是，当所述导电连接结构204顶部表面上具有硬掩膜层205时，所述形成的牺牲侧墙材料层位于所述导电连接结构侧壁表面上、硬掩膜层205的侧壁和顶部表面上以及导电连接结构204两侧的基底200表面上，相应的，所述形成的牺牲侧墙207位于导电连接结构204和硬掩膜层205的侧壁表面上。
在一实施例中，所述形成的牺牲侧墙207从顶部(远离基底的一端)到底部(与基底接触的一端)的宽度逐渐增大，使得后续牺牲侧墙207表面上形成的外部侧墙材料层的侧壁表面从上到下向外逐渐倾斜，后续在对所述外部侧墙材料层进行穿孔处理时，以利于和便于在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔。
在一实施例中，继续参考图2，在形成牺牲侧墙207之前，还包括步骤：在所述导电连接结构204的侧壁和顶部表面上形成内部侧墙材料层206；在形成内部侧墙材料层206后，在所述导电连接结构204的侧壁上的内部侧墙材料层206的表面形成牺牲侧墙207。需要说明的是，当所述导电连接结构204顶部表面上具有硬掩膜层205时，所述形成的内部侧墙材料层206位于所述导电连接结构204的侧壁以及硬掩膜层205的侧壁和顶部表面上。在其他实施例中，所述形成的内部侧墙材料层206还可以位于导电连接结构204两侧的基底表面上。
形成内部侧墙材料层206的目的是：在后续在去除牺牲侧墙207的过程中，保护所述导电连接结构204不会受到刻蚀损伤。
所述内部侧墙材料层206的材料与所述牺牲侧墙207的材料不相同，在一实施例中，所述内部侧墙材料层206的材料可以为氮化物层、碳化物层或者碳氮化物层，比如氮化硅、碳化硅或碳氮化硅，所述内部侧墙材料层206的形成工艺为化学气相沉积。
参考他3，在所述牺牲侧墙207表面上形成外部侧墙材料层208。
所述外部侧墙材料层208中后续通过穿孔处理，会形成暴露出牺牲侧墙表面的针孔，所述针孔作为后续去除所述牺牲侧墙207的通道。
所述外部侧墙材料层208的形成工艺为化学气相沉积。可采用较高的沉积温度以形成粗糙度较小纯净度较高的外部侧墙材料层208，比如，沉积温度可以为300℃～400℃。另外，还可以采用较高的微波功率以形成粗糙度较小颗粒更细的外部侧墙材料层208，比如，微波功率可以为550W～750W。通过形成粗糙度较小纯净度较高的外部侧墙材料层208能够保证外部侧墙材料层208在穿孔处理过程中的薄膜稳定性，而颗粒更细的外部侧墙材料层208能够使得后续更容易被穿孔。
所述外部侧墙材料层208的材料与所述牺牲侧墙207的材料不相同，所述外部侧墙材料层208可以选用易于进行穿孔的材料。在一实施例中，所述外部侧墙材料层208的材料为氮化物层、碳化物层或者碳氮化物层，比如氮化硅、碳化硅或碳氮化硅，所述外部侧墙材料层208的厚度为0.5nm～1nm，使得特定材料和特定厚度下的外部侧墙材料层208后续更容易被穿孔。
本实施例中，所述外部侧墙材料层208除了形成在所述牺牲侧墙207表面上，还形成在所述导电连接结构204的顶部表面上。当导电连接结构204顶部表面上具有硬掩膜层205时，所述外部侧墙材料层208还形成在所述硬掩膜层205的顶部表面上。
在其他实施例中，请参考图4，所述外部侧墙材料层208仅形成在所述牺牲侧墙207表面上，这样带来的效果是：形成外部侧墙材料层208时或者后续进行穿孔处理后，使得牺牲侧墙207的顶部表面可以直接被暴露，在去除所述牺牲侧墙时，刻蚀溶液可以从牺牲侧墙的顶部表面以及穿过针孔同时对牺牲侧墙进行刻蚀，使得牺牲侧墙更容易被干净的去除，提高了形成的空气隙的大小。
在一实施例中，当所述外部侧墙材料层208仅形成在所述牺牲侧墙207表面上时，所述外部侧墙材料层208的形成过程包括：在所述导电连接结构204的侧壁和顶部表面上以及基底200的表面上形成外部侧墙材料薄膜层；无掩膜刻蚀所述外部侧墙材料薄膜层，在所述牺牲侧墙207表面形成外部侧墙材料层208，所述形成的外部侧墙材料层208可以不覆盖所述牺牲侧墙207顶部表面，或者即使覆盖，该位置(牺牲侧墙207顶部表面附近)处的外部侧墙材料层208的厚度也会远小于其他位置的外部侧墙材料层208的厚度。
参考图5和图6，图5在图3的基础上进行，对所述外部侧墙材料层208进行穿孔处理21(参考图5)，在所述外部侧墙材料层208中形成暴露出牺牲侧墙207表面的针孔209(参考图6)。
所述形成的针孔209为一个个贯穿外部侧墙材料层208并暴露出所述牺牲侧墙表面的孔，后续刻蚀溶液通过针孔209能去除所述牺牲侧墙207，所述针孔209的数量为若干，可以分别位于外部侧墙材料层208中的不同位置，以暴露出牺牲侧墙209不同位置的表面。
在一实施例中，所述穿孔处理21为离子注入，进行低能量和/或低剂量的离子注入时，注入的离子通过轰击和/或化学反应的方式去除部分外部侧墙材料层208，在所述外部侧墙材料层208中形成暴露出牺牲侧墙表面的针孔209。
在一实施例中，所说述外部侧墙材料层208的材料为氮化硅，所述离子注入注入的杂质离子可以选取原子质量大的掺杂剂，比如可以采用BF3、AsH3作为气体源等；且可采用较低的注入能量/注入剂量，具体的注入能量和注入剂量的选取取决于所选择的掺杂剂，比如针对0.5nm～1nm厚度的SiN，采用BF3或AsH3作为掺杂剂的情况，注入能量为1KeV～10KeV，注入的剂量为1010/cm2～1012/cm2；注入的角度取决于导电连接结构的高度，注入的角度可以为10°～45°。为改善遮蔽效应(shadowing effect)，可采用重复多次注入的方式执行离子注入操作，比如，重复两次或四次。
在其他实施例中，当所述外部侧墙材料层208仅形成在所述牺牲侧墙207表面上，请参考图7和图8，图7在图4的基础上进行，对所述外部侧墙材料层208进行穿孔处理21(参考图7)，在所述外部侧墙材料层208中形成暴露出牺牲侧墙207表面的针孔209(参考图8)。本实施例与前述实施例的区别在于，穿孔处理21后，牺牲侧墙207的顶部表面被暴露(如图8中虚线圈22标示的位置)，因而后续在去除牺牲侧墙207，可以通过牺牲侧墙207的顶部表面被暴露的位置(如图8中虚线圈22标示的位置)以及穿孔209同时去除所述牺牲侧墙207，使得牺牲侧墙能更干净的被去除。
参考图9，通过所述针孔209去除所述牺牲侧墙，形成空气隙210。
采用湿法刻蚀工艺通过所述针孔209去除所述牺牲侧墙，由于针孔209位于外部侧墙材料层208中的多个位置，因而通过若干针孔209，刻蚀溶液可以从多个位置对所述牺牲侧墙进行去除，可以很干净的去除所述牺牲侧墙，从而防止或减少牺牲侧墙材料的残留，增大形成的空气隙210的大小，更有利于减小导电连接结构204的寄生电容，提高器件的性能(比如DRAM的读写性能)。
在一实施例中，所述牺牲侧墙的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
在其他实施例中，参考图10，去除所述牺牲侧墙时，可以通过针孔209以及牺牲侧墙顶部被暴露(图10中虚线圈22所示的位置)的表面同时去除所述牺牲侧墙，使得牺牲侧墙能更干净的被去除。
参考图11或图12，图11在图9的基础上进行，图12在图10的基础上进行，形成封闭所述针孔209的盖层211。
在一实施例中，采用原子层沉积工艺或等离子体增强化学气相沉积形成所述盖层211。所述盖层211的材料可以为氮氧化物、氮化物层、碳化物层或者碳氮化物层。
在一实施例中，所述形成的盖层211位于所述外部侧墙材料层208表面上和导电连接结构204顶部表面上，所述盖层211封闭所述针孔。当所述导电连接结构204顶部表面上具有硬掩膜层205时，所述盖层211位于所述外部侧墙材料层208表面上和硬掩膜层205顶部表面上。
在一实施例中，所述形成的盖层211部分填充(未填充满)所述针孔209(参考图11局部放大部分)，因而剩余的未被盖层材料填充的针孔209可以作为空气隙的一部分，从而进一步增大了空气隙的大小，使得相邻导电连接结构204的寄生电容能进一步减小。
在一实施例中，所说形成的盖层211的厚度小于所述外部侧墙材料层208的厚度。在具体的实施例中，所述盖层211的厚度为0.1nm～0.5nm。
本发明另一实施例还提供了一种半导体器件，参考图11或图12，包括：
基底200，所述基底200上形成有若干分立的导电连接结构204；
外部侧墙材料层208，位于所述导电连接结构204的侧面，且在所述外部侧墙材料层208与所述导电连接结构204侧面之间具有空气隙210，所述外部侧墙材料层208具有朝向所述空气隙210的针孔209；
盖层211，位于所述外部侧墙材料层208的侧面，所述盖层211的厚度小于所述外部侧墙材料层208的厚度，且所述盖层211部分填充所述针孔209，以使所述空气隙210密闭。
在一实施例中，所述外部侧墙材料层208的厚度为0.5nm～1nm，所述盖层211的厚度为0.1nm～0.5nm。
需要说明的是，本实施例(半导体器件)与前述实施例(半导体器件的形成过程)中相同或相似结构的限定或描述，在本实施例中不再赘述，具体请参考前述实施例中相应部分的限定或描述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上形成有若干分立的导电连接结构；在所述导电连接结构的侧壁上形成牺牲侧墙；在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外部侧墙材料层的材料与所述牺牲侧墙的材料不相同。
3.如权利要求1或2所述的半导体器件的形成方法，其特征在于，所述牺牲侧墙的材料为氧化物，所述外部侧墙材料层的材料为氮化物层、碳化物层或者碳氮化物层。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述穿孔处理为离子注入，进行离子注入时，注入的离子通过轰击和/或化学反应的方式去除部分外部侧墙材料层，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述牺牲侧墙的材料为氧化硅，所述外部侧墙材料层的材料为氮化硅。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述离子注入注入的杂质离子为BF3或AsH3，注入能量为1KeV～10KeV，注入的角度为10°～45°。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，采用湿法刻蚀工艺通过所述针孔去除所述牺牲侧墙。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述牺牲侧墙的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外部侧墙材料层除了形成在所述牺牲侧墙表面上，还形成在所述导电连接结构的顶部表面上。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外部侧墙材料层仅形成在所述牺牲侧墙表面上。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述导电连接结构的侧壁上形成牺牲侧墙之前，还包括步骤：在所述导电连接结构的侧壁和顶部表面上形成内部侧墙材料层；在形成内部侧墙材料层后，在所述导电连接结构的侧壁上的内部侧墙材料层的表面形成牺牲侧墙。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述内部侧墙材料层的材料与所述牺牲侧墙的材料不相同。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述外部侧墙材料层表面上和导电连接结构顶部表面上形成盖层，所述盖层封闭所述针孔。
14.如权利要求12所述的半导体器件的形成方法，其特征在于，采用原子层沉积工艺或等离子体增强化学气相沉积形成所述盖层。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电连接结构为存储器的位线结构。
16.如权利要求14所述的半导体器件的形成方法，其特征在于，所述半导体基底包括半导体衬底和位于半导体衬底上的底层介质层，所述半导体衬底中具有若干分立的有源区，每一个有源区中具有两个埋入式栅极；所述底层介质层中形成有与所述两个埋入式栅极之间的有源区连接的位线接触结构；所述底层介质层上形成有与相应的位线接触结构连接的位线结构。
17.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电连接结构为金属线互连结构、插塞结构、大马士革互连结构或栅极结构。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述盖层部分填充所述针孔。
19.一种半导体器件，其特征在于，包括：基底，所述基底上形成有若干分立的导电连接结构；外部侧墙材料层，位于所述导电连接结构的侧面，且在所述外部侧墙材料层与所述导电连接结构侧面之间具有空气隙，所述外部侧墙材料层具有朝向所述空气隙的针孔，所述针孔用于去除牺牲侧墙以形成所述空气隙；盖层，位于所述外部侧墙材料层的侧面，所述盖层的厚度小于所述外部侧墙材料层的厚度，且所述盖层部分填充所述针孔，以使所述空气隙密闭。
20.如权利要求19所述的半导体器件，其特征在于，所述外部侧墙材料层的厚度为0.5nm～1nm，所述盖层的厚度为0.1nm～0.5nm。
CN202110767947.5A 2021-07-07 2021-07-07 半导体器件及其形成方法 Active CN113675145B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110767947.5A CN113675145B (zh) 2021-07-07 2021-07-07 半导体器件及其形成方法
PCT/CN2021/117092 WO2023279515A1 (zh) 2021-07-07 2021-09-08 半导体器件及其形成方法
US17/650,843 US20230009103A1 (en) 2021-07-07 2022-02-12 Semiconductor device and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110767947.5A CN113675145B (zh) 2021-07-07 2021-07-07 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN113675145A CN113675145A (zh) 2021-11-19
CN113675145B true CN113675145B (zh) 2023-09-05

Family

ID=78538924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110767947.5A Active CN113675145B (zh) 2021-07-07 2021-07-07 半导体器件及其形成方法

Country Status (2)

Country Link
CN (1) CN113675145B (zh)
WO (1) WO2023279515A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116940106A (zh) * 2022-03-29 2023-10-24 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437565A (zh) * 2016-05-31 2017-12-05 三星电子株式会社 半导体器件以及用于制造半导体器件的方法
CN108565287A (zh) * 2018-06-07 2018-09-21 上海华力集成电路制造有限公司 一种半导体结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065930A1 (en) * 2008-09-18 2010-03-18 Rohm Co., Ltd. Method of etching sacrificial layer, method of manufacturing MEMS device, MEMS device and MEMS sensor
US8524592B1 (en) * 2012-08-13 2013-09-03 Globalfoundries Inc. Methods of forming semiconductor devices with self-aligned contacts and low-k spacers and the resulting devices
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9425200B2 (en) * 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
KR102289376B1 (ko) * 2015-01-19 2021-08-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체 장치 및 그 제조방법
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
US10608096B2 (en) * 2018-06-11 2020-03-31 International Business Machines Corporation Formation of air gap spacers for reducing parasitic capacitance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437565A (zh) * 2016-05-31 2017-12-05 三星电子株式会社 半导体器件以及用于制造半导体器件的方法
CN108565287A (zh) * 2018-06-07 2018-09-21 上海华力集成电路制造有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
WO2023279515A1 (zh) 2023-01-12
CN113675145A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US8530962B2 (en) Transistor of semiconductor device and method for manufacturing the same
US7772649B2 (en) SOI field effect transistor with a back gate for modulating a floating body
WO2023082497A1 (zh) 半导体器件及其形成方法
US6426253B1 (en) Method of forming a vertically oriented device in an integrated circuit
US7157329B2 (en) Trench capacitor with buried strap
JP2004530300A (ja) 窪み付きｇａｔｄｒａｍトランジスタおよび方法
TWI786612B (zh) 具有氣隙結構的半導體元件結構及其製備方法
US11444086B2 (en) Capacitor and its formation method and a dram cell
CN113192956B (zh) 动态随机存取存储器及其形成方法
US7528035B2 (en) Vertical trench memory cell with insulating ring
US5567640A (en) Method for fabricating T-shaped capacitors in DRAM cells
US6872629B2 (en) Method of forming a memory cell with a single sided buried strap
CN113707612B (zh) 存储器件及其形成方法
CN113675145B (zh) 半导体器件及其形成方法
US6620675B2 (en) Increased capacitance trench capacitor
CN116133375A (zh) 存储器件及其形成方法
US6924205B2 (en) Collar formation using selective SiGe/Si etch
CN110164970B (zh) 半导体装置及其制造方法
US20230009103A1 (en) Semiconductor device and method for forming same
CN114256417A (zh) 电容结构及其形成方法
TWI799233B (zh) 具有減少突起的記憶胞的記憶體元件
CN114005791B (zh) 存储器件及其形成方法
CN116779653B (zh) 一种半导体存储器件及其制作方法
US20230032351A1 (en) Buried bit line structure, manufacturing method thereof, and semiconductor structure
KR100632059B1 (ko) 반도체 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant