CN116913874A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116913874A
CN116913874A CN202310347730.8A CN202310347730A CN116913874A CN 116913874 A CN116913874 A CN 116913874A CN 202310347730 A CN202310347730 A CN 202310347730A CN 116913874 A CN116913874 A CN 116913874A
Authority
CN
China
Prior art keywords
metal
pattern
substrate
layer
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310347730.8A
Other languages
English (en)
Inventor
宣恩彬
金钟贤
李贤正
金度亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116913874A publication Critical patent/CN116913874A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括：金属硅化物层，在衬底上；以及接触插塞结构，在金属硅化物层上。接触插塞结构包括：金属图案，包括第一金属；以及第一阻挡图案，覆盖金属图案的下表面和侧壁，并接触金属硅化物层。第一阻挡图案包括第二金属。金属硅化物层包括硅、第二金属和与第二金属不同的第三金属。

Description

半导体器件
相关申请的交叉引用
本申请要求于2022年4月12日在韩国知识产权局递交的韩国专利申请No.10-2022-0045009的优先权，其全部内容通过引用合并于本文。
技术领域
本公开的示例实施例涉及一种半导体器件。更具体地，本公开的示例实施例涉及一种包括接触插塞结构的动态随机存取存储器(DRAM)器件。
背景技术
金属硅化物层可以形成在包括硅的衬底和包括金属的接触插塞之间，以便增加欧姆接触特性。
然而，在用于形成金属硅化物层的热处理工艺期间，金属硅化物层可能会过度生长而引起漏电流。
发明内容
示例实施例提供了一种具有提高的特性的半导体器件。
根据本发明构思的示例实施例，一种半导体器件包括：衬底上的金属硅化物层；以及金属硅化物层上的接触插塞结构。接触插塞结构包括：金属图案，包括第一金属；以及第一阻挡图案，覆盖金属图案的下表面和侧壁，并接触金属硅化物层。第一阻挡图案包括第二金属。金属硅化物层包括硅、第二金属和与第二金属不同的第三金属。
根据本发明构思的示例实施例，一种半导体器件包括：衬底上的金属硅化物层，该金属硅化物层包括钴钛硅化物(CoTixSiy)，x和y为实数；以及金属硅化物层上的接触插塞结构。接触插塞结构包括：金属图案，包括第一金属；第一阻挡图案，衬在金属图案的下表面和侧壁上，该第一阻挡图案包括第二金属的氮化物；以及第二阻挡图案，衬在第一阻挡图案的下表面和侧壁上，并接触金属硅化物层，该第二阻挡图案包括钛。
根据本发明构思的示例实施例，一种半导体器件包括：衬底，包括单元区和外围电路区；第一栅极结构，在单元区中在基本上平行于衬底的上表面的第一方向上延伸；衬底的单元区上的位线结构，该位线结构在基本上平行于衬底的上表面并与第一方向交叉的第二方向上延伸；第一接触插塞结构，在衬底的与位线结构相邻的部分上；第一接触插塞结构上的电容器；衬底的外围电路区上的第二栅极结构；第二接触插塞结构，在衬底的与第二栅极结构相邻的部分上；以及衬底上的金属硅化物层，该金属硅化物层接触第二接触插塞结构的下表面。第二接触插塞结构包括：金属图案，包括第一金属；以及第一阻挡图案，覆盖金属图案的下表面和侧壁，并接触金属硅化物层，该第一阻挡图案包括第二金属。金属硅化物层包括硅、第二金属和与第二金属不同的第三金属。
在根据示例实施例的半导体器件中，在接触插塞结构和衬底之间的金属硅化物层不会过度地生长到衬底的下部中，并且可以增加与接触插塞结构的下表面的接触面积。因此，可以减小通过金属硅化物层的漏电流，并且可以减小金属硅化物层和接触插塞结构之间的接触电阻。
附图说明
图1至图6是示出了根据示例实施例的制造包括接触插塞结构的半导体器件的方法的截面图。
图7是示出了根据示例实施例的半导体器件中的第一阻挡图案和第二阻挡图案、以及与其相邻的第一金属硅化物层中包括的钛、钴和硅的浓度的曲线图。
图8和图9是示出了根据示例实施例的制造包括接触插塞结构的半导体器件的方法的截面图。
图10至图46是示出了根据示例实施例的制造半导体器件的方法的平面图和截面图。
图47是示出了根据示例实施例的半导体器件的截面图。
具体实施方式
参考附图，根据示例实施例的半导体器件及其制造方法的上述和其他方面和特征将从下面的详细描述中变得容易理解。将理解，尽管在本文中可以使用术语“第一”、“第二”、和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分加以区分。因此，在不脱离本发明构思的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二或第三元件、组件、区域、层或部分。
图1至图6是示出了根据示例实施例的制造包括接触插塞结构的半导体器件的方法的截面图。
参考图1，可以在衬底10上形成第一层间绝缘层20，并且可以部分地蚀刻第一层间绝缘层20和衬底10的上部以形成凹部30。
衬底10可以包括硅、锗、硅锗等，或者可以由硅、锗、硅锗等形成，并且第一层间绝缘层20可以包括氧化物(例如，氧化硅)或氮化物(例如，氮化硅)，或者可以由氧化物(例如，氧化硅)或氮化物(例如，氮化硅)形成。
可以在凹部30的底部和第一层间绝缘层20的上表面上形成第一金属层40，并且可以在凹部30的侧壁和第一金属层40的上表面上形成第一封盖层50。
第一金属层40可以通过具有低间隙填充特性的沉积工艺(例如，物理气相沉积(PVD)工艺)来形成，并且因此，可以不形成在凹部30的侧壁上，而是可以仅形成在凹部30的底部和第一层间绝缘层20的上表面上。在实施例中，可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成第一金属层40。
第一金属层40可以包括金属(例如，钴、镍、钛、铂、钼、钠、锰、钨、锆等)，或者可以由金属(例如，钴、镍、钛、铂、钼、钠、锰、钨、锆等)形成。
第一封盖层50可以通过例如CVD工艺、ALD工艺、PVD工艺等来形成。第一封盖层50可以包括金属氮化物(例如，氮化钛、氮化钽等)，或者可以由金属氮化物(例如，氮化钛、氮化钽等)形成。
参考图2，可以对其上具有第一金属层40和第一封盖层50的衬底10执行第一热处理工艺。
在示例实施例中，可以在约450℃和约600℃之间的温度下通过快速热退火(RTA)工艺来执行第一热处理工艺。诸如“约”或“近似”之类的术语可以反映仅以小的相对方式和/或以不会明显改变某些元件的操作、功能或结构的方式变化的数量、大小、朝向或布局。例如，从“约0.1至约1”的范围可以涵盖诸如围绕0.1的0％-5％偏差和围绕1的0％至5％偏差之类的范围，尤其是这种偏差与所列出的范围保持相同的效果的情况。
通过第一热处理工艺，第一金属层40中包括的金属和衬底10中包括的例如硅可以彼此反应以形成初步金属硅化物层60。
例如，如果第一金属层40包括钴，或者由钴形成，则初步金属硅化物层60可以包括单硅化钴(CoSi)和/或二硅化钴(CoSi2)，或者可以由单硅化钴(CoSi)和/或二硅化钴(CoSi2)形成。可以在衬底10的与凹部30的底部相邻的部分处形成初步金属硅化物层60。
参考图3，可以去除第一封盖层50和第一金属层40以暴露初步金属硅化物层60的上表面和第一层间绝缘层20的上表面。
在示例实施例中，可以通过例如剥离工艺来去除第一封盖层50和第一金属层40，并且可以暴露初步金属硅化物层60。
参考图4，可以在初步金属硅化物层60和第一层间绝缘层20的暴露的上表面以及凹部30的侧壁上依次形成第一阻挡层72和第二阻挡层74。
在示例实施例中，第一阻挡层72可以包括金属(例如，钛、钽等)，或者可以由金属(例如，钛、钽等)形成，第二阻挡层74可以包括金属氮化物(例如，氮化钛、氮化钽等)，或者可以由金属氮化物例如，氮化钛、氮化钽等)形成。
第一阻挡层72可以增加第二阻挡层74和第一层间绝缘层20之间的粘附力。
参考图5，可以对具有初步金属硅化物层60以及第一阻挡层72和第二阻挡层74的衬底10执行第二热处理工艺。
在示例实施例中，可以在约600℃和约800℃之间的温度下通过RTA工艺执行第二热处理工艺。
通过第二热处理工艺，可以将初步金属硅化物层60转化为第一金属硅化物层80。可以将初步金属硅化物层60中包括的单硅化钴(CoSi)转化为二硅化钴(CoSi2)。
当执行第二热处理工艺时，接触初步金属硅化物层60的上表面的第一阻挡层72中包括的金属可以扩散到初步金属硅化物层60中，并且因此，可以与初步金属硅化物层60中包括的金属硅化物结合。除非上下文另有指示，否则如本文所使用的术语“接触”指代直接连接(即，触摸)。
例如，如果初步金属硅化物层60包括钴单硅化物(CoSi)和/或钴二硅化物(CoSi2)，或者由钴单硅化物(CoSi)和/或钴二硅化物(CoSi2)形成，并且第一阻挡层72包括钛，或者由钛形成，则第一阻挡层72中包括的钛和初步金属硅化物层60中包括的钴可以彼此结合(即，反应)以形成钴钛硅化物(CoTixSiy)，其中x和y是实数。
由于钛和钴在第二热处理工艺期间彼此结合(即，反应)，所以初步金属硅化物层60中包括的钴可能不会被过度地提供到衬底10的下部中，以便防止第一金属硅化物层80在衬底10的下部处过度生长。例如，在第二热处理工艺期间，第一阻挡层72的钛可以扩散到初步金属硅化物层60中以与其钴反应。钛和钴的反应可以防止初步金属硅化物层60中包括的钴过度地扩散到衬底10中，从而防止第一金属硅化物层80过度地生长到衬底10中，这可能是漏电流的原因。
由于初步金属硅化物层60中包括的钴与第一阻挡层72中包括的钛结合，所以钴可以不被提供到衬底10的下部中，而是可以被提供到衬底10的与凹部30相邻的上部(即，衬底100的与第一阻挡层72接触的部分)中，并且因此，可以在衬底100的与第一阻挡层72接触的部分中形成二硅化钴(CoSi2)和钴钛硅化物(CoTixSiy)。相应地，可以增加第一金属硅化物层80和第一阻挡层72之间的接触面积，使得可以降低第一阻挡层72和第一金属硅化物层80之间的接触电阻。
例如，如果在形成第一阻挡层72和第二阻挡层74之前执行第二热处理工艺，则例如初步金属硅化物层60中包括的钴可以通过第二热处理工艺而被提供到衬底10的下部中，并且因此，第一金属硅化物层80在衬底10的在凹部30下方的下部处可能具有相对大的体积。因此，可能增加通过第一金属硅化物层80的漏电流。
附加地，当在形成第一阻挡层72和第二阻挡层74之前执行第二热处理工艺时，初步金属硅化物层60中包括的钴主要被提供到衬底10的在凹部30下方的下部中，以免被提供到衬底10的与凹部30相邻的上部中。因此，第一金属硅化物层80很少形成在衬底10的上部处。相应地，可能无法充分保证第一金属硅化物层80和第一阻挡层72之间的接触面积以降低接触电阻。
然而，在示例实施例中，可以在形成第一阻挡层72和第二阻挡层74之后执行第二热处理工艺，第一阻挡层72中包括的金属可以与初步金属硅化物层60中包括的金属和硅结合，使得可以防止第一金属硅化物层80在凹部30下方过度地生长，同时可以将初步金属硅化物层60中包括的金属提供到衬底10的接触第一阻挡层72的上部中，以具有接触第一阻挡层72的大面积。相应地，可以减小通过第一金属硅化物层80的漏电流，并且可以减小第一金属硅化物层80与第一阻挡层72和第二阻挡层74之间的接触电阻。
参考图6，可以在第二阻挡层74上形成第二金属层以填充凹部30，并且可以平坦化第二金属层以及第一阻挡层72和第二阻挡层74以暴露第一层间绝缘层20的上表面。
第二金属层可以包括金属(例如，钨、钛、钽等)，或者可以由金属(例如，钨、钛、钽等)形成。
因此，可以在凹部30中形成第二金属图案92、覆盖第二金属图案92的下表面和侧壁的第二阻挡图案78、以及覆盖第二阻挡图案78的下表面和侧壁的第一阻挡图案76，该第二金属图案92、第二阻挡图案78和第一阻挡图案76可以形成接触插塞结构95。
通过上述工艺，可以制造包括在包括半导体材料的衬底10上的接触插塞结构95、以及在衬底10和接触插塞结构95之间的第一金属硅化物层80的半导体器件。
该半导体器件可以具有以下结构特性。
在实施例中，半导体器件可以包括第一金属硅化物层80和接触插塞结构95，第一金属硅化物层80包括在衬底10的与衬底10上的凹部30的底部相邻的部分处的金属硅化物，接触插塞结构95接触第一金属硅化物层80。接触插塞结构95的下部可以填充凹部30。
在示例实施例中，接触插塞结构95可以包括第二金属图案92、第二阻挡图案78和第一阻挡图案76，第二金属图案92包括第一金属，第二阻挡图案78覆盖第二金属图案92的下表面和侧壁，第一阻挡图案76覆盖第二阻挡图案78的下表面和侧壁，接触第一金属硅化物层80，并包括第三金属。
在示例实施例中，第一金属硅化物层80可以包括第三金属、与第三金属不同的第四金属和硅，或者可以由第三金属、与第三金属不同的第四金属和硅形成。在示例实施例中，第三金属可以是钛，并且第四金属可以包括钴，或者可以由钴形成，使得第一金属硅化物层80可以包括钴钛硅化物(CoTixSiy)，其中x和y是实数。
在示例实施例中，第二金属和第三金属可以彼此基本相同，并且因此，第一阻挡图案76可以包括钛，或者可以由钛形成，并且第二阻挡图案78可以包括氮化钛，或者可以由氮化钛形成。如本文所用的诸如“相同”、“相等”、“平面”或“共面”之类的术语涵盖几乎相同，包括例如由于制造工艺而可能发生的变化。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。
在示例实施例中，第一金属可以包括钨，或者可以由钨形成。
图7是示出了根据示例实施例的半导体器件中的第一阻挡图案76和第二阻挡图案78、以及与其相邻的第一金属硅化物层80中包括的钛、钴和硅的浓度的曲线图。
参考图7，第一阻挡图案76和第二阻挡图案78中包括的钛扩散到包括钴硅化物的第一金属硅化物层80中，使得钛保留在第一金属硅化物层80中。
因此，第一金属硅化物层80的与第一阻挡图案76相邻的部分的钛浓度可以大于第一金属硅化物层80的与衬底10相邻的部分的钛浓度。
图8和图9是示出了根据示例实施例的制造包括接触插塞结构的半导体器件的方法的截面图。该方法可以包括与参考图1至图6所示的工艺基本相同或相似的工艺，并在此省略其重复说明。
参考图8，可以执行与参考图1至图5所示的工艺基本相同或相似的工艺。
然而，与参考图5所示的第二阻挡层74不同，第二阻挡层74可以形成为完全填充凹部30，并且可以对具有初步金属硅化物层60以及第一阻挡层72和第二阻挡层74的衬底10执行第二热处理工艺。
在实施例中，可以不执行第二热处理工艺，然而，可以在高温下执行用于形成第二阻挡层74的沉积工艺，并且可以执行沉积工艺足够长的时间，使得第二阻挡层74可以完全填充凹部30，该沉积工艺可以代替第二热处理工艺。
参考图9，可以执行与参考图6所示的工艺基本相同或相似的工艺以在凹部30中形成接触插塞结构95。
与图6中所示的接触插塞结构95不同，在实施例中，接触插塞结构95可以不包括第二金属图案92，而是可以仅包括第一阻挡图案76和第二阻挡图案78，并且第二阻挡图案78也可以用作第二金属图案92。
图10至图46是示出了根据示例实施例的制造半导体器件的方法的平面图和截面图。具体地，图10、图13、图18、图22、图29、图33和图39是平面图，图11、图14、图16、图19、图21、图23、图25、图27、图30、图34、图36和图40分别是沿对应的平面图的线A-A’截取的截面图，图12、图15、图17、图20、图24、图26、图28、图31、图32、图37、图41、图43和图45包括沿对应平面图的线B-B’和线C-C’截取的截面图，并且图35、图38、图42、图44和图46分别是沿对应的平面图的线D-D’截取的截面图。
该方法可以是根据参考图1至图6所示的示例实施例的制造包括接触插塞结构的半导体器件的方法到制造DRAM器件的方法的应用。因此，在此省略重复说明。
在下文中，在说明书中(且不一定在权利要求中)，基本平行于衬底100的上表面且彼此基本垂直的两个方向可以分别被称为第一方向D1和第二方向D2，并且基本平行于衬底100的上表面并相对于第一方向D1和第二方向D2成锐角的方向可以被称为第三方向D3。
参考图10至图12，可以在包括第一区I和第二区II的衬底100上形成第一有源图案103和第二有源图案105，并且可以形成隔离图案结构110以覆盖第一有源图案103和第二有源图案105的侧壁。
衬底100可以包括硅、锗、硅锗或III-V族化合物半导体(例如GaP、GaAs或GaSb)，或者可以由硅、锗、硅锗或III-V族化合物半导体(例如GaP、GaAs或GaSb)形成。在一些示例实施例中，衬底100可以是绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底。
衬底100的第一区I可以是其上形成有存储单元的单元区，并且衬底100的围绕衬底100的第一区I的第二区II可以是其上形成有用于驱动存储单元的外围电路图案的外围电路区。图10至图12仅示出了衬底100的第一区I和第二区II的部分。
可以通过去除衬底100的上部以形成第一凹部来形成第一有源图案103和第二有源图案105。第一有源图案103可以在第三方向D3上延伸，并且多个第一有源图案103可以在第一方向D1和第二方向D2中的每一个方向上彼此间隔开。附加地，多个第二有源图案105可以在第一方向D1和第二方向D2上彼此间隔开，并且图10示出了第二有源图案105中的一些。
在示例实施例中，隔离图案结构110可以包括依次堆叠在第一凹部的内壁上的第一隔离图案至第三隔离图案112、114和116。在衬底100的第一区I中的第一凹部中的一部分可以具有相对较小的宽度，并且因此，可以在第一凹部中的该部分中仅形成第一隔离图案112。然而，在衬底100的第二区II中或在第一区I和第二区II之间的第一凹部中的一部分可以具有相对大的宽度，并且因此，可以在第一凹部的该部分中形成第一隔离图案至第三隔离图案112、114和116。
第一隔离图案112和第三隔离图案116可以具有氧化物(例如，氧化硅)，并且第二隔离图案114可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
可以部分地去除在衬底100的第一区I中的第一有源图案103和隔离图案结构110以形成在第一方向D1上延伸的第二凹部。
可以在第二凹部中形成第一栅极结构170。该第一栅极结构170包括在第二凹部的底部和侧壁上的第一栅极绝缘图案120、在第一栅极绝缘图案120的在第二凹部的底部和下侧壁上的部分上的第三阻挡图案130、在第三阻挡图案130上并填充第二凹部的下部的第一导电图案140、在第三阻挡图案130和第一导电图案140上的第二导电图案150、以及在第二导电图案150的上表面和第一栅极绝缘图案120的上内侧壁上并填充第二凹部的上部的第一栅极掩模160。第三阻挡图案130、第一导电图案140和第二导电图案150可以形成第一栅电极。
第一栅极绝缘图案120可以包括氧化物(例如，氧化硅)，或者可以由氧化物(例如，氧化硅)形成，第三阻挡图案130可以包括金属氮化物(例如，氮化钛、氮化钽等)，或者可以由金属氮化物(例如，氮化钛、氮化钽等)形成，第一导电图案140可以包括金属、金属氮化物、金属硅化物、掺杂的多晶硅等，或者可以由金属、金属氮化物、金属硅化物、掺杂的多晶硅等形成，第二导电图案150可以包括掺杂的多晶硅，或者可以由掺杂的多晶硅形成，并且第一栅极掩模160可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
在实施例中，第一栅极结构170可以不包括第三阻挡图案130，但可以包括第一栅极绝缘图案120、第一导电图案140、第二导电图案150和第一栅极掩模160。在这种情况下，第一导电图案140可以包括金属氮化物(例如，氮化钛)，或者可以由金属氮化物(例如，氮化钛)形成。
在示例实施例中，第一栅极结构170可以在衬底100的第一区I上在第一方向D1上延伸，并且多个第一栅极结构170可以在第二方向D2上彼此间隔开。第一栅极结构170的在第一方向D1上的端部可以在第二方向D2上彼此对准。
参考图13至图15，可以在衬底100的第一区I和第二区II上形成绝缘层结构210，可以去除绝缘层结构210的在衬底100的第二区II上的部分，并且例如可以对在衬底100的第二区II上的第二有源图案105执行热氧化工艺以形成第二栅极绝缘层220。
绝缘层结构210可以包括彼此依次堆叠的第一绝缘层至第三绝缘层180、190和200。第一绝缘层180和第三绝缘层200可以包括氧化物(例如，氧化硅)，或者可以由氧化物(例如，氧化硅)形成，并且第二绝缘层190可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
在实施例中，可以去除绝缘层结构21 0之中在衬底100的第二区II上的第二绝缘层190和第三绝缘层200，并且保留在衬底100的第二区II上的第一绝缘层180可以用作第二栅极绝缘层220。在这种情况下，可以在衬底100的第二区II上形成第二栅极绝缘层220。例如，可以在衬底100的第二区II中的第二有源图案105和在衬底100的第二区II上的隔离图案结构110上形成第二栅极绝缘层220。
可以图案化绝缘层结构210，并且可以使用图案化的绝缘层结构210作为蚀刻掩模来部分地蚀刻第一有源图案103、隔离图案结构110和第一栅极结构170的第一栅极掩模160以形成第一开口230。在示例实施例中，当在平面图中观察时，图案化的绝缘层结构210可以具有圆形或椭圆形的形状，并且多个绝缘层结构210可以在衬底100的第一区I上在第一方向D1和第二方向D2上彼此间隔开。每个绝缘层结构210可以在基本垂直于衬底100的上表面的竖直方向上与第一有源图案103的在第三方向D3上的相对端部重叠。
参考图16和图17，可以在衬底100的第一区I和第二区II上依次堆叠第三导电层240、第四阻挡层250、第四导电层260和第一掩模层270。例如，可以在由形成在衬底100的第一区I上的第一开口230暴露的绝缘层结构210、第一有源图案103、隔离图案结构110和第一栅极结构170上形成第三导电层240、第四阻挡层250、第四导电层260和第一掩模层270的堆叠结构。该堆叠结构可以形成在衬底100的第二区II上形成的第二栅极绝缘层220和隔离图案结构110上。第三导电层240、第四阻挡层250、第四导电层260和第一掩模层270的堆叠结构可以形成导电结构层。第三导电层240可以填充第一开口230。
第三导电层240可以包括掺杂的多晶硅，或者可以由掺杂的多晶硅形成，第四阻挡层250可以包括金属硅氮化物(例如，氮化钛硅)，或者可以由金属氮化硅(例如，氮化钛硅)形成，第四导电层260可以包括金属(例如，钨)，或者可以由金属(例如，钨)形成，并且第一掩模层270可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
参考图18至图20，可以图案化导电结构层和第二栅极绝缘层220，以在衬底100的第二区II上形成第二栅极结构330。
第二栅极结构330可以包括在基本垂直于衬底100的上表面的竖直方向上依次堆叠的第二栅极绝缘图案280、第五导电图案290、第五阻挡图案300、第六导电图案310和第二栅极掩模320。第五导电图案290、第五阻挡图案300和第六导电图案310可以形成第二栅电极。
第二栅极结构330可以在衬底100的第二区II上在竖直方向上与第二有源图案105部分地重叠。图18示出了在第二方向D2上彼此间隔开的4个第二栅极结构330。该4个第二栅极结构330中的每个第二栅极结构可以在第一方向D1上延伸。然后，本发明构思不限于此。
还可以去除导电结构层在衬底100的第一区I的与衬底100的第二区II相邻的边缘部分上的部分，并且因此，还可以部分地暴露绝缘层结构210、以及第一有源图案103、隔离图案结构110和第一栅极结构170的由第一开口230暴露的上表面。
可以在第二栅极结构330的侧壁上形成第一间隔物结构，并且可以在保留在衬底100的第一区I上的导电结构层的侧壁上形成第二间隔物结构。第一间隔物结构可以包括在基本平行于衬底100的上表面的水平方向上堆叠在第二栅极结构330的侧壁上的第一间隔物340和第三间隔物350，并且第二间隔物结构可以包括在水平方向上堆叠在导电结构层的侧壁上的第二间隔物345和第四间隔物355。
可以通过在衬底100上形成第一间隔物层以覆盖导电结构层和第二栅极结构330，并各向异性地蚀刻该第一间隔物层来形成第一间隔物340和第二间隔物345。可以通过在衬底100上形成第二间隔物层以覆盖导电结构层、第二栅极结构330、以及第一间隔物340和第二间隔物345，并各向异性地刻蚀该第二间隔物层来形成第三间隔物350和第四间隔物355。
第一间隔物340和第二间隔物345可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成，并且第三间隔物350和第四间隔物355可以包括氧化物(例如，氧化硅)，或者可以由氧化物(例如，氧化硅)形成。
然而，第一间隔物结构和第二间隔物结构的结构可以不限于此，并且第一间隔物结构和第二间隔物结构中的每一个可以包括单个间隔物或彼此依次堆叠的多于两个的间隔物。
在示例实施例中，可以将杂质注入或掺杂到第二有源图案105的与第二栅极结构330相邻的上部以形成源/漏层，并且第二栅极结构330和该源/漏层可以形成晶体管。
可以在衬底100上形成第一蚀刻停止层360以覆盖导电结构层、第二栅极结构330、第一间隔物结构和第二间隔物结构、以及隔离图案结构110。第一蚀刻停止层360可以包括氮化物(例如，氮化硅)，或者可以由氮化物形成。
参考图21，可以在第一蚀刻停止层360上形成足够高度的第二层间绝缘层370，并且可以对其进行平坦化，以暴露第二栅极结构330的上表面和第一蚀刻停止层360在导电结构层的部分的上表面。可以在第二层间绝缘层370和第一蚀刻停止层360上形成第二封盖层380。
因此，第二层间绝缘层370可以填充在第二栅极结构330的侧壁上的第一间隔物结构之间的空间，以及在第二栅极结构330的侧壁上的第一间隔物结构和在导电结构层的侧壁上的第二间隔物结构之间的空间。
第二层间绝缘层370可以包括氧化物(例如，氧化硅)，或者可以由氧化物(例如，氧化硅)形成，并且第二封盖层380可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
参考图22至图24，可以蚀刻第二封盖层380在衬底100的第一区I上的部分以形成第二封盖图案385。可以使用该第二封盖图案385作为蚀刻掩模来依次蚀刻第一蚀刻停止层360、第一掩模层270、第四导电层260、第四阻挡层250和第三导电层240。
在示例实施例中，第二封盖图案385可以在衬底100的第一区I上在第二方向D2上延伸，并且多个第二封盖图案385可以形成为在第一方向D1上彼此间隔开。第二封盖层380可以保留在衬底100的第二区II上。
通过蚀刻工艺，在衬底100的第一区I上，可以在第一开口230上依次堆叠第三导电图案245、第四阻挡图案255、第四导电图案265、第一掩模275、第一蚀刻停止图案365和第二封盖图案385，并且可以在第一开口230的外侧处的绝缘层结构210的第二绝缘层190上依次堆叠第三绝缘图案205、第三导电图案245、第四阻挡图案255、第四导电图案265、第一掩模275、第一蚀刻停止图案365和第二封盖图案385。
在下文中，依次堆叠的第三导电图案245、第四阻挡图案255、第四导电图案265、第一掩模275、第一蚀刻停止图案365和第二封盖图案385可以被称为位线结构395。在示例实施例中，位线结构395可以在衬底100的第一区I上在第二方向D2上延伸，并且多个位线结构395可以在第一方向D1上彼此间隔开。
可以在衬底100的第一区I的在第一方向D1上与衬底100的第二区II相邻的部分上形成包括彼此依次堆叠并在第二方向D2上延伸的第七导电图案247、第六阻挡图案257、第八导电图案267和第二掩模277在内的虚设位线结构。第一蚀刻停止层360可以保留在第二栅极结构330、虚设位线结构、第一间隔物结构和第二间隔物结构、绝缘层结构210的一部分和隔离图案结构110上。第二封盖层380可以保留在第一蚀刻停止层360的部分、以及第二栅极结构330、虚设位线结构和第二层间绝缘层370的上表面上。
参考图25和图26，可以在衬底100上形成第五间隔物层以覆盖位线结构395、虚设位线结构和第二盖封层380，并且可以在第五间隔物层上依次形成第四绝缘层和第五绝缘层。
第五间隔物层还可以覆盖在第二绝缘层190和位线结构395之间的第三绝缘图案205的侧壁，并且第五绝缘层可以填充第一开口230。
第五间隔物层可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成，第四绝缘层可以包括氧化物(例如，氧化硅)，或者可以由氧化物(例如，氧化硅)形成，并且第五绝缘层可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
可以通过蚀刻工艺来蚀刻第四绝缘层和第五绝缘层。在示例实施例中，可以通过使用包括亚磷酸(H3PO4)、SC1或氢氟酸(HF)的蚀刻溶液的湿法蚀刻工艺来执行湿法蚀刻，并且可以去除第四绝缘层和第五绝缘层的除了在第一开口230中的部分之外的其他部分。因此，可以暴露第五间隔物层的整个表面的大部分(即，除了其在第一开口230中的部分之外的整个表面)，并且第四绝缘层和第五绝缘层保留在第一开口230中的部分可以形成第四绝缘图案410和第五绝缘图案420。
第六间隔物层可以形成在第一开口230中的第五间隔物层、以及第四绝缘图案410和第五绝缘图案420的暴露的表面上，并且可以被各向异性蚀刻以在第五间隔物层、以及第四绝缘图案410和第五绝缘图案420的表面上形成第六间隔物430以覆盖位线结构395的侧壁。也可以在虚设位线结构的侧壁上形成第六间隔物层。第六间隔物层可以包括氧化物(例如，氧化硅)，或者可以由氧化物(例如，氧化硅)形成。
可以使用第二封盖图案385和第六间隔物430作为蚀刻掩模来执行干法蚀刻工艺，以形成暴露第一有源图案103的上表面的第二开口440。隔离图案结构110的第一隔离图案112的上表面和第一栅极掩模160的上表面也可以被该第二开口440暴露。
通过干法蚀刻工艺，可以去除第五间隔物层在第二封盖图案385、第二绝缘层190和第二封盖层380的上表面上的部分，并且因此，可以形成覆盖位线结构395的侧壁的第五间隔物400。第五间隔物400也可以覆盖虚设位线结构的侧壁。
在干法蚀刻工艺期间，可以去除第一绝缘层180和第二绝缘层190，并且可以在位线结构395下方保留第一绝缘图案185和第二绝缘图案195。依次堆叠在位线结构395下方的第一绝缘图案至第三绝缘图案185、195和205可以形成绝缘图案结构215。
参考图27和图28，第七间隔物层可以形成在第二封盖图案385的上表面、第二封盖层380的上表面、第六间隔物430的外侧壁、第四绝缘图案410和第五绝缘图案420的上表面的部分、以及第一有源图案103、第一隔离图案112和第一栅极掩模160的被第二开口440暴露的上表面上，并且可以被各向异性地蚀刻以形成覆盖位线结构395的侧壁的第七间隔物450。第七间隔物层可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。
在衬底100的第一区I上在水平方向上从位线结构395的侧壁依次堆叠的第五间隔物至第七间隔物400、430和450可以被称为第三间隔物结构460。
下接触插塞层可以形成在衬底100的第一区I上以填充第二开口440，并且可以被平坦化以暴露第二封盖图案385和第二封盖层380的上表面。
在示例实施例中，下接触插塞层可以在第二方向D2上延伸，并且多个下接触插塞层可以在第一方向D1上通过位线结构395来彼此间隔开。下接触插塞层可以包括例如掺杂的多晶硅，或者可以由例如掺杂的多晶硅形成。
参考图29至图31，可以在第二封盖图案385、第二封盖层380和下接触插塞层上形成具有第三开口的第三掩模。第三掩模的第三开口可以在第二方向D2上彼此间隔开，并且第三开口中的每一个可以在衬底100的第一区I上在第一方向D1上延伸。可以使用第三掩模作为蚀刻掩模来对下接触插塞层执行蚀刻工艺。
在示例实施例中，第三开口中的每一个可以在竖直方向上与在衬底100的第一区I上的第一栅极结构170重叠。在执行蚀刻工艺时，可以形成第四开口以暴露在衬底100的第一区I上的位线结构395之间的第一栅极结构170的第一栅极掩模160的上表面。
在去除第三掩模之后，可以在衬底100的第一区I上形成第三封盖图案480以填充第四开口。第三封盖图案480可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成。在示例实施例中，第三封盖图案480可以在位线结构395之间在第一方向D1上延伸，并且多个第三封盖图案480可以在第二方向D2上彼此间隔开。
因此，在衬底100的第一区I上的位线结构395之间在第二方向D2上延伸的下接触插塞层470可以被第三封盖图案480划分为在第二方向D2上彼此间隔开的多个下接触插塞475。
参考图32，可以去除下接触插塞475的上部以暴露在位线结构395的侧壁上的第三间隔物结构460的上部，并且可以去除暴露的第三间隔物结构460的第六间隔物430和第七间隔物450的上部。
可以进一步执行回蚀工艺以去除下接触插塞475的上部。因此，下接触插塞475的上表面可以低于第六间隔物430和第七间隔物450的最上表面。
第八间隔物层可以形成在位线结构395、第三间隔物结构460、第三封盖图案480、第二封盖层380和下接触插塞475上，并且可以被各向异性地蚀刻，使得可以形成第八间隔物490以覆盖在位线结构395的在第一方向D1上的相对侧壁中的每一个上的第三间隔物结构460。下接触插塞475的上表面可以被暴露，而不被第八间隔物490覆盖。
参考图33至图35，可以在第二封盖图案385和第三封盖图案480、第八间隔物490和下接触插塞475上形成第一牺牲层。可以对第一牺牲层的上部进行平坦化，以暴露第二封盖图案385和第三封盖图案480以及第二封盖层380的上表面。
第一牺牲层可以包括例如SOH、ACL等，或者可以由例如SOH、ACL等形成。
可以在衬底100的第一区I和第二区II之间的边界处形成第五开口520，该第五开口520延伸穿过第二封盖层380、第二层间绝缘层370、第一蚀刻停止层360、绝缘层结构210、第一栅极掩模160、第二导电图案150和在第二封盖层380的部分下方的隔离图案结构110的一部分以暴露第一导电图案140。第五开口520还可以暴露在第一导电图案140的侧壁上的第三阻挡图案130和第一栅极绝缘图案120。
也可以在衬底100的第二区II中形成第六开口(未示出)，该第六开口延伸穿过第二封盖层380、第二层间绝缘层370、第一蚀刻停止层360和第二有源图案105的在第二栅极结构330之间的上部的一部分。
参考图36至图38，可以通过例如灰化工艺和/或剥离工艺来去除第一牺牲层，并且可以执行与参考图1至图5示出的工艺基本相同或相似的工艺。
例如，在衬底100的第二区II上，可以在第二有源图案1 05的与第六开口525的底部相邻的部分上形成第二金属硅化物层900，并且可以在该第二金属硅化物层900的上表面、第六开口525的侧壁和第二封盖层380的上表面上依次形成第七阻挡层530和第八阻挡层532。作为如图5所示的第一金属硅化物层，第二金属硅化物层900可以包括例如钴钛硅化物(CoTixSiy)，其中x和y是实数，或可以由例如钴钛硅化物(CoTixSiy)形成。
在衬底100的第一区I上，可以在下接触插塞475上形成第三金属硅化物层500，并且可以在第五开口520的底部和侧壁、以及第三金属硅化物层500、第二封盖图案385和第三封盖图案480、以及第九间隔物490的上表面上依次形成第七阻挡层530和第八阻挡层532。
可以在第八阻挡层532上形成第三金属层540以填充位线结构395与第五开口520和第六开口525之间的空间。
第七阻挡层530可以包括金属(例如，钛、钽等)，或者可以由金属(例如，钛、钽等)形成，第八阻挡层532可以包括金属氮化物(例如，氮化钛、氮化钽等)，或者可以由金属氮化物(例如，氮化钛、氮化钽等)形成，并且第三金属层540可以包括金属(例如，钨、钛、钽等)，或者可以由金属(例如，钨、钛、钽等)形成。
还可以对第三金属层540执行平坦化工艺。平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。
参考图39至图42，可以对第三金属层540以及第七阻挡层530和第八阻挡层532进行图案化以形成上接触插塞549。
可以在衬底100的第一区I上形成上接触插塞549。可以在衬底100的第一区I和第二区II之间的边界处形成布线600。可以在衬底100的第一区I的在第一方向D1上与衬底100的第二区II相邻的部分上形成导电焊盘608，并且可以在衬底100的第二区II上形成第一接触插塞结构940。可以在上接触插塞549、布线600、导电焊盘608和第一接触插塞结构940之间形成第七开口547。
可以通过不仅去除第三金属层540、以及第七阻挡层530和第八阻挡层532，而且去除第二封盖图案385和第三封盖图案480、第二封盖层380、第三间隔物结构460、第八间隔物490、第一蚀刻停止层360、第一蚀刻停止图案365、第一掩模275、第二栅极掩模320、以及第一间隔物结构和第二间隔物结构来形成第七开口547。
随着第七开口547的形成，可以将第三金属层540、以及第七阻挡层530和第八阻挡层532转变为可以形成上接触插塞549的第三金属图案545、以及覆盖第三金属图案545的下表面的第七阻挡图案535和第八阻挡图案537。在示例实施例中，多个上接触插塞549可以形成为在第一方向D1和第二方向D2上彼此间隔开，并且当在平面图中观察时，可以被布置为蜂窝图案或格子图案。当在平面图中观察时，每个上接触插塞549可以具有圆形、椭圆形或多边形的形状。
依次堆叠在衬底100的第一区I上的下接触插塞475、第三金属硅化物层500和上接触插塞549可以形成第二接触插塞结构。
布线600可以包括第四金属图案590、以及覆盖第四金属图案590的下表面的第九阻挡图案580和第十阻挡图案582。导电焊盘608可以包括第五金属图案595、以及覆盖第五金属图案595的下表面的第十一阻挡图案586和第十二阻挡图案588。可以在第五开口520中形成包括第六金属图案560、以及第十三阻挡图案550和第十四阻挡图案555在内的第三接触插塞结构570。
在示例实施例中，布线600可以在第一方向D1上从衬底100的第一区I和第二区II之间的边界朝向衬底100的第二区II延伸，并且多条布线600可以在第二方向D2上彼此间隔开。在示例实施例中，布线600可以在竖直方向上与第五开口520重叠。
布线600中的至少一条可以连接到第一接触插塞结构940。在示例实施例中，第一接触插塞结构940可以包括第七金属图案930、以及覆盖第七金属图案930的下表面的第十五阻挡图案910和第十六阻挡图案920。
在一些实施例中，可以去除第六间隔物430以形成连接到第七开口547的气隙。在这种情况下，可以通过例如湿法刻蚀工艺去除第六间隔物430。
参考图43和图44，可以形成第六绝缘层620以填充第七开口547。可以在第六绝缘层620、上接触插塞549、布线600、导电焊盘608和第一接触插塞结构940上形成第二蚀刻停止层630。
第六绝缘层620可以包括氮化物(例如，氮化硅)，或者可以由氮化物(例如，氮化硅)形成，并且第二蚀刻停止层630可以包括氮化物(例如，硼氮化硅、碳氮化硅等)或者可以由氮化物(例如，硼氮化硅、碳氮化硅等)形成。
如果形成连接到第七开口547的气隙，则第六绝缘层620可以包括具有低间隙填充特性的材料，或可以由具有低间隙填充特性的材料形成，并且因此，气隙可以不被第六绝缘层620填充，而是保留。气隙也可以被称为空气间隔物。
参考图45和图46，可以在第二蚀刻停止层630上形成模制层，并且可以蚀刻模制层的一部分和在其下方的第二蚀刻停止层630的一部分以形成暴露上接触插塞549的上表面的第八开口。
可以形成下电极层以填充该第八开口，并且可以对该下电极层进行平坦化以暴露模制层的上表面，从而在第八开口中形成具有柱状形状的下电极700。在实施例中，下电极700可以具有带有封闭的底端的杯形形状或中空圆柱形形状。在示例实施例中，当在平面图中观察时，多个下电极700可以被布置为蜂窝图案。
可以通过使用蚀刻溶液(例如，LAL)的湿法蚀刻工艺去除模制层。可以在下电极700的上表面和侧壁上形成介电层710。可以在介电层710上形成上电极720。因此，可以形成包括依次堆叠的下电极700、介电层710和上电极720在内的电容器730。
下电极700可以包括例如金属、金属氮化物、金属硅化物等，或者可以由例如金属、金属氮化物、金属硅化物等形成，介电层710可以包括金属氧化物(例如，氧化铪、氧化锆等)，或者可以由金属氧化物(例如，氧化铪、氧化锆等)形成，并且上电极720可以包括金属氮化物(例如，氮化钛)或掺杂的硅锗，或者可以由金属氮化物(例如，氮化钛)或掺杂的硅锗形成。
通过以上工艺，可以制造半导体器件。
该半导体器件可以具有以下结构特性。
在实施例中，该半导体器件可以包括：第一栅极结构170，埋入包括单元区I和外围电路区II的衬底100的单元区I中，并在第一方向D1上延伸；位线结构395，在衬底100的单元区I上，并在第二方向D2上延伸；第二接触插塞结构475、500和549，在与位线结构395相邻的第一有源图案103上；电容器730，在第二接触插塞结构475、500和549上；第二栅极结构330，在衬底100的外围电路区II上；第一接触插塞结构940，在与第二栅极结构330相邻的第二有源图案105上；以及第二金属硅化物层900，在第二有源图案105上，并接触第一接触插塞结构940的下表面。
在示例实施例中，第一接触插塞结构940的下部可以填充在第二有源图案105上的第六开口525，并且可以包括包含第一金属的第七金属图案930、覆盖第七金属图案930的下表面和侧壁并包含第二金属的氮化物的第十六阻挡图案920、以及覆盖第十六阻挡图案920的下表面和侧壁并接触第二金属硅化物层900且包含第三金属的第十五阻挡图案910。第二金属硅化物层900可以包括第三金属、与第三金属不同的第四金属和硅，或者可以由第三金属、与第三金属不同的第四金属和硅形成。
在示例实施例中，第三金属可以是钛，第四金属可以是钴，并且因此，第二金属硅化物层900可以包括钴钛硅化物(CoTixSiy)，其中x和y是实数，或者可以由钴钛硅化物(CoTixSiy)形成。
在示例实施例中，第二金属和第三金属可以彼此相同，并且因此，第十五阻挡图案910可以包括钛，或者可以由钛形成，并且第十六阻挡图案920可以包括氮化钛，或者可以由氮化钛形成。
在示例实施例中，第一金属可以是钨。
图47是示出了根据示例实施例的可以对应于图46的半导体器件的截面图。
除第一接触插塞结构940不包括第七金属图案930，而是仅包括第十六阻挡图案920和覆盖第十六阻挡图案920的下表面的第十五阻挡图案910之外，该半导体器件可以与图46的半导体器件基本相同或相似。
尽管已经参考本发明构思的示例实施例示出和描述了本发明构思，但是本领域普通技术人员将理解的是，可以在不脱离本发明构思的如所附权利要求阐明的精神和范围的情况下，对其进行形式和细节上的各种改变。

Claims (20)

1.一种半导体器件，包括：
衬底上的金属硅化物层；以及
所述金属硅化物层上的接触插塞结构，
其中，所述接触插塞结构包括：
金属图案，包括第一金属；以及
第一阻挡图案，覆盖所述金属图案的下表面和侧壁，并接触所述金属硅化物层，
其中，所述第一阻挡图案包括第二金属，并且
其中，所述金属硅化物层包括硅、所述第二金属和与所述第二金属不同的第三金属。
2.根据权利要求1所述的半导体器件，
其中，所述第二金属包括钛或钽，并且
其中，所述第三金属包括钴、镍、钛、铂、钼、钠、锰、钨或锆。
3.根据权利要求2所述的半导体器件，
其中，所述第二金属包括钛，并且所述第三金属包括钴，并且
其中，所述金属硅化物层包括钴钛硅化物CoTixSiy，x和y为实数。
4.根据权利要求3所述的半导体器件，
其中，所述金属硅化物层的与所述第一阻挡图案相邻的部分处的钛浓度大于所述金属硅化物层的与所述衬底相邻的部分处的钛浓度。
5.根据权利要求1所述的半导体器件，
其中，所述第一金属包括钨、钛或钽。
6.根据权利要求1所述的半导体器件，
其中，所述金属图案包括所述第一金属的氮化物。
7.根据权利要求6所述的半导体器件，
其中，所述金属图案包括氮化钛。
8.根据权利要求1所述的半导体器件，还包括：
第二阻挡图案，在所述金属图案和所述第一阻挡图案之间，所述第二阻挡图案衬在所述金属图案的所述下表面和所述侧壁上，并且包括金属氮化物。
9.根据权利要求8所述的半导体器件，
其中，所述第一阻挡图案包括钛，并且所述第二阻挡图案包括氮化钛。
10.根据权利要求1所述的半导体器件，
其中，所述接触插塞结构的下部填充所述衬底处的凹部，并且
其中，所述金属硅化物层设置在所述衬底的与所述凹部相邻的部分处。
11.一种半导体器件，包括：
衬底上的金属硅化物层，所述金属硅化物层包括钴钛硅化物CoTixSiy，其中，x和y为实数；以及
所述金属硅化物层上的接触插塞结构，
其中，所述接触插塞结构包括：
金属图案，包括第一金属；
第一阻挡图案，衬在所述金属图案的下表面和侧壁上，所述第一阻挡图案包括第二金属的氮化物；以及
第二阻挡图案，衬在所述第一阻挡图案的下表面和侧壁上，并接触所述金属硅化物层，所述第二阻挡图案包括钛。
12.根据权利要求11所述的半导体器件，
其中，所述第一阻挡图案包括氮化钛。
13.根据权利要求11所述的半导体器件，
其中，所述金属图案包括钨。
14.根据权利要求11所述的半导体器件，
其中，所述金属硅化物层的与所述第二阻挡图案相邻的部分处的钛浓度大于所述金属硅化物层的与所述衬底相邻的部分处的钛浓度。
15.根据权利要求11所述的半导体器件，
其中，所述接触插塞结构的下部填充所述衬底处的凹部，并且
其中，所述金属硅化物层设置在所述衬底的与所述凹部相邻的部分处。
16.一种半导体器件，包括：
衬底，包括单元区和外围电路区；
第一栅极结构，在所述单元区中在基本上平行于所述衬底的上表面的第一方向上延伸；
所述衬底的所述单元区上的位线结构，所述位线结构在基本上平行于所述衬底的所述上表面并与所述第一方向交叉的第二方向上延伸；
第一接触插塞结构，在所述衬底的与所述位线结构相邻的部分上；
所述第一接触插塞结构上的电容器；
所述衬底的所述外围电路区上的第二栅极结构；
第二接触插塞结构，在所述衬底的与所述第二栅极结构相邻的部分上；以及
所述衬底上的金属硅化物层，所述金属硅化物层接触所述第二接触插塞结构的下表面，
其中，所述第二接触插塞结构包括：
金属图案，包括第一金属；以及
第一阻挡图案，覆盖所述金属图案的下表面和侧壁，并接触所述金属硅化物层，所述第一阻挡图案包括第二金属，并且
其中，所述金属硅化物层包括硅、所述第二金属和与所述第二金属不同的第三金属。
17.根据权利要求16所述的半导体器件，
其中，所述第二金属包括钛，并且所述第三金属包括钴，并且，
其中，所述金属硅化物层包括钴钛硅化物CoTixSiy，x和y为实数。
18.根据权利要求17所述的半导体器件，
其中，所述金属硅化物层的与所述第一阻挡图案相邻的部分处的钛浓度大于所述金属硅化物层的与所述衬底相邻的部分处的钛浓度。
19.根据权利要求16所述的半导体器件，
其中，所述金属图案包括氮化钛。
20.根据权利要求16所述的半导体器件，还包括：
第二阻挡图案，在所述金属图案和所述第一阻挡图案之间，所述第二阻挡图案包括金属氮化物，
其中，所述第一阻挡图案包括钛。
CN202310347730.8A 2022-04-12 2023-04-03 半导体器件 Pending CN116913874A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0045009 2022-04-12
KR1020220045009A KR20230146262A (ko) 2022-04-12 2022-04-12 반도체 장치

Publications (1)

Publication Number Publication Date
CN116913874A true CN116913874A (zh) 2023-10-20

Family

ID=88239192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310347730.8A Pending CN116913874A (zh) 2022-04-12 2023-04-03 半导体器件

Country Status (4)

Country Link
US (1) US20230328968A1 (zh)
KR (1) KR20230146262A (zh)
CN (1) CN116913874A (zh)
TW (1) TW202347723A (zh)

Also Published As

Publication number Publication date
US20230328968A1 (en) 2023-10-12
KR20230146262A (ko) 2023-10-19
TW202347723A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US9543308B2 (en) Semiconductor device
US8053307B2 (en) Method of fabricating semiconductor device with cell epitaxial layers partially overlap buried cell gate electrode
US20150111360A1 (en) Method of manufacturing a semiconductor device
US8928073B2 (en) Semiconductor devices including guard ring structures
JP2008004894A (ja) 半導体装置及びその製造方法
US20220085026A1 (en) Semiconductor devices
US20220406789A1 (en) Semiconductor device and method for fabricating the same
US11917812B2 (en) Semiconductor devices
CN115312521A (zh) 半导体器件以及用于制造其的方法
CN114464621A (zh) 半导体器件
US20230253318A1 (en) Semiconductor device
CN115621195A (zh) 半导体器件及其制造方法
US20050077559A1 (en) Trench capacitor and a method for manufacturing the same
US20230328968A1 (en) Semiconductor devices
US20240049454A1 (en) Semiconductor devices
US20230063527A1 (en) Gate structures and semiconductor devices including the same
US20240057321A1 (en) Semiconductor devices
US20240074165A1 (en) Semiconductor device and method for fabricating the same
US20230290681A1 (en) Semiconductor device and method of fabricating the same
US20240040772A1 (en) Semiconductor devices
US20240130116A1 (en) Semiconductor device
CN116133409A (zh) 半导体器件及其制造方法
TW202347629A (zh) 半導體裝置
CN118057919A (zh) 半导体装置
CN115036313A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication