CN112310078A - 动态随机存取存储器及其制造方法 - Google Patents

Abstract

本发明提供一种动态随机存取存储器，包括衬底、多个第一位线结构、多个第二位线结构以及多个字线结构。衬底具有多个有源区，各有源区包括沿第一方向排列的多个柱状结构。沿第二方向排列的多个有源区之间包括两个沿第一方向延伸且埋设于衬底中的第一位线结构。各第二位线结构位于多个柱状结构之间，且沿第二方向延伸穿过有源区，以设置于第一位线结构上，并与第一位线结构电性连接。字线结构与第二位线结构相间隔地配置于第二位线结构上。各字线结构沿第二方向延伸，位于多个柱状结构之间，并穿过沿第二方向排列的多个有源区。另提供一种动态随机存取存储器的制造方法。

Description

动态随机存取存储器及其制造方法

技术领域

本发明涉及一种存储器及其制造方法，尤其涉及一种动态随机存取存储器及其制造方法。

背景技术

目前将电容堆叠在晶体管之上的堆叠式动态随机存取存储器(DRAM)可达到高存储器密度的目标。然而，在目前的动态随机存取存储器中通常仅将有源区的部分区域作为电容着陆区域，而随着工艺尺寸不断微缩，电容着陆的区域也会随之减少，因而降低存储器的效能。因此业界亟需一种在缩小存储器尺寸的情况下亦可具有较大的电容器着陆面积(landing area)的动态随机存取存储器。

发明内容

本发明提供一种动态随机存取存储器，其可以在缩小存储器尺寸的情况下同时具有较大的电容器着陆面积，进而提升其效能。

本发明的一种动态随机存取存储器包括衬底、多个第一位线结构、多个第二位线结构以及多个字线结构。衬底具有多个有源区。各有源区包括沿第一方向排列的多个柱状结构。多个第一位线结构埋设于衬底中。各第一位线结构沿第一方向延伸。沿第二方向排列的多个有源区之间包括两个第一位线结构。各第二位线结构位于多个有源区的其中一者的多个柱状结构之间。沿第二方向延伸穿过多个有源区的其中一者，以设置于多个有源区的其中一者两侧的多个第一位线结构上，并与下方的多个第一位线结构电性连接。多个字线结构与多个第二位线结构相间隔地配置于多个第二位线结构上。各字线结构位于多个有源区的其中一者的多个柱状结构之间，且沿第二方向延伸而穿过沿第二方向排列的多个有源区。

本发明提供一种动态随机存取存储器的制造方法，其步骤如下。形成多个第一浅沟槽与多个深沟槽于衬底中以定义出多个有源区。各深沟槽沿第一方向延伸，各第一浅沟槽沿第二方向延伸。形成多个第一位线结构于多个深沟槽中。形成多个第二浅沟槽于多个有源区中，使各有源区包括位于各第二浅沟槽两侧的多个柱状结构。多个第二浅沟槽与多个第一浅沟槽沿第一方向交替排列。形成多个第二位线结构于多个第二浅沟槽中。各第二位线结构与多个有源区的其中一者两侧的多个第一位线结构电性连接。形成多个字线结构于多个第二位线结构上。多个字线结构与多个第二位线结构相间隔开。

基于上述，本发明的动态随机存取存储器可达到4F²的晶胞尺寸，而通过各有源区的多个柱状结构、第一位线结构、第二位线结构与字线结构的配置，可以增加电容器着陆区域，因此可以在缩小存储器尺寸的情况下同时具有较大的电容器着陆面积，进而提升其效能。此外，于字线结构两侧形成第一掺杂区与第二掺杂区可以减少电场强度，并改善栅极引发漏极漏电流，提升动态随机存取存储器的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1I是依照本发明的一实施例的一种动态随机存取存储器的制造流程的上视示意图；

图2A至图2I是沿着图1A至图1I的线A-A’的剖面示意图；

图3A至图3I是沿着图1A至图1I的线a-a’的剖面示意图；

图4A至图4I是沿着图1A至图1I的线B-B’的剖面示意图。

附图标号说明：

10、20：掺杂区 140：栅介电层

12：沟槽 150、170：绝缘结构

16：绝缘材料层 160：字线结构

100：衬底 180：电容器接触结构

102：第一浅沟槽 190：电容器

104：深沟槽 AA：有源区

106：第二浅沟槽 C：中心线

110：第一位线结构 CH：沟道

110a、130a、160a：阻障层 D1：第一方向

110b、130b、160b：导电层 D2：第二方向

111、112、114、116：绝缘层 D3：第三方向

113：凹槽 R1、R2：区域

115：硬遮罩 R：凹陷区

120、120a、120b：柱状结构 S1：顶面

130：第二位线结构

具体实施方式

请参照图1A至图4A，提供衬底100。衬底100例如是半导体衬底，例如硅衬底。接着，于衬底100中形成多个沟槽12。多个沟槽12将衬底100区隔为多个有源区AA。多个有源区AA可以依据第一方向D1(又称为行方向)与第二方向D2(又称为列方向)排列成一阵列。第二方向D2与第一方向D1可以是相互垂直，但本发明不限于此。

请接续参照1B至图4B，在形成多个沟槽12后，进行局部移除工艺，将相邻两行的有源区AA之间的区域R2的衬底100部分移除，以形成深度大于沟槽12的深沟槽104。位于区域R1的沟槽12深度不变，又称之为第一浅沟槽102。在一些实施例中，局部移除工艺的步骤如下。于衬底100上全面性地形成介电材料层(未示出)。在此，全面性地形成可以定义为同时形成于多个沟槽12中及多个有源区AA的表面上，以使衬底100上形成平坦表面。介电材料层的材料例如是旋涂碳(SOC)，其形成方法包括旋转涂布法。接着，于介电材料层上形成图案化掩模层(未示出)。图案化掩模层沿第一方向D1延伸，覆盖同一行的多个有源区AA以及位于相邻两个有源区AA之间的区域R1，并裸露出相邻两行的有源区AA之间的区域R2。接着，以图案化掩模层为掩模，蚀刻被裸露出来的区域R2的衬底100。然后，移除图案化掩模层与介电材料层。

进行局部移除工艺后，于衬底100中具有多个第一浅沟槽102与多个深沟槽104。深沟槽104沿着第一方向D1延伸，第一浅沟槽102沿着第二方向D2延伸，相邻两条深沟槽104与相邻两条第一浅沟槽102界定出一个有源区AA。

请参照图1C至图4C，于衬底100上形成绝缘层111、绝缘层112。绝缘层111、绝缘层112的形成步骤如下。首先，以第一绝缘材料层(未示出)填满第一浅沟槽102与深沟槽104。第一绝缘材料层的材料例如是氧化硅，其形成方法包括化学气相沉积法。接着，可以于第一绝缘材料层上形成第二绝缘材料层。第二绝缘材料层的材料与第一绝缘材料层的材料可以是以不同方式形成的氧化物。第二绝缘材料层的材料例如是四乙氧基硅烷(tetraethylorthosilicate,TEOS)，但本发明不限于此。然后，进行光刻与蚀刻工艺，图案化第一绝缘材料层与第二绝缘材料层，以形成绝缘层111与绝缘层112，并在每个深沟槽104之中形成多个凹槽113。这些凹槽113沿第一方向D1延伸并沿第二方向D2排列。凹槽113的侧壁裸露出绝缘层112与绝缘层111；凹槽113的底部裸露出绝缘层111。

之后，于凹槽113中形成第一位线结构110。第一位线结构110可为单层或多层结构。在一些实施例中，第一位线结构110包括阻障层110a与导体层110b。阻障层110a又可称为黏着层。阻障层110a的材料例如是金属或是金属氮化物，例如是钛、钽、氮化钛、氮化钽或其组合。导体层110b的材料例如是金属或金属合金，例如是钨、铝、铜或铜铝合金。在一些实施例中，导体层110b可以只使用金属或金属合金，而不含金属硅化物。阻障层110a与导体层110b的形成方法例如是化学气相沉积法或是物理气相沉积法。第一位线结构110的形成方法例如是于多个凹槽113中形成阻障材料层与导电材料层。接着，回蚀刻导电材料层与阻障材料层，以形成多个埋设于衬底100中的第一位线结构110。在本实施例中，第一位线结构110可以利用沉积与回蚀刻的方式形成，而无需使用光刻胶与光刻工艺。

第一位线结构110位于每一行的有源区AA的两侧。第一位线结构110沿第一方向D1延伸并沿第二方向D2排列。在一些实施例中，在区域R2的深沟槽104中包括两个第一位线结构110，但本发明不限于此。在一些实施例中，在区域R2中的第一位线结构110的顶面低于周围的衬底100的顶面。此外，在区域R2中，两相邻的第一位线结构110被绝缘层111隔开。

请参照图1D至图4D，在形成第一位线结构110后，于凹槽113中形成绝缘层114，以覆盖第一位线结构110。换句话说，位于区域R2的多个深沟槽104被绝缘层111、第一位线结构110与绝缘层114填满。绝缘层114的形成方法可以是先全面性地形成绝缘材料层，再对绝缘材料层进行平坦化工艺。例如是化学机械研磨(CMP)工艺，使绝缘层114的顶面与绝缘层112的顶面共平面，但本发明不限于此。绝缘层114的材料例如是氮化硅，其形成方法包括化学气相沉积法。

请参照图1E至图4E，通过光刻与蚀刻工艺，移除部分的绝缘层114、绝缘层112、绝缘层111以及部分衬底100，以形成第二浅沟槽106。第二浅沟槽106沿着第二方向D2延伸穿过多个有源区AA与区域R2，以将各有源区AA的衬底100分割为两个柱状结构120(120a与120b)。其中，两个柱状结构120a与120b之间的第二浅沟槽106又可称为凹陷区R。在一些实施例中，凹陷区R可以是穿过有源区AA的中心线C，因此柱状结构120a与120b的宽度相同。

在有源区AA中，凹陷区R的底面裸露出衬底100的表面。在区域R2中，第二浅沟槽106的底面裸露出第一位线结构110的导电层110b以及留下的绝缘层111、绝缘层114。在一些实施例中，凹陷区R的底面与位于区域R2的第一位线结构110(例如是导电层110b)的顶面大致共平面。

接着，于凹陷区R依序地形成绝缘材料层16与硬遮罩115。绝缘材料层16共形地形成于凹陷区R的表面，硬遮罩115位于绝缘材料层16上，且硬遮罩115的顶面低于绝缘材料层16的顶面。硬遮罩115与绝缘材料层16的材料不同。举例来说，绝缘材料层16的材料包括氧化硅或是氮化硅；硬遮罩115的材料包括碳。在一些实施例中，绝缘材料层16与硬遮罩115的形成步骤如下。于衬底100上形成绝缘材料层与硬遮罩材料层，再进行回蚀刻，以形成绝缘材料层16与硬遮罩115。

请参照图1F至图4F，以硬遮罩115为硬掩模，通过湿式蚀刻工艺来移除未被硬遮罩115覆盖的绝缘材料层16，以形成绝缘层116。绝缘层116例如是仅覆盖在凹陷区R的底表面上。之后，进行灰化工艺，将硬遮罩115移除，裸露出绝缘层116。在一些实施例中，在进行上述工艺后，有一部分的绝缘层112会被蚀刻，而使其厚度变薄。

之后，于各第二浅沟槽106的底部形成多个第二位线结构130。相邻两个第二位线结构130裸露出位于区域R2中的绝缘层111的顶面S1。第二位线结构130可以包括阻障层130a及导电层130b。第二位线结构130的材料可以类似于第一位线结构110的材料，于此不再赘述。在一些实施例中，第二位线结构130的形成步骤如下。于衬底100上形成阻障材料层与导电材料层。然后，进行回蚀刻工艺，以留下位于多个第二浅沟槽106的底部的阻障材料层与导电材料层。之后，进行光刻与蚀刻工艺，将导电材料层与阻障材料层图案化，以形成阻障层130a及导电层130b，并暴露出位于多个深沟槽104中的绝缘层111的顶面S1。顶面S1位于第二方向D2上两相邻的两个第一位线结构110之间，且顶面S1低于第二位线结构130的顶面。

第二位线结构130位于绝缘层116上，并且沿第二方向D2延伸以覆盖有源区AA两侧的第一位线结构110，而与第一位线结构110电性连接。藉此，信号可以经由有源区AA两侧的第一位线结构分别传递至第二位线结构130，以提升存储器传输信号的能力。

请接续参照图1G至图4G，在形成第二位线结构130后，于凹陷区R的侧壁形成栅介电层140。栅介电层140的材料可以包括氧化硅、氮氧化硅、氮化硅，其形成方法例如包括化学气相沉积法或临场蒸气产生法(ISSG)。栅介电层140的形成方法例如是在形成第二位线结构130后，于衬底100上形成顺应的绝缘材料层，然后进行各向异性蚀刻工艺。

接着，于第二浅沟槽106中依序形成绝缘结构150以及字线结构160，且字线结构160的顶面低于柱状结构120的顶面。亦即，字线结构160位于有源区120的两个柱状结构之间120a、120b。绝缘结构150配置于第二位线结构130与字线结构160之间。绝缘结构150的材料可以包括氧化硅、氮氧化硅、氮化硅，其形成方法例如是化学气相沉积法。绝缘结构150的形成方法例如是在于衬底100上形成绝缘材料层，然后进行回蚀刻工艺。字线结构160可以包括阻障层160a及导电层160b。字线结构160的材料与形成方法可以类似于第二位线结构130的材料与形成方法，于此不再赘述。

字线结构160沿第二方向D2延伸穿过沿第二方向D2排列的多个有源区AA以及位于有源区AA之间的区域R2。各字线结构160是与多个第二位线结构130相间隔地配置于这些第二位线结构130上，并且字线结构160也位于第二方向D2上相邻两个第二位线结构130之间的绝缘层111上。即，字线结构160与第二位线结构130可以是相互平行。在一实施例中，在凹陷区R中，字线结构160对衬底100的垂直投影范围完全落在第二位线结构130对衬底100的垂直投影范围内。

请参照图1H至图4H，在形成字线结构160后，于字线结构160上形成绝缘结构170。绝缘结构170的材料例如是化学气相沉积法形成的氧化硅。绝缘结构170的形成的方法例如是在衬底100上形成绝缘材料层，然后进行回蚀刻工艺或CMP工艺，直至露出柱状结构120与绝缘层111的顶面。

在一实施例中，绝缘结构170的顶面与柱状结构120的顶面共平面。柱状结构120为衬底100的一部分，且字线结构160、第二位线结构130以及第一位线结构110的表面均低于柱状结构120的顶面。换言之，字线结构160、第二位线结构130以及第一位线结构110均埋设在衬底100之中。

在形成绝缘结构170之后，进行蚀刻工艺，以移除绝缘层112与一部份的绝缘层114，使绝缘层114与绝缘层111共平面。接着，以离子注入法、扩散式掺杂法或其他适宜的方法进行掺杂工艺，以于柱状结构120中形成多个第一掺杂区10与位于多个第一掺杂区10之间的第二掺杂区20。于一实施例中，多个第一掺杂区10例如是配置于柱状结构120a与柱状结构120b的底部与顶部。第一掺杂区10可以是与第二掺杂区20具有不同导电型；第一掺杂区10可以是与衬底100具有不同导电型；而第二掺杂区20可以是与衬底100具有相同导电型。在一实施例中，第一掺杂区10例如是N型掺杂区；第二掺杂区20例如是P型掺杂区。N型掺杂区中的掺质可以是磷或是砷；P型掺杂区中的掺质可以是硼。

位于柱状结构120的底部的第一掺杂区10，与第二位线结构130电性连接。位于柱状结构120的顶部的第一掺杂区10则与后续形成的电容器接触结构180电性连接。

在有源区AA上的字线结构160、栅介电层140以及两个柱状结构120a与120b之中的第一掺杂区10与第二掺杂区20共同组成一个垂直晶体管。在第二掺杂区20上方与下方的第一掺杂区10为源极与漏极区。通过控制施加于字线结构160的电压，可于与栅介电层140邻接的第二掺杂区20中形成垂直沟道CH。在垂直沟道CH的电流流动方向与衬底100表面的方向大致呈垂直。

请参照图1I至图4I，在形成多个第一掺杂区10与第二掺杂区20后，于衬底100的有源区AA上依序形成多个电容器接触结构180与多个电容器190。电容器接触结构180的材料包括金属或是金属合金，例如是钨。电容器接触结构180的形成方法例如是形成电容器接触材料层，然后经由光刻与蚀刻，以进行图案化工艺。电容器190可以通过已知的方法来形成。

电容器接触结构180与电容器190垂直堆叠于垂直晶体管上。各电容器接触结构180可以视为着陆垫，其位于有源区AA的绝缘结构170以及多个柱状结构120上。电容器接触结构180与柱状结构120的第一掺杂区10电性连接。电容器接触结构180投影在衬底100上的面积与有源区AA投影在衬底100上的面积高度重叠，其重叠的比例范围例如是90％至100％，藉此，电容器190更容易着陆于电容器接触结构180上，以提升工艺裕度。

电容器190着陆于电容器接触结构180上，与电容器接触结构180物理性接触且电性连接。电容器190投影在衬底100上的面积可与有源区AA投影在衬底100上的面积高度重叠，其重叠的比例范围例如是70％至78.5％。电容器190通过电容器接触结构180与有源区AA的两个柱状结构120的第一掺杂区10电性连接。通过控制施加于字线结构160的电压，可以于字线结构160两侧的第二掺杂区20中形成沟道CH，以通过电容器接触结构180对电容器190进行充电。

本发明的动态随机存取存储器可达到4F²的晶胞尺寸，其中F表示为特征尺寸。再者，本发明实施例通过第一位线结构110、第二位线结构130、字线结构160、多个柱状结构120的配置，可以将大部分的有源区AA的面积，甚至将整个有源区AA的面积做为随后形成的电容器190的着陆区域。因此，可以在缩小存储器尺寸的情况下同时具有较大的电容器着陆面积，不仅可以增加电容量，提升其效能，还可以增加工艺裕度。此外，垂直晶体管的第一掺杂区10与第二掺杂区20是形成在字线结构160两侧的柱状结构120a与120b，可以使一个有源区AA中具有两个分离的沟道CH。通过此方式，可以减少电场强度，并可以改善栅极引发漏极漏电流(gate Induce drain leakage,GIDL)，提升动态随机存取存储器的可靠度。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (12)

1.一种动态随机存取存储器，其特征在于，包括：

衬底，具有多个有源区，每一所述有源区包括沿第一方向排列的多个柱状结构；

多个第一位线结构，埋设于所述衬底中，其中每一所述第一位线结构沿所述第一方向延伸，且沿第二方向排列的所述多个有源区之间包括两个所述第一位线结构；

多个第二位线结构，其中每一所述第二位线结构位于所述多个有源区的其中一者的所述多个柱状结构之间，且沿所述第二方向延伸穿过所述多个有源区的其中一者，以设置于所述多个有源区的其中一者两侧的所述多个第一位线结构上，并与下方的所述多个第一位线结构电性连接；以及

多个字线结构，与所述多个第二位线结构相间隔地配置于所述多个第二位线结构上，其中每一所述字线结构位于所述多个有源区的其中一者的所述多个柱状结构之间，且沿所述第二方向延伸而穿过沿所述第二方向排列的所述多个有源区。

2.根据权利要求1所述的动态随机存取存储器，每一所述柱状结构包括：

多个第一掺杂区，配置于所述多个柱状结构的底部与顶部；以及

第二掺杂区，配置于所述多个第一掺杂区之间。

3.根据权利要求1所述的动态随机存取存储器，还包括多个电容器与多个电容器接触结构，设置于所述多个有源区上，所述多个电容器接触结构配置于所述多个电容器与所述多个有源区之间，其中每一所述电容器接触结构与下方的所述有源区的所述多个柱状结构电性连接。

4.根据权利要求3所述的动态随机存取存储器，还包括：

多个绝缘层，形成于所述多个柱状结构之间的凹陷区的底表面上，以位于所述多个第二位线结构与所述衬底之间；

第一绝缘结构，配置于所述多个第二位线结构与所述多个字线结构之间；

第二绝缘结构，配置于所述多个字线结构与所述多个电容器接触结构之间；及

栅介电层，位于所述多个字线结构与所述多个柱状结构之间。

5.根据权利要求4所述的动态随机存取存储器，其中所述多个第一位线结构的顶面与所述凹陷区的底面共平面。

6.一种动态随机存取存储器的制造方法，其特征在于，包括：

形成多个第一浅沟槽与多个深沟槽于衬底中以定义出多个有源区，其中每一所述深沟槽沿第一方向延伸，每一所述第一浅沟槽沿第二方向延伸；

形成多个第一位线结构于所述多个深沟槽中；

形成多个第二浅沟槽于所述多个有源区中，使每一所述有源区包括位于每一所述第二浅沟槽两侧的多个柱状结构，所述多个第二浅沟槽与所述多个第一浅沟槽沿所述第一方向交替排列；

形成多个第二位线结构于所述多个第二浅沟槽中，其中每一所述第二位线结构与所述多个有源区的其中一者两侧的所述多个第一位线结构电性连接；以及

形成多个字线结构于所述多个第二位线结构上，其中所述多个字线结构与所述多个第二位线结构相间隔开。

7.根据权利要求6所述的动态随机存取存储器的制造方法，其中形成所述多个第一位线结构的步骤包括：

以绝缘层填满所述多个第一浅沟槽与所述多个深沟槽；

图案化所述绝缘层，以在所述多个深沟槽中形成多个凹槽，其中每一所述凹槽沿所述第一方向延伸，且每一所述凹槽沿所述第二方向排列；以及

于所述多个凹槽中形成所述多个第一位线结构。

8.根据权利要求7所述的动态随机存取存储器的制造方法，其中形成所述多个第二位线结构的步骤包括：

于所述衬底上以及所述多个第二浅沟槽中形成导电材料层；

回蚀刻所述导电材料层；以及

图案化所述导电材料层，以裸露出位于所述多个深沟槽中的所述绝缘层的顶面。

9.根据权利要求6所述的动态随机存取存储器的制造方法，其中于形成所述多个字线结构之后还包括：

对所述多个柱状结构进行掺杂，以在每一所述柱状结构中形成多个第一掺杂区与位于所述多个第一掺杂区之间的第二掺杂区。

10.根据权利要求6所述的动态随机存取存储器的制造方法，其中于形成所述多个第一掺杂区与所述多个第二掺杂区之后还包括：

形成多个电容器接触结构于所述多个有源区上；以及

形成多个电容器于所述多个有源区上，其中所述多个电容器接触结构配置于所述多个电容器与所述多个有源区之间，且每一所述电容器接触结构与下方的所述有源区中的所述多个柱状结构电性连接。

11.根据权利要求10所述的动态随机存取存储器的制造方法，还包括：

在形成所述多个第二位线结构之前，形成绝缘层于所述多个柱状结构之间的凹陷区的底表面上；

于形成所述多个字线结构之前，于所述凹陷区的侧壁形成多个栅介电层以及于所述多个第二位线结构上形成多个第一绝缘结构；以及

于形成所述多个电容器之前，于所述多个字线结构上形成多个第二绝缘结构。

12.根据权利要求11所述的动态随机存取存储器的制造方法，其中所述多个第一位线结构的顶面与所述凹陷区的底面共平面。

Images