CN101946317B - 电子元器件、电子设备及底座构件制造方法 - Google Patents

电子元器件、电子设备及底座构件制造方法 Download PDF

Info

Publication number
CN101946317B
CN101946317B CN2009801057894A CN200980105789A CN101946317B CN 101946317 B CN101946317 B CN 101946317B CN 2009801057894 A CN2009801057894 A CN 2009801057894A CN 200980105789 A CN200980105789 A CN 200980105789A CN 101946317 B CN101946317 B CN 101946317B
Authority
CN
China
Prior art keywords
electrode
stress
outer electrode
electronic devices
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801057894A
Other languages
English (en)
Other versions
CN101946317A (zh
Inventor
竹内均
佐藤惠二
荒武洁
沼田理志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101946317A publication Critical patent/CN101946317A/zh
Application granted granted Critical
Publication of CN101946317B publication Critical patent/CN101946317B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种可以经受来自印刷电路板等的应力的电子元器件。在电子元器件(1a)中，形成被底座(2)和盖(5)气密密封的空腔部(9)，在空腔部(9)内，晶体振动器(6)被支承部(7)保持在底座(2)的上表面。底座(2)由玻璃构成，在底座(2)的底面由导电树脂等构成的应力缓冲层(3)形成于整个表面。与晶体振动器(6)的电极导通的外部电极(8)和外部电极(4)，分别经由底座(2)和应力缓冲层(3)的侧面到达应力缓冲层(3)的底面。这样构成的电子元器件(1a)，将形成于应力缓冲层(3)的底面部分的外部电极(8)和外部电极(4)焊接在印刷电路板等，从而进行表面安装。

Description

电子元器件、电子设备及底座构件制造方法
技术领域
本发明涉及电子元器件、电子设备、以及底座构件制造方法，例如涉及将晶体振动器收纳在玻璃封装件的电子元器件。
背景技术
近些年来，将晶体振动器或半导体等电子元件收纳在封装件的表面安装器件被广泛使用。
表面安装器件在底面等具有外部电极，通过将该外部电极焊接在印刷电路板的表面来实现安装。
作为这样的封装件，例如使用较多的是在陶瓷的底座接合有金属制或者玻璃制的盖的封装件。
近些年来，由于使用陶瓷的封装件价格较高，提出了如下面的专利文献1所示的、在底座使用玻璃的封装件。
该技术是用阳极接合等将玻璃外壳接合，在内部的空间收纳压电振子。
但是，由于玻璃的强度比陶瓷小，另外表面安装器件直接安装在印刷电路板上，因此安装后若印刷电路板弯曲，则受到其应力，玻璃有可能产生裂痕等损伤。
因此，提出了如下面的专利文献2所示的、用化学处理来强化玻璃的技术。该技术通过用钾离子替换玻璃表面附近的钠离子，利用离子的大小的差异给玻璃表面带来应力，据此增加玻璃的强度。
专利文献1：日本特许第3621435号公报
专利文献2：日本特开平07-212159号公报
发明内容
但是，虽然用化学处理可以增强玻璃的强度，但存在的问题是：强度会由于伴随着热处理的热过程而下降。认为这是由于玻璃表面附近的钾离子扩散到玻璃的内部。
另外，还具有的问题是：玻璃外壳会翘曲，或者进行圆片(wafer)处理时难以切割处理，玻璃切割后的切割面未被强化等。
因此，本发明的目的在于提供安装后可以经受来自印刷电路板等的应力的电子元器件等。
为达到上述目的，在权利要求1所述的发明中，提供一种电子元器件，其特征在于，包括：底座构件；配置在所述底座构件的1个面侧的电子元件；形成于所述底座构件的另一面的应力缓冲构件；以及配置在所述形成的应力缓冲构件，并与所述电子元件的电极导通的外部电极。
在权利要求2所述的发明中，提供具有以下特征的权利要求1所述的电子元器件：所述外部电极在布线基板通过表面安装来进行连接，所述应力缓冲构件在所述底座构件与所述外部电极之间形成为层状。
在权利要求3所述的发明中，提供具有以下特征的权利要求1或者权利要求2所述的电子元器件：包括盖部，所述盖部配置在所述底座构件的所述1个面，在与所述1个面之间形成与外部气体隔断的空腔部，所述空腔部由设在所述底座构件的所述1个面、或者面对所述盖部的所述1个面的面中的至少一方的凹部形成，所述电子元件配置在所述空腔部。
在权利要求4所述的发明中，提供具有以下特征的权利要求1、权利要求2、或者权利要求3所述的电子元器件：所述应力缓冲构件由绝缘体构成，所述外部电极通过形成于所述应力缓冲构件的贯通孔与所述电子元件的电极导通。
在权利要求5所述的发明中，提供具有以下特征的权利要求4所述的电子元器件，包括：形成于所述应力缓冲构件的表面，并且在与所述应力缓冲构件的贯通孔不同的位置形成有第二贯通孔的第二缓冲构件；以及通过所述第二贯通孔与所述外部电极导通，配置在所述第二缓冲构件的表面的第二外部电极。
在权利要求6所述的发明中，提供具有以下特征的权利要求1、权利要求2、或者权利要求3所述的电子元器件：所述应力缓冲构件由导电体构成，所述外部电极通过所述应力缓冲构件与所述电子元件的电极导通。
在权利要求7所述的发明中，提供具有以下特征的权利要求1至权利要求6中任意一项权利要求所述的电子元器件：包括导电构件，所述导电构件贯通所述底座构件，进行所述电子元件的电极与所述外部电极的导通。
在权利要求8所述的发明中，提供一种电子设备，其特征在于，在布线基板上具有权利要求1至权利要求7中任意一项权利要求所述的电子元器件，利用所述电子元器件输出的电信号发挥期望的功能。
在权利要求9所述的发明中，提供一种底座构件制造方法，其特征在于，包括：在1个面侧配置有电子元件的底座构件的另一面形成应力缓冲构件的应力缓冲构件形成步骤；以及将与所述电子元件的电极导通的外部电极配置在所述形成的应力缓冲构件的外部电极配置步骤。
在权利要求10所述的发明中，提供具有以下特征的权利要求9所述的底座构件制造方法：所述应力缓冲构件由绝缘体构成，包括在所述形成的应力缓冲构件形成贯通孔的贯通孔形成步骤，在所述外部电极配置步骤中，使用所述形成的贯通孔来谋求实现所述电子元件与所述外部电极的导通。
(发明效果)
根据本发明，通过在外部电极与封装件之间配置应力缓冲构件，可以经受安装后来自印刷电路板等的应力。
附图说明
图1是表示第一实施方式的电子元器件的截面的图。
图2是表示第二实施方式的电子元器件的截面的图。
图3是用于说明第二实施方式的电子元器件的制造方法的图。
图4是表示第三实施方式的电子元器件的截面的图。
图5是用于说明第三实施方式的电子元器件的制造方法的图。
图6是表示第四实施方式的电子元器件的截面的图。
图7是用于说明第四实施方式的电子元器件的制造方法的图。
图8是用于说明第四实施方式的电子元器件的制造方法的图。
图9是表示第五实施方式以及第六实施方式的电子元器件的截面的图。
附图标记说明
1a～1f电子元器件；2底座；3应力缓冲层；4外部电极；5盖；6晶体振动器；7支承部；8外部电极；9空腔部；13贯通电极；14贯通电极；15连接层；16连接层；17外部电极；18外部电极；19开口部；20开口部。
具体实施方式
(1)实施方式的概要
本实施方式在玻璃等的封装件中，在外部电极与玻璃等之间设有应力缓冲层。
在电子元器件1a(图1)中，形成被底座2和盖5气密密封的空腔部9，在空腔部9内，晶体振动器6被支承部7保持在底座2的上表面。
底座2由玻璃构成，在底座2的底面，由导电树脂等构成的应力缓冲层3形成于整个表面。
与晶体振动器6的电极导通的外部电极8和外部电极4，分别经由底座2和应力缓冲层3的侧面到达应力缓冲层3的底面。
这样构成的电子元器件1a，将形成于应力缓冲层3的底面部分的外部电极8和外部电极4焊接在印刷电路板等，从而进行表面安装。
即使印刷电路板弯曲等，在电子元器件1a作用有应力，由于应力缓冲层3会变形以吸收应力，因此可以缓冲作用在底座2的应力，据此可以抑制底座2的损坏。
(2)实施方式的细节
(第一实施方式)
图1是表示本实施方式的电子元器件1a的截面的图。
电子元器件1a使用底座2、应力缓冲层3、外部电极4、外部电极8、晶体振动器6、支承部7、盖(lid)5等来构成。
另外，在安装时，外部电极4的底面(与应力缓冲层3对置的一侧)焊接在印刷电路板，图1是在与印刷电路板的表面平行的方向观察电子元器件1a时的剖视图。
这样，下面将安装时电子元器件1a的面对印刷电路板的侧作为底面侧，将与其对置的一侧作为上表面侧。
晶体振动器6例如由音叉型晶体振动器构成，音叉型的基部被支承部7保持。
虽然未图示，但在晶体振动器6的音叉腕部设置有电极，通过向该电极提供规定脉冲，可以使晶体振动器6以规定频率进行发送。
支承部7将晶体振动器6相对于底座2以悬臂保持为规定姿势，以使晶体振动器6的音叉腕可以在空腔部9内的空间振动。
底座2是由玻璃构成的板状的构件，在上表面安装支承部7保持的晶体振动器6。
作为底座2的原材料，可以使用具有廉价、可阳极接合等优点的钠玻璃，其厚度例如为0.05至2mm，优选的是0.1至0.5mm左右。
另外，除钠玻璃之外，还可以使用硼硅玻璃、无碱玻璃、晶化玻璃等(根据情况进行强化处理)。
此处，底座2作为底座构件起作用，晶体振动器6作为配置在底座构件(底座2)的1个面侧(上表面侧)的电子元件起作用。
应力缓冲层3形成于电子元器件1a的底面(在表面安装时面对印刷电路板的面)的整个表面(或者较宽的面积)。
应力缓冲层3由具有绝缘性的树脂构成，其厚度例如为5至100μm左右。
作为应力缓冲层3的材料，例如可以使用聚酰亚胺、环氧、聚酰胺酰亚胺、硅、丙烯酸、苯并环丁烯、聚苯并
Figure BPA00001205773800061
唑等单独或者复合材料，弹性系数比热固化或者热塑性的玻璃小的材料。
此处，应力缓冲层3作为形成于底座构件(底座2)的另一面(底面)的应力缓冲构件起作用，另外，应力缓冲层3在底座构件(底座2)与外部电极(外部电极4、8)之间形成为层状。
外部电极4、8例如由金属膜构成，与配置在晶体振动器6的音叉腕的2个内部布线4a、8a电连接。
而且，外部电极4、8，经由盖5与底座2的接合面向空腔部9的外部引出，从底座2的侧面形成至应力缓冲层3的底面。
外部电极4、8是用于在布线基板(印刷电路板)由表面安装进行连接的电极，配置在应力缓冲构件(应力缓冲层3)，作为与电子元件(晶体振动器6)的电极导通的外部电极起作用。
进一步详细说明外部电极4、8，则外部电极4、8具有作为基底的Cr、Ti、W等密合层(利用溅镀等形成)；Au、Cu、Ag、Al、Ni等单独/复合/单层/多层的溅射层等(整体厚度为5nm至1μm左右)，在中间层具有Cu、Ni、Ni-P等镀层(1至10μm)，在表层具有Sn、焊锡、Pd、Au、Ag等复合/单层/多层的镀层(10nm至10μm)。或者，也可以使用含有Ag等金属粒子的导电膏。
还可以利用焊锡或金等球电极或凸点电极等。
盖5由玻璃或金属等形成，面对底座2的面的中央部被挖出，形成用于收纳晶体振动器6的凹部。
盖5的凹部的凹下量例如为0.05至1.5mm左右，可以利用蚀刻、喷沙、热冲压、激光等进行加工。
盖5的开口部通过阳极接合或使用接合材料来接合至底座2，利用底座2的上表面和盖5的凹部形成收纳晶体振动器6的空腔部9。
另外，底座2和盖5的接合方法除阳极接合之外，还有直接接合、金属接合、利用低熔点玻璃、焊料、焊接、高熔点焊锡的接合等。
空腔部9被盖5和底座2封闭，从外部气体隔断，例如保持真空、或者封入规定气体等，被气密密封。
这样，由于空腔部9被气密密封，因此利用应力缓冲层3防止底座2的损伤，在提高电子元器件1a的可靠度方面变得极为重要。
另外，在电子元器件1a中，在盖5设置凹部来形成空腔部9，但也可以在底座2设置凹部并且接合平板状的盖5来形成空腔部9，或者还可以在盖5和底座2这两者设置凹部来形成。
此处，盖5配置在底座构件(底座2)的1个面(上表面)，作为用于形成与该1个面之间与外部气体隔断的空腔部(空腔部9)的盖部起作用，电子元件(晶体振动器6)配置在该空腔部(空腔部9)。
另外，虽然未图示，但也可以构成为不形成外部电极4、8或应力缓冲层3的一部分，而设置用于从电子元器件1a的下表面侧的外部利用激光对晶体振动器6进行修整、接合、吸气的窗。
此处，吸气是指在进行真空密封时，通过对配置在空间内的Al图案等照射激光进行加热，来使Al与周围的空气(氧)反应并使其消耗，进而提高真空度的技术。
由于玻璃是透明的，因此具有的优点是：电子元器件1a，这样从封装件的外部向晶体振动器6照射激光束，可以对晶体振动器进行修整使其成为期望的发送频率。
如上所述构成的电子元器件1a，通过外部电极4、8的底面焊接到印刷电路板，由Au凸点、导电性粘接剂等进行固定，安装在印刷电路板的表面。
而且，电子元器件1a例如作为个人计算机、钟表、游戏机等电子设备的发送设备使用。
在这样安装的状态下，若印刷电路板变形，则由于应力缓冲层3弯曲可吸收应力，可以降低作用在底座2的应力，并能降低底座2损坏的可能性。
这样，在电子元器件1a中，可以得到如下效果。
(1)由于应力缓冲层3的弹性比金属或玻璃低，因此可以缓冲施加在底座2的应力。因此，即使底座2由玻璃构成，也能有效降低损坏的可能性。
(2)由于可以缓冲应力，因此不需要强化底座2的玻璃，可以避免翘曲等伴随着玻璃强度处理的弊病。
(3)由于在应力缓冲层3上形成与焊锡的湿润性好的外部电极4、8，因此可以容易且可靠地将电子元器件1a进行表面安装。
(第二实施方式)
图2是表示第二实施方式的电子元器件1b的剖视图的图。
图2中，与电子元器件1a相同的构成要素标注相同的附图标记，简化或省略说明。
在电子元器件1b中，在底座2形成2个贯通孔(through hole)，在内部分别形成贯通电极13、14。
贯通电极13、14例如通过将玻璃银膏等导电膏热处理使其固化而形成，或者利用金属棒、金属镀层等构成，在底座2的上表面侧的端面与分别配置在晶体振动器6的2个电极的内部布线11、12连接。
而且，在贯通电极13、14的下侧端面，设有用于提高外部电极17、18与贯通电极13、14的密合性的导电性的连接层15、16。连接层15、16例如由溅镀、蒸镀、镀覆、导电膏等形成。
应力缓冲层3与电子元器件1a中相同，由绝缘树脂等形成于底座2的整个底面，与贯通电极13、14对应形成由贯通应力缓冲层3的贯通孔构成的开口部19、20。这样，应力缓冲层3在底座2的底面形成于开口部19、20以外的整个表面。
再有，在应力缓冲层3的底面，在形成有开口部19、20的位置，分别形成外部电极17、18。
外部电极17、18是具有与电子元器件1a的外部电极相同结构的金属膜，分别形成到开口部19、20的内部，通过连接层15、16与贯通电极13、14连接。
外部电极17延伸设置在开口部19的位置的周围，延伸设置部分形成于应力缓冲层3的底面上。因此，可以由应力缓冲层3有效吸收在外部电极17产生的位移。
外部电极18也一样，延伸设置在开口部20的周围，可以由应力缓冲层3吸收在外部电极18产生的位移。
另外，在图2中，将外部电极17、18形成到应力缓冲层3的两端的边缘，也可以构成外部电极17、18使其小于应力缓冲层3的周围。若这样构成，则在焊接安装后可以使应力缓冲层3可靠地存在于应力容易集中的外部电极17、18的周边部。
这样，在电子元器件1b中，来自晶体振动器6的电信号，通过内部布线11、12和贯通电极13、14、以及填充在开口部19、20的外部电极17、18等，到达应力缓冲层3的底面。
然后，在电子元器件1b安装在印刷电路板的状态下，若印刷电路板变形，则由于应力缓冲层3弯曲可吸收应力，因此可以降低作用在底座2的应力，并能有效降低底座2损坏的可能性。
如上所述，在电子元器件1b中，应力缓冲构件(应力缓冲层3)由绝缘体构成，外部电极(外部电极17、18)通过形成于该应力缓冲构件的贯通孔(开口部19、20)与电子元件(晶体振动器6)的电极导通。
而且，电子元器件1b包括导电构件(贯通电极13、14)，其贯通底座构件(底座2)，进行电子元件(晶体振动器6)的电极和外部电极(外部电极17、18)的导通。
图3是用于说明形成电子元器件1b的应力缓冲层3和外部电极17、18的步骤的图。
图3(a)表示的是从底面侧观察底座2。
首先，在底座2的贯通孔形成未图示的贯通电极13、14后，在其底面侧端面用溅镀、蒸镀、镀覆、导电膏等形成连接层15、16。
另外，在贯通电极13、14由金属棒构成时等，即使不形成连接层15、16，而与外部电极的密合性也较好时，不必形成连接层15、16。
连接层15、16等利用露出底座2的底面的电极，形成玻璃表面电极部。
接下来，如图3(b)所示，在底座2的整个上表面形成应力缓冲层3，形成开口部19、20(应力缓冲构件形成步骤)。应力缓冲层3例如由旋涂、喷涂、印刷法等形成。
开口部19、20例如使用与开口部19、20对应的掩模通过印刷法形成，或旋涂、喷涂感光性树脂后，通过光刻形成(贯通孔形成步骤)。
然后，如图3(c)所示，通过在开口部19、20的上表面形成外部电极17、18进行配置(外部电极配置步骤)。
外部电极17、18可以由溅镀、蒸镀、镀覆、导电膏等形成。
经过以上的步骤，如图3(d)所示，外部电极17、18通过应力缓冲层3配置在底座2。
(第三实施方式)
图4是表示第三实施方式的电子元器件1c的剖视图的图。
图4中，与电子元器件1b相同的构成要素标注相同的附图标记，简化或省略说明。
在电子元器件1c中，在底座2的底面在贯通电极13、14的位置形成具有导电性的应力缓冲层24、25。应力缓冲层24、25分别通过连接层15、16与贯通电极13、14电连接。
作为应力缓冲层24、25的材料，例如可以使用在电子元器件1a的应力缓冲层3所使用的树脂、掺入混合有1种或者多种Ag、Au、Cu、Ni、Sn等单体或者合金的导电填料的材料。
然后，在应力缓冲层24、25的底面分别形成有外部电极26、27。外部电极26、27的结构与电子元器件1b的外部电极17、18相同。
这样，在电子元器件1c中，为了由导电体形成应力缓冲层，将应力缓冲层在每个电极形成，为分离构造，防止电极间的短路。
而且，外部电极26、27分别通过应力缓冲层24、25和贯通电极13、14，与晶体振动器6导通。
即，在电子元器件1c中，通过在应力缓冲层使用导电树脂等导电物质，使应力缓冲层兼作保持外部电极的单元和导通的单元。
在电子元器件1b中，外部电极17、18与贯通开口部19、20的贯通电极13、14接合，但在电子元器件1c中，由于贯通电极13、14通过应力缓冲层24、25与外部电极26、27接合，因此利用印刷电路板的弯曲等可以进一步有效缓冲在底座2产生的应力。
如上所述，在电子元器件1c中，应力缓冲构件(应力缓冲层24、25)由导电体构成，外部电极(外部电极26、27)通过该应力缓冲构件与电子元件(晶体振动器6)的电极导通。
而且，电子元器件1c包括导电构件(贯通电极13、14)，其贯通底座构件(底座2)，进行电子元件(晶体振动器6)的电极和外部电极(外部电极26、27)的导通。
图5是用于说明形成电子元器件1c的应力缓冲层24、25和外部电极26、27的步骤的图。
图5(a)表示的是从底面侧观察底座2。
首先，在底座2的贯通孔形成未图示的贯通电极13、14后，在其底面侧端面形成连接层15、16。这与电子元器件1b时相同。
接下来，如图5(b)所示，在底座2的连接层15、16的位置(未图示的贯通电极13、14的位置)个别形成应力缓冲层24、25。
这例如可以通过使用掩模来印刷导电树脂而形成。
然后，如图5(c)所示，在应力缓冲层24、25的表面形成外部电极26、27。
外部电极26、27与外部电极17、18相同，可以利用溅镀、蒸镀、镀覆、导电膏等形成。
经过以上的步骤，如图5(d)所示，在底座2配置有通过应力缓冲层3与贯通电极13、14导通的外部电极26、27。
(第四实施方式)
图6是表示第四实施方式的电子元器件1d的剖视图的图。
图6中，与电子元器件1b相同的构成要素标注相同的附图标记，简化或省略说明。
电子元器件1d为在电子元器件1b配置应力缓冲层3b、外部电极17b、18b的构造。
更详细而言，从开口部19、20向应力缓冲层3上形成外部电极17、18作为二次布线层，在不与第一开口部(开口部19、20)重叠的部分形成第二开口部(开口部19b、20b)。
另外，外部电极17、18作为在第一层的应力缓冲层即应力缓冲层3与第二层的应力缓冲层即应力缓冲层3b的层间形成的布线起作用。
应力缓冲层3b与应力缓冲层3同样由绝缘体构成。
应力缓冲层3b在应力缓冲层3的底面形成为层状，覆盖外部电极17、18的整体。
应力缓冲层3b的材质可以使用与应力缓冲层3相同的材质，也可以使用不同的材质。
外部电极17在应力缓冲层3的底面，从贯通电极13的位置向底座2的边缘方向延伸设置。
而且，在应力缓冲层3b中，相对于外部电极17的延伸设置部分形成有开口部19b。这样，开口部19和开口部19b形成于不同的位置。
外部电极18也与外部电极17同样地，向底座2的边缘方向延伸设置，相对于该延伸设置部分形成有开口部20b。
另外，在本实施方式中，将外部电极17、18向底座2的边缘方向延伸设置，但延伸设置方向例如也可以是底座2的中间方向或与边缘方向垂直的方向等其他方向。
在应力缓冲层3b的底面形成有外部电极17b、18b。
外部电极17b通过开口部19b与外部电极17的延伸设置部分连接。
这样，外部电极17在与应力缓冲层3平行的面内，在不同的位置与贯通电极13和外部电极17b连接。
这样，由于外部电极17b没有直接与贯通电极13连接，因此即使印刷电路板弯曲等而使外部电极17b位移，其应力也会被应力缓冲层3b和应力缓冲层3缓冲，可进一步缓冲作用在贯通电极13的应力。
外部电极18b也一样，由于通过开口部20b与外部电极18b的延伸设置部分连接，因此即使印刷电路板弯曲等而使外部电极18b位移，与应力缓冲层为一层时相比可进一步缓冲作用在贯通电极14的应力。
如上所述，电子元器件1d包括：形成于应力缓冲构件(应力缓冲层3)的表面(此处与底面相应)，在与该应力缓冲构件的贯通孔(开口部19、20)不同的位置形成有第二贯通孔(开口部19b、20b)的第二缓冲构件(应力缓冲层3b)；以及通过该第二贯通孔(开口部19b、20b)与外部电极(外部电极17、18)导通，在该第二缓冲构件(应力缓冲层3b)的表面(此处与底面相应)配置的第二外部电极(外部电极17b、18b)。
图7是用于说明形成电子元器件1d的应力缓冲层3、3b和外部电极17、18、17b、18b的步骤的图。
图7(a)表示的是从底面侧观察底座2。
首先，在底座2的贯通孔形成未图示的贯通电极13、14后，在其底面侧端面形成连接层15、16。
接下来，如图7(b)所示，在底座2的整个上表面形成应力缓冲层3，形成开口部19、20。
至此的制造方法与电子元器件1b时相同。
然后，如图7(c)所示，在开口部19、20的上表面，利用图案布线等分别形成外部电极17、18作为二次布线层。
外部电极17、18可以由溅镀、蒸镀、镀覆、导电膏等形成。
外部电极17从开口部19的位置向底座2的边缘的方向延伸设置，另外，在外部电极17的周围，确保用于形成应力缓冲层3b的形成余量，使其整体被应力缓冲层3b覆盖。外部电极18也一样。
图8是表示图7(c)接下来的步骤的图。
如图8(a)所示，在应力缓冲层3的整个表面形成应力缓冲层3b，在将外部电极17、18延伸设置的部分分别形成开口部19b、20b。
应力缓冲层3b的形成、开口部19b、20b的形成，与在应力缓冲层3形成开口部19、20时同样进行。
这样形成第二层树脂，使得希望利用开口部19b、20b成为外部电极的部分的二次布线层露出。
然后，如图8(b)所示，在开口部19b、20b的上表面形成外部电极17b、18b。
外部电极17b、18b可以由溅镀、蒸镀、镀覆、导电膏等形成。
经过以上的步骤，如图8(c)所示，外部电极17、18隔着应力缓冲层3配置在底座2，进一步隔着应力缓冲层3b配置有外部电极17b、18b。
而且，在外部电极17，贯通电极13和外部电极17b的连接位置不同；在外部电极18中，贯通电极14和外部电极18b的连接位置不同。
(第五实施方式)
图9(a)是表示第五实施方式的电子元器件1e的剖视图的图。
图9(a)中，与电子元器件1a相同的构成要素标注相同的附图标记，简化或省略说明。
电子元器件1e中，底座2在中央形成有凹部，其上端面与盖41接合，形成空腔部9。
在空腔部9中，在盖41的底面通过支承部7配置有晶体振动器6。
在底座2的底面，由绝缘体构成的应力缓冲层3形成于整个表面，晶体振动器6的电极，利用分别设在底座2侧面的外部电极42、43，形成为到达应力缓冲层3的底面。
这样，通过不在底座2的上表面，而在盖41的底面配置晶体振动器6，也可以将晶体振动器6配置于底座2。
在这种情况下，电子元件(晶体振动器6)配置在底座构件(底座2)的1个面(上表面)侧，应力缓冲构件(应力缓冲层3)形成于底座构件(底座2)的另一面(底面)。
(第六实施方式)
图9(b)是表示第六实施方式的电子元器件1f的剖视图的图。
图9中，与电子元器件1a相同的构成要素标注相同的附图标记，简化或省略说明。
电子元器件1f在与电子元器件1b相同的底座2等配置电子元件52。
电子元件52例如是IC(集成电路)、半导体、传感器、压电元件、其他电子设备芯片等发出电信号的电子元件，利用底面的电极53、54配置在底座2的上表面。
在底座2的上表面形成有盖55，电子元件52被气密密封。
在底座2的底面的整个表面形成由绝缘体构成的应力缓冲层3，在其底面形成外部电极17、18。
外部电极17通过贯通电极13与电极53连接，外部电极18通过贯通电极14与电极54连接。
这样，在底座2的上表面侧不仅可以配置晶体振动器6，还可以配置各种电子元件。
以上说明了各种实施方式，但例如也可以将底座2由陶瓷构成。
由于以往的利用陶瓷的封装件强度较高，因此不需要设有如上述实施方式所示的应力缓冲层，但随着陶瓷的轻薄化的进展，需要考虑与玻璃同样产生位移导致的裂痕的情况。
在这样的情况下，通过在陶瓷制的底座的底面设置应力缓冲层，在其上配置外部电极，可以有效降低底座损坏的可能性。
在以上说明的本实施方式以及变形例中，作为电子元件的1例子，使用了晶体振动器6，但也可以是接收光/发光设备这样的半导体。
此时，具有优点是玻璃的透明，但在需要考虑到光谱灵敏度或透射率、随着时间的颜色变化等光学特性时，例如优选的是在玻璃上形成滤波器。
另外，本实施方式或变形例即便是密封由IC等芯片或MEMS(Micro Electro Mechanical Systems，微电机系统)传感器、光学元件、高频器件、多芯片模块等多个芯片或要素构成的电子设备的形态的表面安装封装件等，也可以同样适用。
再有，将本实施方式或变形例适用于半导体制品时，由于玻璃不会使水分通过，因此与使用树脂的封装件相比防潮性等比较有利。
另外，由于仅有的残留离子(酸性或碱性)就可能成为腐蚀电路等的原因，因此例如优选使用无碱玻璃等，然后考虑玻璃中的离子或杂质的浓度。
另外，即使电池、电容器这样的将电解液封入内部的封装件形态，本实施方式或变形例也可以适用。
玻璃对电解液的抗蚀性较高，具有优点，但由于其置于高温会发生反应或者挥发，因此通过将制造加工低温化、或例如将底座构件和盖构件的接合采用电阻焊缝、电子束焊接、激光焊接等即便液体多少存在于接合部也能进行牢固接合的操作方法，可以为即便内压较高也能经受的构造。

Claims (5)

1.一种电子元器件，其特征在于，包括：
由玻璃构成的底座构件；
配置在所述底座构件的1个面侧的电子元件；
贯通所述底座构件，与所述电子元件导通的贯通电极；
应力缓冲构件，在所述底座构件的另一面形成于所述贯通电极的位置，与所述贯通电极导通，并且该应力缓冲构件具有导电性，由弹性系数比所述玻璃小的树脂构成；以及
外部电极，配置在所述应力缓冲构件的底面部分，经由所述应力缓冲构件与所述贯通电极导通，该外部电极与所述电子元件的电极导通。
2.根据权利要求1所述的电子元器件，其特征在于，
所述外部电极在布线基板通过表面安装来进行连接，
所述应力缓冲构件在所述底座构件与所述外部电极之间形成为层状。
3.根据权利要求1所述的电子元器件，其特征在于，
包括盖部，所述盖部配置在所述底座构件的所述1个面，在与所述1个面之间形成与外部气体隔断的空腔部，
所述空腔部由设在所述底座构件的所述1个面、或者所述盖部的面对所述1个面的面中的至少一方的凹部形成，
所述电子元件配置在所述空腔部。
4.一种电子设备，其特征在于，在布线基板上具有权利要求1至权利要求3中任一项所述的电子元器件，利用所述电子元器件输出的电信号发挥期望的功能。
5.一种底座构件制造方法，其特征在于，包括：
在1个面侧配置有电子元件的由玻璃构成的底座构件形成贯通所述底座构件的贯通电极的步骤；
应力缓冲构件形成步骤，在所述底座构件的另一面在所述贯通电极的位置形成与所述贯通电极导通的应力缓冲构件，并且该应力缓冲构件具有导电性，由弹性系数比所述玻璃小的树脂构成；以及
外部电极配置步骤，在所述应力缓冲构件的底面部分配置外部电极，该外部电极经由所述应力缓冲构件与所述贯通电极导通，该外部电极与所述电子元件的电极导通。
CN2009801057894A 2008-02-13 2009-02-09 电子元器件、电子设备及底座构件制造方法 Expired - Fee Related CN101946317B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008032046A JP2009194091A (ja) 2008-02-13 2008-02-13 電子部品、電子機器、及びベース部材製造方法
JP2008-032046 2008-02-13
PCT/JP2009/052184 WO2009101921A1 (ja) 2008-02-13 2009-02-09 電子部品、電子機器、及びベース部材製造方法

Publications (2)

Publication Number Publication Date
CN101946317A CN101946317A (zh) 2011-01-12
CN101946317B true CN101946317B (zh) 2013-07-10

Family

ID=40956952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801057894A Expired - Fee Related CN101946317B (zh) 2008-02-13 2009-02-09 电子元器件、电子设备及底座构件制造方法

Country Status (5)

Country Link
US (1) US7923904B2 (zh)
JP (1) JP2009194091A (zh)
CN (1) CN101946317B (zh)
TW (1) TWI447862B (zh)
WO (1) WO2009101921A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5318685B2 (ja) * 2008-09-26 2013-10-16 セイコーインスツル株式会社 電子部品およびその製造方法
JP5230330B2 (ja) * 2008-09-30 2013-07-10 シチズンファインテックミヨタ株式会社 圧電デバイス
JP2011035660A (ja) * 2009-07-31 2011-02-17 Kyocera Kinseki Corp 圧電デバイス
JP5465002B2 (ja) * 2009-12-28 2014-04-09 京セラクリスタルデバイス株式会社 蓋部材ウエハの製造方法及び蓋部材の製造方法
JP2012043841A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP5603166B2 (ja) * 2010-08-23 2014-10-08 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
JP5447316B2 (ja) 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
JP2012169376A (ja) * 2011-02-10 2012-09-06 Seiko Instruments Inc 陽極接合装置、パッケージ製造方法、圧電振動子、発振器、電子機器および電波時計
JP5682361B2 (ja) * 2011-02-17 2015-03-11 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、モーションセンサー、および電子機器
CN102156012A (zh) * 2011-03-15 2011-08-17 迈尔森电子（天津）有限公司 Mems压力传感器及其制作方法
JP2012222537A (ja) * 2011-04-07 2012-11-12 Seiko Epson Corp パッケージ、振動子、発振器及び電子機器
JP5769482B2 (ja) * 2011-04-18 2015-08-26 セイコーインスツル株式会社 ガラス封止型パッケージの製造方法、及び光学デバイス
JP5779030B2 (ja) * 2011-07-28 2015-09-16 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
ITTO20110980A1 (it) * 2011-10-27 2013-04-28 St Microelectronics Srl Struttura incapsulante schermata e relativo metodo di fabbricazione
US20130155629A1 (en) * 2011-12-19 2013-06-20 Tong Hsing Electronic Industries, Ltd. Hermetic Semiconductor Package Structure and Method for Manufacturing the same
JP6155551B2 (ja) * 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
JP2014060245A (ja) * 2012-09-18 2014-04-03 Mitsubishi Electric Corp 半導体装置
JP6107120B2 (ja) 2012-12-20 2017-04-05 セイコーエプソン株式会社 光学フィルターデバイス、及び電子機器
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
JP6257150B2 (ja) * 2013-02-21 2018-01-10 セイコーインスツル株式会社 電子部品パッケージ及び電子部品パッケージの製造方法
JP6173758B2 (ja) * 2013-04-24 2017-08-02 日本電波工業株式会社 接合型水晶発振器
US8963343B1 (en) * 2013-09-27 2015-02-24 Cypress Semiconductor Corporation Ferroelectric memories with a stress buffer
JP6334192B2 (ja) * 2014-02-21 2018-05-30 京セラ株式会社 圧電デバイスおよびその実装構造
US10196745B2 (en) * 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
WO2016111281A1 (ja) 2015-01-07 2016-07-14 株式会社村田製作所 セラミック基板、電子部品およびセラミック基板の製造方法
CN104617226B (zh) * 2015-02-28 2016-10-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置及显示补偿方法
WO2021229872A1 (ja) * 2020-05-13 2021-11-18 株式会社村田製作所 圧電振動子
CN112382206B (zh) * 2020-11-13 2022-07-12 Tcl华星光电技术有限公司 背板及led面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1537331A (zh) * 2002-04-05 2004-10-13 ������������ʽ���� 电路组件及其制造方法
CN1750394A (zh) * 2004-09-13 2006-03-22 精工爱普生株式会社 电子零件、电路基板、电子仪器和电子零件的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3621435B2 (ja) 1993-11-25 2005-02-16 シチズン時計株式会社 パッケージおよびその製造方法
JPH07212159A (ja) 1994-01-11 1995-08-11 Citizen Watch Co Ltd パッケージの製造方法
JPH0846084A (ja) * 1994-08-02 1996-02-16 Shinko Electric Ind Co Ltd 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
US6960870B2 (en) * 1997-07-29 2005-11-01 Seiko Epson Corporation Piezo-electric resonator and manufacturing method thereof
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
CN1255945C (zh) * 2000-08-07 2006-05-10 日本板硝子株式会社 晶体振子组件、其制造方法及电子元件组件用的若干连体玻璃板的制造方法
JP2002319838A (ja) * 2001-02-19 2002-10-31 Seiko Epson Corp 圧電デバイス及びそのパッケージ
JP2002289735A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
JP4177233B2 (ja) * 2003-01-28 2008-11-05 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP4415389B2 (ja) * 2005-04-27 2010-02-17 セイコーエプソン株式会社 圧電デバイス
JP4777745B2 (ja) * 2005-11-01 2011-09-21 セイコーインスツル株式会社 圧電振動子及びこれを備える発振器、電波時計並びに電子機器
JP4145935B2 (ja) * 2006-04-27 2008-09-03 エプソントヨコム株式会社 圧電デバイス
JP4329786B2 (ja) * 2006-06-05 2009-09-09 エプソントヨコム株式会社 圧電デバイスとその製造方法
US7919908B2 (en) * 2006-08-10 2011-04-05 Daishinku Corporation Piezoelectric resonator device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1537331A (zh) * 2002-04-05 2004-10-13 ������������ʽ���� 电路组件及其制造方法
CN1750394A (zh) * 2004-09-13 2006-03-22 精工爱普生株式会社 电子零件、电路基板、电子仪器和电子零件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-129327A 2007.05.24

Also Published As

Publication number Publication date
TW200947630A (en) 2009-11-16
CN101946317A (zh) 2011-01-12
US20100295421A1 (en) 2010-11-25
JP2009194091A (ja) 2009-08-27
TWI447862B (zh) 2014-08-01
US7923904B2 (en) 2011-04-12
WO2009101921A1 (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
CN101946317B (zh) 电子元器件、电子设备及底座构件制造方法
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP5318685B2 (ja) 電子部品およびその製造方法
US7829993B2 (en) Semiconductor apparatus
JP2012129481A (ja) 電子部品及びその製造方法
JP2010166018A (ja) 電子部品およびその製造方法
KR20150048051A (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2010004216A (ja) 電子部品およびその電子部品を有する電子回路基板
JP5498677B2 (ja) 水晶発振子の製造方法
JP2008042512A (ja) 電子部品用パッケージ
JP4585908B2 (ja) 圧電デバイスの製造方法
JP5213663B2 (ja) 電子装置の実装構造
JP5915179B2 (ja) 電子デバイス、発振器、電子デバイスの製造方法、及び発振器の製造方法
JP4578231B2 (ja) 圧電発振器及びその製造方法
JP4384567B2 (ja) 温度補償型水晶発振器の製造方法
JP3457906B2 (ja) 光半導体素子収納用パッケージ
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP2013045880A (ja) 電子デバイスの製造方法
JP4594139B2 (ja) 温度補償型水晶発振器の製造方法
JP2009141234A (ja) 表面実装部品パッケージとその製造方法
JP4511399B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2000277644A (ja) 光半導体素子収納用パッケージの製造方法
JP2010226418A (ja) 圧電デバイス
JP2010226420A (ja) 圧電デバイス
JP2000183254A (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130710

Termination date: 20180209

CF01 Termination of patent right due to non-payment of annual fee