CN101809747B - 薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置 - Google Patents

薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN101809747B
CN101809747B CN2008801082923A CN200880108292A CN101809747B CN 101809747 B CN101809747 B CN 101809747B CN 2008801082923 A CN2008801082923 A CN 2008801082923A CN 200880108292 A CN200880108292 A CN 200880108292A CN 101809747 B CN101809747 B CN 101809747B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
film transistor
protective layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801082923A
Other languages
English (en)
Other versions
CN101809747A (zh
Inventor
岛田干夫
林享
云见日出也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101809747A publication Critical patent/CN101809747A/zh
Application granted granted Critical
Publication of CN101809747B publication Critical patent/CN101809747B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置。一种晶体管由栅电极2、栅绝缘层3、由非晶氧化物形成的半导体层4、源电极5、漏电极6和保护层7构成。保护层7以与半导体层4接触的方式被设置在半导体层4上，并且，半导体层4包含至少用作沟道层的第一层和具有比第一层的电阻高的电阻的第二层。第一层被设置在半导体层4的栅电极2侧，第二层被设置在半导体层4的保护层7侧。

Description

薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置
技术领域
本发明涉及薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置，特别是涉及TFT间的特性分散(dispersion)改进的薄膜晶体管、其制造方法和使用所述薄膜晶体管的显示装置。 
背景技术
近年来，对于使用透明氧化物半导体作为活性层(active layer)的TFT持续进行开发。 
US2006/108636A1公开了关于使用包含In、Ga、Zn和O的非晶透明氧化物半导体膜(IGZO膜)作为活性层的TFT的技术。 
由于该膜是透明的并且可在低温下形成，并且透明的TFT可以在诸如塑料之类的具有柔性的基板上形成，因此上述的薄膜晶体管受到关注。 
US2007/052025A1公开了通过在具有非晶IGZO膜作为活性层的TFT上设置保护膜来增强环境稳定性的技术。 
发明内容
已知，氧化物半导体通过吸收环境气氛中的水分改变其半导体特性。 
对于该问题，US2007/052025A1公开了用保护层覆盖半导体层以抑制由于环境气氛的变化导致的不稳定操作的尝试。这种技术可在一定程度上抑制由于环境气氛的变化导致的不稳定操作。 
但是，已经发现，底栅型TFT有时在同时制造的多个TFT之间产生特性分散，而这在形成保护层之前的阶段没有被观察到。 
另外，当有源矩阵型(active matrix type)的显示装置采用产生 这种特性分散的TFT时，装置导致显示的图像不均匀。本发明的发明人对该现象的机制的理解如下。 
底栅型TFT具有在半导体层的正上方形成的保护层。当用溅射技术等形成保护层时，与保护层接触的半导体层的区域(部分的层)有时会在形成保护层的步骤中受损。在本说明书中，与上述的保护层接触的TFT半导体层的部分的层以下被称为背沟道层。 
另一方面，已知当由于产生载流子而使得在氧化物半导体中缺氧时，氧化物半导体的电阻减小。 
在使用氧化物半导体的TFT的情况下，由于由这种缺氧导致的损伤，在半导体层的背沟道层中可能存在根据位置而深度不均并且具有低电阻的受损层。这种具有不均匀的深度(厚度)的受损层被视为TFT之间的特性分散的因素。 
因此，本发明的一个目的是，改进由于当用溅射技术形成保护层时半导体层所受到的损伤的不均匀性导致的TFT之间的特性分散，并且提高采用改进的TFT的有源矩阵型显示装置中的图像的均匀性。 
为了解决上述的问题，本发明提供一种薄膜晶体管，该薄膜晶体管包含栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层，其特征在于，保护层以与半导体层接触的方式被设置在半导体层上，并且，半导体层包含至少用作沟道层的第一层和具有比第一层的电阻高的电阻的第二层，该第二层被设置在半导体层的保护层侧。 
本发明还提供一种用于制造薄膜晶体管的方法，该薄膜晶体管包含栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层，其特征在于，该方法包括以下步骤：形成栅电极；形成栅绝缘层；形成半导体层；形成源电极和漏电极；和形成保护层；其中，保护层以与半导体层接触的方式被设置在半导体层上，形成半导体层的步骤包含形成至少用作沟道层的第一层的步骤和形成具有比第一层的电阻高的电阻的第二层的步骤，并且，所述保护层在氧化性气氛中形成。 
本发明还提供一种用于制造薄膜晶体管的方法，该薄膜晶体管包含栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层，其特征在于，该方法包括以下步骤：形成栅电极；形成栅绝缘层；形成半导体层；形成源电极和漏电极；形成保护层；和在形成保护层之后，在氧化性气氛中实施热处理，其中，保护层以与半导体层接触的方式被设置在半导体层上，并且，实施热处理的步骤包含在半导体层中形成与栅绝缘层接触并且至少用作沟道层的第一层以及形成与保护层接触并且具有比第一层的电阻高的电阻的第二层的步骤。 
根据本发明的制造方法包括将半导体层的背沟道层一直氧化到比当形成保护层时在其中形成的受损层更深的位置。由此，该方法氧化受损层以使受损层钝化，并且可有效抑制对于薄膜晶体管的沟道区域中的导电特性施加的不利影响。即，本发明可改进由于当用溅射法形成保护层时半导体层受到的损伤的不均匀性导致的TFT之间的特性分散，并且提高使用改进的TFT的活性矩阵型显示装置中的图像的均匀性。 
结果，该方法可抑制多个TFT之间的特性分散。 
另外，本发明可提供通过使用由根据本发明的TFT构成的像素驱动电路示出均匀的图像的活性矩阵型显示装置。 
通过参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得清晰。 
附图说明
图1是表示在以包含In、Ga和Zn的氧化物为例考虑组分比时的理论加权密度的表达式。 
图2是作为本发明的一个实施例的具有保护层的底栅型TFT的截面图。 
图3是作为本发明的一个实施例的显示装置的例子的截面图。 
图4A和图4B是示出半导体层的氧化的进行状态的示意性截面 图。 
图5A和图5B分别是示出作为根据本发明的示例性实施例1的TFT中的半导体层的柱状结构的横截面的TEM照片及其示意图。 
图6示出在半导体层中具有柱状结构的具有保护层的96个底栅型TFT的传输特性。 
图7示出没有确认半导体层的柱状结构的具有保护层的96个底栅型TFT的传输特性。 
图8是比较96个TFT中的Von的标准偏差的表。 
图9是作为根据本发明的一个实施例的使用n型Si基板并具有保护层的底栅型TFT的截面图。 
图10是作为本发明的一个实施例的具有保护层的底栅型TFT的截面图，并且包含该TFT的一部分的放大截面图。 
具体实施方式
以下将描述根据本发明的薄膜晶体管、其制造方法和使用该薄膜晶体管的显示装置的实施例。 
根据本实施例的薄膜晶体管由栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层构成。保护层以与半导体层接触的方式被设置在半导体层上。半导体层包含至少用作沟道层的第一层，和具有比第一层的电阻高的电阻的第二层。第一层被设置在半导体层的栅电极侧，并且第二层被设置在半导体层的保护层侧。在实施例中，以上的第一层和第二层并不必须被相互独立地以“层”的形式设置，而是可形成为在功能上分开的区域。例如，本发明包含如下情况：通过在层厚方向上改变组分和结构，在一个连续的层上形成具有基本不同的功能的两个区域。 
根据本实施例的用于制造薄膜晶体管的第一方法包括如下步骤：形成栅电极，形成栅绝缘层，形成半导体层，形成源电极和漏电极，以及形成保护层。保护层以与半导体层接触的方式被设置在半导体层上。形成半导体层的步骤包含形成至少用作沟道层的第一层(区域) 的步骤，和形成具有比第一层的电阻高的电阻的第二层(区域)的步骤。保护层在氧化性气氛中形成。 
根据本实施例的用于制造薄膜晶体管的第二方法包括如下步骤：形成栅电极，形成栅绝缘层，形成半导体层，形成源电极和漏电极以及形成保护层。本方法包括在形成保护层之后在氧化性气氛中实施热处理的步骤。保护层以与半导体层接触的方式被设置在半导体层上，并且，实施热处理的步骤包括在半导体层中形成与栅绝缘层接触并且至少用作沟道层的第一层(区域)以及与保护层接触并且具有比第一层的电阻高的电阻的第二层(区域)的步骤。 
在实施例中，优选地使第二层的质量密度不大于第一层的质量密度。通过这种构造，能够使得被氧化部分的深度大于当在半导体层上形成保护层时在半导体层中形成的受损部分的深度。因此，受到上述的损伤的层(也称为受损层)在整个层厚方向上被氧化。因此，通过形成具有高电阻的第二层，上述的受损层获得高电阻，这可有效阻止上述的半导体层电阻降低。这是因为，受损层通过被氧化获得高的电阻，并且不对半导体的特性给予不利的影响。在本发明中，钝化被定义为这样的状态，其中，受损层被改性为具有高电阻，并且不对半导体层的电气特性给予不利的影响(没有有害的影响)。 
在实施例中，优选地将第二层形成为柱状结构，以实现具有上述的低质量密度的第二层。换句话说，虽然整体具有非晶结构，但是，第二层可通过包含源自金属原子间的缩合和稀疏化的空间的柱状结构获得上述的低质量密度。在由金属原子间的缩合和稀疏化的空间制成、即由被局部具有低的质量密度的边界包围的柱体制成的质密的柱状结构体中(在柱状结构被密集地构建的状态下)，在具有低密度的相邻柱体之间的边界中发生所谓的增强的氧化，并且，从包含高浓度的氧的边界向柱体的内部发生氧化。也就是说，与具有高密度的边界的区域相比，在具有低密度的边界的区域中，氧化速度增加。因此，氧化速度在第二层中增加，并且，受损层通过被完全氧化而转变成高电阻的被钝化层。 
在本实施例中，优选地使至少第二层的质量密度不大于构成该层的材料的晶体状态下的质量密度的90％。在这种情况下，能够使得第二层中的氧化速度高于损伤的侵入速度。这里，第二层中的氧化速度指的是单位时间内的氧化进行速度。损伤的侵入速度指的是在形成保护层时损伤侵入半导体层的内部的速度(形成氧缺陷等的速度)。通过与损伤的侵入速度相比增加第二层中的氧化速度，可使得氧化层比受损层厚(也就是说，使得受损层被包含于作为高电阻层的氧化层的内部)。 
当以由In、Ga和Zn形成的氧化物为例进行描述时，本实施例中的构成材料的晶体状态下的质量密度由图1所示的D表示。这里，DIn2O3、DGa2O3和DZnO分别表示In2O3、Ga2O3和ZnO的单晶的密度。另外，CGa/CIn和CZn/CIn分别表示Ga与In以及Zn与In的组分比。 
接着，现在将在以下描述用于使得增强氧化在该柱状结构中有效的半导体层的层厚和柱体的直径的条件。在本实施例中，优选地使形成柱状结构的柱体的直径的平均值不大于上述的半导体层的厚度的2/3。在这种情况下，第二层可被有效氧化。不管颗粒直径如何，从柱状结构的边界沿径向进行的氧化的速度都是相同的。但是，当柱状结构具有大的直径时，在柱体的中心部分中仍留有未氧化的区域，使得不能均匀地使柱状结构具有高电阻。另一方面，当柱状结构具有小的直径时，氧化进行到柱体的中心部分，使得柱状结构可均匀地被氧化并且获得高的电阻。 
在本实施例中，当上述的第二层具有比第一层小的质量密度时，上述的第二层可更容易地获得高的电阻。但是，如果使得柱状结构的直径较小，并且可使得由于氧化而已经获得高电阻的层至少与受损层一样深或可使其形成为比受损层深，那么也可使得第二层的质量密度等于第一层的质量密度。因此，不限于仅在第二层中形成柱状结构，第一层也可包含类似的柱状结构。 
在本实施例中，可通过选择用于非晶氧化物半导体层的材料作为半导体层的材料并且优化组分，增强上述的效果。 
本实施例还可通过如下操作来钝化受损层：在氧化性气氛中实施热处理，并由此将半导体层一直氧化至比当已在半导体层上形成保护层时从表面开始在半导体层中形成的受损层深的层。 
在本实施例中，当在已形成保护层时形成的受损层被氧化成被钝化并且获得高的电阻的第二层，并且，在这种情况下，电气特性仅由用作薄膜晶体管的有效沟道层的第一层确定。由此，由于受损层通过氧化被钝化，因此，即使当受损层在平面中具有不均匀的厚度时，也可抑制多个TFT之间的特性分散。 
根据本实施例，氧化处理被实施以进行至比当形成保护层时在半导体层的背沟道层中形成的受损层深的位置。由此，受损层通过氧化被钝化，并且，可以有效抑制对于薄膜晶体管的沟道区域中的导电特性施加的不利影响。结果，可以很好地抑制多个TFT之间的特性分散。 
并且，利用由根据本发明的TFT构成的像素驱动电路的活性矩阵型显示装置可使得能够提供示出均匀图像的显示装置。 
以下，将参照附图描述根据本发明的薄膜晶体管、其制造方法和使用该薄膜晶体管的显示装置的实施例。 
图2是示出作为本发明的一个实施例的具有保护层的底栅型TFT的结构的示意性截面图。 
如图2所示，通过在基板1上层叠栅电极2、栅绝缘层3、半导体层4、源电极5、漏电极6和保护层7，形成根据本实施例的具有保护层的底栅型TFT。 
对于基板1使用玻璃基板。对于基板1还可使用由聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等制成的塑料膜。 
在基板1上层叠栅电极2。栅电极2可采用诸如Ti、Mo、W、Al和Au之类的金属和诸如ITO(铟锡氧化物)之类的导电氧化物。对于金属也可使用诸如Mo-W之类的合金。另外，为了增强膜的粘接性，可使用通过将具有足够的与氧化物的粘接性的诸如Ti、Al和Au之类的金属夹在中间制备的金属的层叠体作为电极。 
在基板1和栅电极2上层叠栅绝缘层3。栅绝缘层3可采用诸如 SiOx、SiN和SiON之类的Si氧化物和Si氮化物。栅绝缘层3也可采用除Si以外的另一金属元素的氧化物和氮化物，例如Al2O3或AlN等。 
在栅绝缘层3上层叠半导体层4。对于半导体层4使用包含In、Ga和Zn中的至少一种的氧化物半导体。将在后面描述半导体层4的结构。 
在半导体层4上层叠源电极5和漏电极6。源电极5和漏电极6可采用与栅电极2的金属和导电氧化物类似的金属和导电氧化物。 
与栅电极2中类似，也可使用诸如Mo-W之类的合金作为金属。另外，出于增强与氧化物半导体的机械粘接性或电接触的目的，例如，可以使用Ti和另一金属的层叠体。 
当任何电极采用金属层叠体时，金属层叠体可使得与相邻的层形成界面的金属和用于向该界面输送电荷或施加电压的金属分担电极的作用。 
在源电极5、漏电极6和半导体层4上层叠保护层7。为了氧化半导体层4的背沟道，在氧化性气氛中形成保护层7。对于保护层7，可使用诸如硅的氧化物和硅的氧氮化物之类的绝缘性金属氧化物。 
在其上形成保护层7之后，产物结构可在氧气或者氧气和氮气的混合气体等的氧化性气氛中，典型地在100℃～300℃范围的温度下，经受约几分钟到一小时的热处理。 
当半导体层4被由氧化物制成的保护层7覆盖时，形成保护层的步骤之后的随后的成膜步骤不对半导体层4的被氧化状态给予影响。 
因此，可通过进一步在保护层7上设置由金属氮化物等制成的附加的保护层，形成更强的抵抗氧化性气氛的保护层。 
可以在已在半导体层4上形成保护层7并对该保护层7进行构图之后形成源电极5和漏电极6，但这不直接与本发明的效果相关。 
在这种情况下，半导体层4被保护层7覆盖，使得通过蚀刻过程对源电极5和漏电极6进行构图的操作对于半导体层4几乎不给予损伤。 
(关于半导体层) 
现在，将在以下参照图10详细描述半导体层4的结构。 
如图10所示，根据本发明的一个优选实施例具有包含如下这样的半导体层4的结构，该半导体层4包括至少用作沟道层(半导体活性区域)的第一层4a和具有比第一层的电阻高的电阻的第二层4b。第一层4a设置在半导体层4的栅电极2侧，并且，第二层4b设置在半导体层4的保护层侧。 
第二层4b形成为具有比第一层4a低的质量密度，并且包含当在半导体层4上形成保护层7时受到损伤的半导体层4中的背沟道层的区域(损伤层)。 
虽然半导体层4被分成两个层，但这指的是半导体层在电气特性方面在功能上被分成两个区域。即，即使当半导体层由一个层构成时，在该层的内部也可存在在功能上分开的两个区域，并且，未必在这两个区域之间存在形貌清晰的边界。 
本发明的关键点在于，提供使得在包含于半导体层4的第二层4b中的背沟道层中氧容易扩散通过的状态，以及不但氧化表面，而且氧化比当形成保护层时损伤从半导体层4的表面侵入其中的层的厚度深的层。 
由此，损伤已侵入其中的半导体层4的层(受损层)被氧化以获得高的电阻并且被钝化。 
因此，即使当损伤已在基板的面中对于不同位置不均匀地侵入半导体层4时(即使当受损层的厚度不均匀时)，背沟道层中的已受损并且转变为具有低电阻的层被完全钝化，并且不导致TFT特性不均匀。 
晶体中的原子的扩散现象依赖于原子向相邻的位置跳跃的频率。当在晶体中存在空位时，原子跳跃的势垒通常被降低，并且，原子趋于更频繁地向它们的相邻的位置跳跃(原子容易跳跃到相邻的位置)。 
换句话说，原子容易通过空位扩散。类似地，即使在不具有清晰的晶格位置的非晶体中原子也容易扩散的条件是，该非晶体具有低的质量密度并且具有原子级(atomic level)的空闲空间。 
当上述的描述被应用于本发明的情况时，以上的扩散现象与以下这样的现象相对应，即当在氧化条件下形成保护层7时或当在形成保护层7之后在氧化性气氛中实施热处理时，氧原子容易从表面在具有低的质量密度的第二层4b中扩散并且增大氧化速度。 
通过在用于形成半导体层4的过程中途改变成膜条件，第二层4b可形成为获得比第一层4a低的质量密度。例如，通过使用可形成具有相对高的质量密度的膜的溅射技术形成第一层4a，然后使用可形成具有相对低的质量密度的膜的脉冲激光沉积(PLD)技术形成第二层4b，可实现每一层具有不同的质量密度的双层结构。 
更希望第二层4b形成为具有不大于构成该层的材料的晶体状态下的质量密度的90％的质量密度。 
当例如通过PLD技术形成非晶氧化物半导体膜时，可通过增大成膜压力形成具有不大于晶体状态下的质量密度的90％的低密度的膜。例如，不高于1Pa的成膜压力提供具有为晶体状态下的质量密度的92～93％的质量密度的膜，并且，不低于5～6Pa的成膜压力提供具有为晶体状态下的质量密度的82～84％的质量密度的膜。 
相反，用溅射技术形成的非晶氧化物半导体膜获得为晶体状态下的质量密度的约93～94％的质量密度。因此，通过在用溅射技术形成的非晶氧化物半导体层上层叠用PLD技术形成的非晶氧化物半导体层，形成每一层具有不同的质量密度的双层结构。并且，当仅用溅射技术形成半导体层4时，可通过降低成膜过程中的功率密度实现具有高的质量密度的第一层4a和具有低的质量密度的第二层4b。 
另外，根据本发明的一个优选实施例具有至少在第二层4b中包含柱状结构的结构。现在将在以下描述该实施例。 
已知在多晶中，原子在晶粒边界中扩散(晶界扩散)的扩散速度比在晶粒中扩散(晶格扩散)的扩散速度大。这是因为晶粒边界中的原子密度比晶粒中的原子密度低。类似地，在非晶体中，当存在具有低的原子密度的边界时，原子在沿边界的方向上以较高的扩散速度扩散。 
非晶膜一般被视为均匀的，但在宏观上可采取柱状结构。该柱状结构指的是这样的结构，该结构表现出原子的无序排列并且为非晶的，但不在空间上表现出均匀的原子密度或质量密度，并且在该结构中具有高密度的柱体通过具有低密度的边界区域相互接触。 
现在将在以下描述在非晶膜中形成柱状结构的过程。从靶材料溅射并且从中飞出的原子与基板碰撞并且在其上沉积。然后，原子在基板的表面上扩散并且固定到表面上。在成膜步骤的早期从靶飞出的原子不是均匀地沉积，而是形成岛状结构，并且，沉积表面上具有细微的凸凹。 
该细微的凸凹对于之后飞来的原子表现出遮蔽效果。换句话说，由于位于凸部的阴影中的区域被该凸部覆盖，因此飞行的原子以较低的概率进入该区域。出于这种原因，当沉积表面上的原子具有小的动能并且表面上的扩散距离比岛的直径短时，很少的原子到达凸凹的谷部。一旦形成的凸凹随着沉积的进行而强化遮蔽效果，该膜生长以使得表面的凸凹被加强。 
随着膜进一步生长，谷部分被从周边部分留下，以形成具有低密度的边界。因此，非晶膜从岛状结构变为具有柱状结构的层，该柱状结构具有低密度的边界区域。 
非晶体的柱状结构在受到底层的粗糙度的影响的同时被形成。当底层平坦时，在成膜步骤的早期不形成柱状结构。在沉积进行到一定的膜厚之后，柱状结构变得可确认。另一方面，当在最早期将在其上进行沉积的表面具有凸凹时，从成膜步骤的早期起形成柱状结构，使得凸凹得以继续。这被视为是因为沉积的层的结构受到底层的表面粗糙度的影响。 
因此，如上所述，例如通过降低形成半导体层的膜的过程中的溅射成膜功率，降低沉积于基板上的原子的动能，以及通过扩展原子的扩散距离，可诱发或促进柱状结构的形成。也可通过在要在其上进行沉积的表面上提供凸凹来诱发或促进柱状结构的形成。 
图4A和图4B是示出半导体层的氧化进行的方式的示意性截面 图。图4A示出没有柱状结构的半导体层，图4B示出具有柱状结构的半导体层。如图4A所示，当半导体层没有柱状结构时，氧化仅在膜厚方向上进行。相反，当如图4B所示半导体层具有柱状结构时，氧化不仅在膜厚方向上进行，而且还在径向上从被以更高的速度氧化的柱状结构的边界区域向柱体的内部进行。 
由于这种效果，当在半导体层上沉积保护层时，从表面氧化半导体层的速度得到促进，并且，当形成保护层时在半导体层中形成的受损层被氧化以被钝化。 
例如，可通过利用TEM(透射电子显微镜)观察TFT的横截面确认非晶体中的柱状结构。但是，与普通的观察方法不同，必须有意地使TEM图像散焦。入射到固体上的电子束的相位改变。 
在如在非晶体中的柱状结构的边界区域中的具有低密度的部分和柱状结构的内部之间，相位改变量是不同的。相位差产生对比度(contrast)(相位对比度)，并且，柱状结构的边界在欠焦中被观察为具有高亮度的图像，并在过焦中被观察为具有低亮度的图像。 
也可以用STEM-HAADF(扫描TEM高角度环形暗场)图像确认柱状结构。通过在样品上扫描压细的电子束的同时测量在样品中散射的电子的强度，形成通过STEM形成的暗场图像。 
通过用环形检测器检测以上电子中的仅以高角度散射的电子并且形成图像，获得HAADF图像。以高角度散射的电子主要源自卢瑟福散射，散射强度与靶原子的原子数的平方成比例(Z对比度)。 
因此，HAADF图像示出反映组分和质量厚度的对比度，使得可通过HAADF图像确认具有低密度的边界的柱状结构。 
可通过将作为上述的TFT的输出端子的源电极或漏电极与发光器件或光开关器件的电极连接以形成显示装置。 
现在将在以下参照显示装置的截面图描述根据本发明的特定显示装置的配置的例子。 
图3是示出作为根据本发明的一个实施例的使用有机EL作为发光器件的显示装置的例子的示意性截面图。 
在基板301上形成由栅电极302、栅绝缘层303、半导体层304、漏电极305、源电极306和保护层307构成的TFT。 
下部电极308通过层间绝缘膜309与源电极306连接。下部电极308与发光层310接触，并且，发光层310与上部电极311接触。这里，下部电极308、发光层310和上部电极311构成有机EL器件。 
由于这种配置，可通过向TFT的栅电极302施加的电压控制通过在半导体层304中形成的沟道从漏电极305流向源电极306的电流的值。因此，要被注入到有机EL器件的发光层310中的电流可被控制。 
现在将在以下参照示例性实施例更加详细地描述本发明，但是，本发明不限于这些示例性实施例。 
(例子) 
[例子1] 
在本例子中，现在将在以下描述在半导体层中包含柱状结构的TFT。 
通过使用玻璃基板制备如图2所示的具有保护层的底栅型TFT。 
首先，通过使用Ti靶和Mo靶的溅射技术在玻璃基板上形成包含5nm的Ti、40nm的Mo和5nm的Ti的金属多层膜。该金属膜通过光刻技术被构图，以形成为栅电极。 
通过使用SiO2作为靶的溅射技术在其上形成200nm的非晶SiOx的膜，并且该膜形成为栅绝缘层。此时，使用Ar作为溅射气体。 
通过使用In-Zn-Ga-O作为靶的溅射技术在其上形成包含In-Zn-Ga-O的40nm的非晶氧化物半导体膜。然后，通过用光刻技术和湿蚀刻技术对半导体膜进行构图，形成半导体层。 
然后，通过使用Ti靶和Mo靶作为靶的溅射技术形成包含5nm的Ti、100nm的Mo和5nm的Ti的金属膜。金属膜通过光刻技术被构图，并且形成为源电极和漏电极。 
通过使用SiO2作为靶的溅射技术在其上形成100nm的非晶SiOx的膜，并且，该膜形成为保护层7。此时，通过使用以50％的比率混合的氧气和Ar气的混合气体作为溅射气体，在氧化性气氛中形成用 于保护层的膜。 
此外，TFT在包含20％的氧气的氮气气氛中在250℃下经受一小时的热处理。 
由此，完成如图2所示的具有保护层的底栅型TFT。 
图5A示出由此制备的TFT的横截面的TEM照片。这里，在TEM照片中，观察到被夹在栅绝缘层和保护层之间的半导体层。由于底层的栅绝缘层的凸凹，在半导体层中形成直径为约10～20nm的柱状结构。图5B是TFT的示意图。 
图6示出在半导体层中具有柱状结构并且设置有保护层的96个底栅型TFT的传输特性(Id-Vg特性)。在图6中，Id表示漏电流(A)，Vg表示栅电压(V)。如该图所示，获得的TFT表现出具有小的分散的高度均匀的特性。 
图7示出在半导体层中没有柱状结构(不可确认)并且设置有保护层的96个底栅型TFT的传输特性(Id-Vg特性)。在该TFT中，对于栅绝缘层使用具有平滑表面的热氧化Si，使得在半导体层中没有确认柱状结构。从该图可以理解，与图6所示的在半导体层中具有柱状结构的TFT相比，这些TFT表现出明显大的特性分散。 
图8是其中通过在传输特性中示出的在电流上升时的电压(Von)的标准偏差来比较96个TFT的特性分散的表。这里，Von表示10-10安的漏电流(Id)开始流动时的栅电压(Vg)的值。据此，其中没有确认柱状结构的TFT通过设置有保护层增大了Von的分散。另一方面，在根据本发明的具有柱状结构的TFT中，即使在设置有保护层之后，Von的分散也被控制为低的值。 
因此，根据本发明的配置，即使当在其中形成保护层时也可制备高均匀性的TFT。 
[例子2] 
在本例子中，现在将在以下描述包含由具有高质量密度的第一层和具有低质量密度的第二层制成的半导体层的TFT。 
通过使用n型Si基板制备如图9所示的设置有保护层的底栅型 TFT。 
首先，在n型Si基板92上以100nm的厚度形成热氧化Si膜(栅绝缘膜93)。在图9中，未提供独立的栅电极，但n型Si基板92用作栅电极。通过采用In-Zn-Ga-O作为靶并且使用室温作为基板温度的溅射技术，在其上形成30nm的包含In-Zn-Ga-O的非晶氧化物半导体膜(第一层)。此外，通过采用室温作为基板温度的PLD技术，在其上形成10nm的包含In-Zn-Ga-O的非晶氧化物半导体膜(第二层)。这两个非晶氧化物半导体膜(第一层和第二层)通过光刻技术和湿蚀刻技术被构图并且形成为半导体层94。 
随后，通过使用Ti靶和Mo靶作为靶的溅射技术，在其上形成包含5nm的Ti、100nm的Mo和5nm的Ti的金属膜。该金属膜通过光刻技术被构图，并且形成为源电极和栅电极。 
通过使用SiO2作为靶的溅射技术，在其上形成100nm的非晶SiOx的膜，并且，使该膜为保护层97。此时，通过使用以50％的比率混合的氧气和Ar气的混合气体作为溅射气体，在氧化性气氛中形成用于保护层97的膜。 
此外，TFT在包含20％的氧气的氮气气氛中在250℃下经受一小时的热处理。 
由此，完成如图9所示的采用n型Si基板并设置有保护层的底栅型TFT。 
(根据成膜过程的密度的差异) 
关于以上的TFT，以下将研究根据成膜过程的差异的非晶氧化物半导体膜的质量密度的差异。 
首先，对于仅使用溅射方法作为成膜方法的情况进行研究。在n型Si基板上以100nm的厚度形成热氧化Si膜，并且，仅用采用室温作为基板温度、300W的RF功率和0.5Pa的成膜压力的溅射技术，在其上形成包含In-Zn-Ga-O的非晶氧化物半导体膜。 
用X射线荧光分析检查由此获得的非晶氧化物半导体膜的组分，并且，从X射线反射计确定质量密度。然后，获得的值示出图1所示 的晶体状态下的质量密度的93.7％。 
类似地，在n型Si基板上以100nm的厚度形成热氧化Si膜，并且，仅用在用具有20mJ的功率的集中KrF准分子激光照射靶球的同时，采用室温作为基板温度和6Pa的氧气压力的PLD技术，在其上形成包含In-Zn-Ga-O的非晶氧化物半导体膜。当测量由此获得的非晶氧化物半导体膜的质量密度时，获得的值示出图1所示的晶体状态下的质量密度的83.7％。 
因此，可通过组合溅射技术与PLD技术制备包含由具有高的质量密度的第一层和具有低的质量密度的第二层制成的半导体层的TFT。 
[例子3] 
在本例子中，现在将在以下描述图3中的使用TFT的显示装置。 
以与例子1类似的过程制造TFT。 
在制备TFT之后，形成层间绝缘膜309。此时，形成用于使漏电极305与下部电极308连接的接触孔。 
随后，通过用电子束气相沉积技术形成Al的膜，在其上形成下部电极308。下部电极308通过该接触孔与漏电极305连接。 
然后，通过气相沉积技术依次形成电子输送层、发光层、空穴输送层、空穴注入层，这些层作为一个整体形成有机EL发光层。 
最后，通过用溅射技术形成ITO的膜，在其上形成上部电极311。 
这里，当向TFT的源电极306施加电压并且改变向栅电极302施加的电压时，电流通过下部电极308从漏电极305注入发光层310中，并且可驱动有机EL器件。 
以这种方式，可以形成使用有机EL器件的显示装置。 
以上的实施例和例子描述了对于底栅型TFT的应用，本发明不必限于这些应用。只要TFT具有其中部分保护层以与半导体层接触的方式设置在半导体层上的配置，本发明甚至可被应用于顶栅型TFT。 
虽然已参照示例性实施例和例子描述了本发明，但应理解，本发明不限于公开的示例性实施例和例子。还应理解，在不背离如在权利要求中限定的本发明的精神或范围的条件下，本发明的许多其它的实 施例是可能的。 
本申请要求在2007年9月28日提交的日本专利申请No.2007-254364和在2008年7月30日提交的日本专利申请No.2008-196038的权益，这些日本专利申请以引用方式而全文并入于此。 

Claims (12)

1.一种薄膜晶体管，所述薄膜晶体管包含栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层，所述非晶氧化物包含In、Zn和Ga中的至少一种，其特征在于，
所述保护层以与所述半导体层接触的方式被设置在所述半导体层上，并且，
所述半导体层包含至少用作沟道层的第一层和具有比所述第一层的电阻高的电阻的第二层，所述第二层被设置为与所述保护层接触，所述第二层包含柱状结构。
2.根据权利要求1的薄膜晶体管，其特征在于，所述第二层具有不大于所述第一层的质量密度的质量密度。
3.根据权利要求1的薄膜晶体管，其特征在于，所述第二层具有不大于构成所述第二层的材料的晶体状态下的质量密度的90％的质量密度。
4.根据权利要求1的薄膜晶体管，其特征在于，所述柱状结构由直径的平均值不大于所述半导体层的厚度的2/3的柱体构成。
5.根据权利要求1～4中的任一项的薄膜晶体管，其特征在于，所述第一层被设置在所述半导体层的所述栅电极侧。
6.根据权利要求1的薄膜晶体管，其特征在于，所述半导体层被氧化得比当形成所述保护层时所述半导体层受到的损伤的深度深。
7.根据权利要求1的薄膜晶体管，其特征在于，所述保护层由绝缘性金属氧化物形成，所述绝缘性金属氧化物是硅的氧化物或硅的氧氮化物。
8.一种用于制造薄膜晶体管的方法，所述薄膜晶体管包含栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层，所述非晶氧化物包含In、Zn和Ga中的至少一种，其特征在于，所述方法包括以下步骤：
形成所述栅电极；
在所述栅电极上形成所述栅绝缘层；
在所述栅绝缘层上形成所述半导体层；
形成所述源电极和所述漏电极；以及
在所述半导体层上以与所述半导体层相接触的方式形成所述保护层，其中：
形成所述半导体层的步骤包含形成至少用作沟道层的第一层的步骤和在所述第一层上形成具有比所述第一层的电阻高的电阻的第二层的步骤，所述第二层包含柱状结构，并且，
所述保护层在氧化性气氛中形成。
9.根据权利要求8的方法，其特征在于，所述保护层由绝缘性金属氧化物形成，所述绝缘性金属氧化物是硅的氧化物或硅的氧氮化物。
10.一种用于制造薄膜晶体管的方法，所述薄膜晶体管包含栅电极、栅绝缘层、由非晶氧化物形成的半导体层、源电极、漏电极和保护层，所述非晶氧化物包含In、Zn和Ga中的至少一种，其特征在于，所述方法包括以下步骤：
形成所述栅电极；
在所述栅电极上形成所述栅绝缘层；
在所述栅绝缘层上形成所述半导体层；
形成所述源电极和所述漏电极；
在所述半导体层上以与所述半导体层相接触的方式形成所述保护层；以及
在形成所述保护层之后，在氧化性气氛中实施热处理，其中：
所述保护层以与所述半导体层接触的方式被设置在所述半导体层上，并且
实施热处理的步骤包含在所述半导体层中形成与所述栅绝缘层接触并且至少用作沟道层的第一层的步骤以及在所述第一层上形成具有比所述第一层的电阻高的电阻的第二层的步骤，所述第二层包含柱状结构。
11.根据权利要求10的方法，其特征在于，所述保护层由绝缘性金属氧化物形成，所述绝缘性金属氧化物是硅的氧化物或硅的氧氮化物。
12.一种显示装置，其特征在于包含根据权利要求1～7中任一项的薄膜晶体管以及由所述薄膜晶体管构成的像素驱动电路。
CN2008801082923A 2007-09-28 2008-09-18 薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置 Expired - Fee Related CN101809747B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007-254364 2007-09-28
JP2007254364 2007-09-28
JP2008196038A JP4759598B2 (ja) 2007-09-28 2008-07-30 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2008-196038 2008-07-30
PCT/JP2008/067363 WO2009041544A1 (en) 2007-09-28 2008-09-18 Thin film transistor, manufacturing method therefor, and display apparatus using the same

Publications (2)

Publication Number Publication Date
CN101809747A CN101809747A (zh) 2010-08-18
CN101809747B true CN101809747B (zh) 2012-12-26

Family

ID=40702613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801082923A Expired - Fee Related CN101809747B (zh) 2007-09-28 2008-09-18 薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置

Country Status (7)

Country Link
US (2) US8563977B2 (zh)
EP (1) EP2195848B1 (zh)
JP (2) JP4759598B2 (zh)
KR (1) KR101148718B1 (zh)
CN (1) CN101809747B (zh)
TW (1) TWI377683B (zh)
WO (1) WO2009041544A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
JP5424724B2 (ja) 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
JPWO2011001715A1 (ja) * 2009-06-29 2012-12-13 シャープ株式会社 酸化物半導体、薄膜トランジスタアレイ基板及びその製造方法、並びに、表示装置
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101642620B1 (ko) * 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2452362B1 (en) 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20230066115A (ko) * 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR101608923B1 (ko) * 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104992980B (zh) 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
CN104867982B (zh) * 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN102598284B (zh) * 2009-11-06 2015-04-15 株式会社半导体能源研究所 半导体器件
KR20230007544A (ko) * 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
KR101811203B1 (ko) 2009-12-25 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
EP2519972B1 (en) * 2009-12-28 2019-06-12 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8879010B2 (en) * 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102906881B (zh) * 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
US8779478B2 (en) 2010-06-01 2014-07-15 Sharp Kabushiki Kaisha Thin film transistor
JP2012015491A (ja) 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
KR101757022B1 (ko) * 2010-07-02 2017-07-12 오레곤 스테이트 유니버시티 박막 트랜지스터
US8450123B2 (en) * 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012146956A (ja) * 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
EP2685505B1 (en) * 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
CN105702741B (zh) * 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
US9214533B2 (en) 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
SG11201404460QA (en) * 2012-01-31 2014-11-27 Sharp Kk Semiconductor device and method for producing same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
TWI445181B (zh) * 2012-02-08 2014-07-11 E Ink Holdings Inc 薄膜電晶體
CN103296064A (zh) * 2012-02-29 2013-09-11 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP5722293B2 (ja) * 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
JPWO2014125820A1 (ja) * 2013-02-13 2017-02-02 出光興産株式会社 薄膜トランジスタ
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
WO2015186354A1 (ja) * 2014-06-03 2015-12-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
JP5940124B2 (ja) * 2014-09-04 2016-06-29 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2016056452A1 (ja) 2014-10-08 2016-04-14 シャープ株式会社 半導体装置およびその製造方法
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN106374044B (zh) * 2016-11-02 2019-06-11 杭州潮盛科技有限公司 半导体结构及其制备方法
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299657A (ja) 1992-04-13 1993-11-12 Nec Corp 電界効果型薄膜トランジスタ素子
JPH0758336A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP3788021B2 (ja) * 1998-03-30 2006-06-21 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5171003B2 (ja) * 2005-01-28 2013-03-27 株式会社半導体エネルギー研究所 半導体装置
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
KR101224769B1 (ko) * 2008-06-10 2013-01-21 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 스퍼터링용 산화물 소결체 타겟 및 그 제조 방법
US7977868B2 (en) * 2008-07-23 2011-07-12 Cbrite Inc. Active matrix organic light emitting device with MO TFT backplane

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平5-299657A 1993.11.12

Also Published As

Publication number Publication date
WO2009041544A1 (en) 2009-04-02
KR101148718B1 (ko) 2012-05-21
KR20100061559A (ko) 2010-06-07
JP2009099944A (ja) 2009-05-07
US20120132911A1 (en) 2012-05-31
EP2195848A1 (en) 2010-06-16
US8563977B2 (en) 2013-10-22
JP5395825B2 (ja) 2014-01-22
JP4759598B2 (ja) 2011-08-31
JP2011146724A (ja) 2011-07-28
TWI377683B (en) 2012-11-21
EP2195848B1 (en) 2012-07-18
CN101809747A (zh) 2010-08-18
TW200929546A (en) 2009-07-01
US20100213459A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
CN101809747B (zh) 薄膜晶体管、其制造方法和使用薄膜晶体管的显示装置
KR101144134B1 (ko) 산화물 반도체 전계 효과형 트랜지스터의 제조 방법
US8546164B2 (en) Method of manufacturing display device including thin film transistor
KR101194255B1 (ko) 아모르포스 산화물 반도체 및 그 아모르포스 산화물 반도체를 사용한 박막트랜지스터
JP5294651B2 (ja) インバータの作製方法及びインバータ
US8368067B2 (en) Oxide semiconductor device with oxide semiconductor layers of different oxygen concentrations and method of manufacturing the same
US9209311B2 (en) Thin film transistor and method for manufacturing the same
KR101144135B1 (ko) 산화물 반도체 박막 트랜지스터
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US20150056747A1 (en) Method of fabricating a thin-film device
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
JP2007250983A (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
EP2669950B1 (en) Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin-film transistor manufactured using the same
KR100624281B1 (ko) 반도체 장치 및 그 제조 방법
CN109192784A (zh) 薄膜晶体管、显示面板及所述薄膜晶体管的制作方法
KR101405257B1 (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
JP7492410B2 (ja) 画素回路及びその製造方法
TW202317788A (zh) 氧化物半導體濺射靶及使用其之薄膜電晶體的製造方法
KR20240073052A (ko) 결정 산화물 박막, 적층체 및 박막 트랜지스터
Hatalis et al. VGA active-matrix OLED displays having the single polysilicon TFT pixel structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20180918

CF01 Termination of patent right due to non-payment of annual fee