TWI377683B - Thin film transistor, manufacturing method therefor, and display apparatus using the same - Google Patents

Thin film transistor, manufacturing method therefor, and display apparatus using the same Download PDF

Info

Publication number
TWI377683B
TWI377683B TW097136880A TW97136880A TWI377683B TW I377683 B TWI377683 B TW I377683B TW 097136880 A TW097136880 A TW 097136880A TW 97136880 A TW97136880 A TW 97136880A TW I377683 B TWI377683 B TW I377683B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
semiconductor
forming
thin film
Prior art date
Application number
TW097136880A
Other languages
English (en)
Other versions
TW200929546A (en
Inventor
Mikio Shimada
Ryo Hayashi
Hideya Kumomi
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW200929546A publication Critical patent/TW200929546A/zh
Application granted granted Critical
Publication of TWI377683B publication Critical patent/TWI377683B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

1377683 九、發明說明 【發明所屬之技術領域】 本發明係有關薄膜電晶體、其製造方法以及使用該薄 膜電晶體之顯示裝置，尤有關於TFT間具有改進之分散 特性之薄膜電晶體、其製造方法以及使用該薄膜電晶體之 顯示裝置。 【先前技術】 近年來，一直進行使用透明氧化物半導體作爲主動層 之TFT的發展。 美國專利第US 2006/ 1 08 63 6 A1號揭示一種在使用包 含In(銦）、Ga(鎵）、Zn(鋅）及氧（0)之非晶態透明氧化物半 導體膜（IGZO膜）作爲主動層之TFT上的技術。 上述薄膜電晶體因薄膜透明，可於低溫下形成，且透 明TFT可形成於諸如塑膠之具有撓性之基板上，而受到 矚目。 美國專利第US 2007/052025 A1號揭示一種藉由提供 保護膜於具有非晶態IGZO膜作爲主動層之TFT上，增進 環境穩定性之技術。 【發明內容】 已知氧化物半導體透過於氣氛中吸水，改變其半導體 特性。 有關此問題，美國專利第US 2007/052025 A1號揭示 1377683 以保護層覆蓋半導體層以防因氣氛改變而操作不穩。此種 技術可防止因氣氛改變達某一程度而操作不穩。 惟，發現底部閘極型TFT偶然於複數個同時製造的 TFT間發生特性之分散，這在形成保護層前的階段未觀察 出。 此外，當主動矩陣型顯示裝置使用產生此種特性分散 之TFT時，該裝置造成所顯示影像之不均。本發明人理 解該現象之機制如下》 底部閘極型TFT具有正形成於半導體層上之保護層 。當藉由濺射技術等形成保護層時，半導體層中與保護層 接觸之區域（局部層）可能於形成保護層的步驟中偶而損傷 。於本說明書中，與上述保護層接觸之TFT半導體層之 局部層於後文稱爲後通道層。 另一方面，已知氧化物半導體在其內部缺氧時，因產 生載體而減低其電阻。 於使用氧化物半導體之TFT情況下，依據位置深度 不均勻且具有低電阻之損傷層可能因此種缺氧損傷而存在 於半導體層之後通道層中。此種具有不均勻深度（厚度）之 損傷層被視爲TFT間特性分散之因素》 因此，本發明之目的在於改進因當藉由濺射技術形成 保護層時半導體層所受損傷造成不均一而於TFT間造成 之特性分散，並提高使用此改進TFT之主動矩陣型顯示 裝置中影像的均勻性。 爲解決上述方法，本發明提供一種薄膜電晶體，包括 -6- 1377683 閘極、閘極絕緣層、由非晶氧化物形成之半導體層、源極 、汲極及保護層，其特徵在於，該保護層設在該半導體層 上而與該半導體層接觸；以及該半導體層包括：第一層， 至少發揮作爲通道層之功能；以及第二層，具有較該第一 層更高的電阻，該第二層設在該半導體層之保護層側上。 本發明亦提供一種製造薄膜電晶體之方法，該薄膜電 晶體包括閘極、閘極絕緣層、由非晶氧化物形成之半導體 層、源極、汲極及保護層，其特徵在於，該方法包括以下 步驟：形成該閘極：形成該閘極絕緣層：形成該半導體層 :形成該源極及該汲極；以及形成該保護層，其中該保護 層設在該半導體層上而與該半導體層接觸；該形成該半導 體層之步驟包含：形成第一層之步驟，該第一層至少發揮 作爲通道層之功能；以及形成第二層之步驟，該第二層具 有較該第一層更高的電阻；以及該保護層在氧化氣氛中形 成。 本發明亦提供一種製造薄膜電晶體之方法，該薄膜電 晶體包括閘極、閘極絕緣層、由非晶氧化物形成之半導體 層、源極、汲極及保護層，其特徵在於，該方法包括以下 步驟：形成該閘極；形成該閘極絕緣層；形成該半導體層 :形成該源極及該汲極； 形成該保護層；以及於形成該保護層後，在氧化氣氛 中進行熱處理，其中該保護層設在該半導體層上而與該半 導體層接觸；該進行熱處理之步驟包含：形成第一層之步 驟，該第一層與該閘極絕緣層接觸，且至少發揮作爲通道 1377683 層之功能；以及形成第二層之步驟，該第二層與該保護層 接觸，且該第二層具有較該半導體層中該第一層更高的電 阻。 根據本發明之製造方法包含當形成保護層時，將半導 體層之後通道層氧化至較形成於其中之損傷層更深之位置 。藉此，本發明將損傷層氧化以鈍化損傷層，並可有效防 止負作用施加於薄膜電晶體中通道區域之電導特性。亦即 ，本發明可改進因當藉由濺射方法形成保護層時，半導體 層所遭受之損傷不均而發生之TFT間特性之分散，並使 用改進之TFT之提高於主動矩陣型顯示裝置中影像之均 勻性。 結果，本發明可防止複數TFT間特性之分散。 此外，本發明可提供一種主動矩陣型顯示裝置，其藉 由使用根據本發明，由TFT構成之像素驅動電路，呈現 均句之影像。 由以下參考附圖所作說明，本發明之進一步特點將可 瞭然。 【實施方式】 以下將說明根據本發明之薄膜電晶體之實施例，一種 製造方法以及使用此薄膜電晶體之的顯示裝置。 根據本發明之薄膜電晶體由閘極、聞極絕緣層、由非 晶氧化物形成之半導體層、源極、汲極及保護層構成。保 護層設在半導體層上而與半導體層接觸。半導體層包括： -8- 1377683 第一層，至少發揮作爲通道層之功能；以及第二層，具有 較第一層更高的電阻。第—層設在半導體層之閘極側上， 且第二層設在半導體層之保護層側上。於本實施例中，以 上第一層及第二層未必設成彼此獨立之「層」形式，而可 形成在功能上分離之區域。本發明涵蓋藉由沿層厚方向改 變成份及構造，將具有實質上不同功能之兩區形成在一個 連續層上的情形。 根據本實施例，製造薄膜電晶體之第一方法包括以下 步驟：形成閘極；形成閘極絕緣層；形成半導體層；形成 源極和汲極：以及形成保護層。保護層形成在半導體層上 而與半導體層接觸。形成半導體層之步驟包含：形成至少 發揮通道層功能之第一層（區）之步驟；以及形成具有較第 一層高之電阻之第二層（區）之步驟。保護層形成於氧化氣 氛中。 根據本實施例，製造薄膜電晶體之第二方法包括以下 步驟：形成閘極；形成閘極絕緣層；形成半導體層；形成 源極和汲極；以及形成保護層。本發明包含於形成保護層 之後在氧化氣氛中進行熱處理之步驟。保護層設在半導體 層上而與半導體層接觸，且進行熱處理之步驟包含在半導 體層中：形成與閘極絕緣層接觸且至少發揮通道層功能之 第一層（區）之步驟；以及形成與保護層接且具有較第一層 高之電阻之第二層（區）之步驟。 於本實施例中，較佳係使第二層之質量密度不大於第 一層之質量密度。藉此構成，可使氧化部之深度大於損傷 -9- 1377683 部之深度，該損傷部係在保護層形成於半導體層時形成於 半導體層中。因此，受到上述損傷之層（亦稱爲損傷層）沿 整個層厚方向氧化。如此，上述損傷層藉由形成具有高電 阻之第二層獲得高電阻，這可有效防止上述半導體層降低 電阻。這是因爲損傷層藉由氧化獲得高電阻，且對半導體 之特性無負作用。於本發明中，鈍化被界定爲半導體層被 修改成具有高電阻，且對半導體層之電特性無負作用（無 有害作用）的狀態。 於本實施例中，較佳係將第二層形成爲圓柱構造，以 實現具有較上述低質量密度。換言之，第二層雖整體具有 非晶態構造，卻可藉由金屬原子間之濃縮及稀釋空隙所造 成的圓柱構造獲得上述低質量密度。於由金屬原子間之濃 縮及稀釋空隙所形成，亦即由局部具有低質量密度之交界 所圍繞之多數柱（於多數圓柱構造濃密形成狀態下）所形成 的濃密圓柱構造中，所謂增進之氧化發生於具有低密度之 相鄰柱間的交界中，且氧化自含有高濃縮氧之交界朝柱內 部發生。亦即，在相較於具有高密度之交界區域，具有低 密度之交界區域中，氧化速度增加。如此，氧化速度於第 二層中增加，且損傷層藉由整體氧化被變換成高電阻之鈍 化層。 於本實施例中，較佳係使至少第二層之質量密度不大 於構成層材料之晶態中質量密度之90%。於此情況下，可 使第二層中的氧化速度高於損傷之侵入速度。在此，第二 層中的氧化速度意指單位時間內氧化進行速度。損傷之侵 -10- 1377683 入速度意指當保護層形成時，侵入半導體層之內部的損傷 速度（形成缺氧等之速度）。藉由相較於損傷之侵入速度增 加第二層中的氧化速度，氧化層可作成較損傷層更厚（氧 化層作成包含在氧化層內部中，該氧化層係高電阻層）。· 當舉In(銦）、Ga(鎵）及Zn(鋅）之氧化物爲例來說明時 ，本實施例中構成材料之晶態的質量密度以第1圖中之D 表不。在此，Din2〇3、D〇a203及 DznO分別表不Ιϋ2〇3、 Ga203及ΖηΟ之單晶。此外，CGa/CIn及CZn/CIn分別表示 Ga(鎵）對In(銦）及Zn(鋅）對In(銦）之成份比例。 其次，以下將說明使增進之氧化在本圓柱構造中有效 之柱直徑及半導體層之層厚的條件。於本實施例中，形成 圓柱構造之柱直徑平均値以不大於上述半導體層之厚度的 2/3較佳。於此情況下，第二層可有效地氧化。不管特定 直徑如何，於徑向方向中自圓柱構造之交界進行之氧化速 度均相同。然而，當圓柱構造具有大的直徑時，於柱之中 央部仍有未氧化區域，以致於圓柱構造無法均句使之具有 高電阻。另一方面，當圓柱構造具有小的直徑時，氧化會 進行至柱之中央部，以致於圓柱構造可均勻氧化並獲得高 電阻。 於本實施例中，當上述第二層具有較第一層小的質量 密度時，上述第二層可獲得高電阻。然而，若圓柱構造之 直徑較小，且因氧化而獲得高電阻之層至少可作成與損傷 層一樣深或可形成較損傷層深，第二層的質量密度即亦可 與第一層者相等。因此，圓柱構造不會受限僅形成於第二 -11 - 1377683 層，第一層可包含類似的圓柱構造。 於本實施例中，上述作用可藉由選擇用於非晶態氧化 物半導體層之材料作爲半導體層之材料並最佳化組成，予 以提高。 本實施例亦可藉由於氧化氣氛中進行熱處理，並藉此 ，氧化半導體層至較損傷層更深的層，將損傷層鈍化，該 損傷層在保護層已形成於半導體層上時，已由半導體層之 表面形成。 於本實施例中，在保護層已形成時，已形成之損傷層 被氧化成第二層，該第二層被鈍化並獲得高電阻，且於此 情況下，電特性僅藉第一層決定，該第一層用來作爲薄膜 電晶體之有效通道層。藉此，甚至當損傷層於平面中具有 均勻厚度時，仍因損傷層藉由氧化使之鈍化而可防止於複 數個TFT間特性之分散。 根據本實施例，進行氧化處理至較損傷層更深的位置 ，該損傷層在保護層形成時形成於半導體層之後通道層。 藉此，損傷層透過氧化鈍化，並可有效防止負作用施加於 薄膜電晶體之通道區中的電導特性。結果，可適當地防止 複數個TFT間特性之分散。 根據本發明，使用多數TFT所構成像素電路之主動 矩陣型顯示裝置亦使顯示裝置可顯示均勻的待提供影像。 其次，將參考附圖說明根據本發明之薄膜電晶體、其 製造方法以及使用該薄膜電晶體之顯示裝置。 第2圖係顯示本發明之一實施例，設有保護層之底部 -12- 1377683 閘極型TFT之構造的示意剖視圖。 如第2圖所示，根據本發明，設有保護層之底部閘極 型TFT藉由堆疊閘極2、閘極絕緣層3、半導體層4、源 極5'汲極6及保護層7於基板1上形成。 玻璃基扳用於基板1。由聚對苯二甲酸乙二醇酯 (PET)、聚萘二甲酸乙二酯（PEN)等製成之塑膠膜亦可用於 基板1。 閘極2堆疊在基板1上。閘極2可使用諸如鈦（Ti)、 鉬（Mo)、鎢（W)、鋁（A1)及金（Au)之金屬以及諸如ITO(銦 錫氧化物）之導電氧化物。亦可使用諸如鉬-鎢（Mo-W)之合 金於金屬。此外，可使用藉由夾裝對氧化物具有充分黏著 性之諸如鈦（Ti)、鋁（A1)及金（Au)之金屬製成之金屬堆疊 體作爲電極，以增進薄膜之黏著性。 閘極絕緣層3堆疊在基板1及閘極2上。閘極絕緣層 3可使用諸如SiOx、SiN及SiON之矽（Si)氧化物及矽（si) 氮化物。閘極絕緣層3亦可使用異於矽（Si)之其他金屬元 素之氧化物及氮化物，例如Al2〇3、A1N等。 半導體層4堆疊在閘極絕緣層3上。將含有銦（In)、 鎵（G a)及鋅（Zn)之至少一者的氧化物半導體用於半導體層 4。稍後將說明半導體層4之構造。 源極5及汲極6堆疊在半導體層4上。源極5及汲極 6可使用類似於閘極2者之金屬及導電氧化物。 同樣亦可使用諸如鉬-鎢（Mo-W)之合金於閘極2 °此 外，例如鈦（Ti)與其他金屬之堆疊體可用於提高金屬黏著1 -13-
1377683 力或對氧化物半導體之電接觸之用途。 當電極使用金屬堆疊體時，金屬堆疊體 鄰層間之介面之金屬與用以將電荷送至介面 金屬共同扮演電極的角色。 保護層7堆疊在源極5、汲極6及半導 護層7形成於氧化氣氛中以氧化半導體層4 使用諸如矽氧化物及矽氧氮化物之絕緣金屬 層7。 在保護層7形成於其上之後，製品構造可 氮的混合氣體等的氣氛中，典型地在100°c至 度範圍內，接受熱處理數分鐘至一小時。 當半導體層4爲氧化物製成之保護層7所 成保護層之步驟的後續成膜步驟不會對半導體 狀態造成影響。 因此，可藉由進一步提供額外的金屬氮化 層7上，提供抗氧化氣氛的更強保護層。 源極5及汲極6可在保護層7形成於半導 圖案化之後形成，雖然這與本發明之作用無直 於此情況下，半導體層4爲保護層7所覆 蝕刻製程圖案化源極5及汲極6之操作對半導 傷極少。 (有關半導體層） 以下將參考第10圖，說明半導體層4之 使形成與相 施加電壓之 層4上。保 後通道。可 化物於保護 於氧、氧與 3 0 0 °C的溫 覆蓋時，形 層4之氧化 物等於保護 體層4上且 接關聯。 蓋，使透過 體層4之損 造。 -14- 1377683 如第ι〇圖顯示’本發明較佳實施例之一具有包括半 導體層4之構造，該半導體層4包含：第一層4a，其至 少發揮通道層（半導體主動區）之功能；以及第二層4b，其 具有較第一層高的電阻。第一層4a設在半導體層4之閘 極2側，且第二層4b設在半導體層4之保護層側。 第二層4b形成具有較第一層4a低之質量密度，且於 半導體層4中包含一後通道層區（損傷層），當保護層7形 成於其上時，此區會損傷。 半導體層4分成兩層意指於電特性方面，在功能上， 半導體層被分成兩區。亦即，甚至當半導體層由一層構成 時，在功能上分開之兩區可能存在於該層的內部，且於兩 區之間可能無須存在有在形態上清楚的交界。 本發明之要點在於提供使氧容易擴散於半導體層4之 第二層4b所含後通道層，且不只使表面氧化且使較損傷 層之厚度更深之層氧化的層，當形成保護層時，損傷容易 從半導體層4之表面滲入。 藉此，將讓損傷滲入之半導體層4之層（損傷層）氧化 以獲得高電阻並鈍化。 因此，甚至當損傷不均勻地到處滲入基板平面中的半 導體層4時（甚至當損傷層之厚度不均勻時），業已損傷且 變成具有低電阻的後通道層的層整體鈍化，且不會造成 TFT特性之不均。 晶體中原子之擴散現象依相鄰處之原子之跳躍頻率而 定。當晶體中有空位時，原子跳躍之潛在障礙一般會降低 -15- 1377683 * ，且原子有更頻繁跳躍至相鄰處的傾向（原子更容易跳躍 - 至相鄰處）。 換言之，原子容易透過空位擴散。同樣地，甚至在不 具有清楚格位以致於非晶態具有低質量密度，且具有原子 級之空位的非晶態中，原子仍容易擴散。 當以上說明應用於本發明情形時，氧原子容易於具有 低質量密度之第二層4b中自表面擴散，且在氧化條件下 φ 形成保護層7時或在保護層7形成後於氧化氣氛中進行熱 處理時，增加氧化速度。 藉由改變在形成半導體層4之過程中的成膜條件，可 形成第二層4b以獲得較第一層4a更低的質量密度。例如 藉由透過可形成相對高質量密度之薄膜之濺射技術形成第 —層4a，接著，透過可形成相對低質量密度之薄膜之脈 波雷射沉積（PLD)技術形成第二層4b，可實施各具有不同 質量密度之雙層構造。 • 較理想的是形成第二層4b，使之具有不大於在構成 層之材料於結晶狀態下之質量密度之90%的質量密度。 當藉由例如PLD技術形成非晶態氧化物半導體膜， 可藉由增加成膜壓力，形成具有不大於結晶狀態下之質量 密度之90%之質量密度的薄膜。例如不大於1帕之成膜壓 力提供具有於結晶狀態下之質量密度之92至93%之質量 密度的薄膜，且不小於5至6帕之成膜壓力提供具有於結 晶狀態下之質量密度之82至84%之質量密度的薄膜。 相反地，藉由濺射技術形成之非晶態氧化物半導體膜 -16- 1377683 獲得於結晶狀態下之質量密度之93至94%之質量密度。 因此，藉由將利用PLD技術形成之非晶態氧化物半導體 膜堆疊於利用濺射技術形成之非晶態氧化物半導體膜，形 成各具有不同質量密度之雙層構造。當僅藉由濺射技術形 成半導體層4時，可藉由在成膜期間減低功率密度，實施 具有高質量密度之第一層4a及具有低質量密度之第二層 4b 〇 此外，本發明較佳實施例之一至少在第二層4b中具 有包含圓柱構造之構造。以下將說明該實施例。 已知於多晶中，原子以比在晶粒（晶格擴散）中更大的 速度在晶粒交界中擴散（晶粒交界擴散）。這是因爲原子密 度在晶粒交界中比在晶粒中低。同樣地，在非晶態中亦如 此，當存在具有較低原子密度之交界時，原子於沿交界之 方向中以較大擴散速度擴散。 非晶態薄膜一般被視爲均勻，惟在形態尙可成圓柱構 造。該圓柱構造意指顯示混亂之原子配置且非晶態，惟不 顯示在空間上均勻原子密度或質量密度，且其中具有高密 度之柱彼此透過具有低質量密度之交界區相互接觸之構造 〇 以下將說明圓柱構造形成於非晶態薄膜中的程序。自 靶材濺射且自此流出之原子碰撞一構造並沉積於其上。接 著，原子擴散於基板表面上，並固定於表面上。在成膜步 驟早期自靶飛出之原子不均勻沉積而形成島形構造，且沉 積表面具有微細不均。 -17- 1377683 微細不均顯示對次一飛出原子產生陰影作用。 ，飛出原子進入位於突出部分之陰影中之區域的《 小，此乃因爲該區域爲突出部分所覆蓋。因此，當 面上的原子具有小動能且表面上的擴散距離較島的 時，很少原子到達不均勻部分的谷部。一旦隨著沉 ，所形成不均強化陰影作用，薄膜即成長而加重表 均。 當薄膜進一步成長時，自周緣部分留下谷部以 有低密度之交界。如此，非晶態薄膜自島形構造變 圓柱構造的層，該圓柱構造具有低密度交界。 在受到下層之粗糙影響時，形成非晶態之圓柱 當下層平坦時，於成膜步驟的早期未形成圓柱構造 積進展至某一膜厚之後，圓柱構造變得可確認。另 ，當早期在待沉積之表面上有不均時，圓柱構造從 驟的早期形成，以致於不均連續。這被視爲因爲沉 構造受到下層之表面粗糙影響所致。 因此，如以上說明，可例如藉由在半導體層之 間降低濺射成膜功率、減少沉積於基板上之原子的 及原子擴散距離之加長而#發或增進圓柱構造之形 可藉由提供不均於待沉積之表面上而引發或增進圓 之形成。 第4A及4B圖係顯示半導體層氧化之進展方 意剖視圖。第4A圖顯示無圓柱構造之半導體層， 圖顯示有圓柱構造之半導體層。如於第4A圖中所 換言之 能性較 沉積表 直徑短 積進展 面的不 形成具 成具有 構造》 。在沉 一方面 成膜步 積層的 成膜期 動能以 成。亦 柱構造 式之示 第4B 示，當 -18- 1377683 半導體層無圓柱構造時，氧化僅沿膜厚方向進展。當如於 第4B圖中所示，半導體層無圓柱構造時，氧化不僅沿膜 厚方向進展，且沿徑向方向自圓柱構造之交界區進展至柱 內部，於交界區以更高速度氧化。 因此效果，當保護層沉積於半導體層上時，半導體層 自表面氧化之速度加快，且當保護層氧化而鈍化時，於半 導體層中形成損傷層。 非晶態中圓柱構造可藉由例如使用TEM(透射型電子 顯微鏡（Transmission Electron Microscope)觀察 TFT 之截 面，予以確認。惟，須故意使TEM影像散焦，這與正常 觀察方法不同。入射於固體上之電子束的相改變。 在如非晶態中圓柱構造之交界區域中具有低密度之部 分與圓柱構造內部之間，相變量不同。相差產生對比（相 對比），觀察出圓柱構造之交界於焦點不足中爲高量度影 像，且觀察出於過焦點中爲低量度影像。 圓柱構造亦可藉STEM-HAADF(掃瞄TEM高角度環狀 黑場）影像確認。STEM之黑場影像藉由在對樣本上稀薄的 壓縮電子束掃瞄時，測量散射於樣本之電子的強度形成。 藉由以環狀偵測器偵測僅以高角度散射在以_上電子間 的電子及形成影像，獲得HAADF影像。以高角度散射之 電子主要來自路德弗散射（Rutherford scattering)，散射強 度與靶原子之原子數之平方成正比（Z對比）。 因此，HAADF影像顯示反映成份及質量厚度（mass thickness)之對比，俾具有低密度交界之圓柱構造可由 -19- 1377683 HAADF影像確認。 顯示裝置可藉由將屬於上述TFT之輸出端子之源極 或汲極連接於發光裝置或光學開關裝置之電極形成。 以下將參考顯示裝置之剖視圖，說明本發明之特定顯 示裝置之配置例。 第3圖係顯示如本發明之一實施例，使用有機EL作 爲發光裝置之顯示裝置例子之剖視圖。 TFT形成於基板301上，該基板301由閘極302、閘 極絕緣層3 03、半導體層3〇4、汲極3 05、源極306以及 保護層307構成。 下電極308透過中間層絕緣膜309連接於源極306。 下電極308接觸發光層310，且發光層310接觸上電極 311。在此，下電極308、發光層310及上電極311構成 有機EL裝置。 因此配置，可藉施加於TFT之閘極302之電壓控制 自汲極305透過形成於半導體層304之通道流至源極306 之電流値。因此，可控制待流入有機EL裝置之發光層 3 1 0內之電流。 以下參考例示性實施例更詳細說明本發明，惟本發明 不限於此等例示性實施例。 (例子） 〔例子1〕 以下將說明於本例子中，在半導體層包含圓柱構造之 -20- 1377683 TFT ° 如第2圖所示設有保護層之底部閘極型TFT藉由使 用玻璃基板製備。 首先，藉由使用鈦（Ti)靶及鉬（Mo)靶作爲靶體之灘射 技術，於其上形成包含5奈米（nm)之鈦（Ti)、40奈米（nm) 之銷（Mo)及5奈米（nm)之駄（Ti)之金屬薄膜。此金屬薄膜 藉由光微刻技術圖案化，形成爲閘極。 藉由使用Si02作爲靶體之濺射技術’於其上形成200 奈米（nm)之非晶態SiOx膜，並將其形成爲閘極絕緣層。 此時，使用氬作爲濺射氣體。 藉由使用銦-鋅—鎵-氧（In-Zn-Ga-0)作爲靶體之濺 射技術，於其上形成40奈米（nm)之包含銦—鋅一鎵-氧 (In-Zn-Ga-O)之非晶態氧化物半導體膜。接著，藉由利用 光微刻技術及濕餽刻技術將半導體膜圖案化’形成半導體 層。 接著，藉由使用鈦（Ti)靶及鉬（Mo)靶作爲靶體之濺射 技術，於其上形成包含5奈米（nm)之鈦（Ti)、100奈米 (nm)之鉬（Mo)及5奈米（nm)之鈦（Ti)之金屬薄膜。金屬薄 膜藉由光微刻技術圖案化，並形成爲源極及汲極。 藉由使用Si02作爲靶體之濺射技術，於其上形成100 奈米（nm)之非晶態3丨0*膜，並將其形成爲保護層7。此時 ，藉由使用以50%比例混合之氧與氬氣體之混合氣體作爲 濺射氣體，在氧化氣氛中形成用於保護層之薄膜。 而且，TFT在250°C下於含20%氧之氮氣氣氛中接受 -21 - 1377683 熱處理一小時。 如此，完成如第2圖所示設有保護層之底部閘極型 TFT » 第5A顯示如此製備之截面之TEM相片。在此，於 TEM相片中，半導體層如觀察夾在閘極絕緣層與保護層 之間。因下層之閘極絕緣層之不均而形成具有約1〇至20 奈米（urn)之直徑之圓柱構造於半導體層中。第5B圖係 TFT之示意圖。 第6圖顯示設有保護層之96件底部閘極型TFT之轉 移特性（Id-Vg特性），該等TFT於半導體層中具有圓柱構 造’並設有保護層。於第6圖中，Id表示汲極電流（A)且 Vg表示閘極電壓（V)。如於同圖中所示，所獲得之TFT呈 現具有微小分散之極均勻特性。 第7圖顯示設有保護層之96件底部閘極型TFT之轉 移特性（Id-Vg特性），其於半導體層中無圓柱構造（無法確 認），並設有保護層。於TFT中，使用具有平滑表面之熱 氧化矽（Si)作爲閘極絕緣層，使無法確認半導體層中有圓 柱構造。由同圖可知，相較於在第6圖所示半導體層中有 圓柱構造之TFT，TFT顯示明顯有很大的特性分散。 第8圖係當電流上升時藉標準偏差（Vu)比較96件 TFT之特性分散的圖表，該特性分散以轉移特性顯示。在 此，表示當l(Tie安培的汲極電流（Id)開始流動時，閘極電 壓（Vg)之値。據此，無法確認半導體層中有圓柱構造之 TFT藉由設有保護層，增加之分散。另一方面，根據 -22- 1377683 本發明，於具有有圓柱構造之TFT中，甚至在設有保護 層之後，將V。。之分散控制爲低數値。 如此，根據本發明之配置，甚至當於其中形成保護層 時，可製備高均勻度之TFT。 〔例子2〕 以下將說明於本例子中，包含半導體層之TFT，該半 導體層由以下諸層製成：第一層，具有高質量密度：以及 第二層，具有低質量密度。 如第9圖所示設有保護層之底部閘極型TFT使用η 型矽（Si)基板製備。 首先，於η型矽（Si)基板92上形成100奈米（nm)厚之 熱氧‘化矽膜（閘極絕緣膜93)。於第9圖中未形成獨立閘極 ，惟η型矽（Si)基板92用來作爲閘極。藉由使用銦-鋅 -鎵—氧（In-Zn-Ga-O)作爲靶體及室溫作爲基板溫度之濺 射技術，於其上形成30奈米（nm)之包含銦一鋅-鎵-氧 (In-Zn-Ga-O)之非晶態氧化物半導體膜（第一層）。而且， 藉由使用室溫作爲基板溫度之PLD技術，於其上形成10 奈米（nm)之包含銦一鋅—鎵-氧（In-Zn-Ga-O)之非晶態氧 化物半導體膜（第二層）。二非晶態氧化物半導體膜（第一 層及第二層）藉由利用光微刻技術及濕蝕刻技術將半導體 膜圖案化，並形成爲半導體層94。 接著，藉由使用鈦（Ti)靶及鉬（Mo)靶作爲靶體之濺射 技術，於其上形成包含5奈米（nm)之鈦（Ti)、100奈米 -23- 1377683 (nm)之鉬（Mo)及5奈米（nm)之鈦（Ti)之金屬薄膜。金屬薄 膜藉由光微刻技術圖案化，並形成爲源極及閘極。 藉由使用Si02作爲靶體之濺射技術，於其上形成100 奈米（nm)之非晶態SiOx膜。此時，藉由使用以50%比例 混合之氧與氬氣體之混合氣體作爲濺射氣體，在氧化氣氛 中形成用於保護層97之薄膜。 而且，TFT在250°C下於含20%氧之氮氣氣氛中接受 熱處理一小時。 如此，完成底部閘極型TFT，其使用η型矽基板，並 如第9圖所示，設有保護層。 (密度依薄膜形成方法而異） 以下將硏究有關以上TFT，非晶態氧化物半導體膜之 質量密度依薄膜形成方法不同而不同。 首先，對僅使用濺射方法作爲薄膜形成方法之情形進 行硏究。在η型砂（Si)基板上形成100奈米（nm)厚之熱氧 化矽（Si)膜，且僅藉由濺射技術，於其上形成包含銦-鋅 -鎵一氧（In-Zn-Ga-O)之非晶態氧化物半導體膜，該濺射 技術使用室溫作爲基板溫度、300 W之RF功率以及〇·5 帕的薄膜形成壓力。 藉由X射線螢光分析檢查如此獲得之非晶態氧化物 半導體膜之成份，並由X射線反射儀決定質量密度。接 著，所獲得之値相對於第1圖中所示晶態中的質量密度爲 93.7% » -24- 1377683 同樣地，在η型矽（Si)基板上形成100奈米（nm)厚之 熱氧化矽（Si)膜，且僅藉由PLD技術’於其上形成包含銦 -鋅一鎵—氧（In-Zn-Ga-O)之非晶態氧化物半導體膜’該 PLD技術於藉具有20 mJ(毫焦）功率之濃縮KrF準分子雷 射照射靶九時，使用室溫作爲基板溫度以及6帕的氧壓。 當測量如此獲得之非晶態氧化物半導體膜之質量密度時’ 所獲得之値相對於第1圖所示晶態中的質量密度爲83.7% 〇 因此，可藉由組合濺射技術與p LD技術製備由以下 諸層製成之半導體層：第一層，具有高質量密度；以及第 二層，具有低質量密度。 〔例子3〕 茲說明本例子中，第3圖中使用TFT之顯示裝置。 TFT在類似於例子1之程序中製造。 在製備完TFT後，形成中間層絕緣膜3 09。此時’形 成用以連接汲極3 05與下電極3 08之接觸孔。 接著，藉由利用電子射束蒸汽沉積技術形成鋁（A1)膜 ，於其上形成下電極308。下電極308透過接觸孔’與汲 極3 0 5連接。 其次，藉由蒸汽沉積技術依序形成電子搬運層、發光 層、電洞搬運層、電洞注射層，其等整體形成有機EL發 光層。 最後，藉由利用濺射技術形成ITO膜，於其上形成上 -25- 1377683 電極3 1 1。 在此，當施加電壓於TFT之源極306且施加於閘極 302之電壓改變時，自汲極305經由下電極308將電流送 入發光層310，並可驅動有機EL裝置。 以此方式，可形成使用有機EL裝置之顯示裝置。 以上例示性實施例及例子說明於多數底部閘極型TFT 方面的應用，惟，本發明未必受限於此。本發明甚至可應 用於頂部閘極型TFT方面，只要TFT具有保護層部分設 在半導體層上而與半導體層接觸之配置即可。 雖然本發明參考例示性實施例及例子，惟須知本發明 不限於所揭示例示性實施例及例子。亦須知在不悖離如申 請專利範圍所界定之本發明精神及範圍下可有本發明之其 他許多實施例。 本申請案主張2007年9月28日所提出第2007-2543 64 及2008年7月30日所提出第2008-196038號日本專利申 請案之權益，在此倂提其全文俾供參考。 【圖式簡單說明】 第1圖係表示舉包含In(銦）、Ga(鎵）及Zn(鋅）之氧化 物爲例，考慮組成比例下，理論加權密度之方程式。 第2圖係本發明之一實施例，設有保護層之底部閘極 型TFT之剖視圖。 第3圖係本發明之一實施例，一顯示裝置例子之剖視 圖。 -26 - 1377683 第4A及4B圖係顯示半導體層氧化之進行狀態之示 意剖視圖。 第5 A及5 B圖分別係顯示本發明之例示性實施例1 之TFT中半導體層之圓柱構造之TEM截面相片，以及示 意圖。 第6圖顯示設有保護層之96件底部閘極型TFT之轉 移特性，該等TFT於半導體層中具有圓柱構造》 第7圖顯示設有保護層之96件底部閘極型TFT之轉 移特性，其中未確認半導體層之圓柱構造。 第8圖係比較96件TFT中之標準偏差的圖表。 第9圖係本發明之一實施例，使用η型矽基板並設有 保護層之底部閘極型TFT之剖視圖。 第10圖係本發明之一實施例，設有保護層之底部閘 極型TFT之剖視圖，且包含TFT之一部分之放大剖視圖 〇 【主要元件符號說明】 1，30 1 :基板 2,302 ：閘極 3.3 03 :閘極絕緣層 4.94.3 04 :半導體層 4a :第一層 4b :第二層 5.3 05 :源極 -27- 1377683 ' 6,3 06 :汲極 • 7,9 7,3 07 :保護層 92 : η型矽基板 93 :閘極絕緣膜 3 0 8 :下電極 3 0 9 :層間絕緣膜 310 :發光層 3 1 1 :上電極

Claims (1)

  1. 修(更 1377683 / ' 第097136880號專利申請案中文申請專利範圍修正本 • 民國101年9月7日修正 十、申請專利範圍 1 ·—種薄膜電晶體’包括閘極、閘極絕緣層、由非晶 氧化物形成之半導體層、源極、汲極及保護層，其特徵在 於， . 該保護層設在該半導體層上而與該半導體層接觸； 該半導體層包括：第一層，至少發揮作爲通道層之功 能；以及第二層’具有較該第一層更高的電阻，該第二層 設在該半導體層之保護層側上；以及 該第二層具有不大於該第一層之質量密度的質量密度 〇 2 ·如申請專利範圍第1項之薄膜電晶體，其中，該第 二層在構成該第二層之材料的晶態下，具有不大於9 0%的 質量密度。 3 ·如申請專利範圍第1項之薄膜電晶體，其中，該第 二層含有圓柱構造。 4. 如申請專利範圍第3項之薄膜電晶體，其中， 該圓柱構造由具有不大於該半導體層厚度之2/3之平 均直徑値的多數圓柱構成。 5. 如申請專利範圍第1項之薄膜電晶體，其中，該半 導體層由含有銦、鋅及鎵中至少一者之非晶氧化物半導體 形成。 6.如申請專利範圍第1至5項中任一項之薄膜電晶體 1377683 ，其中，該第一層設在該半導體層之 7. —種製造薄膜電晶體之方法， 極、閘極絕緣層、由非晶氧化物形成 汲極及保護層，其特徵在於，該方法 形成該閘極； 形成該閘極絕緣層； 形成該半導體層，其包含第一層 至少如通道層運作，該第二層具有不 密度的質量密度； 形成該源極及該汲極；以及 形成該保護層，其中該保護層設 該半導體層接觸； 在該保護層形成後，該第二層與 高的電阻； 該保護層在氧化氣氛中形成。 8. —種製造薄膜電晶體之方法， 極、閘極絕緣層、由非晶氧化物形成 汲極及保護層，其特徵在於，該方法 形成該閘極； 形成該閘極絕緣層； 形成該半導體層，其包含第一層 至少如通道層運作，該第二層具有不 密度的質量密度； 形成該源極及該汲極； 閘極側上。 該薄膜電晶體包括閘 之半導體層、源極、 包括以下步驟： 及第二層，該第一層 大於該第一層之質量 在該半導體層上而與 該第一層相比具有較 該薄膜電晶體包括閘 之半導體層、源極、 包括以下步驟= 及第二層，該第一層 大於該第一層之質量 -2 - 1377683 形成該保護層；以及 於形成該保護層後，在氧化氣氛中進行熱處理， 其中 該保護層設在該半導體層上而與該半導體層接觸； 在該熱處理進行後，該第二層與該第一層相比具有較 高的電阻。 9. 如申請專利範圍第7或8項之製造薄膜電晶體之方 法，其中該第二層具有柱狀結構。 10. —種顯示裝置，其特徵在於使用如申請專利範圍 第1項之薄膜電晶體。
TW097136880A 2007-09-28 2008-09-25 Thin film transistor, manufacturing method therefor, and display apparatus using the same TWI377683B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007254364 2007-09-28
JP2008196038A JP4759598B2 (ja) 2007-09-28 2008-07-30 薄膜トランジスタ、その製造方法及びそれを用いた表示装置

Publications (2)

Publication Number Publication Date
TW200929546A TW200929546A (en) 2009-07-01
TWI377683B true TWI377683B (en) 2012-11-21

Family

ID=40702613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136880A TWI377683B (en) 2007-09-28 2008-09-25 Thin film transistor, manufacturing method therefor, and display apparatus using the same

Country Status (7)

Country Link
US (2) US8563977B2 (zh)
EP (1) EP2195848B1 (zh)
JP (2) JP4759598B2 (zh)
KR (1) KR101148718B1 (zh)
CN (1) CN101809747B (zh)
TW (1) TWI377683B (zh)
WO (1) WO2009041544A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
JP5424724B2 (ja) 2009-06-04 2014-02-26 富士フイルム株式会社 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
CN102473727B (zh) * 2009-06-29 2015-04-01 夏普株式会社 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011001880A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101420025B1 (ko) * 2009-06-30 2014-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104835850B (zh) 2009-07-10 2018-10-26 株式会社半导体能源研究所 半导体器件
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102113148B1 (ko) * 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027715A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN105789322B (zh) * 2009-09-16 2018-09-28 株式会社半导体能源研究所 半导体器件及其制造方法
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR101914026B1 (ko) * 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20180031077A (ko) * 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG178056A1 (en) * 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN110061144A (zh) * 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN102668096B (zh) * 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN104465318B (zh) * 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101751560B1 (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5185357B2 (ja) 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20170142998A (ko) 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105047669B (zh) * 2009-12-28 2018-08-14 株式会社半导体能源研究所 存储器装置和半导体装置
TWI525377B (zh) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR20190093706A (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR102480055B1 (ko) 2010-02-26 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101921047B1 (ko) 2010-03-26 2018-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101884798B1 (ko) * 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5226154B2 (ja) 2010-06-01 2013-07-03 シャープ株式会社 薄膜トランジスタ
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
US8450123B2 (en) * 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012146956A (ja) * 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
US20150108467A1 (en) * 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
BR112013021693A2 (pt) 2011-03-11 2018-11-06 Sharp Kk transistor de película delgada, método de fabricação deste, e dispositivo de exibição
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
MY183237A (en) * 2012-01-31 2021-02-18 Sharp Kk Semiconductor device and method for producing same
US9214533B2 (en) 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
TWI445181B (zh) 2012-02-08 2014-07-11 E Ink Holdings Inc 薄膜電晶體
CN103296064A (zh) * 2012-02-29 2013-09-11 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
JP5722293B2 (ja) * 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
TW201442249A (zh) * 2013-02-13 2014-11-01 Idemitsu Kosan Co 薄膜電晶體
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
WO2015186354A1 (ja) * 2014-06-03 2015-12-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
JP5940124B2 (ja) * 2014-09-04 2016-06-29 株式会社半導体エネルギー研究所 トランジスタの作製方法
US10256346B2 (en) 2014-10-08 2019-04-09 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device where a plurality of layers including a semiconductor layer made of an oxide semiconductor are stacked to form a thin film transistor
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN106374044B (zh) * 2016-11-02 2019-06-11 杭州潮盛科技有限公司 半导体结构及其制备方法
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299657A (ja) 1992-04-13 1993-11-12 Nec Corp 電界効果型薄膜トランジスタ素子
JPH0758336A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP3788021B2 (ja) * 1998-03-30 2006-06-21 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5171003B2 (ja) * 2005-01-28 2013-03-27 株式会社半導体エネルギー研究所 半導体装置
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
WO2009151003A1 (ja) * 2008-06-10 2009-12-17 日鉱金属株式会社 スパッタリング用酸化物焼結体ターゲット及びその製造方法
US7977868B2 (en) * 2008-07-23 2011-07-12 Cbrite Inc. Active matrix organic light emitting device with MO TFT backplane

Also Published As

Publication number Publication date
US20100213459A1 (en) 2010-08-26
US20120132911A1 (en) 2012-05-31
EP2195848A1 (en) 2010-06-16
JP2011146724A (ja) 2011-07-28
JP2009099944A (ja) 2009-05-07
TW200929546A (en) 2009-07-01
CN101809747B (zh) 2012-12-26
WO2009041544A1 (en) 2009-04-02
JP5395825B2 (ja) 2014-01-22
US8563977B2 (en) 2013-10-22
CN101809747A (zh) 2010-08-18
EP2195848B1 (en) 2012-07-18
KR101148718B1 (ko) 2012-05-21
JP4759598B2 (ja) 2011-08-31
KR20100061559A (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
TWI377683B (en) Thin film transistor, manufacturing method therefor, and display apparatus using the same
US8679905B2 (en) Metal oxide TFT with improved source/drain contacts
US9412623B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US8624240B2 (en) Top gate thin film transistor and display apparatus including the same
JP4812351B2 (ja) 化合物半導体素子の電極の製造方法
US20150056747A1 (en) Method of fabricating a thin-film device
TW201005950A (en) Thin film transistor and method of manufacturing the same
US20080203387A1 (en) Thin film transistor and method of manufacturing the same
TWI531056B (zh) 有機發光顯示裝置及製造其之方法
US8779478B2 (en) Thin film transistor
JP6311899B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR102188398B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
KR20170080320A (ko) 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
TW201123441A (en) Organic light-emitting display and method of manufacturing the same
KR101108158B1 (ko) 유기 발광 표시장치 및 그 제조 방법
CN109755136A (zh) 薄膜晶体管的制造方法和薄膜晶体管
US9070779B2 (en) Metal oxide TFT with improved temperature stability
US20180219100A1 (en) Thin film transistor, array substrate and display panel having the same, and fabricating method thereof
US20200373431A1 (en) Thin film transistor, method for manufacturing same, and display apparatus
JP2024011504A (ja) 半導体装置
CN116508161A (zh) 场效应薄膜晶体管及其制造方法、显示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees