CN101677099A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101677099A
CN101677099A CN200910206364A CN200910206364A CN101677099A CN 101677099 A CN101677099 A CN 101677099A CN 200910206364 A CN200910206364 A CN 200910206364A CN 200910206364 A CN200910206364 A CN 200910206364A CN 101677099 A CN101677099 A CN 101677099A
Authority
CN
China
Prior art keywords
electrode
mentioned
diode
semiconductor device
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910206364A
Other languages
English (en)
Other versions
CN101677099B (zh
Inventor
高桥徹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101677099A publication Critical patent/CN101677099A/zh
Application granted granted Critical
Publication of CN101677099B publication Critical patent/CN101677099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供维持高耐压的同时能够谋求小型化的半导体器件，在IGBT芯片的外围部分中，在场氧化膜(13)上的场板(14)与场板(15)之间，设置形成为包围IGBT单元的中间电位电极(20)，在中间电位电极(20)上，从局部地形成在芯片外围部分上的一部分区域中的中间电位施加单元提供作为发射极电极(10)的电位与沟道截断电极(12)的电位之间的电位的预定中间电位。

Description

半导体器件
本申请是提交日为2008年4月16日、申请号为200810092636.8、发明名称为“半导体器件”的申请的分案申请，是申请日为2004年12月13日、申请号为200410101131.5、发明名称为“半导体器件”的申请的再分案申请。
技术领域
本发明涉及半导体器件，特别是涉及用于半导体器件的耐电压(以下记为「耐压」)的稳定化以及高耐压化的技术。
背景技术
一般在电力半导体器件中，需要高的耐压保持能力，即，希望耐压的稳定性提高以及高耐压化。作为实现这一点的技术，已知场板和保护环等以及把它们组合起来的构造(例如，专利文献1)。另外，还有在IGBT(绝缘栅型双极晶体管)的栅-集之间，通过配置相互反向连接的二极管(反向连接二极管)，防止在集-射之间施加过电压的技术(例如专利文献2)。另外，还知道把上述反向连接二极管与保护环组合起来的半导体器件构造(例如专利文献3)，或者把上述反向连接二极管与场板组合起来的半导体器件构造(例如专利文献4)。
[专利文献1]特开2003-188381号公报
[专利文献2]特许3191747号公报
[专利文献3]特开3331846号公报
[专利文献4]特开平10-163482号公报
一般场板构造能够以小面积谋求半导体器件的高耐压。但是，由于在衬底上形成场板，具有易于受到把芯片表面模制的树脂等极化(模制极化)的影响，由此产生耐压变动等耐压不稳定的问题。另外，保护环构造虽然与场板构造相比较可以得到稳定的耐压，但是与场板构造相比较形成面积增大。另外，在把反向连接二极管与保护环组合起来的半导体器件构造中，具有在保护环中的反向连接二极管下方的区域与其以外区域之间易于发生电位的失配，由此成为耐压不稳定这样的问题。
另外，在上述专利文献4中，在IGBT芯片中，在IGBT形成区的外围的硅衬底上，经过绝缘膜形成环形的场板(等电位环)组的同时，在各个等电位环之间环形地设置条形的反向连接二极管，用该反向连接二极管把各个等电位环之间连接。即，由于反向连接二极管形成在芯片的外围整体上，因此有可能增大场板构造的形成面积。另外，由于反向连接二极管朝向成为沿着各个等电位环的方向，因此该反向连接二极管中的电位沿着芯片外围的方向变化，芯片外围部分的定位成为不稳定，其结果耐压易于不稳定。
进而，在专利文献4的IGBT中，如果集-射间的电压超过预定的值，则反向连接二极管被击穿，在栅-集之间流过电流。由此，通过使栅极电极的电位上升，IGBT成为ON状态(导通状态)，防止在集-射之间施加过电压。从而，反向连接二极管需要用于流过击穿电流的某种程度的宽度。但是，如果增大其宽度，则上述的问题(场板构造的形成面积增大以及芯片外围部分中的电位不稳定)更为显著。另外，如果过于增大其宽度，则难以维持高耐压，增大了漏电流，因此在反向连接二极管的宽度方面存在限制，成为芯片设计上的制约。
发明内容
本发明是为了解决以上的课题产生的，目的在于提供能够维持高耐压的同时谋求小型化的半导体器件。
本发明第1方案的半导体器件具有形成在半导体衬底上的半导体元件和设置在上述半导体元件周围的外围构造，上述外围构造具备形成在该外围构造的外围部分中，与上述半导体衬底电连接的第1电极；形成在上述半导体元件的形成区与上述电极之间的上述半导体衬底上的绝缘膜；在上述绝缘膜上形成为包围上述半导体元件的中间电位电极；局部地形成在上述绝缘膜上的一部分区域中，在上述中间电位电极上施加作为上述第1电极的电位与在上述半导体元件中的上述半导体衬底上配置在最外侧的第2电极的电位之间的电位的预定中间电位的中间电位施加单元。
本发明第2方案的半导体器件具有形成在半导体衬底上的半导体元件和设置在上述半导体元件周围的外围构造，上述外围构造具备形成在该外围构造的外围部分中，与上述半导体衬底电连接的第1电极；形成在上述半导体元件的形成区与上述第1电极之间的上述半导体衬底上的绝缘膜；局部地形成在上述绝缘膜上的一部分区域中，连接在上述第1电极与上述半导体元件中的上述半导体衬底上配置在最外侧的第2电极之间的多级反向连接二极管；在上述半导体衬底上形成为包围上述半导体元件的保护环；局部地形成在包括上述半导体衬底中的上述反向连接二极管附近的区域中，具有线形形状，并且与上述保护环相同导电类型的杂质区。
本发明第3方案的半导体器件具有形成在半导体衬底上的半导体元件和设置在上述半导体元件周围的外围构造，上述外围构造具备形成在该外围构造的外围部分中，与上述半导体衬底电连接的第1电极；形成在上述半导体元件的形成区与上述第1电极之间的上述半导体衬底上的绝缘膜；局部地形成在上述绝缘膜上的一部分区域中，连接在上述第1电极与上述半导体元件中的上述半导体衬底上配置在最外侧的第2电极之间的多级反向连接二极管；在上述半导体衬底上形成为包围上述半导体元件的保护环，在上述多级反向连接二极管中，没有形成上述保护环的区域上方的二极管比形成了上述保护环的区域上方的二极管宽，沿着上述宽度方向突出。
本发明第4方案的半导体器件具有形成在半导体衬底上的半导体元件和设置在上述半导体元件周围的外围构造，上述外围构造具备形成在该外围构造的外围部分中，与上述半导体衬底电连接的第1电极；形成在上述半导体元件的形成区与上述第1电极之间的上述半导体衬底上的绝缘膜；形成在上述绝缘膜上，连接在上述第1电极与上述半导体元件中的上述半导体衬底上配置在最外侧的第2电极之间的多级反向连接二极管；在上述半导体衬底上形成为包围上述半导体元件的保护环，在上述第1电极与上述第2电极之间，当施加了上述多级反向连接二极管的击穿电压时，位于上述保护环上方的上述反向连接二极管保持的电压小于等于60V。
本发明第5方案的半导体器件具有形成在半导体衬底上的半导体元件和设置在上述半导体元件周围的外围构造，上述外围构造具备形成在该外围构造的外围部分中，与上述半导体衬底电连接的第1电极；形成在上述半导体元件的形成区与上述第1电极之间的上述半导体衬底上的绝缘膜；形成在上述绝缘膜上，连接在上述第1电极与上述半导体元件中的上述半导体衬底上配置在最外侧的第2电极之间的多级反向连接二极管；在上述半导体衬底上形成为包围上述半导体元件的保护环，在上述多级反向连接二极管中，在一个上述保护环的上方仅配置单一导电类型的区域。
如果依据本发明的第1方案，则由于中间电位施加单元局部地设置在绝缘膜上的一部分区域中，因此能够减小芯片外围构造中的除此以外的区域的宽度。另外，由于能够由中间电位电极谋求芯片外围构造的高耐压，因此即使减小芯片外围构造的宽度，也能够抑制耐压的恶化。即，能够在维持耐压的同时，在半导体器件的高集成度以及小型化方面做出贡献。
如果依据本发明的第2方案，则由于反向连接二极管局部地设置在绝缘膜上的一部分区域中，因此能够减小芯片外围构造中的除此以外的区域的宽度。另外，在形成了反向连接二极管区域中，由于采取反向连接二极管与保护环的匹配，因此虽然拓宽了保护环的间隔，但是由于在该区域中形成线形形状的杂质区，因此缓和电场集中，抑制耐压的恶化。
如果依据本发明的第3方法，则由于反向连接二极管局部地设置在绝缘膜上的一部分区域中，因此能够减小芯片外围构造中的除此以外的区域的宽度。另外，在形成了反向连接二极管的区域中，由于采取反向连接二极管与保护环的匹配，因此虽然拓宽保护环的间隔，但是由于在该区域上突出的反向连接二极管起到场板的作用，因此缓和电场集中，抑制耐压的恶化。
如果依据本发明的第4方案，则由于位于保护环上方的反向连接二极管保持的耐压小于等于60V，因此抑制保护环的电位与反向连接二极管的电位的失配，能够抑制发生电场集中，抑制耐压的恶化。
如果依据本发明的第5方案，则由于在反向连接二极管中，在一个上述保护环的上方仅配置单一导电类型的区域，因此能够把位于保护环上方的反向连接二极管保持的电压抑制得较低。由此，能够抑制保护环的电位与反向连接二极管的电位的失配，抑制发生电场集中，抑制电压的恶化。
附图说明
图1示出实施形态1的半导体器件的结构以及该半导体器件的芯片外围部分的电场分布。
图2是实施形态1的半导体器件的芯片的俯视图。
图3是实施形态1的半导体器件的芯片的俯视图。
图4示出实施形态1的半导体器件的结构。
图5示出实施形态2的半导体器件的结构。
图6是实施形态2的半导体器件的芯片的俯视图。
图7是实施形态2的半导体器件的芯片的俯视图。
图8示出实施形态2的半导体器件的结构。
图9示出实施形态3的半导体器件的结构以及该半导体器件的芯片外围部分的电场分布。
图10示出实施形态3的半导体器件的结构。
图11是实施形态3的半导体器件中形成了反向连接二极管的部分的放大俯视图。
图12是实施形态4的半导体器件中形成了反向连接二极管的部分的放大俯视图。
图13示出实施形态4的半导体器件的结构。
图14示出实施形态4的半导体器件的结构。
图15示出实施形态5的半导体器件的结构。
图16是实施形态5的半导体器件的芯片的俯视图。
图17示出实施形态5的半导体器件的结构。
图18示出实施形态5的半导体器件的结构。
图19是实施形态5的半导体器件中形成了反向连接二极管的部分的放大俯视图。
图20示出实施形态5的半导体器件的结构。
图21示出实施形态5的半导体器件的结构。
图22示出实施形态5的半导体器件的结构。
图23是实施形态5的半导体器件中形成了反向连接二极管的部分的放大俯视图。
图24示出实施形态5的半导体器件的结构。
图25是实施形态6的半导体器件中形成了反向连接二极管的部分的放大俯视图。
图26示出实施形态6的半导体器件的结构。
图27示出实施形态6的半导体器件的结构。
图28示出实施形态6的半导体器件的结构。
图29用于说明实施形态6的反向连接二极管的形状。
图30是实施形态7的半导体器件中形成了反向连接二极管的部分的放大俯视图。
图31示出实施形态7的半导体器件的结构以及该半导体器件的芯片外围部分的电场分布。
图32示出实施形态7的半导体器件的结构以及该半导体器件的芯片外围部分的电场分布。
图33示出实施形态8的半导体器件的结构。
图34示出实施形态8的半导体器件的结构。
具体实施方式
<实施形态1>
图1(a)示出本发明实施形态1的半导体器件的结构，示出纵向IGBT芯片的外围部分。该图的左侧部分是形成作为进行电流通断的半导体元件的IGBT的区域，是IGBT的单元区。该部分的构造与一般的IGBT相同。即，在n-漂移层1的下面一侧，从n-漂移层1经过低电阻的n+缓冲层2形成p+集电区3。在p+集电区3的下面设置集电极电极4。而且，在n-漂移层1的上面一侧的表面层中形成p基区5。进而，以防止寄生晶闸管的闩锁为目的，与p基区5的一部分重叠，从该p基区5以高浓度形成扩散深度深的p+分离阱6。在p基区5的表面层中，选择性地形成n+发射区7。而且，在由n+发射区7与n-漂移层1夹在中间的p基区5的表面上，经过栅极氧化膜8设置由多晶硅构成的栅极电极9。在芯片上形成层间绝缘膜16。在其上面，形成发射极电极10，使得在p基区5以及n+发射区7的表面上共同接触。在该例中，发射极电极10在IGBT单元中是配设在衬底上最外侧的电极(第2电极)。根据以上的结构形成IGBT。
另一方面，图1(a)的右侧部分示出该半导体器件的外围构造，绘出了用于提高该半导体器件耐压的单元。图的右端是IGBT芯片的端部(芯片边缘)，在n-漂移层1的表面层上形成n+型的沟道截断层11。在该沟道截断层11上形成为使得连接沟道截断电极12(第1电极)。由于沟道截断电极12以及沟道截断层11与集电极电极4几乎成为等电位，因此施加到集-射间的电压保持在IGBT单元部分的p+分离阱6与沟道截断层11之间的部分(以下，称为「芯片外围部分」)中。特别是当IGBT为OFF状态(截止状态)时由于在集-射间加入高电压，因此在芯片外围部分中需要充分的绝缘耐压。
这里，在以图1(a)为主的本说明书中说明的IGBT的构造中，在IGBT的OFF时集电极一侧(沟道截断层11以及沟道截断电极12一侧)成为高电位。这里为了简化说明，在本说明书中，把芯片外围部分中的IGBT单元一侧(芯片内部一侧)称为「低压侧」，把沟道截断层11以及沟道截断电极12一侧(芯片边缘一侧)称为「高压侧」。
在本实施形态中，通过在芯片外围部分中适用场板构造，谋求提高耐压。即，在芯片外围部分的硅衬底上面形成场氧化膜13，在其上面，在p+分离阱6与n-漂移层1的边界上形成低压侧的场板14，在n-漂移层1与沟道截断层11的边界上形成高压侧的场板15。通过把场板14设定为比其下方的硅衬底表面低的电位，耗尽层易于从n-漂移层1与p+分离阱6之间的pn结向高压侧的n-漂移层1内延伸。由此，由于缓和pn结附近的电场集中，因此提高芯片外围部分的耐压。在该例子中，场板14连接到发射极电极10，场板15连接到沟道截断电极12。
进而，在本实施形态中，在场氧化膜13上的场板14与场板15之间，设置形成为包围IGBT单元的中间电位电极20。在中间电位电极20上从局部地形成在芯片外围部分上的一部分区域中的中间电位施加单元(详细结构后述)提供作为沟道截断电极12(第1电极)与发射极电极10(第2电极)的电位之间电位的预定中间电位。这里，当集电极电极4的电位(沟道截断电极12的电位)比发射极电极10高时，在把中间电位电极20设定为比其下方的硅衬底表面低的电位的情况下，耗尽层在芯片外围部分的n-漂移层1中易于延伸。反之，如果把中间电位电极20设定为比其下方的硅衬底表面高的电位，则抑制耗尽层在芯片外围部分的n-漂移层1中延伸。
在本实施形态中，在中间电位电极20上提供比其下面的硅衬底表面低的电位，使得在芯片外围部分的n-漂移层1内耗尽层易于延伸。图1(b)用于示出这时的中间电位电极20的作用，示出使IGBT成为截止状态，使得集电极电极4成为比发射极电极10高的电位那样施加电压时的芯片外围部分的硅衬底表面中的电场分布。实线的曲线是图1(a)所示的本实施形态的半导体器件的电场分布，虚线的曲线是以往的半导体器件(图1(a)中没有中间电位电极20)的电场分布，是两者被施加了相同电压时的曲线。另外，图1(b)中示出的符号X、Y、Z分别与图1(a)中所示的点X(发射极电极10的高压侧边缘下)，Y(中间电位电极20的高压侧下)，Z(沟道截断电极12的低压侧下)相对应。
如图1(b)所示，在没有中间电位电极20的以往的半导体器件中，电场的峰值(电场集中)出现在点X的一个位置。这是因为在以往的半导体器件中没有从点X朝向高压侧延伸耗尽层缓和电场的技术。另一方面，在本实施形态的半导体器件中，由于通过中间电位电极20的作用，耗尽层易于延伸，因此电场的峰值出现在点X、Y的两个位置，各个峰值比以往减小。
芯片外围部分中的电场强度的峰值如果达到引起冲击离子的值(已知一般为2×105V/cm)，则由于产生击穿现象，因此这时的集电极电压成为半导体器件的耐压界限。如图1(b)所示，在本实施形态的半导体器件中由于把电场峰值抑制得较低，因此难以发生芯片外围部分中的击穿现象。即，通过设置中间电位电极20，能够使半导体器件成为高耐压。
以下，说明用于在中间电位电极20上施加预定的中间电位的中间电位施加单元。图2是本实施形态的半导体器件的芯片的俯视图。在具有与图1(a)所示的部分相同功能的要素上标注与其相同的符号。如图所示，中间电位电极20设置在芯片外围部分使得包围单元区。在中间电位电极20上从中间电位施加单元21施加预定的中间电位，而该中间电位施加单元21局部地形成在芯片外围部分的一部分区域中。
图3示出中间电位施加单元21的一个具体例子。图3(a)是半导体器件的芯片整体的俯视图。在该例子中，中间电位施加单元21连接在发射极电极10与沟道截断电极12之间，是串联连接了多个反向连接的二极管构成的多级反向连接二极管(背靠背二极管)(以下，把该多级反向连接二极管总称为「反向连接二极管211」)。图3(b)是图3(a)中形成了反向连接二极管211的部分的放大图。反向连接二极管211通过在形成于场氧化膜13上的多晶硅上交互配置p型区与n型区构成。上述的图1(a)相当于沿着图3(b)的A-A线的剖面图。另外，图4示出沿着B-B线的剖面图。图4中在具有与图1(a)、图3(b)所示的部分相同功能的要素上也标注与其相同的符号。
发射极电极10-沟道截断电极12之间的电压由反向连接二极管211内的各个二极管分担保持。即，分压连接二极管211起到分压单元的作用。而且，如图3(b)所示，中间电位电极20由从多级反向连接二极管211中的预定二极管引出的多晶硅形成。即，中间电位电极20连接到反向连接二极管211中的预定的一级二极管上。
在这里，如果把以发射极作为基准电位时的集电极电位(沟道截断电极12的电位)记为VCE，把反向连接二极管211的总级数记为N，并假设从发射极电位10一侧数起的第i级二极管引出中间电位电极20，则中间电位电极20的电位Vi成为
Vi＝VCE×i/N
即，中间电位电极20的电位Vi成为集电极电位VCE的i/N。从而，通过调整从反向连接二极管211引出中间电位电极20的位置，能够任意地设定中间电位电极20的电位。
例如，如本实施形态这样，在中间电位电极20上提供比其下面的硅衬底表面低的电位的情况下，可以把中间电位电极20设置在用i：N-1把场板14与场板15之间内分的位置更靠近场板15的一侧。或者，可以把中间电位电极20设置在用j：N-j把场板14与场板15之间内分的位置上，而且使i比j小。
用于决定中间电位电极20的电位的反向连接二极管211由于局部地形成在芯片外围部分的一部分区域中，因此能够减小芯片外围部分中除此以外的区域的宽度。另外，由于通过中间电位电极20促进芯片外围部分中的耗尽层的延伸能够得到高耐压，因此即使减小芯片外围部分的宽度也能够抑制耐压的恶化。即，在维持耐压的同时，能够在半导体器件的高集成度以及小型化方面做出贡献。另外，连接了中间电位电极20的反向连接二极管211的情况下，由于局部地形成在芯片外围部分的一部分中，因此还具有把电流泄漏抑制为很小的效果。
进而，通过设置中间电位电极20，还能够得到抑制模制极化的影响的效果。例如，在没有中间电位电极20的情况下，n-漂移层1中的耗尽层的扩展易于受到把芯片模制的模制树脂内部的可动电荷的影响。对此，在本实施形态中，与模制树脂内部的可动电荷的状态无关，在中间电位电极20下方的n-漂移层1中促进了耗尽层的扩展。另外，还能够得到可以抑制来自器件外部电场的影响的效果。即，能够稳定半导体器件的耐压。
另外，图1(a)中示出了把一个中间电位电极形成在场板14与场板15之间大致正中间的例子，而如本实施形态这样，在希望促进耗尽层的扩展的情况下，如果配置在从正中间靠近场板14一侧则更有效。
另外，本实施形态的中间电位电极20在以往的半导体器件的形成方法中的场板14或者场板15的形成工艺中，能够改变图形形状而与其并行形成。另外，反向连接二极管211在以往的半导体器件的形成方法的反向连接二极管的形成工艺中，能够通过变更图形形状形成。即，没有从以往的半导体器件的制造方法中增加工艺数。
<实施形态2>
图5示出本发明实施形态2的半导体器件的结构。与图1(a)不同点在于把栅极布线19连接到低压侧场板14上。虽然省略了图示，然而栅极布线19与栅极电极9电连接。即，场板14与栅极电极9成为等电位。另外，图5中，由于在与图1(a)所示的部分具有相同功能的要素上标注与其相同的符号，因此这里省略它们的详细说明。另外，在该例子中，在IGBT单元中配置在基板上最外侧的电极(第2电极)是栅极布线19。
在图5的半导体器件中，在场氧化膜13上的场板14与场板15之间也设置中间电位电极20。在中间电位电极20上，由中间电位施加单元提供比其下方的硅衬底表面低的中间电位使得在芯片外围部分的n-漂移层1内耗尽层易于延伸。由此，能够得到与在实施形态1中使用图1(b)说明过的效果相同的效果，由于难以发生芯片外围部分中的击穿现象，因此能够使半导体器件成为高耐压。
以下，说明用于在本实施形态的中间电位电极20上施加预定中间电位的中间电位施加单元。图6是本实施形态的半导体器件的芯片的俯视图。在与图5所示的部分具有相同功能的要素上标注与其相同的符号。在中间电位电极20上从中间电位施加单元22施加预定的中间电位，而该中间电位施加单元22局部地形成在芯片外围部分的一部分区域上。
图7示出中间电位施加单元22的一个具体例子。图7(a)是半导体器件的芯片整体的俯视图。在该例子中，中间电位施加单元22连接在栅极布线19与沟道截断电极12之间，是串联连接了多个反向连接二极管构成的多级反向连接二极管(以下把该多级反向连接二极管总称为「反向连接二极管221」)。图7(a)是图7(b)中的形成了反向连接二极管221的部分的放大图。反向连接二极管221通过在形成于场氧化膜13上的多晶硅中交互地形成p型区和n型区构成。上述的图5相当于沿着图7(b)的A-A线的剖面图。另外，图8示出沿着B-B线的剖面图。图8中，在与图5、图7(b)所示的部分具有相同功能的要素上也标注与其相同的符号。
栅极布线19-沟道截断电极12之间的电压由反向连接二极管21内的各个二极管分担保持。即，反向连接二极管221起到分压单元的作用。而且，如图7(b)所示，中间电位电极通过从多级反向连接二极管221中的预定二极管引出的多晶硅形成。即中间电位电极20连接到反向连接二极管221中的预定的一级二极管上。
以发射极作为基准电位，如果把集电极电位(沟道截断电极12的电位)记为VCE，把栅极电位(栅极布线19的电位)记为VGE，则反向连接二极管221保持电压VCE-VGE。这时，如果把反向连接二极管221的总计数记为N，而且设从栅极布线19一侧数起的第i级二极管引出中间电位电极20，则中间电位电极20的电位Vi成为
Vi＝(VCE-VGE)×i/N
通常，由于VGE比VCE小，因此能够表示为
Figure G2009102063644D00121
即，中间电位电极20的电位Vi成为集电极电位VCE的i/N。从而，通过调整从反向连接二极管22引出中间电位电极20的位置，能够任意地设定中间电位电极20的电位。
例如，如本实施形态这样，在中间电位电极20上提供比其下面的硅衬底表面低的电位的情况下，可以把中间电位电极20设置在从用i：N-1把场板14与场板15之间内分的位置更靠近场板15的一侧。或者，可以把中间电位电极20设置在用j：N-j把场板14与场板15之间内分的位置上，而且使i比j小。
另外，由于用于决定中间电位电极20的电位的反向连接二极管211仅形成在芯片外围部分的一部分上，因此能够减小除此以外部分中的芯片外围部分的宽度。即使减小芯片外围部分的宽度也能够通过中间电位电极20的作用得到高耐压，因此能够抑制耐压的恶化。即，在维持耐压的同时，在半导体器件的高集成度以及小型化方面也做出贡献。
进而，通过设置中间电位电极20，与实施形态1相同，还能够抑制模制极化的影响或者来自器件外部电场的影响，能够使半导体器件的耐压稳定。
另外，在实施形态中，反向连接二极管221的击穿电压设定为比发射极电极10-沟道截断电极12之间的硅衬底内的击穿电压(n+发射区7-沟道截断层11之间的击穿电压)低的值。由此，如果集-射间的电压超过了反向连接二极管221的击穿电压，则反向连接二极管221击穿，流过电流。由此，栅极电极的电位上升，该IGBT成为ON状态(导通状态)。从而，可以得到防止在集-射间加入过电压的所谓过电压保护功能。
另外，在本实施形态中，则希望促进耗尽层的扩展的情况下，如果把中间电位电极20配置在从正中间靠向场板14一侧则也是更有效的。另外，本实施形态的半导体器件也能够通过变更以往的半导体器件的形成方法中的场板的形成工艺以及反向连接二极管的形成工艺中的图形形状而形成，没有从以往的半导体的制造方法增加工艺数。
<实施形态3>
在实施形态3中，在芯片外围部分中设置多个中间电位电极。例如图9(a)是相对于实施形态1的半导体器件，配置了两个中间电位电极20a、20b的例子。图9(a)由于除去中间电位电极有2个以外与图1(a)相同，因此省略该图的详细说明。
当把集电极电极4的电位(沟道截断电极12的电位)取为比发射极电位10高的电位时，在把中间电位电极20a、20b设定为比其下方的硅衬底表面低的电位的情况下，在中间电位电极20a、20b的各个下方的芯片外围部分的n-漂移层1中耗尽层易于延伸。反之，如果把中间电位电极20a、20b设定为比其下方的硅衬底表面高的电位，则抑制在中间电位电极20a、20b的各个下方的n-漂移层1中耗尽层的延伸。
例如，在p+分离阱6附近，由于为了抑制电场集中需要耗尽层易于延伸，因此低压侧中间电位电极20a的电位可以成为比其下方的硅衬底表面低的电位。另一方面，高压侧的中间电位电极20b的电位如果是在例如促进n-漂移层1内的耗尽层延伸的目的下使用，则需要成为比其高压侧边缘下硅衬底表面低的电位。反之，如果是在避免由于模制极化的影响，耗尽层过于延伸到沟道截断层11一侧，耐压不稳定等问题的目的下使用，则需要成为比其高压侧边缘下的硅衬底表面高的电位，抑制耗尽层的延伸。
例如，如图9(a)所示，在设置2个中间电位电极20a、20b的情况下，如果在点X(发射极电极10的高压侧边缘下)与点Z(沟道截断电极12的低压侧边缘下)之间均匀地配置该图中的点W(中间电位电极20a的高压侧边缘下)和点Y(中间电位电极20b的高压侧边缘下)，则可以把中间电位电极20a的电位设定为小于射-集间电压的1/3。另外，中间电位电极20b的电位如果是在促进耗尽层延伸的目的下使用，则设定为小于射-集间电压的2/3，如果是在抑制耗尽层延伸的目的下使用，则设定为高于射-集间电压的2/3。
图9(b)用于示出图9(a)的半导体器件中的中间电位电极20a、20b的作用，示出使IGBT成为截止状态，使集电极电极4成为比发射极电极10高的电位那样施加了电压时的芯片外围部分的硅衬底表面中的电场分布。实线的曲线是图9(a)所示的本实施形态的半导体器件中的电场分布，虚线的曲线是以往的半导体器件(在图9(a)中没有中间电位电极20a、20b的情况)中的电场分布，是两者被施加了相同电压时的曲线。另外，图9(b)中所示的符号W、X、Y、Z分别与图9(a)中所示的点W、X、Y、Z相对应。
如图9(b)所示，在没有中间电位电极20a、20b的以往的半导体器件中，电场的峰值(电场集中)出现在点X的一个位置。另一方面，在本实施形态的半导体器件中，由于通过中间电位电极20a、20b的作用，耗尽层易于扩展，因此电场的峰值出现在点W、X、Y的三个位置，各个峰值比以往的小。另外，如与在实施形态1中示出的图1(b)的曲线相比较所知那样，各个峰值还比实施形态1中的小。即，通过设置2个中间电位电极20a、20b，与实施形态1相比较能够使半导体器件进一步高耐压。
虽然省略了图示，然而图9(a)的半导体器件的俯视图除去中间电位电极有2个以外，与图3相同。即，中间电位电极20a、20b配置在芯片外围部分中使得包围单元区。在中间电位电极20a、20b上施加中间电位的中间电位施加单元局部地形成在芯片外围部分的一部分区域中，是连接在发射极电极10与沟道截断电极12之间的反向连接二极管211。而且，中间电位电极20a、20b分别由从反向连接二极管211中的预定二极管引出的多晶硅形成。通过调整从反向连接二极管211引出中间电位电极20a、20b的位置，能够任意地设定中间电位电极20a、20b的电位。另外，芯片外围部分的形成了反向连接二极管211的区域的剖面与图4相同。
图10是对于实施形态2的半导体器件设置了2个中间电位电极20a、20b的例子。由于图10除去中间电位电极有2个以外与图5相同，因此省略该图的详细说明。
在图10的半导体器件中，在场氧化膜13上的场板14与场板15之间也设置2个中间电位电极20a、20b，提供比其下方的硅衬底表面低的电位，使得在芯片外围部分的n-漂移层1内耗尽层易于延伸。由此，可以得到与上面使用图9(b)说明过的效果相同的效果，由于难以发生芯片外围部分中的击穿现象，因此能够使半导体器件高耐压。
虽然省略了图示，然而图10的半导体器件的俯视图除去中间电位电极有2个以外，与图7相同。即，中间电位电极20a、20b也与实施形态1的中间电位电极20相同，设置在芯片外围部分中使得包围单元区。另外，在中间电位电极20a、20b上施加中间电位的中间电位施加单元局部地形成在芯片外围部分的一部分区域中，是连接在栅极布线19与沟道截断电极12之间的反向连接二极管221。图11中示出形成了反向连接二极管221的部分的放大图。图10相当于沿着图11的A-A线的剖面图。另外，沿着B-B线的剖面图与图8相同。
如图11所示，中间电位电极20a、20b分别由从反向连接二极管221中的预定二极管引出的多晶硅形成。即，中间电位电极20a、20b分别连接反向连接二极管221中的预定的一级二极管。通过调整从反向连接二极管221引出中间电位电极20a、20b的位置，能够任意地设定中间电位电极20a、20b的电位。在该结构中，通过把反向连接二极管221的击穿电压设定为比发射极电极10-沟道截断电极12之间的硅衬底内的击穿电压低的值，可以得到防止在集-射间施加过电压的所谓过电压保护功能。
如以上那样，通过把中间电位电极增加至多个，能够进一步使半导体器件成为高耐压。另外，还能够提供抑制模制极化的影响或者来自器件外部电场的影响的效果，能够使半导体器件的耐压更稳定。另外，由于中间电位施加单元仅形成在芯片外围部分的一部分中，因此能够减小除此以外部分中的芯片外围部分的宽度。由于即使减小芯片外围部分的宽度通过中间电位电极的作用也能够得到高耐压，因此能够抑制耐压的恶化。即，在维持耐压的同时，在半导体器件的高集成度以及小型化方面也做出贡献。
在上述的例子中，在多个中间电位电极20a、20b的双方分别提供了比各自下方的硅衬底表面低的电位，而如果设定成使得多个中间电位电极中的至少一个中间电位电极(特别是，最低压侧的电极)的电位比其正下方的上述半导体衬底表面的电位低，则可以得到促进耗尽层的扩展的效果。
另外，如本实施形态这样，在设置多个中间电位电极的情况下，在希望促进耗尽层的扩展的情况下，如果接近场板14一侧配置则更为有效。即，当把场板14与场板15之间的距离记为L时，场板14一侧的中间电位电极与场板14之间的距离最好小于L/(N-1)。
另外，在以上的说明中，作为中间电位电极示出了设置中间电位电极20a、20b这两个电极的例子，而根据需要也可以进一步增加其数量。在这样的情况下也能够得到与上述相同的效果。
<实施形态4>
在实施形态4中，示出中间电位施加单元的其它例子。图12示出实施形态4的半导体器件，是芯片外围部分中形成了中间电位施加单元部分的放大图。对于实施形态3的半导体器件，作为中间电位施加单元22，代替反向连接二极管221，使用电阻元件222。在图12中，在与图11具有相同功能的要素上标注相同的符号。电阻元件222由多晶硅形成，局部地形成在芯片外围部分的一部分区域中，连接在栅极布线19与沟道截断电极12之间。另外，图13、图14分别示出沿着图12的A-A线以及B-B线的剖面图。如从图12、图13、图14所知，与实施形态3的区别仅在于反向连接二极管221置换为电阻元件222。
栅极布线19-沟道截断电极12之间的电压由电阻元件222保持，如图12所示，中间电位电极20a、20b分别由从电阻元件222的一部分引出的多晶硅形成。即，中间电位电极20a、20b连接电阻元件222的一部分，施加以预定的比例把栅极布线19-沟道截断电极12之间的电压分压了的电压。即，电阻元件222起到分压单元的作用。在电阻元件222内，在栅极布线19-沟道截断电极12之间电位几乎线性地变化，通过调整从电阻元件222引出中间电位电极20a、20b的位置，能够任意地设定中间电位电极20a、20b的电位。
在本实施形态中，由于通过中间电位电极20a、20b得到的效果与上述实施形态3相同，因此在这里省略说明。另外，这里示出了电阻元件222连接在栅极布线19-沟道截断电极12之间的具有所谓过电压保护功能的结构，而也可以像实施形态1那样，是在发射极电极10-沟道截断电极12之间连接作为中间电位施加单元的电阻元件的结构，可以得到同样的效果。
<实施形态5>
图15示出本发明实施形态5的半导体器件的结构，示出纵向IGBT芯片的外围部分。该图中，由于在与图5所示的部分具有相同功能的要素上标注与其相同的符号，因此在这里省略它们的详细说明。
在图15右侧部分的芯片外围部分中，在场氧化膜13下的n-漂移层1上设置p型的保护环30a、30b。由于通过设置保护环30a、30b促进芯片外围部分的n-漂移层1中的耗尽层的延伸，因此能够得到高耐压。
另外，图16(a)是本实施形态的半导体器件的芯片的俯视图。在与图15所示的部分具有相同功能的要素上标注与其相同的符号。如图所示，保护环30a、30b设置在芯片外围部分中使得包围单元区。而且，在芯片外围部分的一部分区域中局部地形成连接在栅极布线19与沟道截断电极12之间，串联连接了多个反向连接的二极管构成的多级反向连接二极管(以下，把该多级反向连接二极管总称为「反向连接二极管31」)。另外，反向连接二极管31由于局部地形成在外围部分的一部分区域中，因此能够减小外围部分中除此以外的区域的宽度。即使减小外芯片外围部分的宽度，通过保护环30a、30b的作用也能够维持耐压。
反之可以讲，芯片外围部分的形成了反向连接二极管31的区域的宽度产生不得不比其以外的区域宽的情况。另外，保护环30a、30b各自的电位需要设定其位置或者电位使得能够得到预定的耐压。这时，该保护环30a、30b的电位需要与位于其上方的反向连接二极管31的电位匹配。
图16(b)是图16(a)中形成了反向连接二极管31的部分的放大图。反向连接二极管31通过在形成于场氧化膜13上的多晶硅中交互地配置p型区和n型区构成。在形成了反向连接二极管31的部分的下方及其附近，是与保护环30a、30b没有交叉的大致平行的线形，局部地形成与保护环30a、30b相同导电类型的p型杂质区32。即，p型杂质区32把反向连接二极管31的下方横断。p型区杂质区32不是像保护环30a、30b那样的环形，而是具有有限长度的线形形状。上述的图15相当于沿着图16(b)的A-A线的剖面图。另外，图17、图18分别示出沿着B-B线以及C-C线的剖面图。在图17、图18中，在与图15、图16(b)所示的部分具有相同功能的要素上也标注与其相同的符号。
芯片外围部分的形成反向连接二极管31的区域的宽度由于比除此以外的区域宽，因此为了使保护环30a、30b的电位与其上方的反向连接二极管31的电位匹配，如图16(b)所示，需要按照形成反向连接二极管31的区域扩展保护环30a与保护环30B的间隔。这时，如果不存在p型杂质区32，则在反向连接二极管31附近的区域(图18)中，保护环30a与保护环30b的间隔展宽，在其部分中耗尽层没有充分延伸而发生电场集中。在本实施形态中，在保护环30a与保护环30b的间隔展宽的反向连接二极管31附近的区域中，通过在保护环30a与保护环30b之间设置线形的p型杂质区32，在该区域中耗尽层易于延伸。由此，由于缓和反向连接二极管31附近的电场集中，因此芯片外部周围成为高耐压。
在反向连接二极管31的正下方的区域(图17)中，由于反向连接二极管31起到场板的作用，因此即使保护环30a与保护环30b的间隔展宽，耗尽层也比较容易扩展，抑制发生电场集中。而像本实施形态这样，通过在反向连接二极管31的正下方也形成p型杂质区32，由于该p型杂质区32的电位稳定，因此能够得到更稳定的耐压。
另外，本实施形态的p型杂质区32在以往的半导体器件的形成方法中的保护环的形成工艺中，能够通过改变图形形状而形成。另外，反向连接二极管31在以往的半导体器件的形成方法的反向连接二极管的形成工艺中，能够通过变更图形形状而形成。即，没有从以往的半导体器件的制造方法中增加工艺数。
另外，在以上的说明中，示出了在2个保护环30a、30b之间设置1个p型杂质区32的结构，而本发明的结构并不限于这种形式。也可以根据需要变更保护环以及p型杂质区的数量和位置。以下示出其例子。
例如，图19～图21是在保护环30a、30b之间设置了2个p型杂质区32a、32b的例子。图19是芯片外围部分的形成了反向连接二极管31的部分的放大图，图20、图21分离示出沿着图19的A-A线、B-B线的剖面图。在这些图中，在与图15～图18所示的部分具有相同功能的要素上标注与其相同的符号。p型杂质区32a、32b是与保护环30a、30b没有交叉的大致平行的线形，局部地形成在反向连接二极管31的下方及其附近。例如，通过展宽芯片外围部分中的反向连接二极管31的形成区的宽度，或者减少保护环的数量，在反向连接二极管31附近的保护环的间隔特别展宽的情况下，可以这样在保护环之间设置多个p型杂质区。
另外，例如图22～图24是设置了3个保护环30a、30b、30c时的例子。图23是芯片外围部分形成了反向连接二极管31的部分的放大图，图22、图24分别示出沿着图23的A-A线、B-B线的剖面图。在这些图中，在与图15～图18所示的部分具有相同功能的要素上也标注与其相同的符号。在保护环30a与保护环30b之间设置p型杂质区32a，在保护环30b与保护环30c之间设置p型杂质区32b。p型杂质区32a、32b的每一个都具有与保护环30a、30b、30c大致平行的线形形状，局部地形成在反向连接二极管31的下方及其附近。在增加了保护环的数量的情况下，如果这样在各个保护环之间分别设置p型杂质区，则能够促进各个保护环之间的耗尽层的延伸，抑制发生电场集中。
另外，在以上的例子中，示出了在保护环与保护环之间设置线形的p型杂质区的结构，而例如也可以在图17中的p基区5与保护环30a之间，或者沟道截断层11与保护环30b之间形成与保护环大致平行的线形的p型杂质区。
另外，在本实施形态中，在形成了反向连接二极管31的区域中局部地设置了p型杂质区32，而例如在代替反向连接二极管31使用电阻元件(如图12所示那样的多晶硅的电阻元件)等的情况下也能够适用。这种情况下由于确定保护环的位置使得与电阻元件内的电位分布匹配，因此可以在保护环的间隔展宽的部分中形成线形的p型杂质区。
<实施形态6>
图25示出本发明实施形态6的半导体器件的结构，示出纵向IGBT芯片的外围部分中的形成了反向连接二极管31的部分的放大图。另外，图26、图27、图28分别示出沿着图25中的A-A线、B-B线以及C-C线的剖面图。在这些图中，在与图16～图18所示的部分具有相同功能的要素上标注与其相同的符号。
保护环30a、30b设置在芯片外围部分中使得包围单元区。而且，在芯片外围部分的一部分区域中局部地设置连接在栅极布线19与沟道截断电极12之间的相互串联连接的多级反向连接二极管31。反向连接二极管31由于局部地形成在芯片外围部分的一部分区域中，因此能够减小芯片外围部分中除此以外的区域的宽度，在半导体器件的高集成度以及小型化方做出贡献。
然而如在实施形态5中也说明过的那样，芯片外围部分的形成反向连接二极管31的区域的宽度产生不得不比除此以外的区域宽的情况。而且，为了使保护环30a、30b的电位与位于其上方的反向连接二极管31的电位匹配，如图25所示，需要按照形成反向连接二极管31的区域展宽保护环30a与保护环30b的间隔。
在本实施形态中，在展宽了保护环30a与保护环30b的间隔的部分中，展宽反向连接二极管31的宽度。即，如图25所示，展宽了反向连接二极管31中的位于保护环30a与保护环30b之间的上方的二极管的宽度，沿着该宽度方向突出。反向连接二极管31的宽度展宽的二极管的各个形状成为图25所示的平面观看与上述保护环没有交叉的大致平行的线形形状。
一般，如图27或图28所示，如果保护环的间隔展宽，则在该部分中耗尽层没有充分延伸，易于发生电场集中，而在图27所示的反向连接二极管31的正下方的区域中，由于反向连接二极管31起到场板的作用，因此即使保护环30a与保护环30b的间隔展宽度，耗尽层也比较易于扩展，抑制发生电场集中。进而，在图28所示的区域中，在保护环30a与保护环30b之间反向连接二极管31的宽度展宽的部分由于起到场板的作用，因此也抑制发生电场集中。另外，保护环30a、30b的电位与反向连接二极管31的电位分布匹配，而且，反向连接二极管31的宽度宽的二极管的各个形状由于是平面观看与上述保护环大致平行的线形，因此各个二极管的电位与其下方的衬底表面几乎相同，作为场板可以得到适宜的电位分布。
图29示出反向连接二极管31的宽度展宽部分的沿着该宽度的方向突出的部分的形状的例子。沿着反向连接二极管31的宽度方向突出的部分的形状与保护环30a和保护环31b之间的区域的行动一致，如图29(a)所示可以做成锥形。或者，如图29(b)所示，可以做成与保护环30b的形状一致的扇形。在图29(a)、图29(b)的每一种情况下，由于各个二极管配置成平面观看与上述保护环大致平行的形状，因此作为场板可以得到适宜的电场分布。
另外，本实施形态的反向连接二极管31在以往的半导体器件的形成方法的反向连接二极管的形成工艺中，能够通过变更图形形状而形成。即，没有从以往的半导体器件的制造方法中增加工艺数。
<实施形态7>
在实施形态7中，优化芯片外围部分中的反向连接二极管下方的保护环的宽度。图30示出纵向IGBT芯片的外围部分中的形成了反向连接二极管31的部分的放大图。3个保护环30a、30b、30c配置在芯片外围部分中使得包围单元区。而且，在芯片外围部分的一部分区域中局部地设置连接在栅极布线19与沟道截断电极12之间的串联连接了多个反向连接的二极管构成的多级反向连接二极管31。
图31用于说明本实施形态。图31(a)相当于图30的A-A剖面图，图31(b)示出该剖面中的硅衬底表面的电场分布。图31(b)中示出的符号W、X，Y，Z分别与图31(a)中示出的点W(场板14的高压侧边缘部分)、X(保护环30a的高压侧边缘部分)、Y(保护环30b的高压侧边缘部分)、Z(保护环30c的高压侧边缘部分)相对应。如图31(b)那样，在保护环30a、30b、30c的宽度展宽的情况下如图31(b)所示，在点X、Y、Z中发生大的电场峰值(电场集中)。
由于保护环30a、30b、30c的电阻值低，因此在其内部电位几乎均匀。即，在保护环30a、30b、30c的宽度WG之间电位几乎没有变化。另一方面，在反向连接二极管31中，由于各个二极管分担并保持栅极布线19-沟道截断电极12之间的电压，因此在宽度WG之间，在反向连接二极管31中发生电位差VD。如图31(a)所示，如果宽度WG大，则电位差VD增大，在各个保护环30a、30b、30c的低压侧虽然与反向连接二极管31的电位匹配，但是在高压侧不匹配。其结果，如图31(b)所示，在点X、Y、Z中发生大的电场峰值(电场集中)。
因此，在本实施形态中，如图32(a)那样，在反向连接二极管31的下方减小保护环30a、30b、30c的宽度WG。如果减小宽度WG，则由于其之间的反向连接二极管31中的电位差VD也减小，因此缓和各个保护环30a、30b、30c的高压侧中的与反向连接二极管31的电位匹配。其结果如图32(b)所示，点X、Y、Z中的电场峰值减小，能够谋求芯片外围部分的高耐压。
本发明者们在耐压400～800V左右，场氧化膜1.0μm左右，保护环2～6个左右的条件下进行半导体器件的耐压模拟，得到了如果电位差VD超过60V，则耐压极度恶化的结果。即，即使在栅极布线19-沟道截断电极12之间的电压(
Figure G2009102063644D00231
射-集间电压)成为最大值的情况下，也可以设定宽度WG使得电位差VD不超过60V。本实施形态的半导体器件由于具有由反向连接二极管31得到的过电压保护功能，因此栅极布线19-沟道截断电极12之间电压的最大值相当于反向连接二极管31的击穿电压。即，当在栅极布线19与沟道截断电极12之间施加反向连接二极管31的击穿电压时，通过确定保护环宽度WG，使得位于各个保护环上方的二极管保持的电压VD小于60V，能够抑制耐压的恶化。
<实施形态8>
在实施形态8，优化形成在保护环上方的反向连接二极管的构造。图33示出本实施形态的半导体器件的结构，相当于在实施形态7中示出的图30的A-A剖面。如图33所示，在反向连接二极管31中，在保护环30a、30b、30c的上方，分别仅形成n型区33a、33b、33c。换言之，反向连接二极管31中的pn结没有位于保护环30a、30b、30c的上方。
如在实施形态7中也叙述过的那样，保护环30a、30b、30c的各个上方中的反向连接二极管31内的电位差VD越小，越能够减小保护环30a、30b、30c的高压侧边缘(点X、Y、Z)中电场的峰值。
在反向连接二极管31中，产生电位差的主要是pn结部分，在各个n型区33a、33b、33c内成为几乎恒定的电位。在本实施形态中，在反向连接二极管31中，由于在保护环30a、30b、30c的上方分别仅形成n型区33a、33b、33c，因此保护环30a、30b、30c的各个上方中的反向连接二极管31内的电位差VD极小。从而，能够减小保护环30a、30b、30c的高压侧边缘(点X、Y、Z)中的电场的峰值，能够谋求芯片外围部分的高耐压。从而，能够使芯片外围部分的宽度狭窄，在半导体器件的高集成度以及小型化方面做出贡献。
另外，图33中，示出了使保护环30a、30b、30c的宽度WG与形成在其上方的反向连接二极管31的n型区33a、33b、33c的长度LN成为相同大小的例子，而如图34所示，也可以使长度LN比宽度WG大，而且，使保护环30a、30b、30c上方的n型区33a、33b、33c从分别从该保护环30a、30b、30c的上方向高压侧突出。另外，通过使保护环30a、30b、30c上的n型区33a、33b、33c分别在点X、Y、Z上延伸，该n型区33a、33b、33c起到与一般的场板同样的作用，能够进一步减小该点X、Y、Z中的电场的峰值。
另外，本实施形态的反向连接二极管31在以往的半导体器件的形成方法的反向连接二极管的形成工艺中，能够通过变更图形形状而形成。即，没有从以往的半导体器件的制造方法中增加工艺数。

Claims (2)

1.一种半导体器件，该半导体器件具有形成在半导体衬底上的半导体元件和设置在上述半导体元件周围的外围构造，其特征在于，上述外围构造具备：
形成在该外围构造的外围部分上且与上述半导体衬底电连接的第1电极；
形成在上述半导体元件的形成区与上述第1电极之间的上述半导体衬底上的绝缘膜；
形成在上述绝缘膜上且连接于上述第1电极与配置在上述半导体元件中的上述半导体衬底上最外侧的第2电极之间的多级反向连接二极管；和
在上述绝缘膜下方的上述半导体衬底中形成为包围上述半导体元件的保护环，
其中，在上述多级反向连接二极管中，在一个上述保护环的上方仅配置单一导电类型的区域。
2.根据权利要求1所述的半导体器件，其特征在于：
在上述多级反向连接二极管中，上述保护环上方的上述单一导电类型的区域的长度比上述保护环的宽度长，
上述单一导电类型的区域从上述保护环的上方朝着面向上述第1电极的方向突出。
CN2009102063644A 2004-01-29 2004-12-13 半导体器件 Active CN101677099B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004021476A JP4757449B2 (ja) 2004-01-29 2004-01-29 半導体装置
JP021476/2004 2004-01-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101011315A Division CN100394615C (zh) 2004-01-29 2004-12-13 半导体器件

Publications (2)

Publication Number Publication Date
CN101677099A true CN101677099A (zh) 2010-03-24
CN101677099B CN101677099B (zh) 2012-06-27

Family

ID=34805615

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2008100926368A Active CN101266976B (zh) 2004-01-29 2004-12-13 半导体器件
CNB2004101011315A Active CN100394615C (zh) 2004-01-29 2004-12-13 半导体器件
CN2009102063644A Active CN101677099B (zh) 2004-01-29 2004-12-13 半导体器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2008100926368A Active CN101266976B (zh) 2004-01-29 2004-12-13 半导体器件
CNB2004101011315A Active CN100394615C (zh) 2004-01-29 2004-12-13 半导体器件

Country Status (5)

Country Link
US (1) US7582918B2 (zh)
JP (1) JP4757449B2 (zh)
KR (2) KR100641864B1 (zh)
CN (3) CN101266976B (zh)
DE (1) DE102004059453B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263128A (zh) * 2011-08-12 2011-11-30 淄博美林电子有限公司 一种小体积高耐压igbt

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440505C (zh) * 2006-09-26 2008-12-03 无锡博创微电子有限公司 耗尽型终端保护结构
JP2010118548A (ja) 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
EP2357670B1 (en) 2008-12-10 2015-04-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP5957171B2 (ja) * 2010-06-30 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5748353B2 (ja) * 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
JP5765143B2 (ja) * 2011-08-30 2015-08-19 株式会社豊田中央研究所 高電子移動度トランジスタとその製造方法
FR2981200B1 (fr) * 2011-10-10 2017-01-13 Centre Nat De La Rech Scient (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
CN103871878B (zh) * 2012-12-10 2016-05-04 北大方正集团有限公司 一种在igbt管栅极下方形成厚场氧的方法
JP6083464B2 (ja) * 2013-03-14 2017-02-22 富士電機株式会社 半導体装置
JP5876008B2 (ja) * 2013-06-03 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
JP6665478B2 (ja) * 2015-10-14 2020-03-13 富士電機株式会社 半導体装置
JP6627445B2 (ja) * 2015-11-16 2020-01-08 富士電機株式会社 半導体装置
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
CN107710408B (zh) * 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
US10566420B2 (en) 2016-09-30 2020-02-18 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
WO2018061177A1 (ja) * 2016-09-30 2018-04-05 新電元工業株式会社 半導体装置
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
CN107146812B (zh) * 2017-03-29 2019-12-03 西安电子科技大学 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194559A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd 半導体装置
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
JPH07169952A (ja) * 1993-12-14 1995-07-04 Fuji Electric Co Ltd 半導体装置
US5663582A (en) * 1995-05-22 1997-09-02 Zaidan Hojin Handotai Kenkyu Shinkokai High frequency static induction transistor having high output
JP3331846B2 (ja) 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
JP3906504B2 (ja) 1996-11-27 2007-04-18 株式会社デンソー 絶縁分離型半導体装置
JP3191747B2 (ja) 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
JPH11243200A (ja) 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
EP1058318B1 (en) * 1999-06-03 2008-04-16 STMicroelectronics S.r.l. Power semiconductor device having an edge termination structure comprising a voltage divider
JP4054155B2 (ja) * 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
US6614088B1 (en) * 2000-02-18 2003-09-02 James D. Beasom Breakdown improvement method and sturcture for lateral DMOS device
JP4696356B2 (ja) * 2000-12-14 2011-06-08 株式会社デンソー 半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP2002270742A (ja) 2001-03-12 2002-09-20 Unisia Jecs Corp 半導体装置
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
US7135718B2 (en) * 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263128A (zh) * 2011-08-12 2011-11-30 淄博美林电子有限公司 一种小体积高耐压igbt
CN102263128B (zh) * 2011-08-12 2014-04-09 淄博美林电子有限公司 一种igbt

Also Published As

Publication number Publication date
CN101266976A (zh) 2008-09-17
KR20050077742A (ko) 2005-08-03
KR100641864B1 (ko) 2006-11-03
KR100653324B1 (ko) 2006-12-05
DE102004059453B4 (de) 2010-04-08
KR20060096399A (ko) 2006-09-11
US20050167694A1 (en) 2005-08-04
JP2005217152A (ja) 2005-08-11
CN101266976B (zh) 2010-06-16
CN100394615C (zh) 2008-06-11
CN1649169A (zh) 2005-08-03
CN101677099B (zh) 2012-06-27
DE102004059453A1 (de) 2005-08-25
JP4757449B2 (ja) 2011-08-24
US7582918B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN101266976B (zh) 半导体器件
CN103219339B (zh) 半导体器件
US10396065B2 (en) Semiconductor device having a temperature-detecting diode
JP4307732B2 (ja) 高電圧型半導体構成素子
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
US6825565B2 (en) Semiconductor device
JP5741567B2 (ja) 半導体装置
US6365930B1 (en) Edge termination of semiconductor devices for high voltages with resistive voltage divider
CN102456716B (zh) 半导体器件
CN101258587B (zh) 具有多漏结构的半导体功率器件及其相应的制造工艺
US7268395B2 (en) Deep trench super switch device
CN103262248A (zh) 半导体装置及其制造方法
KR20080109634A (ko) 절연 게이트 바이폴라 트랜지스터
US20060255401A1 (en) Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US20160126235A1 (en) Semiconductor device and method for producing the same
US20140084336A1 (en) Semiconductor device
CN103022127A (zh) 功率用半导体装置
US20140284715A1 (en) Method of manufacturing semiconductor device
US8030706B2 (en) Power semiconductor device
EP1634337A1 (en) Termination structures for semiconductor devices and the manufacture thereof
US9685505B2 (en) Semiconductor device with guard rings
WO2017090183A1 (ja) 半導体装置
JP2005150348A (ja) 半導体装置
US20090166756A1 (en) MOS Transistor and Semiconductor Integrated Circuit
CN102412147A (zh) 场阻断型半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant