JP6665478B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6665478B2
JP6665478B2 JP2015203103A JP2015203103A JP6665478B2 JP 6665478 B2 JP6665478 B2 JP 6665478B2 JP 2015203103 A JP2015203103 A JP 2015203103A JP 2015203103 A JP2015203103 A JP 2015203103A JP 6665478 B2 JP6665478 B2 JP 6665478B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
protection diode
semiconductor
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015203103A
Other languages
English (en)
Other versions
JP2017076695A5 (ja
JP2017076695A (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015203103A priority Critical patent/JP6665478B2/ja
Priority to US15/243,982 priority patent/US10043791B2/en
Publication of JP2017076695A publication Critical patent/JP2017076695A/ja
Publication of JP2017076695A5 publication Critical patent/JP2017076695A5/ja
Application granted granted Critical
Publication of JP6665478B2 publication Critical patent/JP6665478B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、内燃機関の点火等に用いられる半導体装置として、大電力を取り扱うパワー半導体デバイスとＮＭＯＳ回路による集積回路とを一体にしたワンチップイグナイタを用いていた（例えば、特許文献１〜５参照）。
特許文献１ 特開２００１−２１７４２０号公報
特許文献２ 特開平１１−１４５４６６号公報
特許文献３ 特開２００１−９４０９２号公報
特許文献４ 国際公開第２０１４／０７３６５６号
特許文献５ 国際公開第２０１４／１４２３３１号
このようなイグナイタは、例えば、パワー半導体デバイスのコレクタとゲートの間に保護ダイオードを設けて、４００Ｖ程度の高耐圧化を実現させていた。しかしながら、このようなイグナイタのコレクタに、例えば４００Ｖを超える高電圧が入力すると、保護ダイオードの周囲の少なくとも一部に電界集中が発生し、パワー半導体デバイスが破壊してしまうことがあった。
本発明の第１の態様においては、半導体基板と、半導体基板に形成され、主電流を流す半導体素子と、半導体基板の第１面側に形成され、半導体素子を囲む耐圧構造領域と、第１面側に形成され、耐圧構造領域により囲まれる領域の内側の第１端子および外側の第２端子を有する保護用ダイオードと、第１面側に形成され、耐圧構造領域における保護用ダイオードと並んだ領域および保護用ダイオードの間の隙間部分に設けられた、半導体基板の第１面とは逆導電型であるフローティング電位の拡散層と、を備える半導体装置を提供する。
本発明の第２の態様においては、半導体基板と、半導体基板に形成され、主電流を流す半導体素子と、半導体基板の第１面側に形成され、半導体素子を囲む耐圧構造領域と、第１面側に形成され、耐圧構造領域により囲まれる領域の内側の端子および外側の端子を有する保護用ダイオードと、第１面側に形成され、耐圧構造領域における保護用ダイオードと並んだ領域および保護用ダイオードの間の隙間部分を含む耐圧構造領域の外周の一部のみに対して設けられた、半導体基板の第１面とは逆導電型である拡散層と、を備える半導体装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る点火装置１０００の構成例を示す。 本実施形態に係る半導体装置１００のゲート電極およびエミッタ電極が形成される第１面の構成例を示す。 本実施形態に係る半導体装置１００の断面の第１例を示す。 図２に示す半導体装置３００の領域Ｓを拡大した構成例を示す。 本実施形態に係る半導体装置１００の断面の第２例を示す。 本実施形態に係る半導体装置３００の領域Ｓを拡大した構成例を示す。 本実施形態に係る半導体装置３００の断面の一例を示す。 本実施形態に係る半導体装置３００の信頼性試験の結果の一例を示す。 本実施形態に係る半導体装置３００の変形例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る点火装置１０００の構成例を示す。点火装置１０００は、自動車等の内燃機関等に用いられる点火プラグを点火する。本実施形態において、点火装置１０００が自動車のエンジンに搭載される例を説明する。点火装置１０００は、制御信号発生部１０と、抵抗１２と、点火プラグ２０と、点火コイル３０と、電源４０と、半導体装置１００と、を備える。
制御信号発生部１０は、半導体装置１００のオンおよびオフの切り換えを制御するスイッチング制御信号を発生する。制御信号発生部１０は、例えば、点火装置１０００が搭載される自動車のエンジンコントロールユニット（ＥＣＵ）の一部または全部である。制御信号発生部１０は、発生したスイッチング制御信号を、抵抗１２を介して半導体装置１００に供給する。制御信号発生部１０がスイッチング制御信号を半導体装置１００に供給することにより、点火装置１０００は点火プラグ２０の点火動作を開始する。
点火プラグ２０は、放電により電気的に火花を発生させる。点火プラグ２０は、例えば、１０ｋＶ程度以上の印加電圧により放電する。点火プラグ２０は、一例として、内燃機関に設けられ、この場合、燃焼室の混合気等の燃焼ガスを点火する。点火プラグ２０は、例えば、シリンダの外部からシリンダ内部の燃焼室まで貫通する貫通孔に設けられ、当該貫通孔を封止するように固定される。この場合、点火プラグ２０の一端は燃焼室内に露出され、他端はシリンダ外部から電気信号を受け取る。
点火コイル３０は、点火プラグに電気信号を供給する。点火コイル３０は、点火プラグ２０を放電させる高電圧を電気信号として供給する。点火コイル３０は、変圧器として機能してよく、例えば、一次コイル３２および二次コイル３４を有するイグニッションコイルである。一次コイル３２および二次コイル３４の一端は、電気的に接続される。一次コイル３２は、二次コイル３４よりも巻き線数が少なく、二次コイル３４とコアを共有する。二次コイル３４は、一次コイル３２に発生する起電力に応じて、起電力（相互誘導起電力）を発生させる。二次コイル３４は、他端が点火プラグ２０と接続され、発生させた起電力を点火プラグ２０に供給して放電させる。
電源４０は、点火コイル３０に電圧を供給する。電源４０は、例えば、一次コイル３２および二次コイル３４の一端に予め定められた定電圧Ｖｂ（一例として、１４Ｖ）を供給する。電源４０は、一例として、自動車のバッテリーである。
半導体装置１００は、制御信号発生部１０から供給されるスイッチング制御信号に応じて、点火コイル３０の一次コイル３２の他端および基準電位の間の導通および非導通を切り換える。半導体装置１００は、例えば、スイッチング制御信号がハイ電圧（オン電圧）であることに応じて、一次コイル３２および基準電位の間を導通させ、ロー電圧（オフ電圧）であることに応じて、一次コイル３２および基準電位の間を非導通にさせる。ここで、基準電位は、自動車の制御システムにおける基準電位でよく、また、自動車内における半導体装置１００に対応する基準電位でもよい。基準電位は、半導体装置１００をオフにするロー電圧でもよく、一例として、０Ｖである。半導体装置１００は、主電流を流す半導体素子１１０と、保護用ダイオード１２０と、を有する。
半導体素子１１０は、ゲート端子（Ｇ）、エミッタ端子（Ｅ）、およびコレクタ端子（Ｃ）を含み、ゲート端子に入力するスイッチング制御信号に応じて、エミッタ端子およびコレクタ端子の間を電気的に接続または切断する。半導体素子１１０は、例えば、縦型半導体スイッチである。半導体素子１１０は、一例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。また、半導体素子１１０は、ＭＯＳＦＥＴであってもよい。半導体素子１１０は、一例として、エミッタ端子が基準電位と接続され、コレクタ端子は一次コイル３２の他端に接続される。なお、本実施例において、半導体素子１１０が絶縁ゲートバイポーラトランジスタである例について説明する。
保護用ダイオード１２０は、半導体素子１１０のコレクタ端子およびゲート端子の間に設けられる。保護用ダイオード１２０は、コレクタ端子から入力する高電圧がゲート端子に入力することを防止する。保護用ダイオード１２０は、数百Ｖ程度の耐圧を有することが望ましい。保護用ダイオード１２０は、一例として、複数のツェナーダイオードを有する。
以上の本実施形態に係る半導体装置１００は、スイッチング制御信号がハイ電圧となる場合、半導体素子１１０がオン状態となる。これにより、電源４０から点火コイル３０の一次コイル３２を介してコレクタ電流Ｉｃが流れる。なお、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔは、一次コイル３２のインダクタンスおよび電源４０の供給電圧に応じて定まり、予め定められた（または設定された）電流値まで増加する。例えば、コレクタ電流Ｉｃは、数Ａ、十数Ａ、または数十Ａ程度まで増加する。
そして、スイッチング制御信号がロー電圧となると、半導体素子１１０はオフ状態となり、コレクタ電流は急激に減少する。コレクタ電流の急激な減少により、一次コイル３２の両端電圧は、自己誘電起電力により急激に増加し、二次コイル３４の両端電圧に数十ｋＶ程度に至る誘導起電力を発生させる。点火装置１０００は、このような二次コイル３４の電圧を点火プラグ２０に供給することにより、点火プラグ２０を放電させて燃焼ガスを点火する。
ここで、一次コイル３２の両端電圧が、保護用ダイオード１２０の耐圧（一例として、４００Ｖ）程度まで増加した場合、コレクタ端子からゲート端子へと電流が徐々に流れ始める。コレクタ端子からゲート端子へと流れる当該電流と、抵抗１２とにより半導体素子１１０のゲート電圧が定まるので、一次コイル３２の両端電圧の増加に伴い、当該ゲート電圧が増加する。そして、当該ゲート電圧が半導体素子１１０の閾値Ｖｔｈ（一例として、２Ｖ）程度に達すると、半導体素子１１０のコレクタのインピーダンスが低下する。これにより、半導体素子１１０は、コレクタ端子およびエミッタ端子間の電圧が閾値Ｖｔｈおよび保護用ダイオード１２０の耐圧の和に略等しい電圧でバランスすることになる（コレクタ端子およびエミッタ端子間の電圧をクランプする）。
以上のように、本実施形態に係る点火装置１０００は、スイッチング制御信号に応じて、点火プラグ２０の点火動作を実行できる。そして、半導体装置１００は、保護用ダイオード１２０により、半導体素子１１０のコレクタ端子およびエミッタ端子間の電圧をクランプさせて、当該半導体素子１１０の破壊を防止する。このような半導体装置１００について、次に説明する。
図２は、本実施形態に係る半導体装置１００のゲート電極およびエミッタ電極が形成される第１面の構成例を示す。図２は、半導体装置１００の＋Ｚ方向に向く面を第１面とし、当該第１面をＸＹ面に略平行な面とした例を示す。図２は、半導体装置１００に設けられる、保護用ダイオード１２０と、ランナ電極１３０と、第２ウェル領域１４０、第３ウェル領域１５０と、ゲートパッド部１６０と、エミッタ電極１７０と、保護領域１８０をそれぞれ示す。
保護用ダイオード１２０は、ランナ電極１３０および第３ウェル領域１５０を電気的に接続するように形成される。保護用ダイオード１２０については、後述する。
ランナ電極１３０は、半導体素子１１０のゲート端子１１２に接続される電極であり、当該半導体素子１１０のゲート電圧と等電圧となる。ランナ電極１３０は、エミッタ電極１７０と絶縁され、エミッタ電極１７０の周囲を囲うように形成される。このように、ランナ電極１３０は、エミッタ電極１７０を囲うので、ランナ電極１３０の内側に配置されるエミッタ電極１７０において、ゲート電圧程度以下の電圧値を有するノイズ等の入力を低減させる。
第２ウェル領域１４０は、ランナ電極１３０と絶縁され、ランナ電極１３０の周囲を囲うように形成される。このように、第２ウェル領域１４０は、ランナ電極１３０を囲うので、第２ウェル領域１４０の内側に配置されるランナ電極１３０およびエミッタ電極１７０において、第２ウェル領域１４０が形成するＰＮ接合の耐圧程度以下の電圧値を有するノイズ等の入力を低減させる。即ち、第２ウェル領域１４０は、ランナ電極１３０およびエミッタ電極１７０を、外部から入力する電圧信号等から保護するガードリングとして機能する。なお、第２ウェル領域１４０は、ランナ電極１３０で外部から入力する電圧信号を保護できることが予測される場合等は、なくてもよい。
第３ウェル領域１５０は、第２ウェル領域１４０と絶縁され、第２ウェル領域１４０の周囲を囲うように形成される。第３ウェル領域１５０は、半導体装置１００の周囲を囲い、外部から素子を分離させる。第３ウェル領域１５０は、保護用ダイオード１２０と接続される。
ゲートパッド部１６０は、ランナ電極１３０と接続される電極パッドである。ゲートパッド部１６０は、一例として、ゲート端子１１２である。また、半導体装置１００がパッケージ等に収容される場合、ゲートパッド部１６０は、当該パッケージに設けられる端子とワイヤボンディング等により電気的に接続される。ゲートパッド部１６０は、ランナ電極１３０と一体に形成されてよく、これに代えて、ランナ電極１３０の一部でもよい。
エミッタ電極１７０は、下部に形成される半導体素子１１０の電極部である。即ち、図２において、エミッタ電極１７０の−Ｚ方向の少なくとも一部に、半導体素子１１０が形成される。半導体素子１１０は複数形成されてもよい。また、エミッタ電極１７０の少なくとも一部は、一例として、エミッタ端子１１４である。また、エミッタ電極１７０の少なくとも一部は、電極パッドとして形成されてもよい。半導体装置１００がパッケージ等に収容される場合、エミッタ電極１７０の少なくとも一部は、当該パッケージに設けられる端子とワイヤボンディング等により電気的に接続される。
保護領域１８０は、ランナ電極１３０および／または第２ウェル領域１４０によって囲われ、外部から入力する電圧信号の影響が低減する領域である。保護領域１８０は、一例として、ＸＹ面を上方から見て、ランナ電極１３０および／または第２ウェル領域１４０によって囲われる領域であり、半導体素子１１０およびエミッタ電極１７０を含む領域である。なお、保護領域１８０は、第２ウェル領域１４０が形成されない場合、ランナ電極１３０によって囲われる領域となる。即ち、ランナ電極１３０および／または第２ウェル領域１４０は、半導体素子１１０およびエミッタ電極１７０を含む領域を囲んで保護領域１８０を形成する耐圧構造領域である。本実施形態において、半導体装置１００に第２ウェル領域１４０が設けられ、当該第２ウェル領域１４０が耐圧構造領域となり、保護領域１８０は、当該第２ウェル領域１４０によって囲われる領域となる例を説明する。
図３は、本実施形態に係る半導体装置１００の断面の第１例を示す。半導体装置１００は、半導体基板２００を備える。図３は、半導体基板２００の＋Ｚ方向に向く面を第１面とし、当該第１面をＸＹ面に略平行な面とした例を示す。また、図３は、半導体装置１００の当該第１面に対して略垂直なＸＺ面における断面の構成例を示す。
半導体装置１００は、半導体基板２００の第１面側にゲート端子１１２およびエミッタ端子１１４が設けられ、当該第１面とは反対側の第２面側にコレクタ端子１１６が設けられる。即ち、半導体素子１１０は、半導体基板２００に形成される。図３は、半導体装置１００が、ゲート端子１１２に入力する制御信号に応じて、エミッタ端子１１４およびコレクタ端子１１６の縦方向（Ｚ方向）の電気的な接続および切断を切り換えるＩＧＢＴ（半導体素子１１０）を有する例を示す。
半導体基板２００は、ｐ＋層領域２１０の第１面側にｎ層領域２２０が設けられる。半導体基板２００は、一例として、シリコン基板である。半導体基板２００は、例えば、ボロン等をドープしたｐ型基板の第１面側に、ｎ層領域２２０をエピタキシャル成長させて形成する。また、半導体基板２００は、ｐ型基板の第１面側に、リンまたはヒ素等の不純物を注入することで、ｎ層領域２２０を形成してもよい。
ｎ層領域２２０は、ｎ＋層領域２２２およびｎ−層領域２２４を有する。ｎ＋層領域２２２は、ｐ＋層領域２１０側に設けられ、一例として、バッファ領域として形成される。ｎ−層領域２２４は、ｎ層領域２２０の第１面側に形成され、一例として、キャリアが移動するドリフト領域として形成される。なお、本実施形態の型、層、および領域は、ｎと示す場合は電子が多数キャリアであり、ｐと示す場合は正孔が多数キャリアである。また、ｎおよびｐに付す＋は、当該＋が付されていない型、層、および領域と比較して高い不純物濃度を示し、ｎおよびｐに付す−は、当該−が付されていない型、層、および領域と比較して低い不純物濃度を示す。
半導体基板２００のｐ＋層領域２１０側には、コレクタ電極１９０が形成される。なお、当該コレクタ電極１９０の一部は、一例として、コレクタ端子１１６である。また、コレクタ電極１９０は、パッケージを形成する基板等に電気的に接続されてもよい。この場合、コレクタ電極１９０は、はんだ等によって固定される。
ｎ層領域２２０の第１面側のｎ−層領域２２４には、第１ウェル領域１３２と、第２ウェル領域１４０と、第３ウェル領域１５０と、がそれぞれ形成される。第１ウェル領域１３２は、半導体素子１１０のエミッタ領域が形成される。第１ウェル領域１３２は、ｎ層領域２２０に複数形成される。第１ウェル領域１３２は、一例として、導電型のｐ＋領域として形成され、当該ｐ＋領域にｎ＋領域であるエミッタ領域が形成される。第１ウェル領域１３２は、エミッタ領域と共に、エミッタ端子１１４が接続される。なお、第１ウェル領域１３２は、一例として、第１ウェル領域１３２よりも不純物濃度が低いｐ領域が隣接して形成されてもよい。
第２ウェル領域１４０は、第１ウェル領域１３２より半導体基板２００の端部側において、第１ウェル領域１３２とは電気的に絶縁されて形成される。第２ウェル領域１４０は、一例として、導電性のｐ＋領域として形成される。第２ウェル領域１４０は、周囲を囲うｎ層領域２２０とｐｎ接合による空乏層を形成し、半導体基板２００に加わる高電圧等に起因するキャリアが第１ウェル領域１３２側に流れることを防止する。第３ウェル領域１５０は、半導体基板２００の外周に形成され、コレクタ端子１１６と電気的に接続される。
ｎ層領域２２０の第１面側のｎ−層領域２２４には、ランナ電極１３０と、電極部１５２と、エミッタ電極１７０と、第１絶縁膜２３０と、第２絶縁膜２４０と、半導体膜２５０と、ゲート電極２６０と、第３絶縁膜２７０と、第４絶縁膜２８０と、が積層されて形成される。ランナ電極１３０は、ゲート端子１１２およびゲート電極２６０に接続される。ゲート電極２６０は、Ｘ方向に並ぶ２つの第１ウェル領域１３２の間に形成される。ゲート電極２６０は、ゲート端子１１２に接続される。なお、ゲート電極２６０およびｎ層領域２２０の間には、ゲート絶縁膜２６２が形成される。また、エミッタ電極１７０は、第１ウェル領域１３２と接して形成される。エミッタ電極１７０は、ゲート電極２６０の上方に形成される。
第１絶縁膜２３０および第２絶縁膜２４０は、ｎ層領域２２０の第１面側に形成される。第１絶縁膜２３０および第２絶縁膜２４０は、例えば、酸化膜を含む。第１絶縁膜２３０および第２絶縁膜２４０は、一例として、酸化シリコンを含む。第２絶縁膜２４０は、第１絶縁膜２３０に接し、第１絶縁膜２３０よりも薄く形成される。
半導体膜２５０は、第１絶縁膜２３０および第２絶縁膜２４０の上面に形成され、一端がランナ電極１３０に、他端が第３ウェル領域１５０に接続される。半導体膜２５０は、一例として、ポリシリコンで形成される。半導体膜２５０における第１絶縁膜２３０の上側の一部は、保護用ダイオード１２０が形成される。
即ち、保護用ダイオード１２０は、ポリシリコンにより形成される。保護用ダイオード１２０は、第１端子３１０および第２端子３２０を有する。第１端子３１０は、耐圧構造領域（第２ウェル領域１４０）により囲まれる保護領域１８０の内側に設けられる。第１端子３１０は、一例として、ランナ電極１３０と電気的に接続される。第２端子３２０は、耐圧構造領域により囲まれる保護領域１８０の外側に設けられる。第２端子３２０は、一例として、電極部１５２を介して第３ウェル領域１５０と電気的に接続される。これにより、保護用ダイオード１２０は、ゲート端子１１２およびコレクタ端子１１６の間に形成されることになる。
保護用ダイオード１２０は、第１端子３１０および第２端子３２０の間（即ち、Ｘ方向）に延伸する。保護用ダイオード１２０は、隣接して交互に設けられた複数の第１導電型半導体層および複数の第２導電型半導体層を有する。保護用ダイオード１２０は、例えば、半導体膜２５０のＸ方向において、ｐ型材料とｎ型材料とが交互に注入されることで、複数の第１導電型半導体層および複数の第２導電型半導体層が形成される。
第３絶縁膜２７０は、異なる電極間を電気的に絶縁する。また、第３絶縁膜２７０は、電極材料で満たされるコンタクトホールを形成してもよい。例えば、第３絶縁膜２７０は、エミッタ電極１７０が第１ウェル領域１３２に接して形成されるように、当該第１ウェル領域１３２の表面にコンタクトホールを形成する。また、第３絶縁膜２７０は、ランナ電極１３０が保護用ダイオード１２０に接して形成されるように、当該保護用ダイオード１２０の第１端子３１０側の表面にコンタクトホールを形成する。
また、第３絶縁膜２７０は、電極部１５２が第３ウェル領域１５０および保護用ダイオード１２０に接して形成されるように、当該第３ウェル領域１５０の表面および当該保護用ダイオード１２０の第２端子３２０側の表面にコンタクトホールをそれぞれ形成する。第４絶縁膜２８０は、半導体装置１００の表面保護膜として形成される。
以上の本実施形態に係る半導体装置１００は、例えば、コレクタ端子１１６に４００Ｖ程度の高電圧が加わっても、図１で説明したように、保護用ダイオード１２０がエミッタ端子１１４およびコレクタ端子１１６間の電圧をクランプするように動作する。しかしながら、コレクタに４００Ｖを超える高電圧が入力すると、保護用ダイオード１２０の周囲の少なくとも一部に電界集中が発生する。このような保護用ダイオード１２０の周囲に発生する電界集中について次に説明する。
図４は、図２に示す半導体装置１００の領域Ｓを拡大した構成例を示す。図４は、コレクタ端子１１６に４００Ｖ程度の高電圧が加わった場合の、電位の分布の一例を示す。第３ウェル領域１５０、電極部１５２、および第２端子３２０は、コレクタ端子１１６と電気的に接続されて略同電位となるので、コレクタ端子１１６に入力する高電圧に応じて高電位となる。一方、耐圧構造領域および耐圧構造領域に囲まれる保護領域１８０は、低電位となる。
図４において、電位が略同一となる点を通過する線を等電位線として破線で示す。等電位線の間隔は、電位の傾きの傾向を相対的に示し、当該間隔が狭い部分は広い部分と比較して電位の傾きが大きく、電界が集中していることを示す。例えば、保護用ダイオード１２０の延伸方向（Ｘ方向）の等電位線の間隔は、図４において比較的広い間隔となっているので、他の部分と比較して電位の傾きが緩やかであることがわかる。また、耐圧構造領域における保護用ダイオード１２０と並んだ領域および保護用ダイオード１２０の間の隙間部分１８２は、保護用ダイオード１２０の延伸方向と比較して、等電位線の間隔が狭く、電界が集中していることがわかる。隙間部分１８２の電位分布について更に説明する。
図５は、本実施形態に係る半導体装置１００の断面の第２例を示す。図５は、図４に示す半導体装置１００のＢ−Ｂ'断面図の一例である。なお、図５は、ＹＺ面と略平行な面による半導体装置１００の断面を示す。図５において、図４と同様に、電位が略同一となる線を等電位線として破線で示す。当該等電位線は、耐圧構造領域である第２ウェル領域１４０の近傍で密になる。即ち、低電位となる第２ウェル領域１４０の周囲のｐｎ接合により形成される空乏層は、半導体装置１００の端部および保護用ダイオード１２０の高電位の領域まで広がり、当該高電位の領域が第２ウェル領域１４０の近傍で低電位へと急峻に変化する。
このように、半導体装置１００は、保護用ダイオード１２０の延伸方向とは垂直の（Ｙ方向の）側面と、当該側面に対向する耐圧構造領域との間で、電界集中を発生させる。したがって、半導体装置１００のコレクタ端子１１６に、例えば４００Ｖを超える電圧が入力すると、保護用ダイオード１２０側面および対応する耐圧構造領域の間は、電界が更に集中してしまい、当該半導体装置１００が破壊されてしまうことがある。
そこで、本実施形態に係る半導体装置３００は、保護用ダイオード１２０側面および対応する耐圧構造領域の間にフローティング電位の拡散層を設け、保護用ダイオード１２０側面から対向する耐圧構造領域までの間に電界を拡散させ、当該半導体装置３００の破壊を防止する。このような半導体装置３００について、次に説明する。なお、本実施形態に係る半導体装置３００は、図１から図３で説明した半導体装置１００と同様に、ゲート端子１１２、エミッタ端子１１４、およびコレクタ端子１１６を含み、ゲート端子１１２に入力するスイッチング制御信号に応じて、エミッタ端子１１４およびコレクタ端子１１６の間を電気的に接続または切断する。即ち、半導体装置３００を用いた点火装置１０００の点火動作は、半導体装置１００を用いた点火装置１０００の点火動作と略同一となるので、ここでは説明を省略する。
また、本実施形態に係る半導体装置３００は、図２に示された本実施形態に係る半導体装置１００の領域Ｓを除く部分と略同一に構成されてよい。即ち、半導体装置３００の領域Ｓを除く部分は、半導体装置１００の図１から図３に対応する動作と略同一となるので、略同一のものには同一の符号を付け、図示および説明を省略する。
図６は、本実施形態に係る半導体装置３００の領域Ｓを拡大した構成例を示す。半導体装置３００は、拡散層３３０を備える。拡散層３３０は、隙間部分１８２に設けられる。拡散層３３０は、一例として、半導体基板２００の第１面とは逆導電型であるフローティング電位で形成される。なお、隙間部分１８２は、図６に示すように、耐圧構造領域における保護用ダイオード１２０と並んだ領域および保護用ダイオード１２０の間の領域である。隙間部分１８２は、一例として、第１端子３１０および第２端子３２０の間に延伸する保護用ダイオード１２０の延伸方向に沿って、保護用ダイオード１２０に隣接して延伸する。
拡散層３３０は、一例として、耐圧構造領域における保護用ダイオード１２０と並んだ領域および保護用ダイオード１２０の間の隙間部分１８２のみに形成される。これに代えて、拡散層３３０は、当該隙間部分１８２を含む耐圧構造領域の外周の一部のみに対して設けられてもよい。また、拡散層３３０は、当該隙間部分１８２から耐圧構造領域の外周に沿った環状形状の一部または全部に形成されてもよい。拡散層３３０は、一例として、第１端子３１０および第２端子３２０の間に（即ち、Ｘ方向に）延伸する保護用ダイオード１２０の延伸方向と、略同一方向に延伸する。
拡散層３３０は、一例として、導電性のｐ＋領域として形成される。拡散層３３０は、第１ウェル領域１３２、第２ウェル領域１４０、および第３ウェル領域１５０のうち少なくとも一つと共に、半導体基板２００に形成されることが望ましい。また、拡散層３３０は、第１ウェル領域１３２、第２ウェル領域１４０、および第３ウェル領域１５０と共に、形成されることがより望ましい。この場合、拡散層３３０、第１ウェル領域１３２、第２ウェル領域１４０、および第３ウェル領域１５０は、一例として、略同一の不純物を半導体基板２００に注入することで形成される。
また、拡散層３３０は、電位の定まった導電材料とは電気的に接続されずに形成される。即ち、拡散層３３０は、基準電位および電源とは独立のフローティング電位として形成される。以上の拡散層３３０は、保護用ダイオード１２０近傍に発生する電界集中を拡散させる。拡散層３３０が設けられた半導体装置３００の電位分布について、図７を用いて説明する。
図７は、本実施形態に係る半導体装置３００の断面の一例を示す。図７は、図６に示す半導体装置３００のＣ−Ｃ'断面図の一例である。なお、図７は、ＹＺ面と略平行な面による半導体装置３００の断面を示す。図７において、電位が略同一となる線を等電位線として破線で示す。当該等電位線の間隔は、保護用ダイオード１２０のＹ方向の側面および耐圧構造領域の間に設けられた拡散層３３０により、図５に示す半導体装置１００の電位分布と比較して拡大され、電界集中が緩和していることがわかる。フローティング電位の拡散層３３０は、内部においても電界の傾きを形成するので、当該拡散層３３０が形成されている領域に電位分布を拡散させることができ、電界の集中を防止することができる。
また、半導体装置３００は、拡散層３３０に接して拡散層３３０を覆う第４絶縁膜２８０を更に備える。ここで、第４絶縁膜２８０は、抵抗性の絶縁膜であることが好ましい。第４絶縁膜２８０は、例えば、窒化シリコン（ＳｉＮ）を含む。第４絶縁膜２８０は、屈折率が２．９〜３．３であることが好ましい。なお、第４絶縁膜２８０は、半導体装置３００の表面保護膜として設けられてもよい。即ち、この場合、第４絶縁膜２８０は、半導体基板２００の第１面側において、半導体素子１１０、耐圧構造領域、保護用ダイオード１２０、および拡散層３３０を覆う。このような抵抗性の第４絶縁膜２８０は、キャリアの移動を制限させるので、フローティング電位の拡散層３３０が拡散した電位分布を保持するので、拡散層３３０と共に電界の集中を防止するように機能する。このような半導体装置３００を用いて、信頼性試験を実行した結果を図８に示す。
図８は、本実施形態に係る半導体装置３００の信頼性試験の結果の一例を示す。図８は、半導体装置３００のコレクタ端子１１６に、直流電圧を一定時間印加した後に、エミッタ端子１１４およびコレクタ端子１１６間の漏れ電流の変動を測定した結果を示す。図８の横軸は、直流電圧をコレクタ端子１１６に印加し続けた時間を示し、縦軸は、当該直流電圧を印加した後の漏れ電流を示す。また、図８は、半導体装置１００の試験結果を「デバイスＡ」として示し、半導体装置３００の試験結果を「デバイスＢ」として示す。デバイスＡは、直流電圧の印加時間に伴って漏れ電流が増加することがわかり、このような直流電圧が信頼性を悪化させることがわかる。
一方、デバイスＢは、直流電圧を継続して印加しても、漏れ電流の値がほとんど変化しない結果となった。即ち、本実施形態に係る半導体装置３００は、隙間部分１８２に拡散層３３０を形成することで、電界の集中を緩和させて、信頼性を向上できることがわかる。なお、以上の半導体装置３００は、一定の高電圧（ＤＣ成分）がコレクタ端子１１６に入力する場合を説明したが、これに加えて、異常サージ等の突発的にコレクタ端子１１６へと入力する高電圧に対しても、同様の効果が期待できる。したがって、半導体装置３００は、コレクタ端子１１６に入力する高電圧から保護用ダイオード１２０によって保護領域１８０を保護しつつ、当該保護用ダイオード１２０の近傍に電界が集中することを防止して信頼性を向上させることができる。
以上の本実施形態に係る半導体装置３００は、１つの隙間部分１８２に１つの拡散層３３０が保護用ダイオード１２０の延伸方向に沿って延伸する例を説明した。これに代えて、拡散層３３０は、複数の拡散層３３０が１つの隙間部分１８２に形成されてもよい。図９は、本実施形態に係る半導体装置３００の変形例を示す。図９は、本変形例に係る半導体装置３００の領域Ｓを拡大した構成例を示す。
本変形例の半導体装置３００の拡散層３３０は、隙間部分１８２の延伸方向において複数箇所に設けられる。図９は、１つの隙間部分１８２に６つの拡散層３３０が形成された例を示す。また、拡散層３３０は、隙間部分１８２において、保護用ダイオード１２０から耐圧構造領域までの間で複数箇所並んで設けられてもよい。図９は、保護用ダイオード１２０の側面から、ランナ電極１３０に向けて、拡散層３３０ｂおよび拡散層３３０ｃがそれぞれ複数並んで設けられた例を示す。
また、保護用ダイオード１２０の延伸方向の第１位置において保護用ダイオード１２０から耐圧構造領域までの間に設けられる拡散層３３０の数をＤ１とする。また、保護用ダイオード１２０の延伸方向において第１位置より第２端子３２０に近い第２位置において保護用ダイオード１２０から耐圧構造領域までの間に設けられる拡散層３３０の数をＤ２とする。そして、Ｄ１およびＤ２は同数であってよく、これに代えて、Ｄ１はＤ２よりも小さくてもよい。
図９は、保護用ダイオード１２０の第１端子３１０側の拡散層３３０ａが１つ、拡散層３３０ａよりも第２端子３２０に近い位置の拡散層３３０ｂが２つ、拡散層３３０ｂよりも第２端子３２０に近い位置の拡散層３３０ｃが３つ、それぞれ形成された例を示す。以上のように、半導体装置３００は、複数の拡散層３３０を設けることにより、より電界の集中を拡散することができる。また、半導体装置３００は、低電位側よりも高電位側に近づくにつれ、拡散層３３０の数を増加させるように配置することで、高電位側の電界をより拡散させ、隙間部分１８２の全体にわたってより均等に電位を分布させることができる。なお、半導体装置３００は、より小さい体積の拡散層３３０を、隙間部分１８２のより多くの箇所に設けてもよい。
以上の本実施形態に係る半導体装置３００は、１つの隙間部分１８２に１または複数のフローティング電位の拡散層３３０が設けられることを説明した。これに代えて、またはこれに加えて、半導体装置３００は、１つの隙間部分１８２に１または複数の予め定められた電位の拡散層３３０が設けられてもよい。この場合、隙間部分１８２の電位分布を予め予想し、当該隙間部分１８２に電位分布が拡散するように、予め拡散層３３０の電位を定めることにより、電界の集中を防止することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 制御信号発生部、１２ 抵抗、２０ 点火プラグ、３０ 点火コイル、３２ 一次コイル、３４ 二次コイル、４０ 電源、１００ 半導体装置、１１０ 半導体素子、１１２ ゲート端子、１１４ エミッタ端子、１１６ コレクタ端子、１２０ 保護用ダイオード、１３０ ランナ電極、１３２ 第１ウェル領域、１４０ 第２ウェル領域、１５０ 第３ウェル領域、１５２ 電極部、１６０ ゲートパッド部、１７０ エミッタ電極、１８０ 保護領域、１８２ 隙間部分、１９０ コレクタ電極、２００ 半導体基板、２１０ ｐ＋層領域、２２０ ｎ層領域、２２２ ｎ＋層領域、２２４ ｎ−層領域、２３０ 第１絶縁膜、２４０ 第２絶縁膜、２５０ 半導体膜、２６０ ゲート電極、２６２ ゲート絶縁膜、２７０ 第３絶縁膜、２８０ 第４絶縁膜、３００ 半導体装置、３１０ 第１端子、３２０ 第２端子、３３０ 拡散層、１０００ 点火装置

Claims (14)

  1. 半導体基板と、
    前記半導体基板に形成され、主電流を流す半導体素子と、
    前記半導体基板の第１面側に形成され、前記半導体素子を囲む耐圧構造領域と、
    前記第１面側に形成され、前記耐圧構造領域により囲まれる領域の内側の第１端子および外側の第２端子を有する保護用ダイオードと、
    前記第１面側に形成され、前記耐圧構造領域における前記保護用ダイオードと並んだ領域および前記保護用ダイオードの間の隙間部分に設けられた、前記半導体基板の前記第１面とは逆導電型であるフローティング電位の拡散層と、
    を備え、
    前記拡散層は、前記保護用ダイオードの延伸方向と略平行に延伸する半導体装置。
  2. 前記拡散層は、前記耐圧構造領域における前記保護用ダイオードと並んだ領域および前記保護用ダイオードの間の隙間部分を含む前記耐圧構造領域の外周の一部のみに対して設けられる請求項１に記載の半導体装置。
  3. 前記隙間部分は、前記第１端子および前記第２端子の間に延伸する前記保護用ダイオードの延伸方向に沿って、前記保護用ダイオードに隣接して延伸する請求項１または２に記載の半導体装置。
  4. 前記拡散層は、前記隙間部分の延伸方向において複数箇所に設けられる請求項３に記載の半導体装置。
  5. 前記拡散層は、前記隙間部分において、前記保護用ダイオードから前記耐圧構造領域までの間で複数箇所並んで設けられる請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記保護用ダイオードの延伸方向の第１位置において前記保護用ダイオードから前記耐圧構造領域までの間に設けられる前記拡散層の数は、前記保護用ダイオードの延伸方向において前記第１位置より前記第２端子に近い第２位置において前記保護用ダイオードから前記耐圧構造領域までの間に設けられる前記拡散層の数よりも小さい請求項５に記載の半導体装置。
  7. 前記拡散層は、前記隙間部分において、前記保護用ダイオードと、前記耐圧構造領域とを結ぶ方向に複数箇所並んで設けられる請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記拡散層を覆う絶縁層を更に備える請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記保護用ダイオードは、隣接して交互に設けられた複数の第１導電型半導体層および複数の第２導電型半導体層を有する請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記保護用ダイオードは、ポリシリコンにより形成される請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記半導体基板の前記第１面側において、前記半導体素子、前記耐圧構造領域、前記保護用ダイオード、および前記拡散層を覆う、ＳｉＮを含む表面保護膜を備える請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記半導体素子は、ＩＧＢＴまたはＭＯＳＦＥＴである請求項１から１１のいずれか一項に記載の半導体装置。
  13. 半導体基板と、
    前記半導体基板に形成され、主電流を流す半導体素子と、
    前記半導体基板の第１面側に形成され、前記半導体素子を囲む耐圧構造領域と、
    前記第１面側に形成され、前記耐圧構造領域により囲まれる領域の内側の端子および外側の端子を有する保護用ダイオードと、
    前記第１面側に形成され、前記耐圧構造領域における前記保護用ダイオードと並んだ領域および前記保護用ダイオードの間の隙間部分を含む前記耐圧構造領域の外周の一部のみに対して設けられた、前記半導体基板の前記第１面とは逆導電型である拡散層と、
    を備え、
    前記拡散層は、前記保護用ダイオードの延伸方向と略平行に延伸する半導体装置。
  14. 前記拡散層は、前記隙間部分のみに対して設けられる請求項１３に記載の半導体装置。
JP2015203103A 2015-10-14 2015-10-14 半導体装置 Active JP6665478B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015203103A JP6665478B2 (ja) 2015-10-14 2015-10-14 半導体装置
US15/243,982 US10043791B2 (en) 2015-10-14 2016-08-23 Electric fields relaxation for semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015203103A JP6665478B2 (ja) 2015-10-14 2015-10-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2017076695A JP2017076695A (ja) 2017-04-20
JP2017076695A5 JP2017076695A5 (ja) 2017-08-24
JP6665478B2 true JP6665478B2 (ja) 2020-03-13

Family

ID=58524264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015203103A Active JP6665478B2 (ja) 2015-10-14 2015-10-14 半導体装置

Country Status (2)

Country Link
US (1) US10043791B2 (ja)
JP (1) JP6665478B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067570A (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191747B2 (ja) 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
JP2001094092A (ja) 1999-09-24 2001-04-06 Toyota Autom Loom Works Ltd パワーｍｏｓトランジスタ
JP4054155B2 (ja) 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
JP4757449B2 (ja) * 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
KR20140139000A (ko) 2012-03-21 2014-12-04 인터디지탈 패튼 홀딩스, 인크 무선 네트워크에서 다른 이동국에 의한 이동국 세션의 스폰서링
CN104321871B (zh) 2012-11-08 2017-10-10 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2014142331A1 (ja) 2013-03-14 2014-09-18 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US10043791B2 (en) 2018-08-07
US20170110447A1 (en) 2017-04-20
JP2017076695A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP5609087B2 (ja) 内燃機関点火装置用半導体装置
JP3484081B2 (ja) 半導体集積回路及び保護素子
JP5900627B2 (ja) イグナイタ、イグナイタの制御方法および内燃機関用点火装置
JP6098041B2 (ja) 半導体装置
JP5340018B2 (ja) 半導体装置
CN103579224B (zh) Esd保护
CN105406850B (zh) 具有集成温度传感器的半导体开关
US9368613B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6805496B2 (ja) 半導体装置
KR101418396B1 (ko) 전력 반도체 소자
US20180108764A1 (en) Semiconductor device
US20130113036A1 (en) Transistor Assembly as an ESD Protection Measure
US9721939B2 (en) Semiconductor device
JP6665478B2 (ja) 半導体装置
CN107204365B (zh) 开关装置以及点火装置
US10312343B2 (en) Device and device manufacturing method
JP2014067986A (ja) 半導体装置
WO2015037095A1 (ja) 半導体装置
JP6376188B2 (ja) イグナイタ
US20130153955A1 (en) Semiconductor device
US10366976B2 (en) Semiconductor device
KR20170080973A (ko) 저전압 트렌치 반도체 소자
US20090250721A1 (en) Electrical surge protective apparatus
JP2011103483A (ja) 電流検出機能を有する半導体装置
US11784220B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6665478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250