JP2011103483A - 電流検出機能を有する半導体装置 - Google Patents
電流検出機能を有する半導体装置 Download PDFInfo
- Publication number
- JP2011103483A JP2011103483A JP2011011754A JP2011011754A JP2011103483A JP 2011103483 A JP2011103483 A JP 2011103483A JP 2011011754 A JP2011011754 A JP 2011011754A JP 2011011754 A JP2011011754 A JP 2011011754A JP 2011103483 A JP2011103483 A JP 2011103483A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- switching element
- sensor
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【解決手段】メインスイッチング素子領域26のメイン電極24と、センサスイッチン
グ素子領域27のセンサ電極25と、メイン電極24とセンサ電極25の間に形成されて
おり、メイン電極24とセンサ電極25の間に所定の電位差が形成されたときに両者間を
導通する保護素子30を備えていることを特徴とする半導体装置10。
【選択図】図1
Description
この半導体装置によると、ゲート電極にゲートオン電圧を印加することによって、メインスイッチング素子とセンサスイッチング素子の両者がオンし、メイン電極とセンサ電極の双方に電流が流れる。メイン電極とセンサ電極を流れる電流は比例関係にあることから、センサ電極に流れる電流を検出すれば、メイン電極を流れる電流値を検出することができる。
に、一般的に、センサ電極とゲート電極の間にツェナーダイオードを設ける技術が用いら
れている。ツェナーダイオードが設けられていると、センサ電極とゲート電極の間にESD
が印加されたとしても、センサスイッチング素子のゲート絶縁膜に高い電圧が作用するこ
とを防止できる。
この種の技術に関連する特許文献を下記に列記する。
本発明の目的は、センサ電極とゲート電極の間に、ESD等に起因する過電圧が作用しても半導体装置が破壊しないように保護する保護素子を設けるとともに、その保護素子によってゲート駆動損失が増加することを防止する半導体装置を提供することである。
なお、メイン電極に電荷を放電したとしても、メインスイッチング素子群のゲート入力容量は大きいことから、メインスイッチング素子群のゲート絶縁膜が破壊されることはない。
さらに、本発明の保護素子は、メイン電極とセンサ電極の間に設けられているので、両者間にリーク電流が流れたとしても、ゲート駆動損失を増加させるものではない。
本発明は、センサ電極とゲート電極の間に、ESD等に起因する過電圧が作用しても半導体装置が破壊しないように保護する保護素子を備えている。その保護素子は、センサ電極とメイン電極の間に設けられているので、ゲート駆動損失を増大させることがない。
本発明の半導体装置によると、センサスイッチング素子群のセンサ電極とゲート電極の間にESD等の過電圧が印加された場合は、保護素子を介してセンサ電極からメインスイッチング素子群のメイン電極に向けて電荷を放電することができる。これにより、センサスイッチング素子群のゲート絶縁膜が破壊されることを防止することができる。さらに、本発明の保護素子は、センサ電極とメイン電極の間に設けられているので、両者間にリーク電流が流れたとしても、ゲート駆動損失を増加させるものではない。
ダイオードを双方向に配置させることによって、ダイオードの降伏電圧を超えない範囲において、メイン電極とセンサ電極の間を非導通の状態に維持することができる。このため、ダイオードの降伏電圧を超えない範囲において、メイン電極とセンサ電極を流れる電流を確実に分流させることができる。また、ダイオードの降伏電圧を超えたときに、メイン電極とセンサ電極の間を導通の状態にすることができる。したがって、ダイオードの降伏電圧を利用することによって、メイン電極とセンサ電極の間の導通・非導通の状態を切換えることができる。
この保護素子によると、第1半導体領域と第2半導体領域の間、及び第2半導体領域と第3半導体領域の間にpn接合が形成され、それぞれのpn接合の方向が逆方向になる。これにより、メイン電極とセンサ電極の間に双方向に配置されている複数のダイオードを得ることができる。
保護素子の耐圧が、メイン電極とゲート電極の間の最大定格電圧よりも大きいと、ゲート電極に印加される制御信号によって保護素子が不用意にオンすることが防止される。
保護素子の耐圧が、ゲート絶縁膜の破壊耐圧よりも小さいと、ゲート絶縁膜が破壊されるよりも先に、保護素子をオンさせることができる。
本発明は、センサスイッチング素子群のセンサ電極とゲート電極の間において、その間のESD等の過電圧に対する対策を講じながらも、ゲート駆動損失が低く抑えられた半導体装置を提供することができる。
(第1形態) 保護素子には、pnp、npn、pnpnp又はnpnpnの構造を有するものを好適に利用することができる。
(第2形態) 本発明の半導体装置では、半導体装置全体を流れる電流に対して、センサスイッチング素子領域を流れる電流の割合(電流センス比という)が0.01以下であることが望ましい。具体的には、スイッチング素子の個数に占めるセンサスイッチング素子の個数の割合が0.01以下であることが望ましい。
(第3形態) 本発明の半導体装置は、メインスイッチング素子のゲート入力容量が、マシンモードと呼ばれるESD耐量試験で各電極間(各端子間)に供給される電荷量をゲート絶縁膜の破壊耐圧で除した値よりも大きいときに特に有用である。
図1に、半導体装置10の概略的な回路図を示す。図2に、半導体装置10の要部断面図を模式的に示す。図1と図2に共通する符号は、共通の構成要素を示す。半導体装置10は、電気自動車、ハイブリッド車又は燃料電池車等に搭載されているモータをインバータ制御する際に用いられる電力用半導体装置である。なお、図1では、半導体装置10の他に、半導体装置10に接続されて用いられる電力供給源92、モータ94、ゲート駆動装置95及び電流検出装置96も併せて図示されている。
イッチング素子をセンサスイッチング素子という。
コレクタ電極22は、コレクタ端子41に電気的に接続されている。コレクタ端子41は、モータ94が接続されて用いられる。そのモータ94には電力供給源92が接続されている。ゲート電極23は、ゲート端子42に電気的に接続されている。ゲート端子42は、ゲート駆動装置95が接続されて用いられる。メイン電極24は、メイン端子43に電気的に接続されている。メイン端子43は、接地電位(基準電位の一例)に接続されて用いられる。センサ電極25は、センサ端子44に電気的に接続されている。センサ端子44は、電流検出装置96を介して、接地電位に接続されて用いられる。
保護素子30は、メイン電極24に電気的に接続されている第1接続点36と、センサ電極25に電気的に接続されている第2接続点31の間に設けられている複数のダイオード32、33、34、35を備えている。
半導体装置10は、メイン電極24が形成されている範囲に対応するメインスイッチング素子領域26と、センサ電極25が形成されている範囲に対応するセンサスイッチング素子領域27に区画されている。メインスイッチング素子領域26とセンサスイッチング素子領域27には、共通した構造のスイッチング素子98が繰り返し形成されている。なお、実際の半導体装置10は、スイッチング素子98が紙面左右にさらに繰返し形成されている。図2は、その一部を表していることに留意されたい。
半導体装置10は、コレクタ電極22と、コレクタ電極22上に形成されているp+型のコレクタ領域61と、コレクタ領域61上に形成されているn+型のフィールドストップ領域62と、フィールドストップ領域62上に形成されているn−型のドリフト領域63を備えている。ドリフト領域63の表面部に、p型のボディ領域64が形成されている。そのボディ領域64内に、複数のn+型のエミッタ領域66が選択的に形成されている。ドリフト領域63とエミッタ領域66は、ボディ領域64によって隔てられている。エミッタ領域66とドリフト領域63を隔てているボディ領域64に、ゲート絶縁膜65を介してゲート電極23が対向している。ゲート電極23はトレンチタイプであり、ボディ領域64を貫通してドリフト領域63にまで達している。ゲート電極23は、層間絶縁膜81によってメイン電極24及びセンサ電極25から隔てられている。メインスイッチング素子領域26とセンサスイッチング素子領域27の間に、p型の不純物濃度が濃く調整された半導体拡散領域67が形成されている。半導体拡散領域67は、メインスイッチング素子領域26とセンサスイッチング素子領域27の間の電気的な絶縁性を向上させることができる。メインスイッチング素子領域26のエミッタ領域66群は、メイン電極24に電気的に接続されている。センサスイッチング素子領域27のエミッタ領域66群は、センサ電極25に電気的に接続されている。上記した各半導体領域は、扁平な半導体基板60内に作り込まれている。
ここで、本明細書でいうスイッチング素子98に関して説明する。コレクタ領域61、フィールドストップ領域62、ドリフト領域63及びボディ領域64は、各スイッチング素子間に亘って形成されている。したがって、個々のスイッチング素子は、ゲート電極23、ゲート絶縁膜65及びエミッタ領域66の組合せのゲート構造によって識別される。即ち、一つのゲート構造が、一つのスイッチング素子の単位構造として識別される。
第1半導体領域71は、メイン電極24に第1接続点36を介して電気的に接続されており、n型の不純物を含有している。第2半導体領域72は、第1半導体領域71に接しており、第1半導体領域71によってメイン電極24から隔てられており、p型の不純物を含有している。第3半導体領域73は、第2半導体領域72に接しており、第2半導体領域72によって第1半導体領域71から隔てられており、n型の不純物を含有している。第4半導体領域74は、第3半導体領域73に接しており、第3半導体領域73によって第2半導体領域72から隔てられており、p型の不純物を含有している。第5半導体領域75は、第4半導体領域74に接しており、第4半導体領域74によって第3半導体領域73から隔てられており、n型の不純物を含有している。第5半導体領域75はさらに、第2接続点31を介してセンサ電極25に電気的に接続されている。
半導体装置10の製造工程では、様々な要因から半導体装置10にESDが印加されることがある。一般的に、電流検出用にセンサスイッチング素子領域を備えている半導体装置では、センサスイッチング素子領域のゲート絶縁膜が破壊され易いという問題がある。これは以下の理由による。
センサスイッチング素子領域27に形成されているスイッチング素子の個数は、スイッチング素子の全体個数に比して少数である。このため、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のゲート入力容量(ゲート絶縁膜65の面積によって決められる)は、メインスイッチング素子領域26のゲート入力容量に比して小さい。メインスイッチング素子領域26のゲート入力容量は大きいので、メインスイッチング素子領域26のメイン電極24とゲート電極23の間のESD耐量は高い。一方、センサスイッチング素子領域27のゲート入力容量は小さいので、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のESD耐量は、一般的には小さくなってしまう。このため、センサ電極25とゲート電極23の間にESDが印加されると、何の対策も講じられていなければ、センサスイッチング素子領域27のゲート絶縁膜65が破壊されるという事態が発生してしまう。
しかし、本実施例の半導体装置10には、保護素子30が設けられている。保護素子30は、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間にESDが印加された場合に、センサ電極25からメインスイッチング素子領域24のメイン電極24に向けて電荷を放電することができる。即ち、印加されたESDに基づいて、センサ電極25とメイン電極24の間に所定の電位差が形成されると、その電位差がダイオード32、33、34、35の合計の降伏電圧を超えたきに、ダイオード32、33、34、35がオンすることによって両者間を導通する。これにより、センサスイッチング素子領域27のゲート絶縁膜65が破壊されることを防止することができる。なお、メインスイッチング素子領域26のメイン電極24に電荷を放電したとしても、メインスイッチング素子領域26のゲート入力容量は大きいことから、メインスイッチング素子領域26のゲート絶縁膜65が破壊されることはない。
半導体装置10の製造工程では、半導体装置10のESDに対する耐量を評価するために、半導体装置10の各端子間に強制的に電荷を印加する試験、例えば、マンモード及びマシンモードと呼ばれるESD耐量試験が実施される。半導体装置10は、保護素子30が設けられていることによって、標準的なマンモード及びマシンモードと呼ばれるESD耐量試験の評価基準を実施しても、ゲート絶縁膜65等が破損することが回避される。
また、保護素子30は、ダイオード32、33、34、35の合計の降伏電圧を超えたときに、メイン電極24とセンサ電極25の間を導通の状態にすることができる。したがって、保護素子30は、ダイオード32、33、34、35の降伏電圧を利用することによって、メイン電極24とセンサ電極25の間の導通・非導通の状態を切換えることができる。なお、メイン電極24とセンサ電極25の間の導通・非導通を切換えるのに要する電位差は、保護素子30に設けられるダイオードの個数を調整することによって調整することができる。
一方、半導体装置10の場合、保護素子30がメイン電極24とセンサ電極25の間に設けられている。したがって、メイン電極24とセンサ電極25の間にリーク電流が流れたとしても、ゲートリーク電流が増大するものではない。
いずれの温度の場合でも、本実施例の半導体装置10は、ゲートリーク電流量が顕著に低減されていることが分かる。さらに、従来の半導体装置は、温度変化によってゲートリーク電流量も変化している。一方、本実施例の半導体装置10は、温度変化があったとしても、ゲートリーク電流の変化が小さい。半導体装置10は、温度変化に対して特性が安定している。
本実施例の半導体装置10は、ゲートリーク電流が小さいので、ゲート駆動損失も小さく抑えられる。本実施例の半導体装置10によれば、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間において、その間のESDに対する対策を講じながらも、ゲート駆動損失を低く抑えることができる。
なお、半導体装置10がオンしているときに、保護素子30を介してメイン電極24とセンサ電極25の間にリーク電流が流れたとしても、そのリーク電流量は半導体装置10を流れる電流量に比して極めて小さい。したがって、センサスイッチング素子領域27を利用して検出する電流量の検出感度を悪化させるものではない。
(1)半導体装置10の全体を流れる電流に対して、センサスイッチング素子領域27を流れる電流の割合(電流センス比という)が0.01以下であることが望ましい。具体的には、半導体装置10に形成されているスイッチング素子の全体個数に占めるセンサスイッチング素子領域27に形成されているスイッチング素子の個数の割合が0.01以下であることが好ましい。センサスイッチング素子領域27に形成されているスイッチング素子の個数の割合が小さいほど、半導体装置10を流れる電流値の検出感度を向上させることができる。この数値を満たすようになると、センサスイッチング素子領域27のゲート入力容量がメインスイッチング素子領域26のゲート入力容量に比して小さくなり、一般的にはセンサスイッチング素子領域27のESD耐量が小さくなってしまう。このような場合に、半導体装置10のように、保護素子30が設けられていると、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のESD耐量を向上させることができる。電流量の検出感度を向上させながら、ESD耐量も向上させることができる。
一方、半導体装置10の場合、ゲート端子42と他の端子は絶縁されているので、ゲート端子42に十分な電圧を印加することが可能である。したがって、ゲート端子42にゲートスクリーニング試験に必要とされる電圧を印加することができる。ゲート絶縁膜65の不良品をスクリーニングすることができる。
上記の関係を満たしていれば、マシンモードと呼ばれるESD耐量試験を実施したとしても、メインスイッチング素子領域26のゲート絶縁膜65が破壊されることが防止される。標準的なマシンモードと呼ばれるESD耐量試験では、電荷を供給する際に利用される電圧源に200(V)のものが利用され、電荷を蓄積するコンデンサに200(pF)のものが利用されることが多い。したがって、メインスイッチング素子領域26のゲート入力容量は、
200(V)×200(pF)/ゲート絶縁膜65の破壊耐圧
よりも大きく調整されるのが望ましい。
また、一般的なゲート絶縁膜65の破壊耐圧は約80Vであることが多い。したがって、上記式からメインスイッチング素子領域26のゲート入力容量は500(pF)よりも大きく調整されているのが好ましい。
図4に、メインスイッチング素子領域26のゲート入力容量と半導体装置10の静電耐量の関係を示す。
図4に示すように、ゲート入力容量が500pFよりも大きくなると、半導体装置10の静電耐量は顕著に大きくなることが分かる。前記したように、ゲート入力容量が500pFよりも大きくなると、メインスイッチング素子領域26のゲート絶縁膜65の破壊が防止される。半導体装置10では、保護素子30を利用して、センサスイッチング素子領域27のゲート絶縁膜65の破壊も防止されている。保護素子30を介して、センサスイッチング素子領域27のセンサ電極25からメインスイッチング素子領域26のメイン電極24に電荷が放電されたとしても、メインスイッチング素子領域26のゲート絶縁膜65が破壊されることが防止されている。したがって、メインスイッチング素子領域26及びセンサスイッチング素子領域27のいずれのゲート絶縁膜65も破壊されることが防止されている。このため、ゲート入力容量が500pFよりも大きくなると、半導体装置10の静電耐量は顕著に大きくなるのである。
この種の抵抗が設けられていると、保護素子30を流れる電流量を制限することができる。これにより、保護素子30に設けられているダイオード32、33、34、35のpn接合面積が十分に確保できない場合でも、センサスイッチング素子領域27のセンサ電極25とゲート電極23の間のESD耐量を向上させることができる。あるいは、抵抗を設けることによって、ダイオード32、33、34、35のpn接合面積を小さくすることができ、半導体装置10の小型化を実現できるとも言える。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
20:スイッチング部
22:コレクタ電極
23:ゲート電極
24:メイン電極
25:センサ電極
26:メインスイッチング素子領域
27:センサスイッチング素子領域
30:保護素子
31:第1接続点
32、33、34、35:ダイオード
36:第2接続点
41:コレクタ端子
42:ゲート端子
43:メインエミッタ端子
44:センサエミッタ端子
60:半導体基板
61:コレクタ領域
62:フィールドストップ領域
63:ドリフト領域
64:ボディ領域
65:ゲート絶縁膜
66:エミッタ領域
67:半導体拡散領域
70:半導体層
71、72、73、74、75:半導体領域
81:層間絶縁膜
82、84、86、88:絶縁膜
92:電力供給源
94:モータ
95:ゲート駆動装置
96:電流検出装置
98:スイッチング素子
Claims (4)
- 半導体基板内に複数のスイッチング素子が形成されており、
一部のスイッチング素子群に共通するとともに、基準電位に接続されて用いられるメイン電極と、
残部のスイッチング素子群に共通するとともに、電流検出装置を介して、基準電位に接続されて用いられるセンサ電極と、
メイン電極とセンサ電極の間に形成されており、メイン電極とセンサ電極の間に所定の電位差が形成されたときに両者間を導通する保護素子と、
を備えていることを特徴とする半導体装置。 - 前記保護素子が、メイン電極とセンサ電極の間に双方向に配置されている複数のダイオードで構成されていることを特徴とする請求項1の半導体装置。
- 前記保護素子が、メイン電極からセンサ電極にまで伸びている半導体層で構成されており、
前記半導体層は、直列に配置されている第1半導体領域、第2半導体領域、及び第3半導体領域を備えており、
第1半導体領域は、メイン電極に電気的に接続されているとともに、第1導電型の不純物を含有しており、
第2半導体領域は、第2導電型の不純物を含有しており、
第3半導体領域は、センサ電極に電気的に接続されているとともに、第1導電型の不純物を含有していることを特徴とする請求項2の半導体装置。 - 前記保護素子の耐圧が、
メイン電極と、そのメイン電極を主電極とするスイッチング素子のゲート電極の間の最大定格電圧よりも大きい値であり、
ゲート絶縁膜の破壊耐圧よりも小さいことを特徴とする請求項2又は3の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011011754A JP2011103483A (ja) | 2011-01-24 | 2011-01-24 | 電流検出機能を有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011011754A JP2011103483A (ja) | 2011-01-24 | 2011-01-24 | 電流検出機能を有する半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005352815A Division JP4706462B2 (ja) | 2005-12-07 | 2005-12-07 | 電流検出機能を有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011103483A true JP2011103483A (ja) | 2011-05-26 |
Family
ID=44193663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011011754A Pending JP2011103483A (ja) | 2011-01-24 | 2011-01-24 | 電流検出機能を有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011103483A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014211462A1 (de) | 2013-08-01 | 2015-02-05 | Mitsubishi Electric Corporation | Leistungsmodul |
US9148015B2 (en) | 2012-10-24 | 2015-09-29 | Kabushiki Kaisha Toshiba | Protection circuit |
KR102176701B1 (ko) * | 2019-05-08 | 2020-11-10 | 현대오트론 주식회사 | 전력 반도체 소자 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685174A (ja) * | 1992-09-01 | 1994-03-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH08306924A (ja) * | 1995-05-02 | 1996-11-22 | Motorola Inc | 高電圧保護能力を備えた半導体装置 |
JPH09293856A (ja) * | 1996-04-25 | 1997-11-11 | Fuji Electric Co Ltd | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ |
JP2003229572A (ja) * | 2002-02-05 | 2003-08-15 | Mitsubishi Electric Corp | 半導体装置 |
JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
-
2011
- 2011-01-24 JP JP2011011754A patent/JP2011103483A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685174A (ja) * | 1992-09-01 | 1994-03-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH08306924A (ja) * | 1995-05-02 | 1996-11-22 | Motorola Inc | 高電圧保護能力を備えた半導体装置 |
JPH09293856A (ja) * | 1996-04-25 | 1997-11-11 | Fuji Electric Co Ltd | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ |
JP2003229572A (ja) * | 2002-02-05 | 2003-08-15 | Mitsubishi Electric Corp | 半導体装置 |
JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9148015B2 (en) | 2012-10-24 | 2015-09-29 | Kabushiki Kaisha Toshiba | Protection circuit |
DE102014211462A1 (de) | 2013-08-01 | 2015-02-05 | Mitsubishi Electric Corporation | Leistungsmodul |
JP2015033186A (ja) * | 2013-08-01 | 2015-02-16 | 三菱電機株式会社 | パワーモジュール |
DE102014211462B4 (de) | 2013-08-01 | 2022-03-17 | Mitsubishi Electric Corporation | Leistungsmodul |
KR102176701B1 (ko) * | 2019-05-08 | 2020-11-10 | 현대오트론 주식회사 | 전력 반도체 소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4706462B2 (ja) | 電流検出機能を有する半導体装置 | |
US10290625B2 (en) | Insulated gate semiconductor device | |
US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
US9159719B2 (en) | ESD protection | |
JP6098041B2 (ja) | 半導体装置 | |
JP2015179705A (ja) | トレンチmos型半導体装置 | |
KR102099371B1 (ko) | Esd 보호 회로를 구비한 반도체 장치 | |
US20160148925A1 (en) | Smart semiconductor switch | |
JP5949646B2 (ja) | 半導体装置 | |
US9373614B2 (en) | Transistor assembly as an ESD protection measure | |
US20180240792A1 (en) | Semiconductor device | |
JP2011103483A (ja) | 電流検出機能を有する半導体装置 | |
CN110556808B (zh) | 静电放电保护电路 | |
JP2013146008A (ja) | 駆動回路およびパワー集積回路装置 | |
JP7243844B2 (ja) | 半導体装置およびシステム | |
US20210082912A1 (en) | Semiconductor device | |
TWI545719B (zh) | 半導體裝置 | |
US10443557B2 (en) | Igniter | |
JP4973057B2 (ja) | 半導体装置 | |
JP2018006360A (ja) | 半導体装置 | |
US11581304B2 (en) | Protection device | |
JP6665478B2 (ja) | 半導体装置 | |
US20160260707A1 (en) | Semiconductor device | |
JP2004335634A (ja) | Esd保護ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130625 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130702 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20130823 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |