JP6376188B2 - イグナイタ - Google Patents

イグナイタ Download PDF

Info

Publication number
JP6376188B2
JP6376188B2 JP2016165699A JP2016165699A JP6376188B2 JP 6376188 B2 JP6376188 B2 JP 6376188B2 JP 2016165699 A JP2016165699 A JP 2016165699A JP 2016165699 A JP2016165699 A JP 2016165699A JP 6376188 B2 JP6376188 B2 JP 6376188B2
Authority
JP
Japan
Prior art keywords
control circuit
protective
semiconductor chip
circuit unit
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016165699A
Other languages
English (en)
Other versions
JP2017089614A5 (ja
JP2017089614A (ja
Inventor
元男 山口
元男 山口
藤行 岩本
藤行 岩本
竹田 俊一
俊一 竹田
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015216898 priority Critical
Priority to JP2015216898 priority
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority claimed from PCT/JP2016/079967 external-priority patent/WO2017077814A1/ja
Publication of JP2017089614A publication Critical patent/JP2017089614A/ja
Publication of JP2017089614A5 publication Critical patent/JP2017089614A5/ja
Publication of JP6376188B2 publication Critical patent/JP6376188B2/ja
Application granted granted Critical
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02PIGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00Other installations
    • F02P3/02Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04Layout of circuits
    • F02P3/055Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02PIGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P15/00Electric spark ignition having characteristics not provided for in, or of interest apart from, groups F02P1/00 - F02P13/00 and combined with layout of ignition circuits
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02PIGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00Other installations
    • F02P3/02Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04Layout of circuits
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02PIGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00Other installations
    • F02P3/02Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04Layout of circuits
    • F02P3/05Layout of circuits for control of the magnitude of the current in the ignition coil
    • F02P3/051Opening or closing the primary coil circuit with semiconductor devices
    • F02P3/053Opening or closing the primary coil circuit with semiconductor devices using digital techniques
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L51/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、点火コイルの一次巻線に接続したスイッチング素子と、該スイッチング素子の動作制御をする制御回路部と、該制御回路部を電気的に保護する保護素子とを備えるイグナイタに関する。

内燃機関の点火プラグを点火するためのイグナイタとして、IGBT等のスイッチング素子と、該スイッチング素子の動作制御をする制御回路部とを備えたものが知られている(下記特許文献1参照)。スイッチング素子は、点火コイルの一次巻線に接続している。また、点火コイルの二次巻線は、上記点火プラグに接続している。上記イグナイタは、制御回路部によってスイッチング素子をオンオフ動作させることにより、二次巻線に高い電圧を発生させ、点火プラグを点火するよう構成されている。

制御回路部には、保護抵抗や保護ツェナーダイオード等の保護素子が接続している。上記保護抵抗は、直流電源と制御回路部との間の電流経路上に設けられている。保護抵抗は、いわゆるロードダンプが発生したときに生じる、エネルギーが大きく、かつ電圧が高いサージを吸収し、このサージから制御回路部を保護する。また、保護ツェナーダイオードは、制御回路部に並列接続されており、直流電源から制御回路部に加わる電圧を一定に保持する。これにより、制御回路部に高い電圧が加わることを抑制し、制御回路部を保護している。これら保護抵抗や保護ツェナーダイオード等の保護素子は、比較的熱定格の大きな素子となるため、上記スイッチング素子や制御回路部とは別体に形成されている。

特開2011−74905公報

しかしながら、上記イグナイタは、保護素子を小型化しにくいという問題がある。すなわち、上記保護抵抗は、エネルギーが大きく、かつ電圧が高いサージを吸収したとき、大きな熱が発生する。また、保護ツェナーダイオードも、ツェナー電流が流れたときに大きな熱が発生する。このように、保護素子は発熱量が比較的大きい。そのため、保護素子が自己の発熱によって破損しないように、保護素子の面積を大きく形成し、単位面積当たりの発熱量を小さくする必要がある。したがって、従来のイグナイタは、保護素子を小型化しにくく、イグナイタ全体を小型化しにくい。

また、上記イグナイタは、保護素子をスイッチング素子や制御回路部とは別体に形成してあるため、部品点数が多く、イグナイタの製造コストが上昇しやすい。

本発明は、かかる課題に鑑みてなされたものであり、保護素子を小型化でき、製造コストを低減できるイグナイタを提供しようとするものである。

本発明の第1の態様は、点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
該スイッチング素子の動作制御をする制御回路部(3)と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )を備え、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオード(5)が並列接続しており、該抵抗保護用ツェナーダイオードは、上記スイッチング素子及び上記保護抵抗と共に上記半導体チップに形成されている、イグナイタ(1)にある。
また、本発明の第2の態様は、点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
該スイッチング素子の動作制御をする制御回路部(3)と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )を備え、
上記スイッチング素子はIGBT(20i)であり、上記半導体チップは、素子分離用のフィールド酸化膜(22)を備え、上記IGBTのゲート電極(23)及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されており、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオードが並列接続しており、該抵抗保護用ツェナーダイオードは上記ポリシリコンからなり、かつ上記フィールド酸化膜上において上記保護抵抗に隣接する位置に形成されている、イグナイタにある。
また、本発明の第3の態様は、点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
該スイッチング素子の動作制御をする制御回路部(3)と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )を備え、
上記半導体チップを搭載した半導体チップ用リードフレーム(7s)と、上記制御回路部を搭載した制御回路用リードフレーム(7c)とをさらに備え、上記半導体チップ用リードフレームは上記制御回路用リードフレームよりも厚く形成されている、イグナイタにある。
また、本発明の第4の態様は、点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
該スイッチング素子の動作制御をする制御回路部(3)と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
上記保護素子として、上記制御回路部に加わる電圧を一定に保持する保護ツェナーダイオード(4 Z )を備え、
直流電源から上記半導体チップに加えられる印加電圧(V S )を検出するための電圧検出用抵抗(6)と、上記印加電圧が予め定められた値より高くなった場合に上記スイッチング素子を強制的にオフする過電圧保護回路(31)とを備える、イグナイタにある。

上記イグナイタでは、上記スイッチング素子と保護素子とを同一の半導体チップに形成してある。
そのため、保護素子を小型化することができる。すなわち、点火コイルのスイッチング素子を形成した上記半導体チップは発熱量が大きいため、該半導体チップは、放熱効率が高い構造とされ、かつ放熱効率が高い環境に設けられる。例えば、スイッチング素子を形成した半導体チップは、放熱効率が高い、厚めのリードフレームに搭載される。そのため、異常時に発生するサージを吸収するための保護素子を上記半導体チップに形成することにより、半導体チップ放熱用のリードフレームを、保護素子の放熱にも利用することができ、保護素子の放熱効率を高めることが可能になる。上述したように、保護素子は発熱量が大きいが、上記半導体チップに搭載することで保護素子の放熱効率を高くでき、保護素子の単位面積当たりの発熱量が高くなることを許容できる。そのため、保護素子を小型化できる。これにより、イグナイタ全体の集積度を高めることが可能になる。

また、上記イグナイタでは、スイッチング素子と保護素子とを同一の半導体チップに形成してあるため、部品点数を低減することができる。そのため、イグナイタの製造コストを低減することができる。

以上のごとく、本態様によれば、保護素子を小型化でき、製造コストを低減できるイグナイタを提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。

実施形態1における、イグナイタを含む点火装置の回路図。 実施形態1における、イグナイタの一部透視平面図であって、図3のII矢視図。 図2のIII-III断面図。 図2のIV-IV断面図。 実施形態1における、半導体チップの断面図であって、図6のV-V断面図。 図5のVI矢視図。 実施形態1における、半導体チップの平面図。 実施形態2における、イグナイタを含む点火装置の回路図。 実施形態3における、イグナイタを含む点火装置の回路図。 実施形態4における、イグナイタを含む点火装置の回路図。 実施形態5における、イグナイタを含む点火装置の回路図。 実施形態5における、イグナイタの一部透視平面図。 実施形態5における、半導体チップの平面図。 図13の要部拡大図。 図14のXV-XV断面図。 実施形態6における、イグナイタを含む点火装置の回路図。 実施形態7における、イグナイタを含む点火装置の回路図。 実施形態8における、イグナイタを含む点火装置の回路図。 実施形態9における、イグナイタを含む点火装置の回路図。 実施形態10における、イグナイタを含む点火装置の回路図。 実施形態10における、イグナイタの一部透視平面図。 実施形態11における、イグナイタを含む点火装置の回路図。 比較形態における、イグナイタを含む点火装置の回路図。 比較形態における、イグナイタの一部透視平面図。

上記イグナイタは、自動車のエンジンの点火プラグに点火するための、車載用イグナイタとすることができる。

(実施形態1)
上記イグナイタに係る実施形態について、図1〜図7を用いて説明する。図1に示すごとく、本形態のイグナイタ1は、スイッチング素子20と、制御回路部3と、保護素子4とを備える。スイッチング素子20は、点火コイル10の一次巻線11に接続されている。制御回路部3は、スイッチング素子20の動作制御をする。保護素子4は、制御回路部3を電気的に保護する。本形態の保護素子4は、抵抗(保護抵抗4R)である。保護抵抗4Rは、直流電源13から制御回路部3への電流経路8上に設けられている。直流電源13から制御回路部3へ、保護抵抗4Rを介して電力を供給している。
図5、図7に示すごとく、スイッチング素子20と保護素子4(保護抵抗4R)とは、同一の半導体チップ2に形成されている。

本形態のイグナイタ1は、自動車のエンジンの点火プラグに点火するための、車載用イグナイタである。図1に示すごとく、本形態のスイッチング素子20は、IGBT20iである。スイッチング素子20のコレクタ端子Cは点火コイル10の一次巻線11に接続している。点火コイル10の二次巻線12は、点火プラグ14に接続している。

スイッチング素子20のゲート端子Gは、制御回路部3に接続している。また、スイッチング素子20のエミッタ端子Eは、後述する制御回路用リードフレーム7cに接続している。制御回路用リードフレーム7cは、グランドに接続している。

直流電源13と制御回路部3とは、電源用リードフレーム7bを介して電気的に接続されている。本形態の制御回路部3は、いわゆるモノリシックIC(monolithic IC)である。また、保護抵抗4Rの2つの端子41,42のうち、一方の端子41は電源用リードフレーム7bに接続し、他方の端子42は、制御回路部3内の電源ライン38に接続している。電源ライン38とグランドとの間には、サージ保護回路39が設けられている。サージ保護回路39は、ツェナーダイオード(図示しない)やMOSトランジスタ等によって構成されている。サージ保護回路39は、後述するESD等の高周波サージが入力端子71に加わった場合に、電源ライン38の電圧をクランプする。このクランプ電圧は、電源ライン38に加えることが可能な最大電圧よりも低い値、例えば40V程度に設定されている。

ロードダンプが発生すると、電圧が100V程度のサージが生じる。このサージは、数100ms程度の、比較的長い時間続く。したがって、ロードダンプによって発生したサージは、エネルギーが比較的高い。保護抵抗4Rは、このサージ(以下、エネルギーサージとも記す)から制御回路部3を保護している。

また、電源用リードフレーム7bの入力端子71には、ESD等の高周波サージが加わることがある。高周波サージは電圧が数十kVと高いが、nsオーダー程度の短い時間しか続かない。そのため、高周波サージのエネルギーは比較的小さい。しかし、数十kVの電圧が保護抵抗4Rに直接加わると、保護抵抗4Rが破損するおそれがある。そのため本形態では、保護抵抗4Rに抵抗保護用ツェナーダイオード5を並列接続してある。抵抗保護用ツェナーダイオード5の降伏電圧は、保護抵抗4Rの絶縁耐圧よりも低い値、例えば500V程度に設定されている。高周波サージが加わると、抵抗保護用ツェナーダイオード5が降伏する。これにより、保護抵抗4Rに、絶縁耐圧よりも高い電圧が加わることを防止している。また、抵抗保護用ツェナーダイオード5が降伏すると、サージ保護回路39により、電源ライン38の電圧がクランプされる。これにより、電源ライン38に、サージ保護回路39のクランプ電圧よりも高い電圧が加わることを防止している。

また、本形態では、電源用リードフレーム7bと制御回路用リードフレーム7cとの間に、コンデンサ16を設けてある。このコンデンサ16によって、高周波サージの一部を吸収している。

また、図1に示すごとく、制御回路部3はIGN端子73に接続している。このIGN端子73を介して、図示しないECUから、制御回路部3に点火信号SIGNが入力される。点火信号SIGNが入力されるとスイッチング素子20がオンし、一次巻線11に電流が流れる。また、点火信号SIGNが停止すると、スイッチング素子20がオフし、一次巻線11の電流が遮断される。このとき二次巻線12に発生する高電圧を利用して、点火プラグ14を点火している。

次に、図2〜図4を用いて、イグナイタ1の立体的な構造について説明する。図2に示すごとく、イグナイタ1は、半導体チップ2を搭載した半導体チップ用リードフレーム7sと、制御回路部3を搭載した制御回路用リードフレーム7cと、電源用リードフレーム7bと、IGN端子73とを備える。電源用リードフレーム7bは直流電源13の正電極に接続している。また、制御回路用リードフレーム7cはグランドに接続している。電源用リードフレーム7bと半導体チップ用リードフレーム7sとに、点火コイル10の一次巻線11が接続している。また、電源用リードフレーム7bと制御回路用リードフレーム7cとの間に、コンデンサ16が設けられている。これらのリードフレーム7s,7b,7c、半導体チップ2等は、樹脂製の封止部材15によって封止されている。

図3、図4に示すごとく、半導体チップ用リードフレーム7sは、制御回路用リードフレーム7cよりも厚く形成されている。これにより、半導体チップ2から発生する熱を半導体チップ用リードフレーム7sによって吸収し、半導体チップ2の放熱効率を高めている。このように、半導体チップ2は、放熱効率が高い環境に配されており、半導体チップ用リードフレーム7sへ容易に放熱できるようにされている。

次に、半導体チップ2の構造について説明する。図5に示すごとく、半導体チップ2は、シリコン基板24と、該シリコン基板24上に形成されたゲート電極23と、配線層29と、保護膜25とを備える。シリコン基板24には、p、n等の不純物拡散層が形成されている。また、ゲート電極23の下にはチャネル26が形成されている。ゲート電極23に電圧を加えるとチャネル26が反転し、スイッチング素子20(IGBT20i)がオンになる。

半導体チップ2には、素子分離用のフィールド酸化膜22が形成されている。フィールド酸化膜22は、図7に示すごとく、スイッチング素子20を形成した領域である素子領域21を取り囲むように、枠状に形成されている。図5に示すごとく、このフィールド酸化膜22上に、保護抵抗4R及び抵抗保護用ツェナーダイオード5を形成してある。ゲート電極23、保護抵抗4R、抵抗保護用ツェナーダイオード5は、それぞれポリシリコンからなる。すなわち本形態では、半導体チップ2の製造時に、ポリシリコン層を成膜形成し、このポリシリコン層を所定のパターンにエッチング加工することにより、ゲート電極23、保護抵抗4R、抵抗保護用ツェナーダイオード5を形成している。ゲート電極23及び保護抵抗4Rには、P型又はN型の不純物が、所定濃度添加されている。

図6に示すごとく、抵抗保護用ツェナーダイオード5は、保護抵抗4Rに隣り合う位置に形成されている。保護抵抗4Rと抵抗保護用ツェナーダイオード5とは、配線291によって並列接続されている。配線291は、ワイヤ17(図2参照)を接続するためのパッドを兼ねている。上記ワイヤ17を介して、配線291を、電源用リードフレーム7bや制御回路部3に接続してある。

また、図6に示すごとく、本形態では、ポリシリコンにP型の不純物とN型の不純物を交互に添加することにより、互いに直列接続された複数の小ツェナーダイオード50を形成している。このように複数の小ツェナーダイオード50を形成することにより、上述したように、抵抗保護用ツェナーダイオード5全体の降伏電圧を500V程度に調整している。

また、図5に示すごとく、シリコン基板24と半導体チップ用リードフレーム7sとの間には、はんだ層27が介在している。半導体チップ2から発生した熱は、はんだ層27を介して、半導体チップ用リードフレーム7sに伝導する。

次に、制御回路部3の構成について説明する。図1に示すごとく、制御回路部3は、上記電源ライン38、サージ保護回路39の他に、過電圧保護回路31、サーマルシャット式ロック防止回路32、フィルタ回路33、ドライブ回路34、過電流保護回路35等を備える。フィルタ回路33は、点火信号SIGNに含まれるノイズを除去している。ドライブ回路34は、点火信号SIGNの電圧を増幅する。過電圧保護回路31は、スイッチング素子20を過電圧から保護している。

また、サーマルシャット式ロック防止回路32は、半導体チップ2に形成された感温ダイオード292に接続している。サーマルシャット式ロック防止回路32は、半導体チップ2の温度が所定値を超えた場合に、スイッチング素子20を強制的にオフする。また、過電流保護回路35は、半導体チップ2のセンスエミッタSEに接続している。このセンスエミッタSEを介して、スイッチング素子20に流れる電流の一部を取り出している。過電流保護回路35は、スイッチング素子20に流れる電流が、予め定められた一定の値となるように、スイッチング素子20を制御している。

次に、本形態の作用効果について説明する。図1、図5に示すごとく、本形態では、スイッチング素子20と保護素子4(保護抵抗4R)とを同一の半導体チップ2に形成してある。
そのため、保護素子4を小型化することができる。すなわち、スイッチング素子20を形成した半導体チップ2は発熱量が多いため、該半導体チップ2は、放熱効率が高い構造とされており、かつ放熱効率の高い環境に配されている。例えば図3に示すごとく、半導体チップ2は、放熱効率が高い、厚めのリードフレーム(半導体チップ用リードフレーム7s)に搭載される。そのため、異常時に発生するサージを吸収するための保護素子4を半導体チップ2に形成することにより、保護素子4の放熱効率を高めることが可能になる。上述したように保護素子4は発熱量が大きいが、本形態のイグナイタ1は保護素子4の放熱効率が高いため、保護素子4の単位面積当たりの発熱量が高くなることを許容できる。そのため、保護素子4を小型化できる。

また、本形態では、スイッチング素子20と保護素子4とを同一の半導体チップ2に形成してあるため、部品点数を低減することができる。そのため、イグナイタ1の製造コストを低減することができる。

また、本形態では、保護素子4として、抵抗からなり、直流電源13から制御回路部3への電流経路8上に配された保護抵抗4Rを備える。
保護抵抗4Rは、上記エネルギーサージを吸収したときに、特に大きな熱を発生しやすい。そのため、保護抵抗4Rを、放熱効率の高い半導体チップ2上に形成したことによる効果は大きい。

また、図1に示すごとく、本形態では、保護抵抗4Rに、該保護抵抗4Rを保護する抵抗保護用ツェナーダイオード5を並列接続してある。抵抗保護用ツェナーダイオード5の降伏電圧は、保護抵抗4Rの絶縁耐圧よりも低く設定されている。
このようにすると、ESD等の高周波サージが加わった場合に、抵抗保護用ツェナーダイオード5が降伏するため、保護抵抗4Rに絶縁耐圧よりも高い電圧が加わることを抑制できる。そのため、保護抵抗4Rを高周波サージから保護できる。

また、本形態では、直流電源13に並列接続されたコンデンサ16を備える。
そのため、このコンデンサ16によって、高周波サージの一部を吸収することができる。したがって、制御回路部3の耐サージ性をより高めることができる。

図23、図24に示すごとく、従来のイグナイタ1では、保護素子4(保護抵抗4R)を、半導体チップ2とは別体に形成していた。そのため、コンデンサ16等の他の部品をさらに搭載しようとすると、イグナイタ1全体が大型化するという問題があった。これに対して、図1に示すごとく、本形態のように、保護素子4(保護抵抗4R)とスイッチング素子20とを同一の半導体チップ2に形成すれば、部品点数を低減でき、空いたスペースにコンデンサ16を設けることができる。これにより、イグナイタ1の大型化を抑制しつつ、制御回路部3の耐サージ性をより高めることが可能になる。

また、本形態では、図5に示すごとく、保護抵抗4Rをフィールド酸化膜22上に形成してある。このようにすると、IGBT20iの素子分離のために形成したフィールド酸化膜22を、保護抵抗4Rの絶縁に利用することができる。また、フィールド酸化膜22の膜厚は厚いため、保護抵抗4Rの絶縁耐圧を充分に高めることができる。

また、保護抵抗4Rは、ゲート電極23と同様に、ポリシリコンによって形成されている。したがって、半導体チップ2の製造時に、ポリシリコン層を形成し、このポリシリコン層をエッチング加工することにより、ゲート電極23と保護抵抗4Rとを両方とも形成することができる。つまり、保護抵抗4Rを形成するための専用の層を別途形成する必要がない。そのため、半導体チップ2の製造コストを低減できる。

また、本形態では図6に示すごとく、抵抗保護用ツェナーダイオード5を、保護抵抗4Rに隣接する位置に形成してある。そのため、保護抵抗4Rと抵抗保護用ツェナーダイオード5との間隔Lを短くすることができ、これらを接続する配線291に寄生するインダクタンスを低減できる。したがって、保護抵抗4Rを高周波サージから保護しやすくなる。

また、本形態では、抵抗保護用ツェナーダイオード5を、ゲート電極23と同様に、ポリシリコンによって形成してある。そのため、抵抗保護用ツェナーダイオード5を形成するための専用の層を形成する必要がなく、半導体チップ2の製造コストを低減できる。

また、図3に示すごとく、本形態のイグナイタ1は、半導体チップ20を搭載した半導体チップ用リードフレーム7sと、制御回路部3を搭載した制御回路用リードフレーム7cとを備える。そして、半導体チップ用リードフレーム7sを、制御回路用リードフレーム7cよりも厚く形成してある。
そのため、半導体チップ用リードフレーム7sをヒートシンクとして利用することができ、半導体チップ20に形成したスイッチング素子20及び保護抵抗4Rの放熱効率を高めることができる。

以上のごとく、本形態によれば、保護抵抗を小型化でき、製造コストを低減できるイグナイタを提供することができる。

以下の実施形態においては、図面に用いた符号のうち、実施形態1において用いた符号と同一のものは、特に示さない限り、実施形態1と同様の構成要素等を表す。

(実施形態2)
本形態は、図8に示すごとく、コンデンサ16を設けない例である。本形態では、ESD等の高周波サージが加わった場合に、抵抗保護用ツェナーダイオード5のみによって、保護抵抗4Rを高周波サージから保護している。
上記構成にすると、コンデンサ16を設けないため、部品点数を低減でき、イグナイタ1を小型化することができる。
その他、実施形態1と同様の構成および作用効果を備える。

(実施形態3)
本形態は、図9に示すごとく、抵抗保護用ツェナーダイオード5を設けない例である。本形態では、高周波サージが加わった場合に、コンデンサ16のみによって、保護抵抗4Rを高周波サージから保護している。
その他、実施形態1と同様の構成および作用効果を備える。

(実施形態4)
本形態は、図10に示すごとく、半導体チップ2の回路構成を変更した例である。本形態では、抵抗保護用ツェナーダイオード5の一方の端子51を保護抵抗4Rに接続し、他方の端子52を、スイッチング素子20のエミッタ端子Eに接続している。高周波サージが加わった場合には、抵抗保護用ツェナーダイオード5が降伏する。その後、高周波サージは、エミッタ端子E及び制御回路用リードフレーム7cを介してグランドに流れる。
その他、実施形態1と同様の構成および作用効果を備える。

(実施形態5)
本形態は、複数種類の保護素子4を設けた例である。図11に示すごとく、本形態のイグナイタ1は、保護素子4として、保護ツェナーダイオード4Zを備える。保護ツェナーダイオード4Zは、制御回路部3の電源−グランド間に並列接続している。この保護ツェナーダイオード4Zを用いて、制御回路部3に加わる電源電圧を一定に保持している。保護ツェナーダイオード4Zは、半導体チップ2に形成されている。

本形態では、現状の車載バッテリーの電圧(約12V)よりも高い電源電圧Vbを有する直流電源13を用いている。電源電圧Vbは、例えば50V程度である。また、制御回路部3の耐電圧VMAXは、電源電圧Vbよりも低く、例えば30V程度である。保護ツェナーダイオード4Zの降伏電圧VZは、制御回路部3の耐電圧VMAXよりも低い。すなわち、各電圧の関係は、
b>VMAX>VZ
となっている。

電源電圧Vbをそのまま制御回路部3に加えると、制御回路部3が破損するおそれがあるため、本形態では、保護ツェナーダイオード4Zを用いて、制御回路部3に加わる電圧を降伏電圧VZまで低下させている。

図11、図12に示すごとく、半導体チップ2は、グランドに接続されたチップ内接地部28(エミッタ端子E)を備える。保護ツェナーダイオード4Zの低電位側端子48は、このチップ内接地部28に電気接続している。また、保護ツェナーダイオード4Zの高電位側端子47は、ワイヤ17を介して、制御回路部3の電源ライン38に接続している。

図13、図15に示すごとく、本形態の半導体チップ2は、実施形態1と同様に、素子分離用のフィールド酸化膜22を備える。このフィールド酸化膜22に、保護ツェナーダイオード4Zを形成してある。また、本形態では、実施形態1と同様に、保護抵抗4R及び抵抗保護用ツェナーダイオード5を、フィールド酸化膜22上に形成してある。

図15に示すごとく、本形態のスイッチング素子20は、IGBTである。IGBTのゲート電極23は、ポリシリコンからなる。また、保護抵抗4R、保護ツェナーダイオード4Z、抵抗保護用ツェナーダイオード5も、ゲート電極23と同様に、ポリシリコンからなる。

図13、図14に示すごとく、抵抗保護用ツェナーダイオード5と保護抵抗4Rとは、配線291によって互いに並列に接続されている。これらの配線291は、ワイヤ17(図12参照)を接続するためのパッドを兼ねている。2本の配線291a,291bのうち一方の配線291は、ワイヤ17を介して、電源用リードフレーム7b(図12参照)に接続している。また、他方の配線291bは、ワイヤ17を介して、制御回路部3に接続している。

図14に示すごとく、抵抗保護用ツェナーダイオード5は、実施形態1と同様に、互いに直列に接続された複数の小ツェナーダイオード50からなる。抵抗保護用ツェナーダイオード5は、ポリシリコンに、N型の不純物とP型の不純物とを交互に添加することにより形成されている。また、保護ツェナーダイオード4Zも同様に、互いに直列に接続された複数の小ツェナーダイオード40からなる。

図13、図14に示すごとく、保護ツェナーダイオード4Zは、保護抵抗4R及び抵抗保護用ツェナーダイオード5の長手方向(Y方向)に直交する方向(X方向)に、電流が流れるよう構成されている。すなわち、保護ツェナーダイオード4Zの小ツェナーダイオード40は、上記長手方向(Y方向)に直交する方向(X方向)に積層されている。また、Y方向における保護ツェナーダイオード4Zの長さLZは、保護抵抗4R及び抵抗保護用ツェナーダイオード5のY方向長さと略等しい。すなわち、本形態では、保護ツェナーダイオード4Zの横幅LZを長く形成してある。これにより、保護ツェナーダイオード4Zの電気抵抗を低減している。

図14、図15に示すごとく、保護ツェナーダイオード4Zの高電位側端子47は、配線291bに接続している。この配線291bを介して、保護ツェナーダイオード4Zを、保護抵抗4R、抵抗保護用ツェナーダイオード5、制御回路部3に電気接続してある。また、保護ツェナーダイオード4Zの低電位側端子48は、IGBT20iの配線層29に接続している。配線層29は、IGBT20iのエミッタ拡散層249に接続している。また、配線層29は、図12、図13に示すごとく、チップ内接地部28(エミッタ端子E)に接続している。チップ内接地部28は、ワイヤ17及び制御回路用リードフレーム7cを介して、グランドに接続している。このように本形態では、保護ツェナーダイオード4Zの低電位側端子48を、配線層29、チップ内接地部28、ワイヤ17、制御回路用リードフレーム7cを介して、グランドに接続している。

一方、図11に示すごとく、本形態の制御回路部3は、実施形態1と同様に、過電圧保護回路31を備える。過電圧保護回路31は、直流電源13から半導体チップ2に加えられる印加電圧VSが何らかの原因で上昇した場合、スイッチング素子20を強制的にオフする。例えば、ロードダンプが発生した場合、100V程度のサージが発生し、印加電圧VSが上昇する。このときスイッチング素子20がオンになっていると、スイッチング素子20に大きな電流が流れ、発熱してスイッチング素子20が破損する可能性が考えられる。そのため、この場合、過電圧保護回路31によって、スイッチング素子20を強制的にオフしている。

上述したように、本形態では、保護ツェナーダイオード4Zを用いて、制御回路部3に加わる電圧を一定に保持している。そのため、サージが発生し、印加電圧VSが上昇しても、制御回路部3の電源ライン38の電圧は一定に保持される。したがって、過電圧保護回路31を用いて電源ライン38の電圧を測定しても、印加電圧VSが上昇したか否かを検出できない。そのため本形態では、印加電圧VSを検出するための電圧検出用抵抗6を設けている。

より詳しくは、本形態では、2個の電圧検出用抵抗6(6a,6b)を設けてある。これら2個の電圧検出用抵抗6a,6bの接続点69に、過電圧保護回路31を接続してある。すなわち、上記2個の電圧検出用抵抗6a,6bによって印加電圧VSを分圧し、その分圧値VS’を過電圧保護回路31によって測定している。過電圧保護回路31は、分圧値VS’が予め定められた上限値よりも高くなった場合に、スイッチング素子20を強制的にオフする。これにより、スイッチング素子20を保護している。

また、図11〜図14に示すごとく、本形態では、電圧検出用抵抗6を半導体チップ2に形成してある。電圧検出用抵抗6は、例えば、上記ポリシリコンによって形成することができる。また、電圧検出用抵抗6は、保護ツェナーダイオード4Z等と共に、上記フィールド酸化膜22上に形成することができる。

本形態の作用効果について説明する。図11に示すごとく、本形態のイグナイタ1は、保護素子4として、制御回路部3に加わる電圧を一定に保持する保護ツェナーダイオード4Zを備える。そして、この保護ツェナーダイオード4Zを、上記半導体チップ2に形成してある。
保護ツェナーダイオード4Zは、降伏電流が流れたときに大きな熱が発生しやすい。また、半導体チップ2は、上述したように、放熱効率が高い環境に配される。例えば、半導体チップ2は、厚いリードフレーム7s上に配されている。そのため、保護ツェナーダイオード4Zを半導体チップ2上に形成すれば、半導体チップ放熱用のリードフレーム7sを、保護ツェナーダイオード4Zの放熱にも利用することができ、保護ツェナーダイオード4Zの放熱効率を高くすることができる。したがって、保護ツェナーダイオード4Zの単位面積当たりの発熱量が高くなることを許容できる。そのため、保護ツェナーダイオード4Zを小型化することができ、イグナイタ1を小型化できる。

また、図15に示すごとく、本形態の保護ツェナーダイオード4Zは、フィールド酸化膜22上に形成されている。
そのため、保護ツェナーダイオード4Zの絶縁耐圧を充分に確保することができる。

また、本形態では、スイッチング素子20(IGBT20i)のゲート電極23及び保護ツェナーダイオード4Zを、ポリシリコンにより形成してある。
そのため、半導体チップ2を製造する際、ポリシリコン層を成膜形成し、所定のパターンにエッチング加工することにより、ゲート電極23と保護ツェナーダイオード4Zとを両方とも形成することができる。したがって、保護ツェナーダイオード4Zを形成するための専用の層を形成する必要がなく、半導体チップ2の製造コストを低減することができる。

また、上記保護ツェナーダイオード4Zの降伏電圧Vzは、制御回路部3の耐電圧VMAXよりも低い。
そのため、制御回路部3を確実に保護することができる。

また、本形態では、直流電源13の電源電圧Vbを、保護ツェナーダイオード4Zの降伏電圧VZまで下げて、制御回路部3に加えている。そのため、制御回路部3の耐電圧VMAXよりも高い電源電圧Vbを有する直流電源13を用いることが可能になる。また、イグナイタ1の開発時に、制御回路部3を変更せず、電源電圧Vbのみを変更することができる。そのため、制御回路部3を複数種類のイグナイタ1に渡って使用でき、制御回路部3の汎用性を高めることができる。

また、図12、図13に示すごとく、本形態の半導体チップ2は、グランドに接続されたチップ内接地部28(エミッタ端子E)を備える。このチップ内接地部28に、上記保護ツェナーダイオード4Zの低電位側端子48を電気接続してある。
そのため、イグナイタ1の製造コストを低減できる。すなわち、例えば、制御回路部3内に、グランドに接続された部分を形成し(図21参照)、この部分と低電位側端子48とをワイヤ17によって接続することも可能であるが、この場合、低電位側端子48をグランドに接続するための専用のワイヤ17が必要となり、イグナイタ1の製造コストが増加しやすい。これに対して、本形態のように、低電位側端子48をチップ内接地部28に接続すれば、専用のワイヤ17を用いることなく、低電位側端子48をグランドに電気接続できる。そのため、イグナイタ1の製造コストを低減できる。

また、図11に示すごとく、本形態の制御回路部3は、直流電源13から半導体チップ2に加えられる印加電圧VSを検出するための電圧検出用抵抗6を備える。
そのため、本形態のように、保護ツェナーダイオード4Zによって制御回路部3に加わる電圧が一定に保持される場合でも、制御回路部3内に形成した過電圧保護回路31によって、印加電圧VSを測定することができる。したがって、印加電圧VSが予め定められた値よりも高くなった場合、過電圧保護回路31によってスイッチング素子20を強制的にオフでき、スイッチング素子20を保護することができる。

また、本形態では、電圧検出用抵抗6を半導体チップ2に形成してある。
そのため、部品点数を低減することができ、イグナイタ1の製造コストを低減することができる。
その他、実施形態1と同様の構成および作用効果を備える。

(実施形態6)
本形態は、電圧検出用抵抗6の配置位置を変更した例である。図16に示すごとく、本形態のイグナイタ1は、実施形態5と同様に、2個の電圧検出用抵抗6a,6bを備える。これら2個の電圧検出用抵抗6a,6bの接続点69に、過電圧保護回路31が接続している。過電圧保護回路31は、電圧検出用抵抗6a,6bによる、印加電圧VSの分圧値VS’を測定する。そして、この分圧値VS’が予め定められた値より高くなった場合は、スイッチング素子20を強制的にオフするよう構成されている。また、本形態では、電圧検出用抵抗6a,6bを、半導体チップ2とは別体に形成してある。

本形態の作用効果について説明する。上述したように、本形態では、電圧検出用抵抗6a,6bを、半導体チップ2とは別体に形成してある。そのため、半導体チップ2の構成を簡素にすることができる。したがって、半導体チップ2の面積を小さくすることができ、半導体チップ2の製造コストを低減できる。
その他、実施形態5と同様の構成および作用効果を備える。

(実施形態7)
本形態は、複数の保護素子4(4R,4Z)のうち、一部の保護素子4のみ半導体チップ2に形成した例である。図17に示すごとく、本形態のイグナイタ1は、保護抵抗4Rと保護ツェナーダイオード4Zとの、2つの保護素子4を備える。これら2つの保護素子4(4R,4Z)のうち、一方の保護素子4(保護抵抗4R)は、半導体チップ2とは別体に形成してある。また、他方の保護素子4(保護ツェナーダイオード4Z)は、半導体チップ2に形成してある。
その他、実施形態5と同様の構成および作用効果を備える。

なお、本形態では、2つの保護素子4(4R,4Z)のうち、保護ツェナーダイオード4Zのみ半導体チップ2に形成したが、本発明はこれに限るものではない。すなわち、保護ツェナーダイオード4Zを半導体チップ2とは別体に形成し、保護抵抗4Rを半導体チップ2に形成してもよい。

(実施形態8)
本形態は、図18に示すごとく、コンデンサ16を設けない例である。本形態では、半導体チップ2に、保護抵抗4Rと、抵抗保護用ツェナーダイオード5と、保護ツェナーダイオード4Zとを形成してある。本形態では、ESD等の高周波サージが加わった場合に、抵抗保護用ツェナーダイオード5のみによって、保護抵抗4Rを高周波サージから保護している。

上記構成にすると、コンデンサ16を設けないため、部品点数を低減でき、イグナイタ1を小型化することができる。
その他、実施形態5と同様の構成および作用効果を備える。

(実施形態9)
本形態は、図19に示すごとく、抵抗保護用ツェナーダイオード5を設けない例である。半導体チップ2には、保護抵抗4Rと保護ツェナーダイオード4Zとが形成されている。本形態では、高周波サージが加わった場合に、コンデンサ16のみによって、保護抵抗4Rを高周波サージから保護している。
その他、実施形態1と同様の構成および作用効果を備える。

(実施形態10)
本形態は、保護ツェナーダイオード4Zとグランドとの接続方法を変更した例である。図20、図21に示すごとく、本形態の制御回路部3は、グランドに接続された制御回路内接地部36を備える。この制御回路内接地部36に、保護ツェナーダイオード4Zの低電位側端子48を接続してある。図21に示すごとく、低電位側端子48は、ワイヤ17を介して、制御回路内接地部36に接続している。

本形態の作用効果について説明する。図21に示すごとく、本形態の構成を採用すると、保護ツェナーダイオード4Zを制御回路部3に直接接続できる。そのため、保護ツェナーダイオード4Zから制御回路部3までの電流経路を短くすることができ、この電流経路に寄生する抵抗やインダクタンスを低減できる。したがって、保護ツェナーダイオード4Zによって、制御回路部3に加わる電圧を、正確な値に保持しやすい。
その他、実施形態1と同様の構成および作用効果を備える。

(実施形態11)
本形態は、図22に示すごとく、半導体チップ2の回路構成を変更した例である。本形態では実施形態5と同様に、半導体チップ2に、保護抵抗4Rと、抵抗保護用ツェナーダイオード5と、保護ツェナーダイオード4Zとを形成してある。また、抵抗保護用ツェナーダイオード5の一方の端子51を保護抵抗4Rに接続し、他方の端子52を、スイッチング素子20のエミッタ端子E(チップ内接地部28)に接続している。高周波サージが加わった場合には、抵抗保護用ツェナーダイオード5が降伏する。その後、高周波サージは、エミッタ端子E及び制御回路用リードフレーム7cを介してグランドに流れる。これにより、保護抵抗4Rを高周波サージから保護している。
その他、実施形態5と同様の構成及び作用効果を備える。

1 イグナイタ
10 点火コイル
11 一次巻線
2 半導体チップ
20 スイッチング素子
3 制御回路部
4 保護素子

Claims (12)

  1. 点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
    該スイッチング素子の動作制御をする制御回路部(3)と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
    上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )を備え、
    上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオード(5)が並列接続しており、該抵抗保護用ツェナーダイオードは、上記スイッチング素子及び上記保護抵抗と共に上記半導体チップに形成されている、イグナイタ(1)。
  2. 点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
    該スイッチング素子の動作制御をする制御回路部(3)と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
    上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )を備え、
    上記スイッチング素子はIGBT(20i)であり、上記半導体チップは、素子分離用のフィールド酸化膜(22)を備え、上記IGBTのゲート電極(23)及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されており、
    上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオードが並列接続しており、該抵抗保護用ツェナーダイオードは上記ポリシリコンからなり、かつ上記フィールド酸化膜上において上記保護抵抗に隣接する位置に形成されている、イグナイタ。
  3. 点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
    該スイッチング素子の動作制御をする制御回路部(3)と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
    上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )を備え、
    上記半導体チップを搭載した半導体チップ用リードフレーム(7s)と、上記制御回路部を搭載した制御回路用リードフレーム(7c)とをさらに備え、上記半導体チップ用リードフレームは上記制御回路用リードフレームよりも厚く形成されている、イグナイタ。
  4. 点火コイル(10)の一次巻線(11)に接続されるスイッチング素子(20)と、
    該スイッチング素子の動作制御をする制御回路部(3)と、
    該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子(4)とを備え、
    上記スイッチング素子と上記保護素子とを同一の半導体チップ(2)に形成してあり、
    上記保護素子として、上記制御回路部に加わる電圧を一定に保持する保護ツェナーダイオード(4 Z )を備え、
    直流電源から上記半導体チップに加えられる印加電圧(V S )を検出するための電圧検出用抵抗(6)と、上記印加電圧が予め定められた値より高くなった場合に上記スイッチング素子を強制的にオフする過電圧保護回路(31)とを備える、イグナイタ。
  5. 上記保護素子として、抵抗からなり、直流電源(13)から上記制御回路部への電流経路(8)上に配された保護抵抗(4 R )をさらに備える、請求項4に記載のイグナイタ。
  6. 上記直流電源に並列接続されるコンデンサ(16)を備える、請求項1、2、3、5のいずれか一項に記載のイグナイタ。
  7. 上記スイッチング素子はIGBT(20i)であり、上記半導体チップは、素子分離用のフィールド酸化膜(22)を備え、上記IGBTのゲート電極(23)及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されている、請求項1又は3に記載のイグナイタ。
  8. 上記スイッチング素子はIGBTであり、上記半導体チップは、素子分離用のフィールド酸化膜を備え、上記IGBTのゲート電極及び上記保護ツェナーダイオードはポリシリコンからなり、上記保護ツェナーダイオードは上記フィールド酸化膜上に形成されている、請求項4に記載のイグナイタ。
  9. 上記半導体チップは、グランドに接続されたチップ内接地部(28)を備え、上記保護ツェナーダイオードの低電位側端子(48)を上記チップ内接地部に電気接続してある、請求項4又は8に記載のイグナイタ。
  10. 上記制御回路部は、グランドに接続された制御回路内接地部(36)を備え、上記保護ツェナーダイオードの低電位側端子を上記制御回路内接地部に電気接続してある、請求項4又は8に記載のイグナイタ。
  11. 上記電圧検出用抵抗は上記半導体チップに形成されている、請求項4、8〜10のいずれか一項に記載のイグナイタ。
  12. 上記電圧検出用抵抗は、上記半導体チップとは別体に設けられている、請求項4、8〜10のいずれか一項に記載のイグナイタ。
JP2016165699A 2015-11-04 2016-08-26 イグナイタ Active JP6376188B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015216898 2015-11-04
JP2015216898 2015-11-04

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP2016/079967 WO2017077814A1 (ja) 2015-11-04 2016-10-07 イグナイタ
DE112016005060.7T DE112016005060T5 (de) 2015-11-04 2016-10-07 Zündvorrichtung
US15/773,284 US10443557B2 (en) 2015-11-04 2016-10-07 Igniter
CN201680064496.6A CN108350848A (zh) 2015-11-04 2016-10-07 点火器

Publications (3)

Publication Number Publication Date
JP2017089614A JP2017089614A (ja) 2017-05-25
JP2017089614A5 JP2017089614A5 (ja) 2018-02-15
JP6376188B2 true JP6376188B2 (ja) 2018-08-22

Family

ID=58767488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016165699A Active JP6376188B2 (ja) 2015-11-04 2016-08-26 イグナイタ

Country Status (4)

Country Link
US (1) US10443557B2 (ja)
JP (1) JP6376188B2 (ja)
CN (1) CN108350848A (ja)
DE (1) DE112016005060T5 (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2339896B2 (de) * 1973-08-07 1977-12-08 Zuendeinrichtung fuer brennkraftmaschinen
JPS5278186A (en) 1975-12-24 1977-07-01 Seiko Instr & Electronics Ltd Slicing machine
JPS62152077U (ja) * 1986-03-19 1987-09-26
JPH0575913B2 (ja) * 1986-06-11 1993-10-21 Mitsubishi Electric Corp
JPH0427170A (en) 1990-05-23 1992-01-30 Ricoh Co Ltd Photovoltaic element
JPH0427170U (ja) * 1990-06-29 1992-03-04
JP3194680B2 (ja) * 1994-12-15 2001-07-30 三菱電機株式会社 内燃機関の失火検出装置
JP3205247B2 (ja) * 1996-02-23 2001-09-04 株式会社日立カーエンジニアリング 内燃機関用点火装置
US5992401A (en) * 1997-09-10 1999-11-30 Outboard Marine Corporation Capacitive discharge ignition for an internal combustion engine
JP3484123B2 (ja) * 2000-01-12 2004-01-06 株式会社日立カーエンジニアリング 内燃機関用点火装置
DE10062892A1 (de) * 2000-12-16 2002-07-11 Bosch Gmbh Robert Zündeinrichtung für Brennkraftmaschinen
JP3762231B2 (ja) * 2001-02-08 2006-04-05 株式会社日立カーエンジニアリング 内燃機関用点火装置
JP4375146B2 (ja) * 2004-07-13 2009-12-02 株式会社デンソー 点火装置のイグナイタ
JP5278186B2 (ja) 2009-06-17 2013-09-04 株式会社デンソー 内燃機関点火装置
JP2011074905A (ja) 2009-10-02 2011-04-14 Hanshin Electric Co Ltd 内燃機関用の点火イグナイタ
JP5714280B2 (ja) 2010-09-17 2015-05-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5884694B2 (ja) 2012-09-20 2016-03-15 株式会社デンソー 半導体装置
JP6610073B2 (ja) * 2015-08-07 2019-11-27 株式会社デンソー 点火装置

Also Published As

Publication number Publication date
CN108350848A (zh) 2018-07-31
US10443557B2 (en) 2019-10-15
JP2017089614A (ja) 2017-05-25
DE112016005060T5 (de) 2018-07-19
US20180320652A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
US8680620B2 (en) Bi-directional blocking voltage protection devices and methods of forming the same
US9356011B2 (en) Junction-isolated blocking voltage structures with integrated protection structures
JP4228586B2 (ja) 半導体装置
EP1473773B1 (en) Efficient Protection Structure for Reverse Pin-to-Pin Electrostatic Discharge
US6125021A (en) Semiconductor ESD protection circuit
US20080012045A1 (en) Semiconductor device and method of manufacturing the same
US7906810B2 (en) LDMOS device for ESD protection circuit
US9812439B2 (en) Bi-directional ESD protection circuit
CN100459130C (zh) 半导体结构及其应用、尤其是限制过电压的应用
US6888711B2 (en) Semiconductor device including a surge protecting circuit
US5442217A (en) Semiconductor apparatus including a protection circuit against electrostatic discharge
US5565790A (en) ESD protection circuit with field transistor clamp and resistor in the gate circuit of a clamp triggering FET
TWI519068B (zh) 用於高頻切換的功率半導體器件之主動箝位保護電路
US7154152B2 (en) Semiconductor device
JP2004036438A (ja) 点火装置等の内燃機関用の電子装置
EP0315213B1 (en) Vertical mosfet device having protector
JP4807768B2 (ja) パワートランジスタ装置及びそれを用いたパワー制御システム
JP2006303110A (ja) 半導体装置
JPH0662529A (ja) 静電放電に対する集積回路の保護装置
JP5332175B2 (ja) 制御回路を備える半導体装置
JPH11163277A (ja) 半導体集積回路及び保護素子
DE102006047243A1 (de) Bordnetz mit mindestens einem Leistungstransistor und Verfahren zum Schutz eines Bordnetzes
US5986307A (en) Silicon-controlled rectifier integral with output buffer
CN1684257A (zh) 半导体装置
US7916439B2 (en) Semiconductor switch arrangement and an electronic device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R151 Written notification of patent or utility model registration

Ref document number: 6376188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151