KR20170080973A - 저전압 트렌치 반도체 소자 - Google Patents

저전압 트렌치 반도체 소자 Download PDF

Info

Publication number
KR20170080973A
KR20170080973A KR1020150191194A KR20150191194A KR20170080973A KR 20170080973 A KR20170080973 A KR 20170080973A KR 1020150191194 A KR1020150191194 A KR 1020150191194A KR 20150191194 A KR20150191194 A KR 20150191194A KR 20170080973 A KR20170080973 A KR 20170080973A
Authority
KR
South Korea
Prior art keywords
gate
metal
trench
diode
source metal
Prior art date
Application number
KR1020150191194A
Other languages
English (en)
Other versions
KR102369553B1 (ko
Inventor
강수창
김승현
이용원
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020150191194A priority Critical patent/KR102369553B1/ko
Priority to US15/373,906 priority patent/US10784253B2/en
Publication of KR20170080973A publication Critical patent/KR20170080973A/ko
Application granted granted Critical
Publication of KR102369553B1 publication Critical patent/KR102369553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 저전압 트렌치 반도체 소자에 관한 것으로, 반도체 소자가 형성되는 기판, 상기 기판 상에 형성된 소스 금속, 상기 소스 금속의 일측면에 인접하여 기판 상에 형성된 게이트 패드, 상기 게이트 패드와 소스 금속을 둘러싸는 형태로 기판 상에 형성된 게이트 금속, 상기 게이트 금속과 소스 금속 사이에 형성된 다이오드 및 게이트 전극이 형성된 트렌치를 포함함으로써 ESD 내량이 향상되고 온저항값이 감소한 저전압 트렌치 반도체 소자를 제공할 수 있다.

Description

저전압 트렌치 반도체 소자{Low Voltage Trench Metal Oxide Semiconductor Field Effect Transistor}
본 발명은 ESD 보호 소자의 용량을 증가시킴으로써 ESD 내량을 향상시키고, 온저항값을 감소시킬 수 있는 반도체 소자에 관한 것이다.
정전기는 순간적으로 높은 전압이 인가되는 특성을 갖고 있는데, 이런 정전기가 반도체 소자에 유입될 경우 수천볼트 이상의 높은 전압이 인가되면서 반도체 소자가 파괴될 수 있는 위험이 있다. ESD 보호 소자는 외부로부터 정전기가 유입될 경우 정전기에 의해 생성된 높은 전압 및 전류를 안전한 경로로 방전시킴으로써 반도체 소자에 정전기의 높은 전압 및 전류가 인가되지 않도록 보호한다.
외부의 정전기로부터 반도체 소자를 보호하기 위해 저전압 트렌치 반도체 소자(Low Voltage Trench MOSFET)는 ESD 보호 소자를 구비한다.
도 1은 종래 기술에 의한 저전압 트렌치 반도체 소자(10)를 나타내는 도면이다.
도 1a에 도시된 바와 같이, 종래 기술에 의한 저전압 트렌치 반도체 소자(10)는 반도체 소자가 형성되는 기판(20), 기판(20) 상에 형성된 소스 금속(30, Source Metal), 소스 금속(30)의 일측면에 인접하여 기판(20) 상에 형성된 게이트 패드(40, Gate Pad), 소스 금속(30)과 게이트 패드(40)를 둘러싸는 형태로 형성된 게이트 금속(41, Gate Metal), 게이트 패드(40)와 게이트 금속(41)을 연결하는 저항(60, 도 1b 참조) 및 게이트 패드(40)의 측면을 따라 형성된 다이오드(50)를 포함한다.
게이트 패드(40)는 와이어 본딩을 통해 패키지의 리드와 연결되는 부분으로서 공정의 디자인 룰(Design Rule)에 따라 가로와 세로가 일정한 길이 이상으로 형성되어야 한다.
도 1b는 종래 기술에 의한 저전압 트렌치 반도체 소자(10)의 게이트 패드(40)의 주변부인 (ㄱ)영역을 확대하여 나타내는 도면이다.
도 1b에 도시된 바와 같이, 게이트 패드(40)와 소스 금속(30) 사이, 게이트 패드(40)와 게이트 금속(41) 사이에는 금속 간격(metal gap)이 형성되고, 다이오드(50)는 게이트 패드(40)의 측면을 따라 형성된 상기 금속 간격(metal gap)에 형성된다.
도 1c는 종래 기술에 의한 저전압 트렌치 반도체 소자(10)의 등가 회로를 나타내는 도면이다.
도 1c에 도시된 바와 같이, 외부로부터 정전기가 유입되는 경우 순간적으로 높은 전압과 전류가 게이트 패드(40)를 통해 유입된다. 정전기에 의한 전압은 게이트 패드(40)와 연결된 다이오드(50)에 의해 역방향 한계 전압(Peak-inverse-voltage, PIV) 이하의 크기로 클램핑(clamping)되고, 전류는 소스 금속(30)과 연결된 접지(GND, 미도시)를 통해 방전된다. 이 때, 게이트 패드(40)와 게이트 금속(41) 사이에 연결된 저항(60)은 정전기에 의한 전압 및 전류가 게이트 금속(41)에 직접적으로 인가되지 않도록 유입을 지연시킨다.
따라서, 반도체 소자의 ESD 내량을 향상시키기 위해서는 ESD 보호 소자인 다이오드(30)의 면적을 넓혀야한다.
그러나, 상술한 바와 같이 종래 기술에 의한 저전압 트렌치 반도체 소자(10)는 다이오드가(50)가 게이트 패드(40)와 소스 금속(30) 사이의 금속 간격에 형성되기 때문에 다이오드(50)의 면적을 넓히기 위해서는 게이트 패드(40) 또는 소스 금속(30)의 면적이 줄어들어야 한다. 이 때, 게이트 패드(40)의 면적은 디자인 룰에 의해 최소 면적이 정해져 있으므로 다이오드(50)의 면적을 넓히기 위해서는 소스 금속(30)의 면적이 감소되어야 하는 문제점이 있다.
또한, 종래 기술에 의한 저전압 트렌치 반도체 소자(10)는 게이트 패드(40)와 게이트 금속(41) 사이에 연결되는 저항(60)을 구비해야 하므로 전체적인 반도체 소자(10)의 면적이 증가하고, 저항(60)에 의해 반도체 소자(10)의 온 저항(Ron) 값이 증가하는 문제점이 있다.
본 발명의 목적은 전체 면적의 증가 없이 ESD 내량이 향상된 저전압 트렌치 반도체 소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 전체 면적과 온 저항값이 감소된 저전압 트렌치 반도체 소자를 제공하는 것이다.
본 발명에 의한 저전압 트렌치 반도체 소자는, 반도체 소자가 형성되는 기판, 상기 기판 상에 형성된 소스 금속, 상기 소스 금속의 일측면에 인접하여 기판 상에 형성된 게이트 패드, 상기 게이트 패드와 소스 금속을 둘러싸는 형태로 기판 상에 형성된 게이트 금속, 상기 게이트 금속과 소스 금속 사이에 형성된 다이오드 및 게이트 전극이 형성된 트렌치를 포함할 수 있다.
또한, 상기 다이오드는 상기 소스 금속과 게이트 패드 사이에 형성된 다이오드를 더 포함할 수 있다.
또한, 상기 다이오드는 일측 전극이 상기 소스 금속과 전기적으로 연결되고, 타측 전극이 상기 게이트 패드와 전기적으로 연결될 수 있다.
또한, 상기 다이오드는, 제1 도전형의 불순물이 도핑된 제1 도핑영역 및 제2 도전형의 불순물이 도핑된 제2 도핑영역을 포함하고, 2개의 상기 제1 도핑영역은 양측 끝영역에 형성되고, 상기 제2 도핑영역은 상기 제1 도핑영역 사이에 형성될 수 있다.
또한, 상기 게이트 금속은 게이트 패드의 일측면과 연결되어 형성될 수 있다.
또한, 상기 트렌치는, 상기 기판 상부에 일정한 깊이로 형성되고, 측벽과 저면에 형성된 보호막 및 내부에 형성된 게이트 전극을 포함할 수 있다.
또한, 상기 소스 금속의 일측면과 연결되어 상기 게이트 금속을 둘러싸는 형태로 기판 상에 형성된 외부 소스 금속을 포함할 수 있다.
여기에서, 상기 다이오드는 상기 게이트 금속과 외부 소스 금속 사이에 형성된 저전압 트렌치 반도체 소자.
또한, 상기 게이트 패드와 게이트 금속 사이를 연결하는 트렌치 저항을 포함할 수 있다.
본 발명에 의한 저전압 트렌치 반도체 소자는 다이오드 소자의 면적을 증가시킴으로써 ESD 내량이 증가한 저전압 트렌치 반도체 소자를 제공할 수 있다.
본 발명에 의한 저전압 트렌치 반도체 소자는 익스텐디드 트렌치 저항(extended trench resistor)을 구비함으로써 전체 면적과 온 저항값이 감소된 저전압 트렌치 반도체 소자를 제공할 수 있다.
도 1은 종래 기술에 의한 저전압 트렌치 반도체 소자를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 저전압 트렌치 반도체 소자를 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 의한 저전압 트렌치 반도체 소자를 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 의한 저전압 트렌치 반도체 소자를 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 2는 본 발명의 실시예에 의한 저전압 트렌치 반도체 소자(100)를 나타내는 도면이다.
도 2a에 도시된 바와 같이, 본 발명에 의한 저전압 트렌치 반도체 소자(100)는 반도체 소자가 형성되는 기판(20), 기판(20) 상에 형성된 소스 금속(30), 소스 금속(30)의 일측면에 인접하여 기판(20) 상에 형성된 게이트 패드(40), 게이트 패드(40)와 소스 금속(30)을 둘러싸는 형태로 기판(20) 상에 형성된 게이트 금속(41), 게이트 금속(41)과 소스 금속(30) 사이에 형성된 다이오드(50) 및 게이트 전극(42, 도 3c 참조)이 형성된 트렌치(70)를 포함할 수 있다.
소스 금속(30)과 게이트 금속(41) 사이에 형성된 다이오드(50)는 게이트 패드(40)보다 긴 둘레를 갖는 소스 금속(30)의 측면을 따라 형성되기 때문에 다이오드(50)의 횡단면 길이가 길어질 수 있고, 이는 다이오드(50) 면적이 증가하는 효과로 이어진다. 이 때, 다이오드(50)는 소스 금속(30)과 게이트 금속(41) 사이의 금속 간격에 형성되기 때문에 소스 금속(30)과 게이트 패드(40) 사이의 간격은 다이오드(50)와는 관계없이 설정될 수 있다.
ESD 내량은 다이오드(50)의 면적이 증가할수록 증가한다. 본 발명의 실시예에 따른 저전압 트렌치 반도체 소자(100)는 소스 금속(30)과 게이트 금속(41) 사이의 금속 간격에 다이오드(50)가 형성됨으로써 다이오드 면적이 증가하기 때문에 높은 ESD 내량을 확보할 수 있다. 또한, 다이오드(50)가 높은 ESD 내량을 갖기 때문에 게이트 패드(40)에 유입되는 정전기의 높은 전압을 안정적으로 클램핑할 수 있으며, 게이트 패드(40)로부터 게이트 금속(41)으로 전달되는 정전기에 의한 전압 및 전류의 유입을 효과적으로 막을 수 있다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 의한 저전압 트렌치 반도체 소자(100)는 게이트 패드(40)의 일측면과 연결되어 형성되는 게이트 금속(41)을 포함할 수 있다. 이 때, 입력단으로 동작하는 게이트 패드(40)와 게이트 금속(41)에 연결된 저항(60)이 없기 때문에 온 저항값이 감소한다. 또한, 저항(60)이 차지하는 면적을 줄일 수 있으므로 전체 면적을 줄일 수 있다.
트렌치(70)는 게이트 전극(42)이 형성되는 영역으로서 소스 금속(30) 하부, 게이트 패드(40) 및 게이트 금속(41) 하부에 형성될 수 있다. 소스 금속(30) 하부에 형성된 트렌치(70) 사이에는 소스 영역(미도시)이 형성됨으로써 트랜지스터 셀(transistor cell)를 이루고, 소스 금속(30)에서 게이트 패드(40) 하부로 연장된 트렌치(70) 및 게이트 금속(41) 하부로 연장된 트렌치(70)는 게이트 패드(40) 및 게이트 금속(41)이 게이트 전극(42)과 전기적으로 연결된다.
아래에서는 트랜지스터 셀 영역에 형성된 셀 트렌치(미도시) 및 셀 게이트 전극(미도시), 소스 금속(30)으로부터 게이트 패드(40) 및 게이트 금속(41)로 연장된 영역에 형성된 익스텐디드(extended) 트렌치(70a) 및 익스텐디드 게이트 전극(42a)를 구분하기로 한다.
본 발명의 실시예에 의한 저전압 트렌치 반도체 소자(100)는 익스텐디드 게이트 전극(42b)에 의해 입력단에 유입되는 정전기 전압 및 전류를 막을 수 있다. 즉, 본 발명의 실시예에 의한 익스텐디드 게이트 전극(42b)은 게이트 패드(40)와 상기 셀 게이트 전극 사이에 저항과 같은 기능을 하는 익스텐디드 게이트 전극(42b)이 구비되기 때문에 저전압 입력단으로 유입되는 정전기 전압 및 전류가 트랜지스터 셀 영역에 인가되는 것을 지연시킬 수 있다. 정전기 전압 및 전류는 트랜지스터 셀로의 유입이 지연되는 동안 다이오드(50)를 통해 접지로 방전되기 때문에 정전기로 인한 손상을 막을 수 있다.
도 2a는 게이트 패드(40)와 게이트 금속(41)이 연결된 형태를 도시하고 있지만, 이와 달리 게이트 패드(40)와 게이트 금속(41) 사이에 저항(60)을 연결하여 정전기 전압 및 전류의 유입차단 효과를 향상시킬 수도 있다.
도 2b 내지 2d를 통해 본 발명의 실시예에 의한 익스텐디드 트렌치(70a)에 대해 구체적으로 살펴보기로 한다.
도 2b는 게이트 패드(40)의 주변부인 (ㄴ)영역을 확대하여 나타내는 도면이다.
도 2b에 도시된 바와 같이, 본 발명의 실시예에 의한 익스텐디드 트렌치(70a)는 소스 금속(30) 하부로부터 게이트 패드(40) 하부로 연장되어 형성되고, 복수의 익스텐디드 트렌치(70a)가 일정한 간격으로 이격되어 형성될 수 있다.
익스텐디드 트렌치(70a)와 게이트 패드(40)가 중첩되는 일영역에는 익스텐디드 트렌치(70a) 내부에 형성된 익스텐디드 게이트 전극(42a, 도 3c 참조)과 게이트 패드(40)를 전기적으로 연결하는 게이트 전극 컨택(81)이 형성된다.
소스 금속(30)과 게이트 패드(40)의 금속 간격에는 다이오드(50)가 형성될 수 있다. 다이오드(50)가 소스 금속(30)과 중첩되는 일영역에는 다이오드(50)의 일측 전극과 소스 금속(30)을 전기적으로 연결하는 다이오드 컨택(82)이 형성되고, 다이오드(50)가 게이트 패드(40)와 중첩되는 일영역에는 다이오드의(50)의 타측 전극과 게이트 패드(40)를 전기적으로 연결하는 다이오드 컨택(82)이 형성된다.
도 2c는 A-A' 단면을 따라 익스텐디드 트렌치(70a) 영역의 단면을 나타내는 도면이다.
도 2c를 참조하여 익스텐디드 트렌치(70a)의 단면을 구체적으로 살펴보기로 한다. 도 2c에 도시된 바와 같이, 익스텐디드 트렌치(70a) 영역의 단면은 반도체 소자가 형성되는 기판(20), 기판(20) 상부에 일정한 깊이로 형성된 익스텐디드 트렌치(70a), 트렌치(70)의 측벽 및 저면에 형성된 보호막(71 도면부호), 트렌치(70) 내부에 형성된 익스텐디드 게이트 전극(42a), 기판(20) 상에 형성된 절연막(21) 및 절연막(21) 상에 형성된 다이오드(50)를 포함할 수 있다.
도 2c에 도시된 트렌치(70) 영역의 단면은 금속 간격에 형성된 익스텐디드 트렌치(70a)의 단면으로서 소스 영역(미도시)이 형성되어 있지 않지만, 소스 금속(30) 하부에 형성된 셀 트렌치(미도시)는 상기 셀 트렌치 사이의 기판(20) 상부에 불순물이 도핑되어 형성된 소스 영역(미도시)을 포함할 수 있다.
게이트 패드(40)와 전기적으로 연결된 익스텐디드 게이트 전극(42a)은 익스텐디드 트렌치(70a)를 따라 게이트 패드(40)로부터 소스 금속(30) 방향으로 연장되어 형성되고, 소스 금속(30) 하부에 형성된 셀 게이트 전극(미도시)와 연결되어 저전압 트렌치 반도체 소자(100)의 채널을 제어할 수 있다.
도 2d는 B-B' 단면을 따라 익스텐디드 트렌치(70a) 상부에 형성된 다이오드(50)의 단면을 나타내는 도면이다.
도 2d를 참조하여 익스텐디드 트렌치(70a) 상부에 형성된 다이오드(50)의 단면을 구체적으로 살펴보기로 한다. 익스텐디드 트렌치(70a) 상부 다이오드(50)의 단면은 반도체 소자가 형성되는 기판(20), 기판(20) 상부에 일정한 깊이로 형성된 익스텐디드 트렌치(70a), 익스텐디드 트렌치(70a)의 측벽 및 저면에 형성된 보호막(71), 익스텐디드 트렌치(70a) 내부에 형성된 익스텐디드 게이트 전극(42a), 기판(20) 상에 형성된 절연막(21), 절역막(21) 상에 형성된 다이오드(50), 다이오드(50)의 일영역 상부에 형성된 소스 금속(30), 다이오드(50)의 타영역 상부에 소스 금속(30)과 일정 간격 이격되어 형성된 게이트 패드(40), 게이트 패드(40)와 익스텐디드 게이트 전극(42a)을 전기적으로 연결하는 게이트 전극 컨택(81), 소스 금속(30)과 다이오드(50)의 일영역을 전기적으로 연결하는 다이오드 컨택(82) 및 게이트 패드(40)와 다이오드(50)의 타영역을 전기적으로 연결하는 다이오드 컨택(82)을 포함할 수 있다.
이 때, 셀 트렌치와 익스텐디드 트렌치, 셀 게이트 전극과 익스텐디드 게이트 전극은 도 3d에 도시된 바와 같이, 형성된 위치에 따라 구분될 뿐 단일 공정으로 형성될 수 있다.
본 실시예에 의한 다이오드(50)는 일측 끝 영역에 형성된 제1 도전형의 불순물이 도핑되어 형성된 제1 도핑영역(51) 및 제1 도핑영역(51)과 연결되고 제2 도전형의 불순물이 도핑되어 형성된 제2 도핑영역(52)이 절연막(21) 상에 교대로 배치될 수 있다.
도 2d에 도시된 바와 같이, 2개의 제1 도핑영역(51)이 다이오드(50)의 양끝 영역에 형성되고, 제2 도핑영역(52)이 2개의 도핑영역(51) 사이에 형성되는 경우 다이오드(50)는 P-N-P구조를 이루면서 과도 전압 억제(Transient Voltage Suppresion) 다이오드가 될 수 있다.
도 2d에는 과도 전압 억제 다이오드로 이루어진 다이오드(50)를 도시하고 있지만, 이와 달리 제너 다이오드 와 같은 정전압 다이오드를 포함하는 등 다양하게 구성할 수도 있다.
도 3는 본 발명의 다른 실시예에 의한 저전압 트렌치 반도체 소자(100)를 나타내는 도면이다.
도 3에 도시된 바와 같이, 본 실시예에 의한 저전압 트렌치 반도체 소자(100)는 반도체 소자가 형성되는 기판(20), 기판(20) 상에 형성된 소스 금속(30), 소스 금속(30)의 일측면에 인접하여 기판(20) 상에 형성된 게이트 패드(40), 게이트 패드(40)와 소스 금속(30)을 둘러싸는 형태로 기판(20) 상에 형성된 게이트 금속(41), 소스 금속(30)의 일측면과 연결되어 게이트 금속(41)을 둘러싸는 형태로 기판(20) 상에 형성된 외부 소스 금속(31), 게이트 금속(41)과 외부 소스 금속(31) 사이에 게이트 금속(41)의 측면을 따라 형성된 다이오드(50) 및 게이트 패드(40)와 소스 금속(30) 사이와 게이트 금속(41)으로부터 소스 금속(30)으로 연장되어 형성된 트렌치(70)를 포함할 수 있다.
본 실시예에 의한 저전압 트렌치 반도체 소자(100)는 게이트 금속(41) 외측면에 일정한 간격 이격되어 형성된 외부 소스 금속(31)을 포함함으로써 다이오드(50)를 배치할 수 있는 영역의 추가 확보가 가능하다. 다이오드(50)를 배치할 수 있는 영역을 추가 확보함으로써 다이오드(50)와 트렌치(70)가 기판(20) 상에 중첩되지 않고 개별적으로 배치될 수 있으며, 다이오드(50)와 트렌치(70)에 형성된 게이트 전극(42)을 분리할 필요가 없으므로 제조 공정에 필요한 마스크를 줄일 수 있다.
도 4는 본 발명의 다른 실시예에 의한 저전압 트렌치 반도체 소자(100)를 나타내는 도면이다.
도 4a에 도시된 바와 같이, 본 실시예에 의한 저전압 트렌치 반도체 소자(100)는 반도체 소자가 형성되는 기판(20), 기판(20) 상에 형성된 소스 금속(30), 소스 금속(30)의 일측면에 인접하여 기판(20) 상에 형성된 게이트 패드(40), 게이트 패드(40)와 소스 금속(30)을 둘러싸는 형태로 기판(20) 상에 형성된 게이트 금속(41), 게이트 패드(40)와 게이트 금속(41)을 연결하는 저항(72), 소스 금속(30)의 일측면과 연결되어 게이트 금속(41)을 둘러싸는 형태로 기판(20) 상에 형성된 외부 소스 금속(31), 게이트 금속(41)과 외부 소스 금속(31) 사이에 게이트 금속(41)의 측면을 따라 형성된 다이오드(50) 및 게이트 금속(41)과 소스 금속(30) 사이와 게이트 패드(40)와 소스 금속(30) 사이에 연장되어 형성된 트렌치(70)를 포함할 수 있다.
도 4b를 참조하여 본 실시예에 의한 게이트 저항(72)의 구조에 대해 구체적으로 살펴보기로 한다.
도 4b에 도시된 바와 같이, 본 실시예에 의한 게이트 저항(72)은 게이트 패드(40)와 게이트 금속(41) 사이에 일정한 간격 이격되어 형성되고, 일측 끝은 게이트 패드(40)와 연결되고, 타측끝은 게이트 금속(41)과 연결될 수 있다. 게이트 저항(72)의 단면은 도 2c에 도시된 바와 같이 기판(20) 상부에 일정한 깊이로 형성된 트렌치(70) 내부에 일반적인 저항의 재료로 사용되는 폴리실리콘 등이 채워진 형태를 이룰 수 있다. 게이트 저항(72)은 용도에 따라 단면 및 길이를 조절하여 저항값이 조정될 수 있고, 정전기 전압 및 전류가 게이트 패드(40)를 통해 게이트 금속(41)과 게이트 전극(42)으로 유입되는 것을 지연시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 100: 저전압 트렌치 반도체 소자
20: 기판 30: 소스 금속
40: 게이트 패드 50: 다이오드
60: 저항 70: 트렌치

Claims (10)

  1. 반도체 소자가 형성되는 기판;
    상기 기판 상에 형성된 소스 금속;
    상기 소스 금속의 일측면에 인접하여 기판 상에 형성된 게이트 패드;
    상기 게이트 패드와 소스 금속을 둘러싸는 형태로 기판 상에 형성된 게이트 금속;
    상기 게이트 금속과 소스 금속 사이에 형성된 다이오드; 및
    게이트 전극이 형성된 트렌치를 포함하는 저전압 트렌치 반도체 소자.
  2. 제1항에 있어서,
    상기 다이오드는 상기 소스 금속과 게이트 패드 사이에 형성된 다이오드를 더 포함하는 저전압 트렌치 반도체 소자.
  3. 제1항에 있어서,
    상기 다이오드는,
    일측 전극이 상기 소스 금속과 전기적으로 연결되고,
    타측 전극이 상기 게이트 패드와 전기적으로 연결되는 저전압 트렌치 반도체 소자.
  4. 제3항에 있어서,
    상기 다이오드는,
    제1 도전형의 불순물이 도핑된 제1 도핑영역; 및
    제2 도전형의 불순물이 도핑된 제2 도핑영역을 포함하고,
    2개의 상기 제1 도핑영역은 양측 끝영역에 형성되고,
    상기 제2 도핑영역은 상기 제1 도핑영역 사이에 형성된 저전압 트렌치 반도체 소자.
  5. 제1항에 있어서,
    상기 게이트 금속은 게이트 패드의 일측면과 연결되어 형성된 저전압 트렌치 반도체 소자.
  6. 제1항에 있어서,
    상기 트렌치는,
    상기 기판 상부에 일정한 깊이로 형성되고,
    측벽과 저면에 형성된 보호막; 및
    내부에 형성된 게이트 전극을 포함하는 저전압 트렌치 반도체 소자.
  7. 제1항에 있어서,
    상기 소스 금속의 일측면과 연결되어 상기 게이트 금속을 둘러싸는 형태로 기판 상에 형성된 외부 소스 금속을 포함하는 저전압 트렌치 반도체 소자.
  8. 제7항에 있어서,
    상기 다이오드는 상기 게이트 금속과 외부 소스 금속 사이에 형성된 저전압 트렌치 반도체 소자.
  9. 제1항에 있어서,
    상기 게이트 패드와 게이트 금속 사이를 연결하는 게이트 저항을 포함하는 저전압 트렌치 반도체 소자.
  10. 제1항에 있어서,
    상기 트렌치는,
    상기 소스 금속 하부에 형성된 셀(cell) 트렌치;.및
    상기 소스 금속 하부로부터 게이트 패드 및 금속의 하부로 연장되어 형성된 익스텐디드(extended) 트렌치;를 포함하고,
    상기 게이트 전극은,
    상기 셀 트렌치에 형성된 셀 게이트 전극; 및
    상기 익스텐디드 트렌치에 형성된 익스텐디드 게이트 전극;을 포함하는 저전압 트렌치 반도체 소자.

KR1020150191194A 2015-12-31 2015-12-31 저전압 트렌치 반도체 소자 KR102369553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150191194A KR102369553B1 (ko) 2015-12-31 2015-12-31 저전압 트렌치 반도체 소자
US15/373,906 US10784253B2 (en) 2015-12-31 2016-12-09 Low voltage trench metal oxide semiconductor field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191194A KR102369553B1 (ko) 2015-12-31 2015-12-31 저전압 트렌치 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170080973A true KR20170080973A (ko) 2017-07-11
KR102369553B1 KR102369553B1 (ko) 2022-03-02

Family

ID=59226637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191194A KR102369553B1 (ko) 2015-12-31 2015-12-31 저전압 트렌치 반도체 소자

Country Status (2)

Country Link
US (1) US10784253B2 (ko)
KR (1) KR102369553B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389858A (zh) * 2018-02-05 2018-08-10 华润微电子（重庆）有限公司 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3531457B1 (en) * 2018-02-26 2022-07-20 Infineon Technologies Austria AG Transistor device with gate resistor
JP7234713B2 (ja) * 2019-03-14 2023-03-08 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290367A1 (en) * 2007-05-21 2008-11-27 Alpha & Omega Semiconductor, Ltd Layouts for multiple-stage ESD protection circuits for integrating with semiconductor power device
US20100321092A1 (en) * 2009-06-18 2010-12-23 Fuji Electric Systems Co. Ltd. Semiconductor device
US20130075809A1 (en) * 2011-09-27 2013-03-28 Force Mos Technology Co. Ltd. Semiconductor power device with embedded diodes and resistors using reduced mask processes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
JP4917709B2 (ja) * 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US7898831B2 (en) * 2008-05-09 2011-03-01 Alpha and Omega Semiconductor Inc. Device and method for limiting drain-source voltage of transformer-coupled push pull power conversion circuit
US7902604B2 (en) * 2009-02-09 2011-03-08 Alpha & Omega Semiconductor, Inc. Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8735968B2 (en) * 2010-12-28 2014-05-27 Monolithic Power Systems, Inc. Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
JP6000513B2 (ja) * 2011-02-17 2016-09-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US8466514B2 (en) * 2011-10-17 2013-06-18 Force Mos Technology Co., Ltd. Semiconductor power device integrated with improved gate source ESD clamp diodes
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290367A1 (en) * 2007-05-21 2008-11-27 Alpha & Omega Semiconductor, Ltd Layouts for multiple-stage ESD protection circuits for integrating with semiconductor power device
US20100321092A1 (en) * 2009-06-18 2010-12-23 Fuji Electric Systems Co. Ltd. Semiconductor device
US20130075809A1 (en) * 2011-09-27 2013-03-28 Force Mos Technology Co. Ltd. Semiconductor power device with embedded diodes and resistors using reduced mask processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389858A (zh) * 2018-02-05 2018-08-10 华润微电子（重庆）有限公司 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法

Also Published As

Publication number Publication date
US20170194316A1 (en) 2017-07-06
KR102369553B1 (ko) 2022-03-02
US10784253B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
JP5863574B2 (ja) 半導体装置
US10964686B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5585593B2 (ja) 半導体装置
JP4602465B2 (ja) 半導体装置
JP5758365B2 (ja) 電力用半導体素子
US10497697B2 (en) Low capacitance transient voltage suppressor
JP5340018B2 (ja) 半導体装置
US9721939B2 (en) Semiconductor device
US10163890B2 (en) Semiconductor device
KR102369553B1 (ko) 저전압 트렌치 반도체 소자
JP2014067986A (ja) 半導体装置
JP6693805B2 (ja) 半導体装置
CN109524452B (zh) 半导体器件
US9601481B2 (en) Semiconductor device
JP2016207846A (ja) オンチップノイズ保護回路を有する半導体チップ
US10438941B2 (en) Semiconductor apparatus
JP7132719B2 (ja) 半導体装置
JP2007287919A (ja) 温度検出機能付き半導体装置
WO2014196223A1 (ja) 半導体チップおよび半導体装置
US20160260707A1 (en) Semiconductor device
TWI538153B (zh) 半導體裝置
US8575647B2 (en) Bidirectional shockley diode with extended mesa
JP6796034B2 (ja) 半導体装置
JP2009141258A (ja) 半導体装置
JP2022082883A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant