KR20080109634A - 절연 게이트 바이폴라 트랜지스터 - Google Patents

절연 게이트 바이폴라 트랜지스터 Download PDF

Info

Publication number
KR20080109634A
KR20080109634A KR1020080054507A KR20080054507A KR20080109634A KR 20080109634 A KR20080109634 A KR 20080109634A KR 1020080054507 A KR1020080054507 A KR 1020080054507A KR 20080054507 A KR20080054507 A KR 20080054507A KR 20080109634 A KR20080109634 A KR 20080109634A
Authority
KR
South Korea
Prior art keywords
layer
drift layer
igbt
trench
bipolar transistor
Prior art date
Application number
KR1020080054507A
Other languages
English (en)
Inventor
기꾸오 오까다
Original Assignee
산요덴키가부시키가이샤
산요 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 산요 세미컨덕터 컴퍼니 리미티드 filed Critical 산요덴키가부시키가이샤
Publication of KR20080109634A publication Critical patent/KR20080109634A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

NPT 구조의 IGBT에서는, 트렌치 밀도를 향상시켜도, 온 저항에 개선이 적었다. 본 발명에 따른 IGBT에서는, 트렌치(2)의 폭 W1과 트렌치(2) 사이의 간격 W2와의 비(W1/W2)를 1∼2의 범위에서 설정함으로써, 전자 전류 밀도와 전도도 변조 효과를 최적으로 하고, 내압을 유지하여, 특성의 변동을 억제하고, 또한, 온 저항을 크게 저감시키는 것이 가능하게 된다.
NPT 구조, 트렌치 밀도, 콜렉터층, 드리프트층, 절연 게이트

Description

절연 게이트 바이폴라 트랜지스터{INSULATED GATE BIPOLAR TRANSISTOR}
본 발명은, 절연 게이트 바이폴라 트랜지스터에 관한 것으로, 특히, 트렌치 구조의 절연 게이트 바이폴라 트랜지스터에 관한 것이다.
절연 게이트 바이폴라 트랜지스터는, IGBT(Insulated-Gate Bipolar Transistor)라고 불리고, 대전류 스위칭의 주류의 하나로 되어 있다.
도 7의 (a)는, 종래 기술에 따른 펀치 스루(Punch Through, PT) 구조의 트렌치형 IGBT의 단면도를 도시한다.
PT 구조의 IGBT(51)는, P+형의 반도체 기판으로 이루어지는 콜렉터층(60) 위에, N-형의 버퍼층(62) 및 N-형의 드리프트층(53)이 순차적으로 에피택셜 성장된다. 그리고, 드리프트층(53)의 주표면에는 P형의 베이스층(54)이 형성되고, 그 베이스층(54)의 표면으로부터 드리프트층(53)에 도달하도록, 트렌치(52)가 복수 형성된다. 또한, 본 도면에서는, 간단히하기 위해, 트렌치(52)는 2개소에 형성되어 있는 것뿐이지만, 실제로는, 트렌치(52)는 평면에서 보아 스트라이프 형상으로 되도록 소정의 간격을 두고 복수 형성된다. 이 트렌치(52)의 내부에는, 게이트 산화막(55)이 형성되고, 그 게이트 산화막(55)을 개재하여 트렌치(52)에 게이트 전 극(56)이 매립되어 절연 게이트가 구성된다. 또한, 베이스층(54)의 주표면에는, 절연 게이트와 인접하도록, N형의 에미터층(57)이 형성된다. 그리고, 절연 게이트를 덮고, 또한 에미터층(57)을 노출시키도록 층간 절연막(59)이 형성되고, 에미터 전극(58)이 에미터층(57)과 컨택트하도록 형성된다.
일반적으로, IGBT에서는, 원하는 내압에서 공핍층이 콜렉터층에 닿지 않도록, 드리프트층은, 에피택셜 성장에 의해 두껍게 성장된다. 단, PT 구조의 IGBT(51)에서는, 버퍼층(62)이 공핍층을 멈추는 스토퍼로서 기능하기 때문에, 그 분만큼 드리프트층(53)을 얇게 할 수 있다. 구체적으로는, 600V의 내압으로 하는 경우, PT 구조의 IGBT(51)에서는, 드리프트층(54)은, 약 60㎛의 두께로 에피택셜 성장된다.
이러한 구성에서, IGBT(51)에서는, 온 저항을 저감시키기 위해서, 트렌치(52)를 고밀도로 형성하여 셀 밀도의 향상이 시도되었다. 즉, 트렌치(52)를 고밀도로 형성함으로써, 채널도 고밀도로 형성되기 때문에, 전자의 전류 밀도가 향상하여, 온 저항이 저감한다. 여기에서, 트렌치(52)를 고밀도로 하기 위해서는, 트렌치(52)의 폭 W1 및 트렌치(52) 사이의 간격 W2를 좁게 하면 된다. 단, 실제로는, 트렌치(52)의 고밀도화는, 주로 트렌치(52)의 폭 W1을 좁게 함으로써 실현되어 왔다. 이는, 트렌치(52) 사이의 간격 W2를 좁게 하면, 인접하는 에미터층(57)끼리가 접속될 가능성이 생기기 때문이다. 이 때문에, 트렌치(57)의 폭 W1은, 트렌치(57) 사이의 간격 W2보다 항상 좁아지도록 구성되어 있고, 예를 들면, 트렌치(57)의 폭 W1은, 트렌치(57) 사이의 간격 W2의 0.3배 정도였다.
그런데, 전술한 바와 같이, 드리프트층(54)은, 고내압이 요구되면, 그에 따른 두께가 필요로 된다. 이 점, 상기의 PT형의 IGBT(51)에서는, 드리프트층(54)은, 에피택셜 성장에 의해 형성되어 있기 때문에, 두께에 따라서 코스트가 고등하게 된다. 따라서, 최근에는, 고내압이 요구되는 IGBT에서는, 드리프트층이 저가격의 FZ 웨이퍼에 의해 구성된 논 펀치 스루(Non Punch Through, NPT) 구조가 채용되어 왔다.
도 7의 (b)는, 종래 기술에 따른 NPT 구조의 트렌치형 IGBT의 단면도를 도시한다.
NPT 구조의 IGBT(71)는, 원하는 내압에 따라서 FZ(Float Zoning) 웨이퍼가 연마되어, 드리프트층(73)이 형성된다. 그리고, 콜렉터층(80)은, P+형의 불순물이 저도즈량으로 드리프트층(73)에 주입되어 형성된다. 또한, NPT 구조의 IGBT(71)에서는, PT 구조의 IGBT(51)와 같이 버퍼층(62)이 형성되어 있지 않기 때문에, 드리프트층(73)은, 600V의 내압에서 l00㎛ 정도의 두께가 필요로 된다. 그러나, NPT 구조의 IGBT(71)에서는, 콜렉터층(80)이 이온 주입에 의해 형성되어 있기 때문에, 소자 전체의 두께는, NPT 구조 쪽이 PT 구조보다도 얇아진다.
NPT 구조에서도, PT 구조와 마찬가지로, 트렌치(72)가 고밀도로 형성되어, 전자의 전류 밀도가 높아졌다. 그런데, 상기한 바와 같이, NPT 구조에서는, 콜렉터층(80)은 이온 주입에 의해 형성되어 있기 때문에, PT 구조와 비교하여, 콜렉터층(80)으로부터 드리프트층(73)에 주입되는 정공이 몇자리 낮다. 이 때문에, 정공이, 트렌치(72) 사이에 컨택트된 에미터 전극(78)으로부터 빠지는 영향이 커서, 전 도도 변조가 약해지기 쉽다.
이 때문에, 종래에서는, 도 8에 도시하는 IGBT(81)와 같이, 트렌치(72)가 고밀도로 형성된 상태에서, 소정의 트렌치(72) 사이의 영역에서 에미터 전극(78)과 베이스층(74)을 절연하도록 층간 절연막(82)을 형성하여, 정공의 배출량을 억제하였다.
관련된 기술 문헌으로서는, 예를 들면 이하의 특허 문헌을 들 수 있다.
[특허 문헌1] 일본 특개 2000-58833
그러나, 도 8에 도시하는 IGBT(81)에서는, 층간 절연막(82)이 형성된 트렌치(72) 사이에서, 드리프트층(74)은 전위가 부유하게 되어, 특성에 변동이 생기기 쉽다. 즉, 드리프트층(73)에서는, 정공은 소수 캐리어로 되기 때문에, 베이스층(74)/드리프트층(73)의 포텐셜 장벽에 영향을 거의 받지 않는다. 이 때문에, IGBT(81)가 온하고 있을 때, 콜렉터층(80)으로부터 층간 절연막(82)에 둘러싸여진 드리프트층(74)에 들어가게 되고, 그에 따라 해당 부분의 전위가 변동하게 된다. 또한, IGBT(81)가 오프했을 때, 해당 부분에 들어가게 된 정공의 배출을 컨트롤하는 것은 곤란하여, 스위칭 특성이 변동되게 된다.
상기를 감안하여, 본 발명에 따른 절연 게이트 바이폴라 트랜지스터는, 제1 도전형의 콜렉터층과, 상기 콜렉터층 위에 형성된 제2 도전형의 드리프트층과, 상 기 드리프트층의 주표면 내에 형성된 제1 도전형의 베이스층과, 상기 베이스층의 표면으로부터 상기 드리프트층에 도달하도록 형성된 복수의 절연 게이트와, 상기 베이스층의 표면에 상기 절연 게이트와 접하도록 형성된 제2 도전형의 에미터층을 구비하고, 상기 절연 게이트의 폭은, 상기 절연 게이트의 최소 간격보다도 큰 것을 특징으로 한다.
본 발명에 따른 절연 게이트 바이폴라 트랜지스터는, NPT 구조이어도, 본 실시 형태에 따른 IGBT에서는, 전자 전류 밀도의 저하를 최소한으로 억제하고, 특성 변동을 발생시키지 않아, 충분히 전도도 변조 효과가 얻어진다.
이하, 본 발명에 따른 절연 게이트 바이폴라 트랜지스터의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다.
도 1은, 본 실시 형태에 따른 NPT 구조의 트렌치형 IGBT(1)의 단면도를 도시한다. 또한, 본 도면에서는, 간단히하기 위해, 트렌치(2)는 2개소에 형성되어 있는 것뿐이지만, 실제로는, 트렌치는 평면에서 보아 스트라이프 형상으로 되도록 소정의 간격을 두고 복수 형성된다.
IGBT(1)는, FZ 웨이퍼로 이루어지는 N-의 드리프트층(3)과, 드리프트층(3)의 주표면에 형성된 P형의 베이스층(4)과, 베이스층(4)의 표면으로부터 드리프트층(3)에 도달하도록 형성된 복수의 트렌치(2)와, 트렌치(2)의 내부에 게이트 산화막(5)을 개재하여 게이트 전극(6)이 형성되어 이루어지는 절연 게이트와, 베이스층(4)의 주표면에서 절연 게이트와 인접하도록 형성된 N+형의 에미터층(7)과, 에미터층(7)에 컨택트하는 에미터 전극(8)과, 게이트 전극(6)과 에미터 전극(8)을 절연하는 층간 절연막(9)과, 드리프트층(3)의 이면측에 이온 주입되어 형성된 P+형의 콜렉터층(10)을 구비한다.
여기서, 드리프트층(3)은, 원하는 내압에서 공핍층이 콜렉터층(10)에 닿지 않을 정도의 두께가 필요로 된다. 본 실시 형태에 따른 IGBT는, 예를 들면, 내압이 600V인 경우, 드리프트층(3)은, 약 100㎛의 두께로 되도록 FZ 웨이퍼가 연마되어 형성된다.
또한, 콜렉터층(10)은, 원하는 스위칭 특성에 따라서 불순물 농도가 조정되어, 예를 들면, 콜렉터층(10)의 불순물 농도의 피크값은, 약 1×1010㎝-3으로 되도록 주입된다.
본 실시 형태에 따른 IGBT(1)에서는, 트렌치(2)의 폭 W1은, 트렌치(2) 사이의 간격 W2보다도 크고, 또한, 그 2배로는 되지 않도록 구성되는 점에 특징이 있다. 그 상세 내용은 다음에 설명한다.
이러한 구성에서, 본 실시 형태에 따른 IGBT(1)는, 온/오프 상태에서, 각각 이하와 같이 동작한다.
우선, IGBT(1)를 온 상태로 하는 경우의 동작에 대하여 설명한다. 에미터 전극(11)이 어스에 접속되고, 콜렉터 전극(10)에 정전압이 인가된다. 그렇게 하면, 드리프트층(3)과 베이스층(4)의 PN 접합은 역바이어스로 된다. 그러나, 해당 상태에서, 게이트 전극(6)에 에미터 전극(8) 사이에서 임계값 이상의 정전압이 인가되면, 드리프트층(3)에는, 게이트 전극(5)을 따라, N형으로 반전한 채널이 형성된다. 따라서, 전자가, 채널을 통하여, 에미터층(7)으로부터 드리프트층(3)에 전자가 주입된다. 이에 의해, 콜렉터층(10)과 n형 드리프트층(3)의 PN 접합은 순바이어스로 되고, 콜렉터층(10)으로부터 드리프트층(3)에 정공이 주입된다. 그렇게 하면, 드리프트층(3)에서 전도도 변조가 생겨서 드리프트층(3)의 저항이 낮아진다.
본 실시 형태에 따른 IGBT(1)에서는, 전자 전류 밀도의 저하를 최소한으로 억제하고, 특성 변동을 발생시키지 않고, 충분히 전도도 변조가 발생한다. 그 상세 내용은 다음에 설명한다.
다음으로, IGBT(1)를 오프 상태로 하는 경우의 동작에 대하여 설명한다. 게이트 전극(6)과 에미터 전극(8) 사이의 전압을 임계값 이하로 하면, 게이트 전극(6)을 따라 형성되어 있던 채널이 없어진다. 그렇게 하면, 에미터층(7)으로부터 드리프트층(3)에 전자가 공급되지 않게 되고, 이에 수반하여, 콜렉터 전극(10)으로부터 드리프트층(3)에 정공이 주입되지 않게 된다. 그리고, 드리프트층(3)에 잔존한 전자 및 정공은, 콜렉터층(10) 및 에미터 전극(11)으로부터 배출됨과 함께, 서로 재결합하여 전류로 된다.
그런데, 전술한 바와 같이, 트렌치(2)의 폭 W1은, 트렌치 사이의 간격 W2보다도 크고, 또한, 그 2배로는 되지 않도록 구성된다. 이하, 해당 구성에 의한 효과에 대하여 설명한다.
도 2는, 이하에 설명하는 평가에서의 트렌치(2)의 폭 W1 및 트렌치(2) 사이 의 간격 W2의 조건을 나타낸다. 평가는, a∼g의 7 조건 하에서, 트렌치(2)의 폭 W1과 트렌치(2) 사이의 간격 W2의 비(W1/W2)를 0.2∼2.4에서 조건을 바꾸어 행하였다. 또한, a는, 종래 기술에 따른 IGBT의 조건에 해당하고, 전자 전류 밀도가 최적화된 경우에 상당한다.
도 3은, 비(W1/W2)와, 그에 따른 IGBT(1)의 온 저항에 상당하는 새츄레이션 전압(VCEsat)의 변화를 나타낸다.
본 평가의 결과, a는, 종래 기술에서의 IGBT의 특성을 나타내고, 비(W1/W2)가 약 0.2일 때, VCEsat는 약 6V로 되었다. 그리고, b∼f까지는, VCEsat는 총계에서 2.7V 정도 내려갔다. 한편, f∼g에서는, VCEsat는 0.3V 정도 상승했다.
이를 고찰하는 데에, 이 주요인은, 본 실시 형태의 IGBT(1)는, NPT 구조인 것에 기인한다고 생각된다.
즉, IGBT(1)에서는, VCEsat는, 전자 전류 밀도뿐만 아니라, 정공의 주입에 의한 전도도 변조 효과가 크게 영향을 준다. 이러한 점에서, 전자 전류 밀도는, 채널 밀도에 의해 결정되기 때문에, 비(W1/W2)를 작게 하면 향상한다. 그리고, PT 구조에서는, 콜렉터층(10)은, 고농도의 P형 반도체 기판에 의해 형성되어 있기 때문에, 비(W1/W2)를 변화시켜도, 드리프트층(3)에 축적되는 정공 밀도에 영향은 적었다. 이 때문에, 비(W1/W2)는, 적어도 1을 하회하는 범위에서 설정되어 있다.
한편, 본 실시 형태의 IGBT(1)는, NPT 구조이기 때문에, 콜렉터층(10)은 이온 주입에 의해 형성되어 있다. 이 때문에, PT 구조와 NPT 구조에서는, 콜렉터층 내의 정공량이 크게 서로 다르다. 구체적으로는, PT 구조에서는, 콜렉터층은, 불순물 농도가 2×1018㎝-3에서 100∼150㎛로 형성된다. 한편, NPT 구조에서는, 콜렉터층(10)은, 불순물 농도가 약 1×1017㎝-3에서 약 0.5㎛로 형성된다. 따라서, 드리프트층(3)에 주입되는 정공의 양은, PT 구조보다도 몇자리 낮아진다. 이 때문에, 비(W1/W2)를 작게 했을 때의, 정공이 트렌치(2) 사이를 통하여 에미터 전극(8)으로부터 빠지는 영향이 PT 구조보다도 크다.
그리고, 본 평가 결과로부터, NPT 구조에서는, 비(W1/W2)가 1을 초과하면, 전도도 변조 효과는 거의 손상되지 않는다고 생각된다. 또한, 비(W1/W2)가 2를 초과하면, 전자 전류 밀도가 감소하는 영향이 커진다고 생각된다.
도 3은, 드리프트층(3)의 깊이에 대한 정공 농도의 분포도를 도시한다. 또한, 종축은, 드리프트층(3)과 베이스층(4)과의 경계로부터의 깊이를 나타낸다.
해당 분포도를 참조하면, a∼e까지는, 드리프트층(3)에 축적되는 정공의 양은 증가하고 있다. 이는, 비(W1/W2)가 커지면, 에미터 전극(8)으로부터 정공이 빠지기 어려워지는 것에 기인한다.
한편, f∼g에서는, 드리프트층(3)에 축적되는 정공량은 감소하고 있다. 이는, f∼g에서는, 정공은, 에미터 전극(8)으로부터 배출되기 어렵게 되어 있다. 그러나, 해당 범위에서는, 채널 밀도의 감소에 의해 전자의 드리프트층(3)에 주입되는 양이 감소하기 때문에, 정공도 콜렉터층(10)으로부터 드리프트층(3)에 주입되기 어려워지는 것에 의한다고 생각된다.
이상, 본 평가에 의해, 비(W1/W2)를 변화시킴으로써, 종래의 도 8의 구조와 같이, 트렌치(72)가 고밀도로 형성된 상태에서, 소정의 트렌치(72) 사이의 영역에 층간 절연막(82)을 형성한 경우와 마찬가지의 효과가 얻어지는 것을 알 수 있다. 또한, 콜렉터층(10)이 이온 주입에 의해 형성되어 있는 경우, 비(W1/W2)가 1∼2의 범위인 경우, 전자 전류 밀도 및 전도도 변조 효과의 밸런스로 결정되는 온 저항이 최적으로 되는 것을 알 수 있다.
그런데, 일반적으로, IGBT에서는, 게이트 전극에 임계값 이하의 전압이 인가된 상태에서, 콜렉터 전극에, 에미터 전극에 대하여 큰 정전압이 인가되었을 때의 내압을 높게 할 필요가 있다. 즉, 해당 전압 인가 상태에서는, 드리프트층에서, 베이스층으로부터 콜렉터층을 향하여 공핍층이 신장한다. 그리고, 이 때의 내압을 높게 하기 위해서는, 공핍층의 만곡이 억제되고, 바람직하게는, 각 트렌치 사이에 발생하는 공핍층이 분리하지 않고, 각각 접속되면 된다.
그런데, 비(W1/W2)를 1∼2로 함에 있어서, 트렌치(2) 사이의 간격 W2는, 에미터층(7)끼리의 접속을 방지하기 위해서, 어느 정도의 폭을 확보할 필요가 있다. 따라서, 비(W1/W2)를 1∼2로 하기 위해서는, 그에 따라서, 트렌치(2)의 폭 W1을 크게 할 필요가 있다. 그리고, 트렌치(2)의 폭 W1을 크게 하면, 그 만큼, 인접하는 트렌치(2) 사이에서의 공핍층은 분리하여 만곡하기 쉬워진다. 이 때문에, a∼g의 경우에서의 내압을 평가했다.
도 5는, 600V 인가 시에서의 공핍층의 분포도를 나타내고, (a)는 비(W1/W2)가 0.3, (b)는 비(W1/W2)가 1.3인 경우의 분포도이다.
도 5의 (a)를 참조하면, 비(W1/W2)가 0.3인 경우, 트렌치(2)의 바로 아래부 A에서, 공핍층이 만곡하여 전계 강도는 최대로 되어 있지만, 트렌치(2) 사이에서 공핍층은 분리하지 않고 각각 연속해 있다.
한편, 도 5의 (b)를 참조하면, 비(W1/W2)가 1.3인 경우에도, 공핍층은, 그 대부분이 트렌치(2) 사이에서 분리하지 않고, 각각 접속되어 있다. 이는, 본 실시 형태에 따른 NPT 구조는, 고내압 특성을 전제로 하고 있는 것에 의한다. 즉, 고전압이 인가되면, 그에 따라서 공핍층이 크게 신장한다. 그리고, 크게 신장한 공핍층은, 트렌치(2) 사이에서 접속되기 쉬워진다. 또한, 트렌치(2)의 단부 B에서는, 트렌치(2) 사이의 공핍층이 분리하여 만곡하고 있다. 그러나, 해당 부분의 전계 강도는, 도 5의 (a)에서의 트렌치의 바로 아래부 A와 거의 동등한 것을 알 수 있다.
또한, 도 6은, 600V 내압의 IGBT에서의 에미터 콜렉터 사이의 내압 파형을 나타낸다.
도 6을 참조하면, 내압 파형은, a∼g의 범위에서 거의 변화되지 않고 있는 것을 알 수 있다.
이상, 고내압의 NPT 구조에서는, a∼g의 범위에서, 내압의 감소는 거의 보이지 않는 것을 알 수 있다.
또한, 금회 개시된 실시 형태는, 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시 형태의 설명은 아니고 특허 청구의 범위에 의해 나타내어지고, 또한 특허 청구 범위에 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
예를 들면, 상기 실시 형태에서는, NPT형의 IGBT(1)의 경우에 대하여 설명했다. 그러나, 본 발명은 이에 한정되지 않고, 콜렉터층이 이온 주입에 의해 형성되어 있으면, 다른 구조에서도 유효하게 적용할 수 있다. 다른 구조로서, 예를 들면, 이온 주입에 의해 형성된 콜렉터층이어도, 콜렉터층과 드리프트층 사이에 버퍼층을 형성하면, NPT 구조보다도 박막화가 가능하지만, 본 구조에서도 본 발명은 마찬가지로 적용할 수 있다.
또한, 상기 실시 형태에서는, 600V 내압의 IGBT에 대하여 설명했지만, 본 발명은 이에 한정되지 않는다. 즉, 600V 내압 이상의 고내압의 IGBT에서는, 공핍층의 만곡이 더욱 저감되어, 본 발명의 의의는 크다.
도 1은 본 발명의 실시 형태에 따른 IGBT의 단면도를 도시하는 도면.
도 2는 평가의 대상으로 한 IGBT의 조건을 도시하는 도면.
도 3은 트렌치폭 비율에 대한 새츄레이션 전압의 변화를 도시하는 도면.
도 4는 트렌치폭 비율의 차이에 의한 정공 농도 분포의 변화를 도시하는 도면.
도 5는 트렌치폭 비율의 차이에 의한 전계 강도 분포의 변화를 도시하는 도면.
도 6은 트렌치폭 비율의 차이에 의한 에미터 콜렉터 간의 내압 파형의 변화를 도시하는 도면.
도 7은 종래 기술에 따른 IGBT의 단면도를 도시하는 도면.
도 8은 종래 기술에 따른 IGBT의 단면도를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : IGBT
2 : 트렌치
3 : 드리프트층
4 : 베이스층
5 : 게이트 산화막
6 : 게이트 전극
7 : 에미터층
8 : 에미터 전극
9 : 층간 절연막
10 : 콜렉터층
11 : 콜렉터 전극

Claims (3)

  1. 제1 도전형의 콜렉터층과, 상기 콜렉터층 위에 형성된 제2 도전형의 드리프트층과, 상기 드리프트층의 주표면 내에 형성된 제1 도전형의 베이스층과, 상기 베이스층의 표면으로부터 상기 드리프트층에 도달하도록 형성된 복수의 절연 게이트와, 상기 베이스층의 표면에 상기 절연 게이트에 인접하도록 형성된 제2 도전형의 에미터층을 구비하고,
    상기 절연 게이트의 폭은, 상기 절연 게이트의 최소 간격보다도 큰 것을 특징으로 하는 논 펀치 스루형의 절연 게이트 바이폴라 트랜지스터.
  2. 제1항에 있어서,
    상기 절연 게이트의 폭은, 상기 절연 게이트의 최소 간격의 2배로 되지 않는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
  3. 제1항에 있어서,
    상기 콜렉터층은, 드리프트층에 제1 도전형의 불순물이 주입되어 형성되어 있는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터.
KR1020080054507A 2007-06-12 2008-06-11 절연 게이트 바이폴라 트랜지스터 KR20080109634A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007155470A JP2008311301A (ja) 2007-06-12 2007-06-12 絶縁ゲートバイポーラトランジスタ
JPJP-P-2007-00155470 2007-06-12

Publications (1)

Publication Number Publication Date
KR20080109634A true KR20080109634A (ko) 2008-12-17

Family

ID=40131477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080054507A KR20080109634A (ko) 2007-06-12 2008-06-11 절연 게이트 바이폴라 트랜지스터

Country Status (4)

Country Link
US (1) US20080308839A1 (ko)
JP (1) JP2008311301A (ko)
KR (1) KR20080109634A (ko)
CN (1) CN101325215B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681614A (zh) * 2013-09-20 2015-06-03 三垦电气株式会社 半导体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
CN101826551B (zh) * 2009-03-03 2012-12-05 M-Mos半导体香港有限公司 具有低栅电阻的沟槽型半导体功率器件及其制备方法
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
CN102376758B (zh) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法
US8809911B2 (en) 2010-11-30 2014-08-19 Fuji Electric Co., Ltd. Semiconductor device
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP2016040820A (ja) * 2013-09-20 2016-03-24 サンケン電気株式会社 半導体装置
WO2015041025A1 (ja) * 2013-09-20 2015-03-26 サンケン電気株式会社 半導体装置
JP5875026B2 (ja) * 2013-09-20 2016-03-02 サンケン電気株式会社 半導体装置
KR101589904B1 (ko) * 2013-09-20 2016-01-29 산켄덴키 가부시키가이샤 반도체장치
JP2015142073A (ja) * 2014-01-30 2015-08-03 サンケン電気株式会社 半導体装置
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
CN106537603B (zh) 2015-02-16 2019-12-13 富士电机株式会社 半导体装置和半导体装置的制造方法
US20160372558A1 (en) * 2015-06-18 2016-12-22 Sanken Electric Co., Ltd. High Voltage Vertical FPMOS Fets

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648729B2 (ja) * 1988-02-24 1994-06-22 シーメンス、アクチエンゲゼルシシヤフト 電界効果制御可能のバイポーラ・トランジスタ
JPH04309269A (ja) * 1991-04-08 1992-10-30 Nissan Motor Co Ltd 半導体装置
EP1209751A3 (en) * 1991-08-08 2002-07-31 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
JP2871216B2 (ja) * 1991-08-21 1999-03-17 日産自動車株式会社 半導体装置の製造方法
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6399998B1 (en) * 2000-09-29 2002-06-04 Rockwell Technologies, Llc High voltage insulated-gate bipolar switch
US20020137264A1 (en) * 2001-03-23 2002-09-26 Ming-Jer Kao Method of fabrication thin wafer IGBT
JP5160001B2 (ja) * 2001-04-02 2013-03-13 富士電機株式会社 半導体装置の製造方法
JP3917058B2 (ja) * 2001-12-26 2007-05-23 株式会社東芝 絶縁ゲート型バイポーラトランジスタ
US6777783B2 (en) * 2001-12-26 2004-08-17 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP2005150651A (ja) * 2003-11-20 2005-06-09 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2007043123A (ja) * 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
JP5984282B2 (ja) * 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP5261980B2 (ja) * 2007-05-17 2013-08-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681614A (zh) * 2013-09-20 2015-06-03 三垦电气株式会社 半导体装置

Also Published As

Publication number Publication date
US20080308839A1 (en) 2008-12-18
CN101325215B (zh) 2010-04-21
JP2008311301A (ja) 2008-12-25
CN101325215A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
KR20080109634A (ko) 절연 게이트 바이폴라 트랜지스터
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US8232593B2 (en) Power semiconductor device
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
US20050082591A1 (en) Vertical semiconductor component having a drift zone having a field electrode, and method for fabricating such a drift zone
US9214536B2 (en) Lateral insulated gate bipolar transistor
US20090008674A1 (en) Double gate insulated gate bipolar transistor
WO2013004829A1 (en) Insulated gate bipolar transistor
US20150187877A1 (en) Power semiconductor device
KR20130038844A (ko) 전력 반도체 소자
CN103325786A (zh) 半导体装置
JP4680330B2 (ja) シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
US9373710B2 (en) Insulated gate bipolar transistor
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
CN103681668A (zh) 半导体装置
US6147381A (en) Field effect-controllable semiconductor component
US11145717B2 (en) Cellular insulated gate power device with edge design to prevent failure near edge
US10205013B2 (en) Semiconductor switching element and method of manufacturing the same
US20150171198A1 (en) Power semiconductor device
JP2005150348A (ja) 半導体装置
JP2009135224A (ja) 絶縁ゲートバイポーラトランジスタ
CN220172134U (zh) 一种具有jbs晶胞结构的碳化硅半导体器件
CN116344591B (zh) 具有jbs晶胞结构的碳化硅半导体器件
CN114651335B (zh) 绝缘栅双极晶体管
US20240038879A1 (en) Power semiconductor device with an insulated trench gate electrode and method of producing a power semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application