DE102004059453A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102004059453A1
DE102004059453A1 DE102004059453A DE102004059453A DE102004059453A1 DE 102004059453 A1 DE102004059453 A1 DE 102004059453A1 DE 102004059453 A DE102004059453 A DE 102004059453A DE 102004059453 A DE102004059453 A DE 102004059453A DE 102004059453 A1 DE102004059453 A1 DE 102004059453A1
Authority
DE
Germany
Prior art keywords
electrode
intermediate potential
semiconductor device
diode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004059453A
Other languages
English (en)
Other versions
DE102004059453B4 (de
Inventor
Tetsuo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102004059453A1 publication Critical patent/DE102004059453A1/de
Application granted granted Critical
Publication of DE102004059453B4 publication Critical patent/DE102004059453B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

In einem Peripherieabschnitt eines IGBT-Chips ist eine Zwischenpotentialelektrode (20) zwischen einer Feldplatte (14) und einer Feldplatte (15) auf einem Feldoxidfilm (13) derart vorgesehen, daß sie eine IGBT-Zelle umgibt. Die Zwischenpotentialelektrode (20) wird mit einem vorbestimmten Zwischenpotential zwischen den Potentialen an einer Emmitterelektrode (10) und einer Kanalstopelektrode (12) von einem Zwischenpotentialanlegemittel versorgt, das dezentral in einem Teilbereich in dem Chipperipherieabschnitt ausgebildet ist.

Description

  • Diese Erfindung bezieht sich auf Halbleitervorrichtungen und insbesondere auf Techniken zum Stabilisieren und Erhöhen der Durchbruchspannung von Halbleitervorrichtungen.
  • Es ist eine allgemeine Anforderung, daß Leistungshalbleitervorrichtungen ein großes Vermögen des Aufrechterhaltens der Durchbruchspannung haben, insbesondere Stabilitätsverbesserungen und Erhöhung der Durchbruchsspannung sind gewünscht. Techniken, die bekannt dafür sind, diese Aufgabe zu erfüllen, sind u.a. eine Feldplatte, einen Schutzring und eine diese Elemente kombinierende Anordnung (z.B. japanische Patentoffenlegungsschrift JP 2003-188381). Bei einer anderen Technik sind Dioden, die Rücken an Rücken miteinander verbunden sind (Rücken-an-Rücken-Diode) zwischen Gate und Kollektor eines IGBT (Bipolartransistor mit isoliertem Gate) angeordnet, um dadurch zu verhindern, daß eine Überspannung zwischen dem Kollektor und dem Emitter angelegt wird (z.B. japanisches Patent JP 3191747 (2001)). Auch bekannt sind eine Halbleitervorrichtung, welche die Rücken-an-Rücken-Diode und den Schutzring miteinander kombiniert (z.B. japanisches Patent JP 3331846 (2002)) und eine Halbleitervorrichtung, welche die Rücken-an-Rücken-Diode und die Feldplatte miteinander kombiniert (z.B. japanische Patentoffenlegungsschrift JP 10-163482 (1998)).
  • Eine Feldplattenanordnung kann allgemein eine hohe Durchbruchspannung einer Halbleitervorrichtung mit einer geringen Fläche erreichen. Jedoch ist die auf einem Substrat ausgebildete Feldplatte anfällig für die Polarisation eines Harzes und dergleichen zum Formen einer Chipoberfläche (Formpolarisation), was zu Durchbruchspannungsfluktuationen usw. führt, so daß die Durchbruchspannung instabil ist. Obwohl eine Schutzringanordnung verglichen mit der Feldplattenanordnung eine stabilisierte Durchbruchspannung erreichen kann, braucht sie eine größere Bildungsfläche als die für die Feldplattenanordnung. Außerdem entwickelt sich bei einer Halbleitervorrichtungsanordnung, die eine Rücken-an-Rücken-Diode und einen Schutzring miteinander kombiniert, ein Potentialunterschied zwischen einem Bereich unterhalb der Rücken-an-Rücken-Diode und dem verbleibenden Bereich in dem Schutzring, was zu einer instabilen Durchbruchspannung führt.
  • Bei der oben erwähnten Patentoffenlegungsschrift JP 10-163482 (1998) sind eine Gruppe von ringförmigen Feldplatten (Equipotentialringe) durch einen Isolierfilm hindurch auf einem Siliziumsubstrat um einen IGBT-Bildungsbereich auf einem IGBT-Chip ausgebildet, und Gurt-förmige-Rücken-an-Rücken-Dioden sind in einer Ringform zwischen jedem der Equipotentialringe derart angeordnet, daß sie zwischen den Ringen verbinden. Kurz gesagt sind die Rücken-an-Rücken-Dioden auf dem gesamten Umfang des Chips ausgebildet, wobei sie einen Anstieg des Bildungsbereiches für die Feldplattenanordnung befürchten lassen. Da darüber hinaus die Richtungen der Rücken-an-Rücken-Dioden diejenigen entlang jedes der Equipotentialringe werden, variieren die Potentiale an den Rücken-an-Rücken-Dioden entlang der Richtung zu dem Chiprand. Dies macht das Potential in dem Chiprandabschnitt instabil, was leicht zu einer instabilen Durchbruchspannung führt.
  • Auch bei dem IGBT, der in der JP 10-163482 (1998) offenbart ist, brechen die Rücken-an-Rücken-Dioden durch, so daß sie einen Strom zwischen dem Gate und dem Kollektor durchlassen, wenn die Spannung zwischen dem Kollektor und dem Emitter einen vorbestimmten Wert überschreitet. Folglich steigt ein Gateelektrodenpotential derart an, daß es den IGBT in den Ein-Zustand (Leitungszustand) bringt, wodurch verhindert wird, daß eine Überspannung zwischen dem Kollektor und dem Emitter angelegt wird. Die Rücken-an-Rücken-Dioden benötigen daher eine bestimmte Breite zum Durchlassen des Durchbruchstroms. Jedoch treten die obigen Probleme (Anstieg der Bildungsfläche für die Feldplattenanordnung und Instabilität des Potentials in dem Chiprandabschnitt) noch deutlicher hervor mit der Verbreiterung der Dioden und eine zu große Verbreiterung wird es schwierig machen, eine hohe Durchbruchspannung aufrecht zu erhalten, oder wird einen Leckstrom erhöhen. Daher gibt es eine maximale Breite der Rücken-an-Rücken-Dioden, die eine Beschränkung des Chipdesigns darstellt.
    •
  • Es ist eine Aufgabe dieser Erfindung, eine Halbleitervorrichtung bereitzustellen, die eine Größenverringerung bei Aufrechterhaltung einer hohen Durchbruchspannung erreichen kann.
  • Diese Aufgabe der Erfindung wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1, 9 oder 12. Weiterentwicklungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Diese Erfindung ist anwendbar auf eine Halbleitervorrichtung einschließlich eines Halbleiterelementes, das auf einem Halb leitersubstrat ausgebildet ist und auf eine periphere Anordnung, die um das Halbleiterelement vorgesehen ist. Die periphere Anordnung beinhaltet eine erste Elektrode, die auf einem Randabschnitt der Peripherieanordnung ausgebildet ist und elektrisch mit dem Halbleitersubstrat verbunden ist, einen isolierenden Film, der auf dem Halbleitersubstrat zwischen einem Bildungsbereich des Halbleiterelementes und der ersten Elektrode ausgebildet ist, und eine Zwischenpotentialelektrode, die auf einem isolierenden Film derart ausgebildet ist, daß sie das Halbleiterelement umgibt.
  • Eine Halbleitervorrichtung nach einem ersten Aspekt dieser Erfindung beinhaltet ein Zwischenpotentialanlegemittel, das ein vorbestimmtes Zwischenpotential an die Zwischenpotentialelektrode anlegt, wobei das vorbestimmte Zwischenpotential zwischen den Potentialen der ersten Elektrode und einer zweiten Elektrode ist, welche die äußerste Elektrode auf dem Halbleitersubstrat in dem Halbleiterelement ist. Das Zwischenpotentialanlegemittel ist in einem Teilbereich auf dem isolierenden Film dezentral ausgebildet.
  • Da das Zwischenpotentialanlegemittel dezentral in einem Teilbereich auf dem isolierenden Film vorgesehen ist, kann die Abmessung des verbleibenden Bereichs auf der Chipperipherieanordnung verringert werden. Und da eine hohe Durchbruchspannung auf der Chipperipherieanordnung durch die Zwischenpotentialelektrode erreicht wird, kann die Verschlechterung der Durchbruchspannung selbst mit der Abmessungsverringerung der Chipperipherieanordnung unterdrückt werden. Kurz, diese Erfindung hilft einen hohen Grad an Integration und Größenverringerung der Halbleitervorrichtung zu erreichen, während die Durchbruchspannung aufrechterhalten wird.
  • Eine Halbleitervorrichtung nach einem zweiten Aspekt dieser Erfindung beinhaltet eine mehrstufige Rücken-an-Rücken-Diode, die dezentral in einem Teilbereich auf dem isolierenden Film ausgebildet und zwischen die erste Elektrode und eine zweite Elektrode geschaltet ist, welche die äußerste Elektrode auf dem Halbleitersubstrat in dem Halbleiterelement ist, einen in dem Halbleitersubstrat so gebildeten Schutzring, daß er das Halbleiterelement umgibt, und einen Störstellenbereich, der dezentral in einem Bereich einschließlich der Nähe der Rücken-an-Rücken-Diode in dem Halbleitersubstrat ausgebildet ist, wobei der Verunreinigungsbereich eine Linienform und den gleichen Leitfähigkeitstyp wie der Schutzring aufweist.
  • Da die Rücken-an-Rücken-Diode dezentral in einem Teilbereich auf dem isolierenden Film vorgesehen ist, kann die Abmessung des verbleibenden Bereichs auf der Chipperipherieanordnung verringert sein. Weiter, obwohl es schwierig ist, die Potentiale zwischen der Rücken-an-Rücken-Diode und dem Schutzring in dem Bereich, in dem die Rücken-an-Rücken-Diode ausgebildet ist, anzupassen, baut der in diesem Bereich ausgebildete linienförmige Verunreinigungsbereich elektrische Feldkonzentration ab, womit er die Verschlechterung der Durchbruchspannung unterdrückt.
  • Eine Halbleitervorrichtung nach einem dritten Aspekt dieser Erfindung beinhaltet eine mehrstufige Rücken-an-Rücken-Diode, die dezentral in einem Teilbereich auf dem isolierenden Film ausgebildet ist und zwischen die erste Elektrode und eine zweite Elektrode geschaltet ist, welche die äußerste Elektrode auf dem Halbleitersubstrat in dem Halbleiterelement ist, und einen Schutzring, der in dem Halbleitersubstrat derart ausgebildet ist, daß er das Halbleiterelement umgibt. Wenn eine Durchbruchspannung der mehrstufigen Rücken-an-Rücken-Diode zwischen die erste und die zweite Elektrode angelegt wird, hält die Rücken-an-Rücken-Diode, die oberhalb des Schutzrings angeordnet ist, eine Spannung von 60 V oder niedriger.
  • Da die Rücken-an-Rücken-Diode, die oberhalb des Schutzrings angeordnet ist, eine Spannung von 60 V oder niedriger hält, wird ein Potentialunterschied zwischen den Schutzringen und der Rücken-an-Rücken-Diode unterdrückt, wodurch die elektrische Feldkonzentration abgebaut wird und die Verschlechterung der Durchbruchspannung unterdrückt wird.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • Von den Figuren zeigen:
  • 1A den Aufbau einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform;
  • 1B die elektrische Feldverteilung auf einem Chipperipherieabschnitt der Halbleitervorrichtung;
  • 2, 3A und 3B Draufsichten auf einen Chip der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform;
  • 4 den Aufbau der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform;
  • 5 den Aufbau einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform;
  • 6, 7A und 7B Draufsichten auf einen Chip der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform;
  • 8 den Aufbau der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform;
  • 9A den Aufbau einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform;
  • 9B die elektrische Feldverteilung auf einem Chipperipherieabschnitt der Halbleitervorrichtung;
  • 10 den Aufbau der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform;
  • 11 eine vergrößerte Draufsicht eines Abschnittes, in dem eine Rücken-an-Rücken-Diode in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform ausgebildet ist;
  • 12 eine vergrößerte Draufsicht eines Abschnittes, in dem eine Rücken-an-Rücken-Diode in einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform ausgebildet ist;
  • 13 und 14 den Aufbau der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform;
  • 15 den Aufbau einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform;
  • 16A und 16B Draufsichten eines Chips der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform;
  • 17 und 18 den Aufbau der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform;
  • 19 eine vergrößerte Draufsicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode in der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform ausgebildet ist;
  • 20–22 den Aufbau der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform;
  • 23 eine vergrößerte Draufsicht eines Abschnittes, in dem eine Rücken-an-Rücken-Diode in der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform ausgebildet ist;
  • 24 den Aufbau der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform;
  • 25 eine vergrößerte Draufsicht auf einen Abschnitt, in dem eine Rücken-an-Rücken-Diode in einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform ausgebildet ist;
  • 26–28 den Aufbau der Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform;
  • 29A und 29B die Form der Rücken-an-Rücken-Diode gemäß der sechsten bevorzugten Ausführungsform;
  • 30 eine vergrößerte Draufsicht eines Abschnittes, in dem eine Rücken-an-Rücken-Diode in einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform ausgebildet ist;
  • 31A den Aufbau der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform;
  • 31B die elektrische Feldverteilung auf einem Chipperipherieabschnitt der Halbleitervorrichtung;
  • 32A den Aufbau der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform;
  • 32B die elektrische Feldverteilung auf dem Chipperipherieabschnitt der Halbleitervorrichtung; und
  • 33 und 34 den Aufbau der Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform.
  • Erste bevorzugte Ausführungsform
  • 1A veranschaulicht den Aufbau einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform dieser Erfindung, die ein Peripherieabschnitt eines vertikalen IGBT-Chips ist. Der linke Seitenabschnitt aus 1A ist ein Bereich, in dem ein IGBT als ein Halbleiterelement zum Durchführen von Stromschalten als ein Zellabschnitt des IGBT ausgebildet ist. Dieser Abschnitt ist in einer ähnlichen Art und Weise wie ein typischer IGBT aufgebaut. Das bedeutet, daß auf der unteren Oberflächenseite einer n–-Driftschicht 1 ein p+-Kollektorbereich 3 auf einer n+-Pufferschicht 2 mit geringerem Widerstand als die n–-Driftschicht 1 ausgebildet ist. Eine Kollektorelektrode 4 ist an der unteren Oberfläche des p+-Kollektorbereichs 3 vorgesehen. In einer Oberflächenschicht auf der oberen Oberflächenseite der n–-Driftschicht 1 ist ein p-Basisbereich 5 ausgebildet, und um den Latch-up eines parasitären Thyristors zu verhindern, ist eine p+-Isolationswanne 6 so ausgebildet, daß sie einen Teil des p-Basisbereichs 5 überlappt, wobei die p+-Isolationswanne 6 von höherer Konzentration und tiefer diffundiert ist als der p-Basisbereich 5. Ein n+-Emitterbereich 7 ist selektiv in einer Oberflächenschicht des p-Basisbereichs 5 ausgebildet. Weiter ist eine Gateelektrode 9 aus Polysilizium auf einem Gateoxidfilm 8 auf den Oberflächen des p-Basisbereichs 5 vorgesehen, der zwischen den n+-Emitterbereich 7 und die n–-Driftschicht 1 eingeschlossen ist. Ein Zwischenschichtisolierfilm 16 ist auf dem Chip ausgebildet, worauf eine Emitterelektrode 10 ausgebildet ist, um sowohl die Oberflächen des p-Basisbereichs 5 als auch des n+-Emitterbereichs 7 anzukontaktieren. Bei diesem Beispiel ist die Emitterelektrode 10 die äußerste Elektrode (zweite Elektrode) auf dem Substrat in der IGBT-Zelle. Somit ist der IGBT gebildet.
  • Andererseits ist der rechte Seitenabschnitt in 1A ein Peripherieaufbau dieser Halbleitervorrichtung, ein Mittel zum Verbessern der Durchbruchspannung der Halbleitervorrichtung. Der rechte Rand in 1A ist der Rand des IGBT-Chips (Chiprand), an dem die n+-dotierte Kanalstopschicht 11 in der Oberflächenschicht der n–-Driftschicht 1 ausgebildet ist, worauf eine Kanalstopelektrode 12 (erste Elektrode) so ausgebildet ist, daß sie mit der Kanalstopschicht 11 verbunden ist. Da die Kanalstopelektrode 12 und die Kanalstopschicht 11 nahezu auf dem gleichen Potential liegen wie die Kollektorelektrode 4, ist die zwischen den Kollektor und den Emitter angelegte Spannung in einem Abschnitt (im folgenden als ein „Chipperipherieabschnitt" bezeichnet) zwischen der p+-Isolationswanne 6 in dem IGBT-Zellenabschnitt und der Kanalstopschicht 11 festgehalten. Der Chipperipherieabschnitt muß eine ausreichende Isolationsdurchbruchspannung insbesondere während des AUS-Zustands (Abschaltzustand) des IGBT haben, wenn eine hohe Spannung zwischen dem Kollektor und dem Emitter angelegt wird.
  • Es sei erwähnt, daß in der IGBT-Anordnung, die in 1A und den anderen Figuren der in dieser Anmeldung beschriebenen Zeichnungen gezeigt ist, die Kollektorseite (die Seite der Kanalstopschicht 11 und der Kanalstopelektrode 12) auf einem höheren Potential ist, wenn der IGBT AUS ist. Der Einfachheit halber wird die IGBT-Zellenseite (Seite innerhalb des Chips) in dem Chipperipheriabschnitt im folgenden auch als eine „Niederspannungsseite" und die Seite der Kanalstopschicht 11 und der Kanalstopelektrode 12 (Seite des Chiprands) als eine „Hochspannungsseite" bezeichnet.
  • Die erste bevorzugte Ausführungsform verbessert die Durchbruchspannung durch Anwenden einer Feldplattenanordnung in dem Chipperipherieabschnitt. Das heißt, ein Feldoxidfilm 13 ist auf der oberen Oberfläche des Siliziumsubstrats in dem Chipperipherieabschnitt ausgebildet, auf dem eine Feldplatte 14 auf der Niederspannungsseite über der Grenze zwischen der p+-Isolationswanne 6 und der n–-Driftschicht 1 ausgebildet ist, und auf dem eine Feldplatte 15 auf der Hochspannungsseite über der Grenze zwischen der n–-Driftschicht 1 und der Kanalstopschicht 11 ausgebildet ist. Durch Festlegen der Feldplatte 14 auf ein geringeres Potential als das der Siliziumsubstratoberfläche darunter, erstreckt sich eine Verarmungsschicht leicht von einem pn-Übergang zwischen der n–-Driftschicht 1 und der p+-Isolationswanne 6 in Richtung des Inneren der n–-Driftschicht 1 auf der Hochspannungsseite. Dies baut eine elektrische Feldkonzentration in der Nähe des pn-Übergangs ab, wodurch die Durchbruchspannung in dem Chipperipherieabschnitt verbessert wird. In diesem Beispiel ist die Feldplatte 14 mit der Emitterelektrode 10 verbunden, und die Feldplatte 15 ist mit der Kanalstopelektrode 12 verbunden.
  • Auch ist bei der ersten bevorzugten Ausführungsform eine Zwischenpotentialelektrode 20 zwischen den Feldplatten 14 und 15 auf dem Feldoxidfilm 13 derart vorgesehen, daß sie die IGBT-Zelle umgibt. Die Elektrode 20 wird mit einem vorbestimmten Zwischenpotential zwischen den Potentialen an der Kanalstopelektrode 12 (erste Elektrode) und der Emitterelektrode 10 (zweite Elektrode) versorgt von einem Zwischenpotentialanlegemittel (das im Detail später beschrieben wird), das dezentral in einem Teilbereich auf dem Chipperipherieabschnitt ausgebildet ist. Wenn mit dem Potential an der Kollektorelektrode (Potential an der Kanalstopelektrode 12), das höher ist als das an der der Emitterelektrode 10, die Elektrode derart festgelegt wird, daß sie auf einem geringeren Potential ist als die Siliziumsubstratoberfläche darunter, erstreckt sich eine Verarmungsschicht sicher in die n–-Driftschicht 1 in dem Chipperipherieabschnitt. Umgekehrt, wenn die Elektrode 20 derart festgelegt wird, daß sie auf einem höheren Potential ist als die Siliziumsubstratoberfläche darunter, ist die Erstreckung einer Verarmungsschicht in die n–-Driftschicht 1 in dem Chipperipherieabschnitt unterdrückt.
  • Bei der ersten bevorzugten Ausführungsform ist die Elektrode 20 mit einem geringeren Potential als die Siliziumsubstratoberfläche darunter versorgt, so daß sich eine Verarmungsschicht leicht in die n–-Driftschicht in dem Chipperipherieabschnitt erstreckt. 1B veranschaulicht die Wirkung der Elektrode 20 nach der ersten bevorzugten Ausführungsform, wobei die elektrische Feldverteilung auf der Siliziumsubstratoberfläche in dem Peripherieabschnitt gezeigt ist, wenn der IGBT in einem Ausschaltzustand ist und eine Spannung angelegt ist, so daß die Kollektorelektrode 4 auf einem höheren Potential ist als die Emitterelektrode 10. Die Kurve mit durchgezogener Linie stellt die elektrische Feldverteilung gemäß der ersten bevorzugten Ausführungsform wie in 1A gezeigt, dar, wohingegen die Kurve mit der gestrichelten Linie das Gleiche in einer herkömmlichen Halbleitervorrichtung (einer ohne die Elektrode 20 in 1A) darstellt, wobei beide davon mit der gleichen Spannung versorgt sind. Die in 1B gezeigten Bezugszeichen X, Y und Z entsprechen Punkten X (unterhalb des Hochspannungsseitenrands der Emitterelektrode 10), Y (unterhalb des Hochspannungsseitenrands der Elektrode 20) bzw. Z (unterhalb des Niederspannungsseitenrandes der Kanalstopelektrode 12) wie in 1A gezeigt.
  • Wie in 1B gezeigt tritt bei der herkömmlichen Halbleitervorrichtung ohne die Elektrode 20 eine elektrische Feldspitze (elektrische Feldkonzentration) an dem Punkt X auf, da die herkömmliche Vorrichtung kein Mittel zum Abbauen des elektrischen Feldes durch Ausdehnen einer Verarmungsschicht von dem Punkt X in Richtung der Hochspannungsseite aufweist. Andererseits treten bei der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform, bei der sich aufgrund der Wirkung der Elektrode 20 eine Verarmungsschicht leicht vergrößert, elektrische Feldspitzen an zwei Punkten X und Y auf, wobei jede der Spitzen geringer ist als die herkömmliche.
  • Durchbruch tritt auf, wenn die Spitze der elektrischen Feldstärke in dem Chipperipherieabschnitt einen Wert (allgemein als 2 × 105 V/cm bekannt) erreicht, der Stoßionisation verursacht, welche die bisherige Kollektorspannung zur Durchbruchspannungsgrenze der Halbleitervorrichtung macht. Wie in 1B gezeigt, tritt bei der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform, bei der der Spitzenwert des elektrischen Feldes auf einen geringen Wert gedrückt ist, kaum in dem Chipperipherieabschnitt auf. Kurz gesagt wird eine hohe Durchbruchspannung der Halbleitervorrichtung erreicht durch die Bereitstellung der Zwischenpotentialelektrode 20.
  • Das Zwischenpotentialanlegemittel zum Anlegen eines vorbestimmten Zwischenpotentials an die Zwischenpotentialelektrode 20 wird nun beschrieben werden. 2 ist eine Draufsicht auf den Chip der Halbleitervorrichtung nach der ersten bevorzugten Ausführungsform, wobei Elemente, die identisch sind zu denen in 1A, durch gleiche Bezugszeichen bezeichnet sind. Wie in 2 gezeigt, ist die Elektrode 20 in dem Chipperipherieabschnitt derart angeordnet, daß sie den Zellenbereich umgibt. An die Elektrode 20 ist ein vorbestimmtes Zwischenpotential von dem Zwischenpotentialanlegemittel 21 angelegt, das dezentral in einem Teilbereich auf dem Chipperipherieabschnitt ausgebildet ist.
  • 3A und 3B veranschaulichen ein konkretes Beispiel des Zwischenpotentialanlegemittels 21. 3A ist eine Draufsicht auf den gesamten Chip der Halbleitervorrichtung. In diesem Beispiel ist das Zwischenschichtanlegemittel 21 zwischen die Emitterelektrode 10 und die Kanalstopelektrode 12 geschaltet und ist eine mehrstufige Rücken-an-Rücken-Diode mit einer Mehrzahl von Dioden in Serie, die Rücken an Rücken geschaltet sind (diese mehrstufige Rücken-an-Rücken-Diode wird im folgenden insgesamt als eine „Rücken-an-Rücken-Diode 211" bezeichnet). 3B ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 211 in 3A ausgebildet ist. Die Rücken-an-Rücken-Diode 211 ist gebildet durch abwechselndes Anordnen von p-dotierten und n-dotierten Bereichen aus auf dem Feldoxidfilm 13 ausgebildetem Polysilizium. 1A ist eine Querschnittsansicht entlang der Linie A-A in 3B, und 4 entlang der Linie B-B. In 4 sind wiederum Elemente, die identisch sind zu denen in 1A und 3B, mit gleichen Bezugszeichen bezeichnet.
  • Die Spannung zwischen der Emitterelektrode 10 und der Kanalstopelektrode 12 wird geteilt und festgehalten durch jede einzelne Diode innerhalb der Rücken-an-Rücken-Diode 211. So arbeitet die Rücken-an-Rücken-Diode 211 als ein Spannungsteilermittel. Und wie in 3B gezeigt, ist die Elektrode 20 aus von einer vorbestimmten Diode innerhalb der mehrstufigen Rücken-an-Rücken-Diode 211 herausgezogenem Polysilizium gemacht. Kurz gesagt ist die Elektrode 20 mit einer Diode einer vorbestimmten Stufe innerhalb der Rücken-an-Rücken-Diode 211 verbunden.
  • Angenommen, daß das Kollektorpotential (Potential an der Kanalstopelektrode 12) gleich VCE mit Bezug auf das Emitterpotential, die Anzahl der gesamten Stufen der Rücken-an-Rücken-Diode 211 gleich N und die Elektrode 20 von der „i-ten" Diode von der Seite der Emitterelektrode 10 herausgezogen ist, dann ist ein Potential Vi an der Elektrode 20 wie folgt bestimmt: Vi = VCE × i/N
  • Folglich kann das Potential an der Elektrode 20 beliebig festgelegt werden durch Wählen der Position in der Rücken-an-Rücken-Diode 211, von der die Elektrode 20 herausgezogen ist.
  • Zum Beispiel, wenn die Elektrode 20 mit einem geringeren Potential versorgt wird als die Siliziumsubstratoberfläche darunter, wie bei der ersten bevorzugten Ausführungsform, sollte die Elektrode 20 auf der Seite der Feldlatte 15 von einer Position, welche zwischen den Feldplatten 14 und 15 intern mit „i:N-i" teilt, angeordnet sein. Alternativ kann die Elektrode 20 an einer Position angeordnet sein, welche zwischen den Feldplatten 14 und 15 intern mit „j:N-j" teilt, während „i" kleiner gemacht ist als „j".
  • Da die Rücken-an-Rücken-Diode 211 zum Bestimmen des Potentials an der Elektrode 20 dezentral in einem Teilbereich in dem Chipperipherieabschnitt ausgebildet ist, kann die Abmessung des verbleibenden Bereichs auf dem Chipperipherieabschnitt verringert werden. Und da die Elektrode 20 die Ausdehnung einer Verarmungsschicht in dem Chipperipherieabschnitt und somit das Erreichen einer hohen Durchbruchspannung ermöglicht, kann die Verschlechterung der Durchbruchspannung selbst bei einer Breitenverringerung des Chipperipherieabschnittes unterdrückt werden. Kurz gesagt, hilft diese Erfindung, einen hohen Grad an Integration und Größenverringerung der Halbleitervorrichtung zu erreichen, während die Durchbruchspannung aufrechterhalten wird. Da weiter die Rücken-an-Rücken-Diode 211, mit der die Elektrode 20 verbunden ist, dezentral in einem Teilbereich auf dem Chipperipherieabschnitt ausgebildet ist, kann ein Leckstrom unterdrückt werden.
  • Darüber hinaus bringt die Bereitstellung der Elektrode 20 den Effekt des Unterdrückens des Einflusses durch die Formpolarisation. Wenn die Elektrode 20 z.B. nicht vorgesehen ist, ist die Art, in der sich eine Verarmungsschicht in die n–-Driftschicht 1 erstreckt, anfällig für bewegliche Ladungen innerhalb eines Gußharzes zum Eingießen des Chips. Andererseits ist bei der ersten bevorzugten Ausführungsform die Ausdehnung einer Verarmungsschicht in die n–-Driftschicht 1 unter der Elektrode 20 unabhängig von dem Zustand der beweglichen Ladungen innerhalb des Gußharzes ermöglicht. Der Einfluß eines elektrischen Feldes außerhalb der Vorrichtung ist auch unterdrückt. Kurz gesagt, kann die Durchbruchspannung stabilisiert werden.
  • Während die einzelne Zwischenschichtpotentialelektrode 20 nahezu in der Mitte zwischen den Feldplatten 14 und 15 in 1A liegt, kann die Elektrode 20 alternativ auf der Seite der Feldplatte 14 von der Mitte angeordnet sein, um die Ausdehnung einer Verarmungsschicht wie bei der ersten bevorzugten Ausführungsform effektiv zu ermöglichen.
  • Die Elektrode 20 gemäß der ersten bevorzugten Ausführungsform kann gleichzeitig in den Schritten des Bildens der Feldplatten 14 und 15 bei einem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung gebildet werden durch Ändern von dessen Musterform. Die Rücken-an-Rücken-Diode 211 kann auch in dem Schritt des Bildens einer Rücken-an-Rücken-Diode in dem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung durch Ändern von dessen Musterform gebildet werden. Kurz gesagt gibt es keinen Anstieg der Anzahl der Schritte, die in dem Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung enthalten sind.
  • Zweite bevorzugte Ausführungsform
  • 5 veranschaulicht den Aufbau einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform dieser Erfindung, der von dem in 1A gezeigten darin verschieden ist, daß eine Gateverdrahtung 19 mit der Feldplatte 14 auf der Niederspannungsseite verbunden ist. Obwohl nicht gezeigt, ist die Gateverdrahtung 19 mit der Gateelektrode 9 elektrisch verbunden. Insbesondere sind die Feldplatte 14 und die Gateelektrode 19 auf gleichem Potential. In 5 sind Elemente, die identisch sind zu denen in 1A, durch gleiche Bezugszeichen bezeichnet, und die Beschreibungen davon werden daher ausgelassen. In diesem Beispiel ist die äußerste Elektrode (zweite Elektrode) auf dem Substrat in der IGBT-Zelle die Gateverdrahtung 19.
  • Wiederum bei der Halbleitervorrichtung aus 5 ist die Zwischenpotentialelektrode 20 zwischen den Feldplatten 14 und 15 auf dem Feldoxidfilm 13 vorgesehen. Die Elektrode 20 wird mit einem geringeren Zwischenpotential als die Siliziumsubstratoberfläche darunter versorgt von dem Zwischenpotentialanlegungsmittel, so daß sich eine Verarmungsschicht leicht in die n–-Driftschicht 1 in dem Chipperipherieabschnitt erstreckt. Dies bringt ähnliche Effekte hervor, wie diejenigen, die bei der ersten bevorzugten Ausführungsform mit Bezug auf 1B erklärt wurden, wobei in dem Chipperipherieabschnitt ein Durchbruch kaum auftritt, wodurch eine hohe Durchbruchspannung der Halbleitervorrichtung erreicht wird.
  • Das Zwischenpotentialanlegemittel gemäß der zweiten bevorzugten Ausführungsform zum Anlegen eines vorbestimmten Zwischenpotentials an die Elektrode 20 wird nun beschrieben werden. 6 ist eine Draufsicht auf den Chip der Halbleitervorrichtung, wobei Elemente, die identisch sind zu denen in 5, durch gleiche Bezugszeichen bezeichnet sind. Die Elektrode 20 wird mit einem vorbestimmten Zwischenpotential von dem Zwischenpotentialanlegungsmittel 22 versorgt, das dezentral in einen Teilbereich auf dem Chipperipherieabschnitt ausgebildet ist.
  • Die 7A und 7B veranschaulichen ein konkretes Beispiel für das Zwischenpotentialanlegemittel 22. 7A ist eine Draufsicht auf den gesamten Chip der Halbleitervorrichtung. Bei diesem Beispiel ist das Zwischenpotentialanlegemittel 22 zwischen die Gateverdrahtung 19 und die Kanalstopelektrode 12 geschaltet und ist eine mehrstufige Rücken-an-Rücken-Diode mit einer Mehrzahl von Dioden in Serie, die Rücken an Rücken miteinander verbunden sind (diese mehrstufige Rücken-an-Rücken-Diode wird im folgenden insgesamt als eine „Rücken-an-Rücken-Diode 221" bezeichnet). 7B ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 221 in 7A ausgebildet ist. Die Rücken-an-Rücken-Diode 221 ist durch abwechselnde Anordnung von p-dotierten und n-dotierten Bereichen aus Polysilizium auf dem Feldoxidfilm 13 ausgebildet. Die obige 5 ist eine Querschnittsansicht entlang der Linie A-A in 7B und 8 entlang der Linie B-B. Wiederum sind in 8 Elemente, die identisch sind zu denen in 5 und 7B, durch gleiche Bezugseichen bezeichnet.
  • Die Spannung zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 wird geteilt und festgehalten durch jede einzelne Diode innerhalb der Rücken-an-Rücken-Diode 221. So arbeitet die Rücken-an-Rücken-Diode 221 als ein Spannungsteilermittel. Und wie in 7B gezeigt, ist die Elektrode 20 aus Polysilizium gemacht, das von einer vorbestimmten Diode innerhalb der mehrstufigen Rücken-an-Rücken-Diode 221 herausgezogen ist. Kurz gesagt ist die Elektrode 20 mit einer Diode einer vorbestimmten Stufe innerhalb der Rücken-an-Rücken-Diode 221 verbunden.
  • Unter der Annahme, daß das Kollektorpotential (Potential an der Kanalstopelektrode 12) gleich VCE und daß das Gatepotential (Potential an der Gateverdrahtung 19) gleich VGE mit Bezug auf das Emitterpotential ist, hält die Rücken-an-Rücken-Diode 221 eine Spannung VCE – VGE. Hierbei ist unter der Annahme, daß die Anzahl der gesamten Stufen der Rücken-an-Rücken-Dioden 221N ist und daß die Elektrode 20 aus der „i-ten" Diode von der Seite der Gateverdrahtung 19 herausgezogen ist, ein Potential Vi an der Elektrode 20 durch die folgende Gleichung gegeben: Vi = (VCE – VGE) × i/N
  • Da VGE für gewöhnlich klein verglichen mit VCE ist, kann von der folgenden Beziehung ausgegangen werden: Vi ≈ VCE × i/N
  • Folglich kann das Potential an der Elektrode 20 beliebig festgelegt werden durch Wählen der Position in der Rücken-an-Rücken-Diode 221, von der die Elektrode 20 herausgezogen wird.
  • Wenn z.B. die Elektrode 20 mit einem geringeren Potential als die Siliziumsubstratoberfläche darunter versorgt ist wie bei der zweiten bevorzugten Ausführungsform, sollte die Elektrode 20 auf der Seite der Feldplatte 15 von einer Position angeordnet sein, die zwischen den Feldplatten 14 und 15 intern mit „i : N – i" teilt. Alternativ kann die Elektrode 20 an einer Position angeordnet sein, die zwischen den Feldplatten 14 und 15 intern mit „j . N – j" teilt, während „i" kleiner gemacht ist als „j".
  • Da die Rücken-an-Rücken-Diode 221 zum Bestimmen des Potentials an der Elektrode 20 nur teilweise auf dem Chipperipherieabschnitt ausgebildet ist, kann die Breite des verbleibenden Bereichs auf dem Chipperipherieabschnitt verringert sein. Und da eine hohe Durchbruchspannung durch die Wirkung der Elektrode 20 erreicht wird, kann die Verschlechterung der Durchbruchspannung selbst mit Verkleinerung des Chipperipherieabschnittes unterdrückt werden. Kurz gesagt hilft die Erfindung dabei, einen hohen Grad an Integration und Größenverringerung der Halbleitervorrichtung bei Aufrechterhaltung der Durchbruchspannung zu erreichen.
  • Darüber hinaus unterdrückt die Bereitstellung der Elektrode 20 den Einfluß durch die Formpolarisation oder eines elektrischen Feldes außerhalb der Vorrichtung wie bei der erste bevorzugten Ausführungsform, wodurch die Durchbruchspannung der Halbleitervorrichtung stabilisiert wird.
  • Weiter wird bei der zweiten bevorzugten Ausführungsform die Durchbruchspannung der Rücken-an-Rücken-Diode 221 festgelegt auf einen geringeren Wert als die Durchbruchspannung innerhalb des Siliziumsubstrats zwischen der Emitterelektrode 10 und der Kanalstopelektrode 12 (Durchbruchspannung zwischen dem n+- Emitterbereich 7 und der Kanalstopschicht 11). Aus diesem Grund bricht die Rücken-an-Rücken-Diode 221 durch, so daß sie einen Strom durchzläßt, wenn die Spannung zwischen dem Kollektor und dem Emitter die Durchbruchspannung der Diode 221 übersteigt. Folglich steigt das Gateelektrodenpotential derart an, daß der IGBT in den EIN-Zustand (Leitungszustand) gebracht wird. Dementsprechend wird die sogenannte Überspannungsschutzfähigkeit, die eine Überspannung daran hindert, zwischen dem Kollektor und dem Emitter angelegt zu werden, erreicht.
  • Auch bei der zweiten bevorzugten Ausführungsform sollte die Elektrode 20 auf der Seite der Feldplatte 14 von der Mitte angeordnet sein, um die Ausdehnung einer Verarmungsschicht effektiv zu ermöglichen. Außerdem kann auch die Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform in den Schritten des Bildens einer Feldplatte und einer Rücken-an-Rücken-Diode bei einem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung gebildet werden durch Ändern der Musterformen, was zu keinem Anstieg der Anzahl der in dem Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung enthaltenen Schritte führt.
  • Dritte bevorzugte Ausführungsform
  • Bei einer dritten bevorzugten Ausführungsform sind eine Mehrzahl von Zwischenpotentialelektroden auf dem Chipperipherieabschnitt vorgesehen. Zum Beispiel veranschaulicht 9A die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform mit zwei Zwischenpotentialelektroden 20a und 20b. Die anderen Elemente in 9A sind identisch zu denen in 1A und detaillierte Beschreibungen von 9A werden daher ausgelassen werden.
  • Wenn mit dem Potential an der Kollektorelektrode 4 (Potential an der Kanalstopelektrode 12), das höher ist als das der Emitterelektrode 10, die Elektroden 20a und 20b auf ein geringeres Potential als die Siliziumsubstratoberfläche darunter festgelegt werden, erstreckt sich eine Verarmungsschicht leicht in die n–-Driftschicht 1 in dem Chipperipherieabschnitt unterhalb der jeweiligen Elektroden 20a und 20b. Umgekehrt, wenn die Elektroden 20a und 20b auf ein höheres Potential als die Siliziumsubstratoberfläche darunter festgelegt werden, wird die Ausdehnung einer Verarmungsschicht in die n–-Driftschicht 1 unterhalb der jeweiligen Elektroden 20a und 20b unterdrückt.
  • Zum Beispiel sollte die Elektrode 20a auf der Niederspannungsseite auf ein niedrigeres Potential als die Siliziumsubstratoberfläche darunter festgelegt werden, da es nötige ist, daß eine Verarmungsschicht sich leicht in die Nähe der p+-Isolationswanne 6 erstreckt, um die elektrische Feldkonzentration zu unterdrücken. Andererseits muß z.B. die Elektrode 20b auf der Hochspannungsseite auf ein geringeres Potential als die Siliziumsubstratoberfläche unter ihrem Hochspannungsseitenrand festgelegt werden, wenn sie dazu verwendet wird, eine Ausdehnung der Verarmungsschicht in die n–-Driftschicht 1 zu ermöglichen. Umgekehrt muß die Elektrode 20b auf ein höheres Potential festgelegt werden als die Siliziumsubstratoberfläche unterhalb ihres Hochspannungsseitenrandes, womit die Ausdehnung einer Verarmungsschicht unterdrückt wird, wenn sie dazu verwendet wird, ein Problem abzuwenden wie z.B. eine instabile Durchbruchspannung aufgrund von übermäßiger Ausdehnung der Verarmungsschicht in Richtung der Seite der Kanalstopschicht 11, welche von der Formpolarisation oder dergleichen herrührt.
  • Wenn z.B. die zwei Elektroden 20a und 20b wie in 9A gezeigt vorgesehen sind, wobei Punkte W (unterhalb des Hochspan nungsseitenrands der Elektrode 20a) und Y (unterhalb des Hochspannungsseitenrands der Elektrode 20b) gleichmäßig angeordnet sind zwischen den Punkten X (unterhalb des Hochspannungsseitenrands der Emitterelektrode 10) und Z (unterhalb des Niederspannungsseitenrand der Kanalstopelektrode 12), sollte die Elektrode 20a auf ein Potential festgelegt werden, das ein Drittel oder weniger der Spannung zwischen dem Emitter und dem Kollektor ist. Andererseits sollte die Elektrode 20b auf ein Potential festgelegt werden, das zwei Drittel oder weniger als die Spannung zwischen dem Emitter und dem Kollektor ist, wenn sie dazu verwendet wird, die Ausdehnung einer Verarmungsschicht zu ermöglichen, oder sollte auf ein Potential von mehr als zwei Drittel der Spannung zwischen dem Emitter und dem Kollektor festgelegt werden, wenn sie dazu verwendet wird, die Ausdehnung einer Verarmungsschicht zu unterdrücken.
  • 9B veranschaulicht die Wirkung der Elektroden 20a und 20b in der Halbleitervorrichtung aus 9A, wobei sie die elektrische Feldverteilung auf der Siliziumsubstratoberfläche in dem Chipperipherieabschnitt zeigt, wenn der IGBT ausgeschaltet ist und eine Spannung derart angelegt ist, daß die Kollektorelektrode 4 auf einem höheren Potential als die Emitterelektrode 10 ist. Die Kurve mit durchgezogener Linie stellt die elektrische Feldverteilung auf der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform wie in 9A gezeigt dar, wohingegen die Kurve mit gestrichelter Linie das gleiche bei einer herkömmlichen Halbleitervorrichtung (eine ohne Elektroden 20a und 20b in 9A) darstellt, von denen beide mit der gleichen Spannung versorgt werden. Die Bezugszeichen W, X, Y und Z, die in 9B gezeigt sind, entsprechen den Punkten W, X, Y bzw. Z wie in 9A gezeigt.
  • Wie in 9B gezeigt tritt bei der herkömmlichen Halbleitervorrichtung ohne die Elektroden 20a und 20b eine elektrische Feldspitze (elektrische Feldkonzentration) an einem Punkt X auf. Andererseits treten bei der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform, bei der sich eine Verarmungsschicht leicht aufgrund der Wirkung der Elektroden 20a und 20b erstreckt, elektrische Feldspitzen an drei Punkten W, X und Y auf, wobei jede Spitze geringer als die eine herkömmliche, und zudem geringer als diejenigen bei der ersten bevorzugten Ausführungsform ist, wie beim Vergleich mit der Kurve aus 1B gesehen werden kann. Kurz gesagt wird durch die Bereitstellung der zwei Zwischenpotentialelektroden 20a und 20b eine höhere Durchbruchspannung der Halbleitervorrichtung erreicht als bei der ersten bevorzugten Ausführungsform.
  • Obwohl nicht dargestellt, ist eine Draufsicht der Halbleitervorrichtung aus 9A identisch zu denen in 3A und 3B gezeigten, mit Ausnahme daß es dort zwei Zwischenpotentialelektroden gibt. So sind die Elektroden 20a und 20b in dem Chipperipherieabschnitt derart angeordnet, daß sie den Zellenbereich umgeben. Das Zwischenpotentialanlegemittel zum Anlegen eines Zwischenpotentials an die Elektroden 20a und 20b ist die Rücken-an-Rücken-Diode 221, die dezentral in einem Teilabschnitt auf dem Chipperipherieabschnitt ausgebildet ist und zwischen die Emitterelektrode 10 und die Kanalstopelektrode 12 geschaltet ist. Die Elektroden 20a und 20b sind aus einem unabhängig aus vorbestimmten Dioden innerhalb der Rücken-an-Rücken-Diode 211 herausgezogenem Polysilizium gemacht. Die Potentiale an den Elektroden 20a und 20b können beliebig festgelegt werden durch Wählen der Positionen in der Rücken-an-Rücken-Diode 211, von denen die Elektroden 20a und 20b herausgezogen sind. Der Querschnitt eines Bereichs, in dem die Rü cken-an-Rücken-Diode 211 in dem Chipperipherieabschnitt ausgebildet ist, ist identisch zu dem in 4 gezeigten Punkt.
  • 10 veranschaulicht die Halbleitervorrichtung nach der zweiten bevorzugten Ausführungsform mit den zwei Zwischenpotentialelektroden 20a und 20b. Die anderen Elemente in 10 sind identisch zu denen in 5 mit der Ausnahme, daß dort zwei Zwischenpotentialelektroden sind, und detaillierte Beschreibungen von 10 werden daher ausgelassen werden.
  • Auch bei der Halbleitervorrichtung aus 10 sind zwei Zwischenpotentialelektroden 20a und 20b zwischen den Feldplatten 14 und 15 auf dem Feldoxidfilm 13 vorgesehen, die mit einem geringeren Potential als die Siliziumsubstratoberfläche darunter versorgt werden, so daß sich eine Verarmungsschicht leicht in die n–-Driftschicht 1 in dem Chipperipherieabschnitt erstreckt. Dies bringt ähnliche Effekte hervor wie diejenigen, die oben mit Bezug auf 9 erklärt wurden, wo der Durchbruch in dem Chipperipherieabschnitt kaum auftritt, wodurch eine hohe Durchbruchspannung der Halbleitervorrichtung erreicht wird.
  • Obwohl nicht dargestellt, ist eine Draufsicht auf die Halbleitervorrichtung aus 10 identisch zu denjenigen, die in 7A und 7B gezeigt sind, mit der Ausnahme, daß es zwei Zwischenpotentialelektroden gibt. Insbesondere sind die Elektroden 20a und 20b wie die Elektrode 20 bei der ersten bevorzugten Ausführungsform in dem Chipperipherieabschnitt derart angeordnet, daß sie den Zellenbereich umgeben. Das Zwischenpotentialanlegemittel zum Anlegen eines Zwischenpotentials an die Elektroden 20a und 20b ist die Rücken-an-Rücken-Diode 221, die dezentral in einem Teilabschnitt auf dem Chipperipherieabschnitt ausgebildet ist und zwischen die Gateverdrahtung 19 und die Kanalstopelektrode 12 geschaltet ist. 11 ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 221 ausgebildet ist. 10 ist eine Querschnittsansicht entlang der Linie A-A aus 11 und 8 entlang der Linie B-B.
  • Wie in 11 gezeigt, sind die Elektroden 20a und 20b aus Polysilizium gemacht, das unabhängig voneinander aus vorbestimmten Dioden innerhalb der Rücken-an-Rücken-Diode 221 herausgezogen ist. Kurz gesagt, sind die Elektroden 20a und 20b unabhängig voneinander mit einer Diode einer vorbestimmten Stufe innerhalb der Rücken-an-Rücken-Diode 221 verbunden. Die Potentiale an den Elektroden 20a und 20b können beliebig festgelegt werden durch Wählen der Position in der Rücken-an-Rücken-Diode 221, von denen die Elektroden 20a und 20b herausgezogen sind. Auch bei diesem Aufbau wird durch Festlegen der Durchbruchspannung der Rücken-an-Rücken-Diode 221 derart, daß sie einen geringeren Wert als die Durchbruchspannung innerhalb des Siliziumsubstrats zwischen den Elektroden 10 und der Kanalstopelektrode 12 hat, die sogenannte Überspannungsschutzfähigkeit, die verhindert, daß eine Überspannung zwischen Kollektor und Emitter angelegt wird, erreicht.
  • Wie oben diskutiert, wird durch die Bereitstellung einer Mehrzahl von Zwischenpotentialelektroden eine höhere Durchbruchspannung der Halbleitervorrichtung erreicht. Der Einfluß durch die Formpolarisation oder eines elektrischen Feldes außerhalb der Vorrichtung wird auch in hohem Maße unterdrückt, wodurch eine besser stabilisierte Durchbruchspannung der Halbleitervorrichtung erzielt wird. Darüber hinaus kann, da das Zwischenpotentialanlegemittel nur dezentral auf dem Chipperipherieabschnitt angeordnet ist, die Abmessung des verbleibenden Abschnittes auf dem Chipperipherieabschnitt verringert sein.
  • Und da eine hohe Durchbruchspannung erreicht wird aufgrund der Wirkung der Zwischenpotentialelektroden, kann die Verschlechterung der Durchbruchspannung unterdrückt werden selbst mit der Breitenverringerung des Chipperipherieabschnittes. Kurz gesagt, hilft diese Erfindung dabei, einen hohen Grad an Integration und an Größenverringerung der Halbleitervorrichtung bei Aufrechterhaltung der Durchbruchspannung zu erreichen.
  • Während die Mehrzahl der Elektroden 20a und 20b bei dem obigen Beispiel beide unabhängig voneinander mit einem geringeren Potential als das der Siliziumsubstratoberfläche darunter versorgt werden, wird der Effekt des Ermöglichens der Ausdehnung einer Verarmungsschicht erreicht durch Festlegen von zumindest einer (insbesondere der nächsten zu der Niederspannungsseite) von einer Mehrzahl von Zwischenpotentialelektroden auf ein geringeres Potential als die Halbleitersubstratoberfläche unmittelbar darunter.
  • Auch bei der dritten bevorzugten Ausführungsform, bei der eine Mehrzahl von Zwischenpotentialelektroden vorgesehen ist, sollten die Elektroden nahe der Seite der Feldplatte 14 angeordnet sein, um eine Ausdehnung einer Verarmungsschicht effektiv zu ermöglichen. Das bedeutet, daß unter der Annahme, daß der Abstand zwischen den Feldplatten 14 und 15 gleich „L" ist, es wünschenswert ist, daß der Abstand zwischen der zur Seite der Feldplatte 14 nächsten Zwischenpotentialelektrode und der Feldplatte 14 kleiner als „L/(N-1)" ist.
  • Während bei der obigen Beschreibung zwei Elektroden 20a und 20b als Zwischenpotentialelektroden vorgesehen sind, kann die Anzahl der Elektroden je nach Bedarf erhöht sein. Ähnliche Effekte werden auch in solchen Fällen erzielt werden.
  • Vierte bevorzugte Ausführungsform
  • Ein anderes Beispiel des Zwischenpotentialanlegemittels ist bei einer vierten bevorzugten Ausführungsform dieser Erfindung veranschaulicht. 12, die eine Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform veranschaulicht, ist eine vergrößerte Ansicht eines Abschnittes, in dem das Zwischenpotentialanlegemittel auf dem Chipperipherieabschnitt ausgebildet ist. Ein Widerstandselement 222 wird anstelle der Rücken-an-Rücken-Diode 221 als das Zwischenpotentialanlegemittel 22 bei der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform verwendet. In 12 sind Elemente, die identisch sind zu denen in 11, durch gleiche Bezugszeichen und Benennungen bezeichnet. Das Widerstandselement 222 ist aus Polysilizium gemacht, dezentral in einem Teilbereich des Chipperipherieabschnittes ausgebildet sowie zwischen die Gateverdrahtung 19 und die Kanalstopelektrode 12 geschaltet. Die 13 und 14 sind Querschnittsansichten entlang der Linien A-A bzw. B-B in 12. Wie aus den 12 und 14 gesehen werden kann, liegt der einzige Unterschied zu der dritten bevorzugten Ausführungsform in dem Widerstandselement 222, das die Rücken-an-Rücken-Diode 221 ersetzt.
  • Die Spannung zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 wird durch das Widerstandselement 222 gehalten, und wie in 12 gezeigt, sind die Elektroden 20a und 20b aus Polysilizium gemacht, das unabhängig voneinander aus einem Teil des Widerstandselementes 222 herausgezogen worden ist. Kurz gesagt sind die Elektroden 20a und 20b unabhängig voneinander mit einem Teil des Widerstandselements 222 verbunden und mit der Spannung zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 versorgt, die mit einem vorbestimmten Verhältnis geteilt ist. So wirkt das Widerstandselement 222 als ein Spannungsteiler. Mit dem sich zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 nahezu linear veränderndem Potential innerhalb des Widerstandselements 222 können die Potentiale an den Elektroden 20a und 20b beliebig festgelegt werden durch Wählen der Position in dem Widerstandselement 222, von denen die Elektroden 20a und 20b herausgezogen sind.
  • Die vierte bevorzugte Ausführungsform erzeugt ähnliche Effekte durch die Elektroden 20a und 20b wie bei der dritten bevorzugten Ausführungsform, und somit werden die Beschreibungen davon ausgelassen werden. Während das Widerstandselement 222 zwischen die Gateverdrahtung 19 und die Kanalstopelektrode 12 geschaltet ist und bei dieser Ausführungsform die sogenannte Überspannungsschutzfähigkeit besitzt, kann ein Widerstandselement als Zwischenpotentialanlegemittel alternativ zwischen die Emitterelektrode 10 und die Kanalstopelektrode 12 geschaltet sein wie bei der ersten bevorzugten Ausführungsform. Ähnliche Effekte werden auch in einem solchen Fall erzielt werden.
  • Fünfte bevorzugte Ausführungsform
  • 15 veranschaulicht den Aufbau einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform dieser Erfindung, die ein Peripherieabschnitt eines vertikalen IGBT-Chips ist. In 15 sind Elemente, die identisch sind zu denen in 5, durch gleiche Bezugszeichen bezeichnet, und die detaillierten Beschreibungen davon werden somit ausgelassen werden.
  • In dem Chipperipherieabschnitt auf dem rechten Seitenabschnitt aus 15 sind p-dotierte Schutzringe 30a und 30b in der n–-Driftschicht 1 unterhalb des Feldoxidfilms 13 vorgesehen.
  • Das Vorsehen dieser Schutzringe ermöglicht die Ausdehnung einer Verarmungsschicht in der n–-Driftschicht 1 in dem Chipperipherieabschnitt, wodurch eine hohe Durchbruchspannung erreicht wird.
  • 16A ist eine Draufsicht auf den Chip der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform. In 16A sind Elemente, die identisch sind zu denen in 15, durch gleiche Bezugszeichen bezeichnet. Wie in 16A gezeigt, sind die Schutzringe 30a und 30b in dem Chipperipherieabschnitt derart angeordnet, daß sie den Zellenbereich umgeben. Und eine mehrstufige Rücken-an-Rücken-Diode, die zwischen die Gateverdrahtung 19 und die Kanalstopelektrode 12 geschaltet ist und eine Mehrzahl von Dioden in Serie enthält, die Rücken an Rücken miteinander verbunden sind, ist dezentral in einem Teilbereich auf dem Chipperipherieabschnitt ausgebildet (diese mehrstufige Rücken-an-Rücken-Diode wird im folgenden insgesamt als eine „Rücken-an-Rücken-Diode 31" bezeichnet). Da die Rücken-an-Rücken-Diode 31 dezentral in einem Teilabschnitt auf dem Chipperipherieabschnitt ausgebildet ist, kann die Abmessung des verbleibenden Bereichs auf dem Chipperipherieabschnitt verringert sein. Die Durchbruchspannung kann aufgrund der Wirkung der Schutzringe 30a und 30b selbst mit der Abmessungsverringerung des Chipperipherieabschnittes aufrecht erhalten werden.
  • Umgekehrt muß jedoch die Breite des Bereichs in dem Chipperipherieabschnitt, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, manchmal weiter sein als der verbleibende Bereich. Darüber hinaus muß die Position und das Potential jeder der Schutzringe 30a und 30b derart festgelegt werden, daß eine vorbestimmte Durchbruchspannung erzielt wird. Hierbei müssen die Potentiale an den Schutzringen 30a und 30b unabhängig von einander mit dem Potential an der Rücken-an-Rücken-Diode 31, die darüber angeordnet ist, übereinstimmen.
  • 16B ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 31 in 16A ausgebildet ist. Die Rücken-an-Rücken-Diode 31 ist durch abwechselndes Anordnen von p-dotierten und n-dotierten Bereichen in auf dem Feldoxidfilm ausgbildetem Polysilizium gebildet. Unterhalb und in der Nähe des Abschnittes, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, ist ein p-dotierter Störstellenbereich 32 dezentral ausgebildet, wobei der Bereich 32 die Form einer Linie hat, die sich nicht mit den Schutzringen 30a und 30b schneidet, sondern nahezu parallel dazu ist, und den gleichen Leitfähigkeitstyp wie die Schutzringe 30a und 30b besitzt. Kurz gesagt kreuzt der p-dotierte Störstellenbereich 32 unterhalb der Rücken-an-Rücken-Diode 31 und ist nicht ringförmig wie die Schutzringe 30a und 30b sondern, linienförmig mit einer endlichen Länge. Die obige 15 ist eine Querschnittsansicht entlang der Linie A-A in 16B und die 17 und 18 der Linien B-B bzw. C-C. Wiederum sind in den 17 und 18 Elemente, die identisch sind zu denen in den 15 und 16B, durch gleiche Bezugszeichen bezeichnet.
  • Da die Breite des Bereichs in dem Chipperipherieabschnitt, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, weiter ist als der verbleibende Bereich, um die Potentiale der Schutzringe 30a und 30b unabhängig von dem Potential der darüber angeordneten Rücken-an-Rücken-Diode 31 anzupassen, muß die Entfernung zwischen den Schutzringen 30a und 30b in dem Bereich verbreitert sein, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, wie in 16B gezeigt. Hierbei erstreckt sich ohne den p-dotierten Verunreinigungsbereich 32 eine Verarmungsschicht nicht ausreichend in den Bereich (18) in der Nähe der Rücken-an-Rücken-Diode 31, in dem der Abstand zwischen den Schutzringen 30a und 30b verbreitert ist, was eine elektrische Feldkonzentration erzeugt. Daher ist bei der fünften bevorzugten Ausführungsform der linienförmige, p-dotierte Verunreinigungsbereich 32 zwischen den Schutzringen 30a und 30b in dem Bereich in der Nähe der Rücken-an-Rücken-Diode 31 vorgesehen, in dem der Abstand zwischen den Schutzringen 30a und 30b verbreitert ist, so daß eine Verarmungsschicht sich leicht in diesen Bereich erstreckt. Dies baut die elektrische Feldkonzentration in der Nähe der Rücken-an-Rücken-Diode 31 ab, wodurch eine hohe Durchbruchspannung in dem Chipperipherieabschnitt erreicht wird.
  • In dem Bereich (17) unmittelbar unterhalb der Rücken-an-Rücken-Diode 31 wirkt die Diode 31 als eine Feldplatte. Folglich erstreckt sich eine Verarmungsschicht relativ leicht in diesen Bereich, selbst mit dem weiten Abstand zwischen den Schutzringen 30a und 30b, der das Auftreten der elektrischen Feldkonzentration unterdrückt. Dennoch stabilisiert das Vorsehen des p-dotierten Störstellenbereichs 32 unmittelbar unterhalb der Rücken-an-Rücken-Diode 31 auch wie bei der fünften bevorzugten Ausführungsform das Potential an dem p-dotierten Störstellenbereich 32, wodurch eine besser stabilisierte Durchbruchspannung erzielt wird.
  • Der p-dotierte Störstellenbereich 32 gemäß der fünften bevorzugten Ausführungsform kann in dem Schritt des Bildens eines Schutzrings bei einem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung durch Ändern von deren Musterform gebildet werden. Auch die Rücken-an-Rücken-Diode 31 kann in dem Schritt des Bildens einer Rücken-an-Rücken-Diode bei dem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung durch Ändern von deren Musterform gebildet werden. Kurz gesagt gibt es keinen Anstieg der Anzahl der Schritte, die bei dem Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung enthalten sind.
  • Die obige Beschreibung des Vorsehens des einzelnen p-dotierten Störstellenbereichs 32 zwischen den Schutzringen 30a und 30b sollte mehr als ein Beispiel denn als Beschränkung dieser Erfindung betrachtet werden. Die Anzahl und die Positionen der Schutzringe und des p-dotierten Störstellenbereichs können je nach Bedarf geändert werden, was weiter unten diskutiert werden wird.
  • Zum Beispiel veranschaulichen die 19 bis 21 ein Beispiel, bei dem zwei p-dotierte Störstellenbereiche 32a und 32b zwischen den Schutzringen 30a und 30b angeordnet sind. 19 ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 31 in dem Chipperipherieabschnitt ausgebildet ist, und die 20 und 21 sind Querschnittsansichten entlang der Linie A-A bzw. B-B in 19. In den 19 bis 21 sind Elemente, die identisch sind zu denen in den 15 bis 18, durch gleiche Bezugszeichen und Bezeichnungen bezeichnet. Die p-dotierten Störstellenbereiche 32a und 32b sind unabhängig voneinander von einer Linienform, die sich nicht mit den Schutzringen 30a und 30b schneidet, sondern nahezu parallel dazu ist, und sind dezentral unterhalb und in der Nähe der Rücken-an-Rücken-Diode 31 ausgebildet. Eine Mehrzahl an p-dotierten Störstellenbereichen sollte zwischen den Schutzringen in dieser Art vorgesehen sein, wenn der Abstand zwischen den Schutzringen in der Nähe der Rücken-an-Rücken-Diode 31 besonders verbreitert ist durch Verbreitern der Bildungsbereichsbreite der Rücken-an-Rücken-Diode 31 in dem Chipperipherieabschnitt oder durch Verringern der Anzahl an Schutzringen.
  • Weiter veranschaulichen z.B. die 22 bis 24 ein Beispiel, in dem drei Schutzringe 30a, 30b und 30c vorgesehen sind. 23 ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 31 in dem Chipperipherieabschnitt ausgebildet ist, und die 22 und 24 sind Querschnittsansichten entlang der Linie A-A bzw. B-B in 23. Wiederum sind in den 22 bis 24 die Elemente, die identisch sind zu denen in den 15 bis 28, durch gleiche Bezugszeichen und Bezeichnungen bezeichnet. Der p-dotierte Störstellenbereich 32a ist zwischen den Schutzringen 30a und 30b und der p-dotierte Störstellenbereich 32b ist zwischen den Schutzringen 30b und 30c vorgesehen. Die p-dotierten Störstellenbereiche 32a und 32b sind unabhängig voneinander von Linienform, die nahezu parallel mit den Schutzringen 30a, 30b und 30c ist, und sind dezentral unterhalb und in der Nähe der Rücken-an-Rücken-Diode 31 ausgebildet. Beim Vergrößern der Anzahl der Schutzringe sollte ein p-dotierter Störstellenbereich zwischen jedem Schutzring in dieser Art vorgesehen sein, um die Ausdehnung einer Verarmungsschicht zwischen jedem Schutzring zu ermöglichen und somit das Auftreten einer elektrischen Feldkonzentration zu unterdrücken.
  • Während ein linienförmiger p-dotierter Verunreinigungsbereich zwischen den Schutzringen bei dem obigen Beispiel vorgesehen ist, kann alternativ ein linienförmiger p-dotierter Verunreinigungsbereich, der nahezu parallel mit den Schutzringen ist, zwischen dem p-Basisbereich 5 und den Schutzringen 30a oder zwischen der Kanalstopschicht 11 und dem Schutzring 30b in 17 ausgebildet sein.
  • Darüber hinaus wird die fünfte bevorzugte Ausführungsform, bei der der p-dotierte Störstellenbereich 32 dezentral in dem Be reich vorgesehen ist, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, auch anwendbar sein, wenn ein Widerstandselement (das aus Polysilizium gemacht ist, wie z.B. in 12 gezeigt) anstelle der Rücken-an-Rücken-Diode 31 verwendet wird. Auch in diesem Fall sollten die Positionen der Schutzringe festgelegt werden, um die Potentialverteilung innerhalb des Widerstandselementes anzupassen, und ein linienförmiger p-dotierter Verunreinigungsbereich sollte in einem Abschnitt ausgebildet sein, in dem ein Abstand zwischen den Schutzringen verbreitert ist.
  • Sechste bevorzugte Ausführungsform
  • 25, die den Aufbau einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform dieser Erfindung veranschaulicht, ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 31 in einem Peripherieabschnitt eines vertikalen IGBT-Chips ausgebildet ist. Die 26, 27 und 28 sind Querschnittsansichten entlang der Linien A-A, B-B bzw. C-C in 25. In den 25 bis 28 sind Elemente, die identisch sind zu denen in 16 bis 18, durch gleiche Bezugszeichen und Bezeichnungen bezeichnet.
  • Die Schutzringe 30a und 30b sind in dem Chipperipherieabschnitt derart angeordnet, daß sie den Zellenbereich umgeben. Und die mehrstufige Rücken-an-Rücken-Diode 31, die zwischen die Gateverdrahtung 19 und die Kanalstopschicht 12 geschaltet ist und eine Mehrzahl von Dioden in Serie enthält, welche Rücken an Rücken miteinander verbunden sind, ist dezentral in einem Teilbereich in dem Chipperipherieabschnitt vorgesehen. Da die Rücken-an-Rücken-Diode 31 dezentral in einem Teilbereich des Chipperipherieabschnittes ausgebildet ist, kann die Breite des verbleibenden Bereichs in dem Chipperipherieab schnitt verringert sein, was dazu hilft, einen hohen Grad an Integration und an Größenverringerung der Halbleitervorrichtung zu erzielen.
  • Jedoch muß, wie oben bei der fünften bevorzugten Ausführungsform auch beschrieben, die Breite des Bereichs des Chipperipherieabschnittes, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, manchmal weiter sein als der verbleibende Bereich. Und um die Potentiale an den Schutzringen 30a und 30b unabhängig voneinander an das Potential der darüber angeordneten Rücken-an-Rücken-Diode 31 anzupassen, muß der Abstand zwischen den Schutzringen 30a und 30b verbreitert werden in dem Bereich, in dem die Rücken-an-Rücken-Diode 31 ausgebildet ist, wie in 25 gezeigt.
  • Bei der sechsten bevorzugten Ausführungsform ist die Rücken-an-Rücken-Diode 31 verbreitert in einem Abschnitt, in dem der Abstand der Schutzringe 31a und 31b verbreitert ist. D.h. Dioden innerhalb der Rücken-an-Rücken-Diode 31, die über einem Abschnitt zwischen den Schutzringen 30a und 30b angeordnet sind, sind wie in 25 gezeigt, derart verbreitert, daß sie in der Breitenrichtung hervorstehen. Jede der verbreiterten Dioden innerhalb der Rücken-an-Rücken-Diode 31 ist von Linienform, die in Draufsicht die Schutzringe nicht schneidet, sondern mit dieser wie in 25 gezeigt parallel ist.
  • Obwohl das Verbreitern der Entfernung zwischen den Schutzringen wie in den 27 und 28 gezeigt allgemein eine ausreichende Ausdehnung einer Verarmungsschicht unterdrückt und das Auftreten der elektrischen Feldkonzentration in diesem Abschnitt ermöglicht, wirkt die Diode 31 in dem Bereich unmittelbar unterhalb der Rücken-an-Rücken-Diode 31, wie in 27 gezeigt, als eine Feldplatte, so daß sich eine Verarmungs schicht relativ leicht erstreckt und das Auftreten der elektrischen Feldkonzentration unterdrückt wird, selbst mit dem weiten Abstand zwischen den Schutzringen 30a und 30b. Auch in dem Bereich, wie in 28 gezeigt, wirkt der verbreiterte Abschnitt der Rücken-an-Rücken-Diode 31 als eine Feldplatte zwischen den Schutzringen 30a und 30b, so daß das Auftreten der elektrischen Feldkonzentration unterdrückt wird. Da darüber hinaus die Potentiale an den Schutzringen 30a und 30b die Potentialverteilung der Rücken-an-Rücken-Diode 31 anpassen, und jede der verbreiterten Dioden innerhalb der Rücken-an-Rücken-Diode 31 in einer Linienform ist, die nahezu parallel mit den Schutzringen in einer Draufsicht ist, wird das Potential an jeder Diode näherungsweise gleich dem der Substratoberfläche darunter, wodurch eine geeignete Potentialverteilung als eine Feldplatte erreicht wird.
  • Die 29A und 29B veranschaulichen Beispiele einer Form des verbreiterten Abschnittes der Rücken-an-Rücken-Diode 31, die in der Breitenrichtung hervorstehen. Dieser Abschnitt sollte derart abgeschrägt sein, daß er an die Form eines Bereichs zwischen den Schutzringen 30a und 30b angepaßt ist, wie in 29A gezeigt ist. Alternativ kann der Abschnitt fächerförmig sein derart, daß er an die Form des Schutzrings 30a, wie in 29B gezeigt, angepaßt ist. In beiden Fällen ist jede Diode nahezu parallel zu den Schutzringen in einer Draufsicht angeordnet, wodurch eine geeignete Potentialverteilung als eine Feldplatte erreicht wird.
  • Die Rücken-an-Rücken-Diode 31 gemäß der sechsten bevorzugten Ausführungsform kann in dem Schritt des Bildens einer Rücken-an-Rücken-Diode bei einem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung durch Ändern von deren Musterform gebildet werde. Kurz gesagt gibt es keinen Anstieg bei der An zahl der Schritte, die in dem Herstellungsverfahren einer herkömmlichen Halbleitervorrichtung enthalten sind.
  • Siebte bevorzugte Ausführungsform
  • Bei einer siebten bevorzugten Ausführungsform dieser Erfindung ist die Breite des Schutzrings unterhalb der Rücken-an-Rücken-Diode in dem Chipperipherieabschnitt optimiert. 30 ist eine vergrößerte Ansicht eines Abschnittes, in dem die Rücken-an-Rücken-Diode 31 in einem Peripherieabschnitt eines vertikalen IGBT-Chips ausgebildet ist. Die drei Schutzringe 30a, 30b und 30c sind in dem Chipperipherieabschnitt derart angeordnet, daß sie den Zellenbereich umgeben. Und die mehrstufige Rücken-an-Rücken-Diode 31, die zwischen die Gateverdrahtung 19 und die Kanalstopelektrode 12 geschaltet ist und die eine Mehrzahl von Dioden in Serie enthält, welche Rücken and Rücken miteinander verbunden sind, ist dezentral in einem Teilabschnitt in dem Chipperipherieabschnitt angeordnet.
  • Die 31A und B erklären die siebte bevorzugte Ausführungsform. 31A ist eine Querschnittsansicht entlang der Linie A-A in 30, und 31B zeigt die elektrische Feldverteilung auf der Siliziumsubstratoberfläche des Querschnitts. die Bezugszeichen W, X, Y und Z, die in 31B gezeigt sind, entsprechen Punkten W (Hochspannungsseitenrandabschnitt der Feldplatte 14), X (Hochspannungsseitenrandabschnitt des Schutzrings 30a), Y (Hochspannungsseitenrandabschnitt des Schutzrings 30b) bzw. Z (Hochspannungsseitenrandabschnitt des Schutzrings 30c) wie in 31 gezeigt ist. Wenn die Abstände zwischen den Schutzringen 30a, 30b und 30c so breit wie in 31A gezeigt sind, treten große elektrische Feldspitzen (elektrische Feldkonzentrationen) an den Punkten X, Y und Z wie in 31B gezeigt, auf.
  • Die Schutzringe 30a, 30b und 30c, die einen geringen Widerstandswert besitzen, haben alle ein nahezu gleichmäßiges Potential im Inneren. So sind Potentialvariationen über eine Breite WG jedes der Schutzringe 30a, 30b und 30c nahezu nicht vorhanden. Andererseits entwickelt sich in der Rücken-an-Rücken-Diode 31, die die Spannung zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 durch jede einzelne Diode darin teilt und festhält, eine Potentialdifferenz VD über die Breite WG. Je weiter die Breite WG wie in 31A gezeigt ist, desto größer ist die Potentialdifferenz VD, wodurch die Schutzringe 30a, 30b und 30c ihr Potential der Rücken-an-Rücken-Diode 31 auf deren Niederspannungsseite anpassen, wohingegen sie es auf ihrer Hochspannungsseite nicht anpassen. Als Ergebnis treten große elektrische Feldspitzen (elektrische Feldkonzentrationen) an den Punkten X, Y und Z wie in 31B gezeigt, auf.
  • Daher ist bei der siebten bevorzugten Ausführungsform die Breite WG jeder der Schutzringe 30a, 30b und 30c unterhalb der Rücken-an-Rücken-Diode 31 verringert. Die Verringerung der Breite WG verringert wiederum die Potentialdifferenz VD über diese Breite in der Rücken-an-Rücken-Diode 31, wodurch eine Potentialdifferenz zwischen jedem der Schutzringe 30a, 30b und 30c und der Rücken-an-Rücken-Diode 31 auf ihrer Hochspannungsseite abgebaut wird. Als Folge werden die elektrischen Feldspitzen an den Punkten X, Y und Z kleiner, wie in 32D gezeigt, wodurch eine hohe Durchbruchspannung in dem Chipperipherieabschnitt erreicht wird.
  • Der Erfinder dieser Erfindung hat eine Durchbruchspannungssimulation einer Halbleitervorrichtung unter den Bedingungen einer Durchbruchspannung von näherungsweise 400 bis 800 V, einem Feldoxidfilm von etwa 1,0 μm und mit 2 bis 6 Schutzringen durchgeführt, und hat ein Ergebnis erzielt, welches auf eine extreme Verschlechterung der Durchbruchspannung hindeutet, nachdem die Potentialdifferenz VD 60 V überstiegen hat. So sollte die Breite WG so festgelegt sein, daß die Potentialdifferenz VD 60 V nicht übersteigt, selbst wenn die Spannung zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 (≈ Spannung zwischen dem Emitter und dem Kollektor) einen Maximalwert erreicht. Bei der Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform, welche die Überspannungsschutzfähigkeit durch die Rücken-an-Rücken-Diode 31 besitzt, ist der Maximalwert der Spannung zwischen der Gateverdrahtung 19 und der Kanalstopelektrode 12 gleich der Durchbruchspannung der Rücken-an-Rücken-Diode 31. Das bedeutet, daß die Schutzringbreite WG so festgelegt werden sollte, daß die Spannung VD, die von oberhalb jedes Schutzrings angeordneten Dioden festgehalten wird, 60 V oder weniger ist, wobei die Durchbruchspannung der Rücken-an-Rücken-Diode 31 zwischen die Gateverdrahtung und die Kanalstopelektrode 12 angelegt ist, wodurch die Verschlechterung der Durchbruchspannung unterdrückt wird.
  • Achte bevorzugte Ausführungsform
  • Bei einer achten bevorzugten Ausführungsform dieser Erfindung ist die Rücken-an-Rücken-Diodenanordnung, die über den Schutzringen ausgebildet ist, optimiert. 33, die den Aufbau einer Halbleitervorrichtung gemäß der achten bevorzugten Ausführungsform veranschaulicht, ist eine Querschnittsansicht entlang der Linie A-A in 30 der siebten bevorzugten Ausführungsform. Wie in 33 gezeigt, sind bei der Rücken-an-Rücken-Diode 31 nur n-dotierte Bereichte 33a, 33b und 33c über den Schutzringen 30a, 30b bzw. 30c ausgebildet. In anderen Worten ist ein pn-Übergang in der Rücken-an-Rücken-Diode 31 nicht über irgendeinem der Schutzringe 30a, 30b und 30c angeordnet.
  • Wie auch bei der siebten bevorzugten Ausführungsform diskutiert, ist die elektrische Feldspitze an dem Hochspannungsseitenrand (Punkte X, Y und Z) jedes der Schutzringe 30a, 30b und 30c um so geringer, je geringer die Potentialdifferenz VD innerhalb der Rücken-an-Rücken-Diode 31 über jedem der Schutzringe 30a, 30b und 30c ist.
  • In der Rücken-an-Rücken-Diode 31 entwickelt sich eine Potentialdifferenz vorwiegend an pn-Übergängen, und die n-dotierten Bereiche 33a, 33b und 33c haben in ihrem Inneren jeweils ein nahezu konstantes Potential. Bei der achten bevorzugten Ausführungsform, bei der nur die n-dotierten Bereiche 33a, 33b und 33c über den Schutzringen 30a, 30b bzw. 30c ausgebildet sind, ist bei der Rücken-an-Rücken-Diode 31 die Potentialdifferenz VD innerhalb der Rücken-an-Rücken-Diode 31 über jedem der Schutzringe 30a, 30b und 30c sehr gering. Dies ermöglicht eine Verringerung der elektrischen Feldspitze an dem Hochspannungsseitenrand (Punkte X, Y und Z) jedes der Schutzringe 30a, 30b und 30c, wodurch eine hohe Durchbruchspannung in dem Chipperipherieabschnitt erreicht wird. Dies erlaubt wiederum eine Verringerung der Breite des Chipperipherieabschnittes, was dazu beiträgt, einen hohen Grad an Integration und Größenverringerung der Halbleitervorrichtung zu erreichen.
  • Während 33 die Breite WG jedes der Schutzringe 30a, 30b und 30c so veranschaulicht, daß sie die gleiche Abmessung wie eine Länge LN jedes der n-dotierten Bereiche 33a, 33b und 33c hat, die darüber in der Rücken-an-Rücken-Diode 31 ausgebildet sind, kann die Länge LN alternativ dazu größer als die Breite WG gemacht sein und die n-dotierten Bereiche 33a, 33b und 33c über den Schutzringen 30a, 30b und 30c können jeweils von oberhalb den Schutzringen 30a, 30b und 30c in Richtung der Hochspannungsseite, wie in 34 gezeigt, hervorstehen. Durch Ausdehnen der n-dotierten Bereiche 33a, 33b und 33c über den Schutzringen 30a, 30b und 30c an den Punkten X, Y bzw. Z wirken die n-dotierten Bereiche 33a, 33b und 33c in der gleichen Art wie eine allgemeine Feldplatte, wodurch eine weitere Verringerung der elektrischen Feldspitzen an den Punkten X, Y und Z ermöglicht wird.
  • Die Rücken-an-Rücken-Diode 31 gemäß der achten bevorzugten Ausführungsform kann in dem Schritt des Bildens einer Rücken-an-Rücken-Diode bei einem Verfahren des Bildens einer herkömmlichen Halbleitervorrichtung durch Ändern von deren Musterform gebildet werden. Kurz gesagt gibt es keinen Anstieg der Schritte, die in dem Verfahren des Herstellens einer herkömmlichen Halbleitervorrichtung enthalten sind.

Claims (13)

  1. Halbleitervorrichtung mit: einem Halbleiterelement, das auf einem Halbleitersubstrat ausgebildet ist; und eine Peripherieanordnung, die um das Halbleiterelement herum vorgesehen ist, wobei die Peripherieanordnung enthält: eine erste Elektrode (12), die auf einem Randabschnitt der Peripherieanordnung ausgebildet ist und elektrisch mit dem Halbleitersubstrat verbunden ist; einen isolierenden Film (13), der auf dem Halbleitersubstrat zwischen einem Bildungsbereich des Halbleiterelementes und der ersten Elektrode (12) ausgebildet ist; eine Zwischenpotentialelektrode (20, 20a, 20b), die auf dem isolierenden Film (13) derart vorgesehen ist, daß sie das Halbleiterelement umgibt; und ein Zwischenpotentialanlegemittel (21, 22), das dezentral in einem Teilbereich auf dem isolierenden Film (13) ausgebildet ist und ein vorbestimmtes Zwischenpotential an die Zwischenpotentialelektrode (20, 20a, 20b) anlegt, wobei das vorbestimmte Zwischenpotential zwischen den Potentialen an der ersten Elektrode (12) und einer zweiten Elektrode (10, 19) ist, welche die äußerste Elektrode auf dem Halbleitersubstrat in dem Halbleiterelement ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Zwischenpotentialanlegemittel (21, 22) ein Spannungsteilermittel zum Teilen einer Spannung zwischen der ersten Elektrode (12) und der zweiten Elektrode (10, 19) und zum Anlegen der geteilten Spannung an die Zwischenpotentialelektrode (20, 20a, 20b) ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei das Spannungsteilermittel eine mehrstufige Rücken-an-Rücken-Diode (212, 221) enthält, die zwischen die erste Elektrode (12) und die zweite Elektrode (10, 19) geschaltet ist, und die Zwischenpotentialelektrode (20, 20a, 20b) mit einer Stufe innerhalb der mehrstufigen Rücken-an-Rücken-Diode (212, 221) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei das Spannungsteilermittel ein Widerstandselement (222) enthält, das zwischen die erste Elektrode (12) und die zweite Elektrode (10, 19) geschaltet ist, und die Zwischenpotentialelektrode (20, 20a, 20b) mit einem Teil des Widerstandselementes (122) verbunden ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Zwischenpotentialanlegemittel (21, 22) das Zwischenpotential an die Zwischenpotentialelektrode (20, 20a, 20b) anlegt, wenn die erste Elektrode (12) derart festgelegt ist, daß sie auf einem höheren Potential als die zweite Elektrode (10, 19) ist, wobei das Zwischenpotential geringer ist als ein Potential an einer Oberfläche des Halbleitersubstrates unmittelbar unterhalb der Zwischenpotentialelektrode (20, 20a, 20b).
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Peripherieanordnung eine Mehrzahl von Zwischenpotentialelektroden (20, 20a, 20b) enthält, und das Zwischenpotentialanlegemittel (21, 22), das Zwischenpotential an zumindest eine der Zwischenpotentialelektroden (20, 20a, 20b) anlegt, wenn die erste Elektrode (12) derart festgelegt ist, daß sie ein höheres Potential als die zweite Elektrode (10, 19) hat, wobei das Zwischenpotential geringer ist als ein Potential an einer Oberfläche des Halbleitersubstrates unmittelbar unterhalb einer der Zwischenpotentialelektroden (20, 20a, 20b).
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Peripherieanordnung eine Mehrzahl von Zwischenpotentialelektroden (20, 20a, 20b) enthält, und das Zwischenpotentialanlegemittel (21, 22) das Zwischenpotential an zumindest die zur Seite der zweiten Elektrode (10, 19) nächste der Zwischenpotentialelektroden (20, 20a, 20b) anlegt, wenn die erste Elektrode (12) derart festgelegt ist, daß sie ein höheres Potential hat als die zweite Elektrode (10, 19), wobei das Zwischenpotential geringer ist als ein Potential an einer Oberfläche des Halbleitersubstrats unmittelbar unter der nächsten der Zwischenpotentialelektroden (20, 20a, 20b).
  8. Halbleitervorrichtung nach Anspruch 1, wobei die Peripherieanordnung eine Anzahl N (N ≧ 1) an Zwischenpotentialelektroden (20, 20a, 20b) enthält und weiter eine mit der ersten Elektrode (12) verbundene erste Feldplatte (15) und eine mit der zweiten Elektrode (10, 19) verbundene zweite Feldplatte (14) enthält, die beide auf dem isolierenden Film (13) sind, und unter der Annahme, daß der Abstand zwischen der ersten Feldplatte (15) und der zweiten Feldplatte (14) gleich „L" ist, der Abstand zwischen der zu der Seite der zweiten Elektrode (10, 19) hin nächsten der Zwischenpotentialelektroden (20, 20a, 20b) und der zweiten Feldplatte (14) kleiner ist als „L/(N – 1) ".
  9. Halbleitervorrichtung mit: einem auf einem Halbleitersubstrat ausgebildeten Halbleiterelement; und einer Peripherieanordnung, die um das Halbleiterelement vorgesehen ist, wobei die Peripherieanordnung beinhaltet: eine erste Elektrode (12), die auf einem Randabschnitt der Peripherieanordnung ausgebildet und elektrisch mit dem Halbleitersubstrat verbunden ist; einen isolierenden Film (13), der auf dem Halbleitersubstrat zwischen einem Bildungsbereich des Halbleiterelementes und der ersten Elektrode (12) ausgebildet ist; eine mehrstufige Rücken-an-Rücken-Diode (31), die dezentral in einem Teilbereich auf dem isolierenden Film (13) ausgebildet und zwischen die erste Elektrode (12) und eine zweite Elektrode (10, 19) geschaltet ist, welche die äußerste Elektrode auf dem Halbleitersubstrat in dem Halbleiterelement ist; einen Schutzring (30a, 30b), der in dem Halbleitersubstrat derart ausgebildet ist, daß er das Halbleiterelement umgibt; und einen Störstellenbereich (32, 32a, 32b), der dezentral in einen Bereich einschließlich der Nähe der Rücken-an-Rücken-Diode (31) in dem Halbleitersubstrat ausgebildet ist, wobei der Störstellenbereich von einer Linienform ist und den gleichen Leitfähigkeitstyp wie der Schutzring (30a, 30b) besitzt.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der Störstellenbereich (32, 32a, 32b) eine Linienform hat, die nahezu parallel mit dem Schutzring (30a, 30b) ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei der Störstellenbereich (32, 32a, 32b) eine Linienform hat, die unterhalb der Rücken-an-Rücken-Diode (31) hindurchgeht.
  12. Halbleitervorrichtung mit: einem auf einem Halbleitersubstrat ausgebildeten Halbleiterelement; und eine Peripherieanordnung, die um das Halbleiterelement vorgesehen ist, wobei die Peripherieanordnung beinhaltet: eine erste Elektrode (12), die in dem Randabschnitt der Peripherieanordnung ausgebildet und elektrisch mit dem Halbleitersubstrat verbunden ist, einen isolierenden Film (13), der auf dem Halbleitersubstrat zwischen einem Bildungsbereich des Halbleiterelementes und der ersten Elektrode (12) ausgebildet ist; eine mehrstufige Rücken-an-Rücken-Diode (31), die auf dem isolierenden Film (13) ausgebildet und zwischen die erste Elektrode (12) und eine zweite Elektrode (10, 19) geschaltet ist, welche die äußerste Elektrode auf dem Halbleitersubstrat in dem Halbleiterelement ist; und einen Schutzring (30a, 30b), der in dem Halbleitersubstrat derart ausgebildet ist, daß er das Halbleiterelement umgibt, wobei die über dem Schutzring (30a, 30b) angeordnete Rücken-an-Rücken-Diode (31) eine Spannung von 60 V oder weniger hält, wenn eine Durchbruchspannung der mehrstufigen Rücken-an-Rücken-Diode (31) zwischen die erste Elektrode (12) und die zweite Elektrode (10, 19) angelegt ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Peripherieanordnung eine Mehrzahl von den Schutzringen (30a, 30b) enthält, und wenn eine Durchbruchspannung der mehrstufigen Rücken-an-Rücken-Diode (31) zwischen die erste Elektrode (12) und die zweite Elektrode (10, 19) angelegt ist, die über jedem der Schutzringe (30a, 30b) angeordnete Rücken-an-Rücken-Diode (31) eine Spannung von 60 V oder weniger hält.
DE102004059453A 2004-01-29 2004-12-09 Halbleitervorrichtung Active DE102004059453B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004021476A JP4757449B2 (ja) 2004-01-29 2004-01-29 半導体装置
JP2004/021476 2004-01-29

Publications (2)

Publication Number Publication Date
DE102004059453A1 true DE102004059453A1 (de) 2005-08-25
DE102004059453B4 DE102004059453B4 (de) 2010-04-08

Family

ID=34805615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059453A Active DE102004059453B4 (de) 2004-01-29 2004-12-09 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US7582918B2 (de)
JP (1) JP4757449B2 (de)
KR (2) KR100641864B1 (de)
CN (3) CN101266976B (de)
DE (1) DE102004059453B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014005879A1 (de) * 2014-04-16 2015-10-22 Infineon Technologies Ag Vertikale Halbleitervorrichtung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440505C (zh) * 2006-09-26 2008-12-03 无锡博创微电子有限公司 耗尽型终端保护结构
JP2010118548A (ja) 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
JP5182376B2 (ja) 2008-12-10 2013-04-17 トヨタ自動車株式会社 半導体装置
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP5957171B2 (ja) 2010-06-30 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5748353B2 (ja) * 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
CN102263128B (zh) * 2011-08-12 2014-04-09 淄博美林电子有限公司 一种igbt
JP5765143B2 (ja) * 2011-08-30 2015-08-19 株式会社豊田中央研究所 高電子移動度トランジスタとその製造方法
FR2981200B1 (fr) * 2011-10-10 2017-01-13 Centre Nat De La Rech Scient (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
CN103871878B (zh) * 2012-12-10 2016-05-04 北大方正集团有限公司 一种在igbt管栅极下方形成厚场氧的方法
CN104981903B (zh) * 2013-03-14 2017-12-01 富士电机株式会社 半导体装置
JP5876008B2 (ja) * 2013-06-03 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6665478B2 (ja) * 2015-10-14 2020-03-13 富士電機株式会社 半導体装置
JP6627445B2 (ja) * 2015-11-16 2020-01-08 富士電機株式会社 半導体装置
US10424635B2 (en) 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
JP6258561B1 (ja) * 2016-05-26 2018-01-10 新電元工業株式会社 半導体装置
WO2018061177A1 (ja) * 2016-09-30 2018-04-05 新電元工業株式会社 半導体装置
JP6224291B1 (ja) * 2016-09-30 2017-11-01 新電元工業株式会社 半導体装置
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
CN107146812B (zh) * 2017-03-29 2019-12-03 西安电子科技大学 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194559A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd 半導体装置
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
JPH07169952A (ja) * 1993-12-14 1995-07-04 Fuji Electric Co Ltd 半導体装置
US5663582A (en) * 1995-05-22 1997-09-02 Zaidan Hojin Handotai Kenkyu Shinkokai High frequency static induction transistor having high output
JP3331846B2 (ja) 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
JP3906504B2 (ja) 1996-11-27 2007-04-18 株式会社デンソー 絶縁分離型半導体装置
JP3191747B2 (ja) 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
JPH11243200A (ja) 1998-02-26 1999-09-07 Toshiba Corp 半導体装置
DE69938541D1 (de) * 1999-06-03 2008-05-29 St Microelectronics Srl Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler
JP4054155B2 (ja) * 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
US6614088B1 (en) * 2000-02-18 2003-09-02 James D. Beasom Breakdown improvement method and sturcture for lateral DMOS device
JP4696356B2 (ja) * 2000-12-14 2011-06-08 株式会社デンソー 半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP2002270742A (ja) 2001-03-12 2002-09-20 Unisia Jecs Corp 半導体装置
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
EP2259325B1 (de) * 2002-02-20 2013-12-25 Shindengen Electric Manufacturing Co., Ltd. Transistoranordnung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014005879A1 (de) * 2014-04-16 2015-10-22 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US10957764B2 (en) 2014-04-16 2021-03-23 Infineon Technologies Ag Vertical semiconductor device
DE102014005879B4 (de) 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung

Also Published As

Publication number Publication date
CN100394615C (zh) 2008-06-11
KR20050077742A (ko) 2005-08-03
KR100653324B1 (ko) 2006-12-05
CN1649169A (zh) 2005-08-03
CN101266976A (zh) 2008-09-17
JP4757449B2 (ja) 2011-08-24
DE102004059453B4 (de) 2010-04-08
KR100641864B1 (ko) 2006-11-03
US20050167694A1 (en) 2005-08-04
KR20060096399A (ko) 2006-09-11
JP2005217152A (ja) 2005-08-11
US7582918B2 (en) 2009-09-01
CN101677099A (zh) 2010-03-24
CN101677099B (zh) 2012-06-27
CN101266976B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
DE102004059453B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
EP0360036B1 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE10361136B4 (de) Halbleiterdiode und IGBT
DE102004055879B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE102008051259B4 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112014006606T5 (de) Leistungshalbleitereinheit
WO1999023703A9 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE19949364A1 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE112011100099T5 (de) Halbleiterbauelement
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE69302244T2 (de) Halbleiter-Schutzkomponente
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102014013947A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R084 Declaration of willingness to licence