CN101656243A - 引线框、树脂封装、半导体装置以及树脂封装的制备方法 - Google Patents

引线框、树脂封装、半导体装置以及树脂封装的制备方法 Download PDF

Info

Publication number
CN101656243A
CN101656243A CN200910167356A CN200910167356A CN101656243A CN 101656243 A CN101656243 A CN 101656243A CN 200910167356 A CN200910167356 A CN 200910167356A CN 200910167356 A CN200910167356 A CN 200910167356A CN 101656243 A CN101656243 A CN 101656243A
Authority
CN
China
Prior art keywords
resin
mentioned
lead frame
encapsulated
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910167356A
Other languages
English (en)
Other versions
CN101656243B (zh
Inventor
松见泰夫
前田光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN101656243A publication Critical patent/CN101656243A/zh
Application granted granted Critical
Publication of CN101656243B publication Critical patent/CN101656243B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及引线框、树脂封装、半导体装置以及树脂封装的制备方法。压力损失部(H1、H2)由相当于树脂封装的一个角部的位置延伸，使树脂成型时与压力损失部(H1、H2)内的树脂流动方向(X轴)垂直的压力损失部(H1、H2)的开口面积的最小值为S1，使成型时与多余树脂蓄积部(H3)－(H5)内的树脂流动方向(Y轴)垂直的多余树脂蓄积部(H3)－(H5)的开口面积的平均值为S2。该引线框中，满足S1＜S2。

Description

引线框、树脂封装、半导体装置以及树脂封装的制备方法
技术领域
本发明涉及引线框、树脂封装、半导体装置以及树脂封装的制备方法。
背景技术
以往，引线框是在中央具备长方形的芯片焊盘，芯片焊盘本身通过由引线框本体沿着芯片焊盘(die pad)的对角线延伸的4根悬吊引线固定在引线框本体上。芯片焊盘的周围配置有多个管芯接合用引线。还已知悬吊引线是使焊盘本体与外框连接的结构。
上述引线框例如记载于专利文献1(日本特开平5-315512号公报)。专利文献1所述的引线框具备在树脂成型时、在将树脂材料注入到模具中时树脂材料可以退避的开口区域。
发明内容
但是，使用以往的引线框制备的树脂封装气密性不足，这样，通过气密性不足的树脂封装获得半导体装置时，可能使该半导体装置的可靠性降低。因此，人们需求气密性更为优异的高品质树脂封装。
本发明针对上述课题而设，其目的在于提供可形成高品质的树脂封装的引线框、高品质的树脂封装及其制备方法。
本发明人为解决上述课题，对引线框进行了研究，在以往的引线框中，在制备树脂封装时，注入的树脂材料由注入位置分成多个树脂流而流动时，在其合流的位置上产生熔接痕的倾向高，制备的树脂封装的品质降低。
因此，本发明的引线框是应用于平面形状为多角形的树脂封装在树脂成型时的引线框，其特征在于具备：外框、由外框向内侧延伸的多个接合用引线、设置在外框内侧与接合用引线分开的芯片焊盘、连接外框与芯片焊盘的多个连接用引线、设置在外框上并存留树脂成型时的多余树脂用的多余树脂蓄积部、以及将外框与芯片焊盘之间的空间和多余树脂蓄积部连通的压力损失部，压力损失部由相当于多角形树脂封装的一个角部的位置延伸，树脂成型时与压力损失部内的树脂流动方向垂直的压力损失部的开口面积最小值为S1、树脂成型时与多余树脂蓄积部内的树脂流动方向垂直的多余树脂蓄积部的开口面积平均值为S2，则满足S1＜S2。多角形例如为四角形。
树脂注入时，用模具夹持引线框，由一个角部将树脂材料注入到用模具夹持的空间内，则树脂材料在位于该角部的对角线上的角部中合流，多余树脂蓄积部经由压力损失部与该角部连接。即，压力损失部将具有集中在角部倾向的树脂材料输送到多余树脂蓄积部，因此可以抑制该角部的熔接痕的形成，同时，压力损失部的与树脂流动方向垂直的方向的开口面积最小值S1小，因此压力损失部可以适度保持角部的树脂压力，在该周边，树脂材料可填充到各个角落。
本发明的引线框中，外框具有厚度t1，压力损失部具有最小深度t2，优选满足t2＜t1。即，压力损失部可通过将该位置进行半蚀刻等来形成。这种情况下，压力损失部的与树脂流动方向垂直的开口面积比在外框上形成同一平面形状的贯通孔时与树脂流动方向垂直的开口面积小。因此，压力损失部可充分抑制树脂流动，发挥上述效果。
本发明的引线框中，优选多个连接用引线中接近于角部的引线弯曲。本发明的引线框中，由于具备压力损失部，因此连接用引线是避开压力损失部的连接位置设置，但注入树脂时施加给连接用引线上的树脂压力由于连接用引线的弯曲而降低，因此可抑制连接用引线的变形。
本发明的引线框中，弯曲的连接用引线优选是第1引线部和第2引线部连接而成，第1引线部与同该连接用引线相邻的接合用引线平行，第2引线部沿着通过角部的多角形树脂封装的对角线形成。这种情况下，注入树脂时碰撞第1引线部的树脂流改变流动方向，越过第1引线部和第2引线部流入角部。在设置有压力损失部的角部，由不同的方向流入的两个树脂流由于碰撞而容易发生熔接痕，而越过第1引线部和第2引线部的树脂流在与另一个树脂流在稍微避开角部的位置上合流，因此可以抑制熔接痕的形成。
本发明的引线框中，引线框的表面优选进行黑化处理。将引线框进行黑化处理，则树脂材料与引线框表面的粘合强度显著提高，引线框难以从制备的树脂封装中剥离。
另外，使用上述引线框的树脂封装的制备方法的特征在于：包含以下步骤：准备上述引线框的步骤；在用相对的2个模具夹持的空间内配置引线框的步骤；向空间内注入树脂材料的步骤。
根据该制备方法，由于使用上述引线框，因此可以抑制角部的熔接痕的发生。
本发明的树脂封装的制备方法中，优选树脂材料为液晶聚合物。使用液晶聚合物时，具有可以制备刚性高的树脂封装的优点。
本发明的树脂封装的制备方法中，注入树脂材料时的模具温度T1(℃)、以及树脂材料的流动起始温度T2(℃)优选满足以下的关系式：T1(℃)≥T2(℃)-70(℃)。在上述温度下注入树脂，则树脂在模具内充分流动，可以形成外观完整的树脂成型体。还具有引线框与树脂的粘合强度更为提高的优点。
另外，本发明的树脂封装的特征在于：将引线框埋入树脂材料内，使引线框的芯片焊盘和接合用引线的一部分的表面暴露于空气中。该树脂封装具有可抑制熔接痕形成的高品质。
本发明的半导体装置的特征在于：具备上述树脂封装和固定在芯片焊盘上的半导体元件。该半导体装置中，树脂封装为高品质，因此可以抑制由于树脂封装的劣化导致的半导体元件的劣化。
根据本发明的引线框，可以形成高品质的树脂封装，使用该引线框制备的树脂封装为高品质。
附图说明
图1是引线框的平面图。
图2是引线框内的单元图案1(正面)的平面图。
图3是引线框内单元图案1(背面)的平面图。
图4是图3所示区域IV的放大立体图。
图5是图3所示区域V的放大立体图。
图6是用于对树脂材料的流动进行说明的单元图案1(背面)的平面图。
图7是树脂封装的平面图。
图8是树脂封装的立体图。
图9是图7所示的树脂封装的IX-IX的箭头方向截面图。
图10是比较例中的单元图案(背面)的平面图。
图11是表示多余树脂蓄积部H4变形例子中的引线框特定部位的平面图。
图12是表示气密性试验中使用的气密性检查装置的构成的模式截面图。
具体实施方式
以下对于实施方案的引线框以及使用该引线框的树脂封装及其制备方法进行说明。以下说明中，同一要素采用相同符号，省略重复说明。
图1是实施方案的引线框100的平面图。图中的X轴、Y轴和Z轴构成立体直角坐标系。
引线框100在含有挠曲性的金属板的引线框本体10上呈矩阵状配置多个单元图案1形成。该图中，沿X轴方向配置15个单元图案1，沿Y轴方向配置4个，在一片引线框100上共设有60个单元图案1。一个单元图案1内形成一个树脂封装。即，引线框100适合在树脂封装的树脂成型时使用。
在引线框本体10的Y轴方向的两端、沿X轴方向设置多个孔2，该孔2可插入进行引线框100的位置确定、用于将引线框100沿X轴方向运送的栓销。引线框100的厚度方向为Z轴方向。
图2是引线框内单元图案1(正面)的平面图。
引线框本体的外框F位于单元图案1的最外侧。单元图案1具备：外框F；由外框F向内侧延伸的多个接合用引线L2；配置在外框F的内侧、与接合用引线L2分离的芯片焊盘(岛)(D)；连接外框F和芯片焊盘D的多个连接用引线L1、(L31、L32)；设置于外框F、在树脂成型时用于存留多余树脂的多余树脂蓄积部H3、H4、H5；将外框F与芯片焊盘D之间的空间和多余树脂蓄积部H3连通的压力损失部H1、H2。连接用引线也称为悬吊引线。
外框F的内边形状是正方形等的长方形，芯片焊盘D的形状也是正方形等的长方形，沿着与这些大致呈正方形的各边垂直的方向，接合用引线L2由四方延伸。接合用引线L2与固定在芯片焊盘D中央的半导体元件经由未图示的接合线(ボンデイグワイヤ)连接。通过使用该引线框，可以制备其平面形状是具有与大致呈正方形的芯片焊盘D的各边平行的4条边的树脂封装。树脂封装的平面形状可以是四角形以外的多角形。
压力损失部H1、H2由相当于平面形状为多角形的树脂封装的一个角部的位置延伸。压力损失部H1、H2内，在树脂成型的树脂注入步骤中，树脂材料沿着X轴的正方向流动。树脂成型时与压力损失部内的树脂流动方向(X轴正方向)垂直的压力损失部H1、H2的开口面积最小值为S1。另外，树脂成型时与多余树脂蓄积部H3、H4、H5内的树脂流动方向(Y轴正方向)垂直的多余树脂蓄积部H3、H4、H5的开口面积的平均值为S2。这里，满足S1＜S2。用于在注入树脂时吸取外部气体用的沟槽H6在背面一侧与多余树脂蓄积部H5的终端连接。沟槽6沿着X轴方向延伸，设在其上面的模具上设置有吸出气体用的通道，该通道的吸出口位于沟槽6内。
压力损失部H2、以及多余树脂蓄积部H3、H5是沿着厚度方向(Z轴方向)，贯通引线框的外框F的表面和背面的贯通孔。
图3是引线框内的单元图案1(背面)的平面图。
压力损失部H1、多余树脂蓄积部H4和吸出气体用的沟槽H6由在引线框的背面一侧通过半蚀刻在背面形成沟槽来构成。半蚀刻的区域用斜线表示。接合用引线L2的先端部、芯片焊盘D的四周边区域、连接用引线L1、(L31、L32)也进行半蚀刻。该引线框为铜制时，铜的半蚀刻用的溶液例如可使用氯化铜溶液。另外，压力损失部H1位于树脂封装的角部，与芯片焊盘D的一个角部和外框F之间的大致呈四角形状的空间J连接(连通)。包括沟槽的压力损失部V1与该空间J连接，其中，沟槽同样通过半蚀刻背面形成。压力损失部H1、H2沿X轴方向延伸，压力损失部V1沿Y轴方向延伸，与长方形的开口VL1连接。
开口VL1是贯穿引线框的表面和背面的贯通孔，以Y轴方向为长度方向。开口HL1是贯穿引线框的表面和背面的贯通孔，以X轴方向为长度方向。这些开口VL1、HL1由成型的树脂封装各角部向外延伸，成为切断引线框时的标记，另外强度较弱，因此该部分具有容易切断引线框的优点。
多余树脂蓄积区域H3-H5位于外框F的外侧区域C和内侧区B之间，多个接合用引线L2由内侧区域B延伸，空间J与内侧区域B相邻。
图4是图3所示区域IV的放大立体图。
包括沟槽的压力损失部H1与空间J连通，包括贯通孔的压力损失部H2与压力损失部H1连接。压力损失部H1具有宽w1、深t2，与X轴垂直的开口面积为(w1×t2)。压力损失部H2具有宽w1、深t1，与X轴垂直的开口面积为(w1×t1)。t1＞t2，因此压力损失部H1、H2的与X轴垂直的开口面积的最小值为S1＝w1×t2。压力损失部H2与多余树脂蓄积部H3连通。
多余树脂蓄积部H3具有宽w2，深t1，与树脂流动方向(Y轴正方向)垂直的开口面积S2(H3)＝w2×t1。w2＞w1。另外，外框的厚度为t1。宽w1、深t2的压力损失部V1与空间J连接，压力损失部V1与宽w1、深t1的开口VL1连接。
由空间J向外流出的树脂材料被压力损失部H1最强烈抑制其流出，接着，被压力损失部H2接着强烈抑制其流出，然后到达多余树脂蓄积部H3。由空间J向外流出的树脂材料的一部分被压力损失部V1强烈抑制其流出，接着到达开口VL1内。
如上所述，外框F具有厚度t1，压力损失部H1具有最小深度t2，满足t2＜t1。压力损失部H1可以通过将相应位置半蚀刻等来形成，与压力损失部H1的树脂流动方向垂直的开口面积比在外框上形成同一平面形状的贯通孔时的与树脂流动方向垂直的开口面积小。因此，压力损失部H1可充分抑制树脂流动，发挥上述效果。
图5是图3所示区域V的放大立体图。
也发挥压力损失部功能的多余树脂蓄积部H4与多余树脂蓄积部H3的后段连接，多余树脂蓄积部H4具有宽w2、深t2。即，如果多余树脂蓄积部H3内的空间无限制连接，则对树脂流出的抑制力难以发挥作用，通过与Y轴方向垂直的、开口面积小的多余树脂蓄积部H4与多余树脂蓄积部H3的后段连接，可以抑制无限制的树脂流出，抑制形成树脂封装的空间内的树脂压力的极端降低。与多余树脂蓄积部H4中的树脂流动方向(Y轴正方向)垂直的开口面积S2(H4)＝w2×t2。
作为贯通孔的多余树脂蓄积部H5与多余树脂蓄积部H4连接，多余树脂蓄积部H5具有宽w2、深t1，与Y轴方向垂直的开口面积S2(H5)＝w2×t1，较大，可以充分地蓄积树脂。宽w1、深t2的沟槽H6与多余树脂蓄积部H5连接，与沟槽6中的树脂流动的X轴方向垂直的开口面积为w1×t2。
多余树脂蓄积部H3、H4、H5的Y轴方向的长度比例例如为3∶2∶1，它们的与Y轴垂直的开口面积S2的平均值(＝{S2(H3)×3+S2(H4)×2+S2(H5)×1}/6比压力损失部的开口面积的最小值S1大。开口面积S2沿着Y轴连续变化时，如果将Y轴方向的各微小区间的各面积S2仅用微小区间的数目相乘并累加，然后除以微小区间的数目，则可求出开口面积S2的平均值。图4和图5所示的引线框的上下面在注入树脂时与上下模具的平坦面接触，限定上述各开口面积的形状为长方形。
图6是用于对树脂材料的流动进行说明的单元图案1(背面)的平面图。
注入树脂时，将引线框用具有与Z轴垂直的相对面的一对模具夹持，将树脂材料由设置在树脂封装的一个角部的空间K的树脂注入口(浇口)IJ注入到模具之间的空间内。树脂注入口IJ设于一个模具上，这里是设置在树脂封装的背面一侧。位于该角部的空间K的对角线上的角部的空间J中，树脂材料如箭头所示进行合流，多余树脂蓄积部H3-H5经由压力损失部H1、H2与该角部的空间J连接。
即，压力损失部H1、H2将具有集中在该角部的空间J的倾向的树脂材料运送至多余树脂蓄积部H3-H5，由此可以抑制所述角部的熔接痕的形成。压力损失部H1、H2的与树脂流动方向垂直方向的开口面积的最小值S1较小，因此压力损失部H1、H2可适度保持该角部空间J内的树脂压力，在该周边也可以将树脂材料填充到各个角落。另外，树脂材料的一部分经由压力损失部V1到达开口VL1内。
一对连接用引线L1沿着连接芯片焊盘的一对角部之间的对角线延伸，这些连接用引线L1与外框F连接。其余的连接用引线L31、L32比这些连接用引线L1更接近于角部空间K、J，并弯曲。该引线框具备压力损失部H1、H2，因此连接用引线L31、L32是避开压力损失部H1的连接位置设置。注入树脂时，由于连接用引线弯曲，施加在连接用引线L31、L32上的树脂压力降低，因此可抑制连接用引线L31、L32的变形。
弯曲的连接用引线L31、L32是第1引线部L31与第2引线部L32连接而成的，其中，第1引线部L31与该连接用引线L31、L32所相邻的接合用引线L2平行，第2引线部L32沿着通过角部的多角形树脂封装的对角线延伸。这种情况下，注入树脂时与第1引线部L31碰撞的树脂流改变流动方向，越过第1引线部L31和第2引线部L32，流入角部空间J。在设有压力损失部H1的角部空间J中，由于由不同方向流入的2个树脂流的冲突，容易产生熔接痕，但越过第1引线部L31和第2引线部L32的树脂流如箭头所示，与另一个的树脂流在稍微避开角部的位置上合流，因此可抑制熔接痕的形成。
接合用引线L2的背面先端部、第1引线部L31和第2引线部L32的背面在进行半蚀刻、用模具夹持时，这些半蚀刻区域也允许树脂材料的通行。
图7是树脂封装的平面图。
树脂材料以虚线表示。树脂封装的平面形状大致呈正方形，中央具有凹部，具有限定该凹部的4个侧壁。该侧壁的外面WL1和内面WL2之间填充树脂材料，树脂成型时，树脂填充到由沿着开口HL1、VL1的长度方向的4根直线包围、大致呈正方形的区域OL内。大致的正方形区域OL限定模具之间的树脂填充空间。沿着大致呈正方形区域OL的外缘、即，成型时的树脂封装的侧壁外侧面，按照树脂材料切断引线框，完成树脂封装。可以根据需要研磨外壳的外侧面。
图8是树脂封装的立体图。
芯片焊盘D位于树脂封装的中央凹部DP内。引线框的芯片焊盘D和接合用引线L2的一部分的表面暴露于空气中，引线框的其余部分埋入树脂材料内。接合用引线L2的一部分埋入侧壁SW下部。半导体元件SM接合在芯片焊盘D上，该半导体元件SM和接合用引线L2的露出面通过接合线W电连接。该树脂封装如上所述，切断前的引线框具备压力损失部等，因此形成可抑制熔接痕的高品质的树脂封装。
侧壁SW的顶面上固定有含透明的平板的盖材料LID，可保持外壳内部的气密性。如上所述，实施方案所述的半导体装置具备上述树脂封装、固定在芯片焊盘D上的半导体元件SM。该半导体装置的树脂封装为高品质，因此可以抑制由于树脂封装的劣化导致的半导体元件的劣化。半导体元件SM为发光元件或光检测元件时，盖材料LID含有透明的材料，如果不是这样的情况，则可以由不透明材料构成。
图9是图7所示的树脂封装的IX-IX箭头方向截面图，表示引线框100被模具M1、M2夹持的情形。
引线框100的材质含有铜，其表面进行黑化处理。黑化处理溶液例如可使用含有次氯酸钠、磷酸三钠和氢氧化钠的水溶液。对引线框进行黑化处理，则树脂材料与引线框表面的粘合强度显著提高，引线框难以从制备的树脂封装上剥离。
树脂封装的制备中，准备上述引线框100，接着，将引线框100用相对向的2个模具M1、M2夹持。即，引线框100配置在模具M1、M2之间的空间内。经由树脂注入口IJ，向该空间内注入树脂材料RE。树脂注入口IJ是设置于模具M1上的树脂注入通道的射出口，树脂注入通道是在模具M1的外面上具有树脂材料RE的入射口IJ1。在长方形区域OL(参照图7)的外侧，模具M1、M2的相对的表面平坦，在长方形区域OL的内侧，与树脂封装的凹部DP(参照图8)对应的位置突起形成方形柱，与侧壁对应的位置以矩形环状沟槽的形式构成凹陷空间CSW。
由树脂注入口IJ向用模具M1、M2夹持的角部的空间K内注入树脂材料，则树脂材料经由与侧壁SW对应的侧壁空间CSW、引线L2之间的间隙到达空间J。之后多余的树脂材料的一部分经由压力损失部H1、H2到达多余树脂蓄积部H3。根据该制备方法，使用上述引线框100，因此可以抑制角部空间J内的熔接痕的发生。
注入树脂材料时的模具的温度T1(℃)、以及树脂材料的流动起始温度T2(℃)优选满足T1(℃)≥T2(℃)-70(℃)。在上述温度下注入树脂材料，则树脂在模具M1、M2内充分流动，可以形成外观整齐的树脂成型体。特别是树脂材料为液晶聚合物时，可以制备刚性高的树脂封装。还具有引线框与树脂的粘合强度更为提高的优点。并且，液晶聚合物通常具有低吸湿性，因此配置在芯片焊盘D上的半导体元件的可靠性可保持良好，也可抑制毛刺的发生，因此有望提高树脂封装的生产性。
例如，两个模具温度T1达到300℃时，将熔融的液晶聚合物(住友化学株式会社制备：E6008，流动起始温度T2：320℃)填充到模具之间的空间内。之后模具温度达到252℃时，从模具内取出成型的树脂成型体。树脂封装成型后，剥离黑化处理的表面的氧化铜，在其上实施Au等的导电性的镀层，完成树脂封装。
图10是比较例的单元图案(背面)的平面图。
该单元图案1中，4根连接用引线L1由芯片焊盘D的4个角部分别沿着各对角线延伸。为上述形状时，由注入口IJ注入树脂，则在其对角线的位置上，箭头所示的树脂流碰撞，形成熔接痕。
而使用上述实施方案的引线框时，难以形成熔接痕，因此可以形成高品质的树脂封装，使用该引线框制备的树脂封装是高品质的。
树脂材料优选使用热塑性树脂。上述热塑性树脂可例举：聚苯乙烯树脂、丙烯酸树脂、聚碳酸酯树脂、聚酯树脂、聚酰胺树脂、聚缩醛树脂、聚苯醚树脂、氟树脂、聚苯硫树脂、聚砜树脂、多芳基树脂、聚醚酰亚胺树脂、聚醚砜树脂、聚醚酮树脂、液晶聚酯树脂、聚酰胺酰亚胺树脂、聚酰亚胺树脂等，优选使用聚酯树脂、聚酰胺树脂、聚苯硫树脂、液晶聚酯树脂，从流动性、耐热性、刚性优异的角度考虑，最优选使用液晶聚酯树脂(液晶聚合物)。这些树脂可以单独使用，也可以同时使用多种。
该树脂材料中可以混入适当的无机填充材料使用。
可以混入到树脂材料中的无机填充材料例如可例举：玻璃纤维(研磨玻璃纤维、短切玻璃纤维等)、玻璃珠、中空玻璃球、玻璃粉末、云母、滑石粉、粘土、二氧化硅、氧化铝、钛酸钾、硅灰石、碳酸钙、碳酸镁、硫酸钠、硫酸钙、硫酸钡、亚硫酸钙、氢氧化铝、氢氧化镁、氢氧化钙、硅酸钙、硅砂、硅石、石英、氧化钛、氧化锌、氧化铁、石墨、钼、石棉、硅铝纤维、氧化铝纤维、石膏纤维、碳纤维、炭黑、白炭黑、硅藻土、皂土、绢云母、白砂(シラス)、石墨等无机填充材料，钛酸钾须晶、氧化铝须晶、硼酸铝须晶、碳化硅须晶、氮化硅须晶等的金属须晶或非金属须晶类。
图11是表示也可发挥压力损失部的功能的多余树脂蓄积部H4的变形例的引线框特定部位的平面图。
上述的多余树脂蓄积部H4通过进行引线框的半蚀刻来形成，多余树脂蓄积部H4通过使宽其w3比宽w2狭窄，也可发挥压力损失部的功能。这种情况下，多余树脂蓄积部H4可以是进行了半蚀刻的状态，也可以由贯通孔构成。其它位置的压力损失部也可以同样变形。
下面，对上述树脂封装的实施例进行说明。
(树脂封装的制备)
(实施例1)
准备图2和图3所示的引线框，将该引线框浸泡在含有次氯酸钠、磷酸三钠和氢氧化钠的水溶液中，进行黑化处理。接着，将进行了黑化处理的引线框配置在模具M1、M2之间的空间内。加热模具，在两个模具M1、M2的温度(T1)都达到300℃时，将熔融的液晶聚合物(住友化学株式会社制备，E6008，流动起始温度T2：320℃)填充到该模具的空间内。然后冷却模具，在模具温度达到252℃时，从模具中取出成型的树脂封装。
(实施例2)
在图2和图3所示的引线框中，使用将通过半蚀刻形成的沟槽H6变更为贯通孔的引线框，除此之外与实施例1同样，进行树脂封装的制备。
(实施例3)
在图2和图3所示的引线框中，使用将多余树脂蓄积部H4和沟槽H6变更为贯通孔的引线框，除此之外与实施例1同样，进行树脂封装的制备。
(比较例1)
在图2和图3所示的引线框中，使用将压力损失部H1和沟槽H6变更为贯通孔的引线框，除此之外与实施例1同样，进行树脂封装的制备。
(比较例2)
使用图10所示的引线框，除此之外与实施例1同样，进行树脂封装的制备。
(实施例4)
模具M1、M2的温度(T1)均达到261℃时，将熔融的液晶聚合物填充到该模具M1、M2的空间内，除此之外与实施例1同样地进行。
(实施例5)
模具M1、M2的温度(T1)均达到261℃时，将熔融的液晶聚合物填充到该模具M1、M2的空间内，除此之外与实施例2同样，进行树脂封装的制备。
(实施例6)
模具M1、M2的温度(T1)均达到261℃时，将熔融的液晶聚合物填充到该模具M1、M2的空间内，除此之外与实施例3同样，进行树脂封装的制备。
(比较例3)
模具M1、M2的温度(T1)均达到261℃时，将熔融的液晶聚合物填充到该模具M1、M2的空间内，除此之外与比较例1同样，进行树脂封装的制备。
(比较例4)
模具M1、M2的温度(T1)均达到261℃时，将熔融的液晶聚合物填充到该模具M1、M2的空间内，除此之外与比较例2同样，进行树脂封装的制备。
(气密性试验)
下面，使用实施例1-6和比较例1-4的树脂封装进行气密性试验。
该气密性试验如下进行。
图12是表示该气密性试验中使用的气密性检查装置101的概略图。如图12所示，气密性检查装置101具备腔体102、向腔体102内供给惰性He气体的气体供给部103、由腔体102的底面排除腔体102内的空气的排气部104。
首先，将上述树脂封装105倒转，在腔体102的底面设置树脂封装，使树脂封装105的侧壁SW包围腔体102底面的排气部104。然后通过气体排气部104抽吸由树脂封装105的侧壁SW和腔体102形成的空间S的空气，将树脂封装105固定在腔体102的底面。接着，经由气体供给部103向腔体102内供给He，由气体排气部104检测He，研究树脂封装的本体部的气密性。
该试验结果如表1和表2所示。以下表1所示的气密性的值越高，则意味着树脂封装105的气密性优异。使制备的树脂封装105的个数为α0，显示低于1×10-8Pa·m3/秒的He泄漏值的树脂封装105的个数为α，则气密性为α/α0×100％。
[表1]
  气密性
  实施例1   91％
  实施例2   78％
  实施例3   73％
  比较例1   49％
  比较例2   40％
[表2]
  气密性
  实施例4   71％
  实施例5   43％
  实施例6   24％
  比较例3   15％
  比较例4   3％
以上表明，使用本发明的实施方案的引线框时，难以形成熔接痕，可制备气密性高的高品质树脂封装。即，根据实施例1-3，在温度T1(℃)为300℃时，可以获得73％以上的气密性，根据实施例4-6，在温度T1(℃)为261℃时，可以获得24％以上的气密性，这比相同条件下的比较例的气密性数据(T1＝300(℃)时气密性为49％，T1＝261(℃)时气密性为15％)显示高的值。

Claims (10)

1.引线框，该引线框是应用于平面形状为多角形的树脂封装在树脂成型时的引线框，其特征在于，该引线框具备：
外框；
由上述外框向内侧延伸的多个接合用引线；
设置在上述外框内侧、与上述接合用引线分开的芯片焊盘；
连接上述外框与上述芯片焊盘的多个连接用引线；
设置在上述外框上并用于存留树脂成型时的多余树脂的多余树脂蓄积部；
将上述外框与上述芯片焊盘之间的空间和上述多余树脂蓄积部连通的压力损失部；
上述压力损失部从相当于上述多角形树脂封装的一个角部的位置延伸，
树脂成型时与上述压力损失部内的树脂流动方向垂直的上述压力损失部的开口面积最小值为S1，树脂成型时与上述多余树脂蓄积部内的树脂流动方向垂直的上述多余树脂蓄积部的开口面积平均值为S2，满足S1＜S2。
2.根据权利要求1所述的引线框，其特征在于，上述外框具有厚度t1，上述压力损失部具有最小深度t2，满足t2＜t1。
3.根据权利要求1所述的引线框，其特征在于，多个上述连接用引线中接近于上述角部的引线弯曲。
4.根据权利要求3所述的引线框，其特征在于，弯曲的上述连接用引线是第1引线部和第2引线部连接而成的，所述第1引线部与同该连接用引线相邻的上述接合用引线平行，所述第2引线部沿着通过上述角部的上述多角形树脂封装的对角线形成。
5.根据权利要求1所述的引线框，其特征在于，上述引线框的表面进行黑化处理。
6.树脂封装的制备方法，其特征在于，该方法具备以下步骤：
准备权利要求1-5中任一项所述的引线框的步骤；
在用相对的2个模具夹持的空间内配置上述引线框的步骤；
向上述空间内注入树脂材料的步骤。
7.根据权利要求6所述的树脂封装的制备方法，其特征在于，上述树脂材料为液晶聚合物。
8.根据权利要求6所述的树脂封装的制备方法，其特征在于，注入上述树脂材料时的上述模具温度T1(℃)、以及上述树脂材料的流动起始温度T2(℃)满足以下的关系式：
T1(℃)≥T2(℃)-70(℃)。
9.树脂封装，该树脂封装以权利要求1-5中任一项所述的引线框的上述芯片焊盘以及上述接合用引线的一部分的表面暴露于空气中的方式，将上述引线框埋入树脂材料内而成。
10.半导体装置，其特征在于，具备权利要求9所述的树脂封装和固定在上述芯片焊盘上的半导体元件。
CN2009101673563A 2008-08-22 2009-08-21 引线框、树脂封装、半导体装置以及树脂封装的制备方法 Expired - Fee Related CN101656243B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008214349 2008-08-22
JP2008214349 2008-08-22
JP2008-214349 2008-08-22

Publications (2)

Publication Number Publication Date
CN101656243A true CN101656243A (zh) 2010-02-24
CN101656243B CN101656243B (zh) 2013-06-12

Family

ID=41695582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101673563A Expired - Fee Related CN101656243B (zh) 2008-08-22 2009-08-21 引线框、树脂封装、半导体装置以及树脂封装的制备方法

Country Status (5)

Country Link
US (1) US8410589B2 (zh)
JP (1) JP5247626B2 (zh)
KR (1) KR101591094B1 (zh)
CN (1) CN101656243B (zh)
TW (1) TWI479625B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456655A (zh) * 2010-10-15 2012-05-16 三垦电气株式会社 半导体模块
CN107887359A (zh) * 2016-09-29 2018-04-06 德克萨斯仪器股份有限公司 引线框架
CN110637364A (zh) * 2016-04-22 2019-12-31 德州仪器公司 改进的引线框系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
JP2017518640A (ja) * 2014-05-23 2017-07-06 マテリオン コーポレイション エアキャビティパッケージ
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
JP7021970B2 (ja) * 2018-02-13 2022-02-17 株式会社三井ハイテック リードフレーム、樹脂付きリードフレーム、樹脂付きリードフレームの製造方法および半導体装置の製造方法
JP6986539B2 (ja) * 2019-11-25 2021-12-22 Ｔｏｗａ株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344024A (zh) * 2000-09-15 2002-04-10 三星Techwin株式会社 引线框架及具有引线框架的半导体封装和半导体封装的制造方法
US20060110855A1 (en) * 2004-11-22 2006-05-25 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion
US20070262423A1 (en) * 2006-05-12 2007-11-15 Stats Chippac Ltd. Integrated circuit encapsulation system with vent

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315512A (ja) 1992-05-07 1993-11-26 Nec Corp 半導体装置用リードフレーム
JP2985549B2 (ja) * 1992-12-18 1999-12-06 ジェイエスアール株式会社 半導体の封止方法
JPH0740389A (ja) 1993-07-26 1995-02-10 Mitsubishi Gas Chem Co Inc 立体配線基板の成形法
JPH07111305A (ja) * 1993-10-12 1995-04-25 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法及びこれに使用する金属支持枠及びモールド金型
JP2787907B2 (ja) * 1995-12-15 1998-08-20 日本電気株式会社 半導体装置用樹脂封止金型
JP2000058734A (ja) 1998-08-05 2000-02-25 Sony Corp リードフレーム
JP2000141411A (ja) 1998-11-04 2000-05-23 Sekisui Chem Co Ltd 射出成形用金型
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
KR100355794B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6911719B1 (en) * 2000-02-22 2005-06-28 Oki Electric Industry Co., Ltd. Lead frame for resin sealed semiconductor device
JP3751496B2 (ja) * 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003258184A (ja) * 2002-02-27 2003-09-12 Nec Kyushu Ltd 半導体装置およびリードフレーム
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
JP4421934B2 (ja) * 2004-04-30 2010-02-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4800141B2 (ja) * 2006-08-07 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344024A (zh) * 2000-09-15 2002-04-10 三星Techwin株式会社 引线框架及具有引线框架的半导体封装和半导体封装的制造方法
US20060110855A1 (en) * 2004-11-22 2006-05-25 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion
US20070262423A1 (en) * 2006-05-12 2007-11-15 Stats Chippac Ltd. Integrated circuit encapsulation system with vent

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456655A (zh) * 2010-10-15 2012-05-16 三垦电气株式会社 半导体模块
CN110637364A (zh) * 2016-04-22 2019-12-31 德州仪器公司 改进的引线框系统
CN107887359A (zh) * 2016-09-29 2018-04-06 德克萨斯仪器股份有限公司 引线框架
CN107887359B (zh) * 2016-09-29 2022-05-31 德克萨斯仪器股份有限公司 引线框架

Also Published As

Publication number Publication date
KR101591094B1 (ko) 2016-02-02
US20100044844A1 (en) 2010-02-25
TWI479625B (zh) 2015-04-01
KR20100023766A (ko) 2010-03-04
JP5247626B2 (ja) 2013-07-24
CN101656243B (zh) 2013-06-12
TW201025536A (en) 2010-07-01
US8410589B2 (en) 2013-04-02
JP2010074152A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
CN101656243B (zh) 引线框、树脂封装、半导体装置以及树脂封装的制备方法
CN102473651A (zh) 半导体器件的制造方法
JPH0722560A (ja) 半導体装置用リードフレーム
CN104205322B (zh) 中空成形体的制造方法、中空成形体及制造装置
JP2018016026A (ja) 液体供給部材の製造方法
JP6332253B2 (ja) パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
JP2017103295A (ja) パッケージ、パッケージ中間体、発光装置及びそれらの製造方法
CN101540290A (zh) 树脂封装及其制造方法
JP2006234600A (ja) プラスチック製マイクロチップおよびその製造方法
WO2022042353A1 (zh) 框架的制造方法、模组的塑封方法及sip模组的制作方法
JP2007009859A (ja) リザーブタンク
US20100074815A1 (en) Master and Microreactor
JP4086534B2 (ja) メモリーカードとその成形方法
CN108635943B (zh) 一种泡沫泵滤网管及泡沫泵滤网管生产方法
KR101562773B1 (ko) 사이드뷰 ｌｅｄ 패키지 및 그것의 몸체를 성형하기 위한 금형 세트 및 방법
KR20080037912A (ko) 사출성형을 이용한 폐쇄형 채널구조 제품의 제조방법
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드
JP6372737B2 (ja) リードフレーム、樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
JPH0210749A (ja) 樹脂封止型半導体装置用のモールド金型
KR100377396B1 (ko) 반도체 방열판의 제조 및 조립 방법
JPH02297946A (ja) 半導体製造装置
JP2015230953A (ja) 樹脂付リードフレームおよびその製造方法、リードフレーム、ならびにｌｅｄパッケージおよびその製造方法
JP2008251758A (ja) 半導体パッケージおよび射出成形用金型および半導体パッケージの製造方法
KR100728735B1 (ko) 다중필름 접합구조
CN108778669A (zh) 模具和电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20210821