JP2003258184A - 半導体装置およびリードフレーム - Google Patents
半導体装置およびリードフレームInfo
- Publication number
- JP2003258184A JP2003258184A JP2002051418A JP2002051418A JP2003258184A JP 2003258184 A JP2003258184 A JP 2003258184A JP 2002051418 A JP2002051418 A JP 2002051418A JP 2002051418 A JP2002051418 A JP 2002051418A JP 2003258184 A JP2003258184 A JP 2003258184A
- Authority
- JP
- Japan
- Prior art keywords
- island
- flow control
- control plate
- resin flow
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 229920005989 resin Polymers 0.000 claims abstract description 92
- 239000011347 resin Substances 0.000 claims abstract description 92
- 239000008188 pellet Substances 0.000 claims abstract description 41
- 239000000725 suspension Substances 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
間とペレット上/下面との樹脂の充填差をなるべく少な
くして、これによりボイドの発生を抑制し、かつ、ワイ
ヤ流れの発生を抑制した半導体装置を提供する。 【解決手段】アイランド1と、アイランドに固着された
半導体ペレット2と、アイランドに向けて延在する多数
のインナーリード5とを有し、インナーリード5の先端
とアイランド1との間に、多数の貫通穴91を形成した
樹脂流動制御板9を設ける。樹脂流動制御板9は第1お
よび第2の支持部92,93を通してアイランド1およ
び吊りリード3により支持されている。
Description
ードフレームに係わり、特に多ピン化され、且つ半導体
ペレットが小型化された樹脂封止タイプの半導体装置お
よびその半導体装置に用いるリードフレームに関する。
および半導体ペレットの小型化のためインナリード先端
とアイランドとの間が広くなっている。
ードフレームに半導体ペレットを固着し、半導体ペレッ
トの電極とインナーリードの先端部分とをボンディング
ワイヤで接続した状態を示した図であり、(A)は平面
図、(B)は(A)において点線で示した部分210を
拡大して示した拡大平面図である。また、他の3本の吊
リードおよびその近傍も同じ構成である。
載するアイランド1が4本の吊りリード3により支持さ
れている。リードフレーム200のインナーリード5が
アイランド方向に延在している。インナーリード5は2
点鎖線の矢印で示すように、アイランド1の各辺に一定
のピッチで多数配列され、全体的にアイランド1を取り
囲んでいる。そして、全てのインナーリード5の先端部
分と半導体ペレット2の電極とがボンディングワイヤ4
によって接続されており、このボンディングワイヤ4の
配列も2点鎖線の矢印で示すように、全体的にアイラン
ド1を取り囲んでいる。
により封止する際の従来技術における樹脂の流れを順に
示した平面図であり、図9は図8(A)におけるE−E
部を拡大して示した断面図である。
て充填する特徴がある。したがって、図7のリードフレ
ーム形状の場合は、図8(A)に示すように、リード先
端とアイランド(ペレット搭載部)の間を先行して充填
する。この部分が先行して充填され、ペレット上/下面
は充填が遅れる。このためペレットが充填する前に周り
が速く充填されるのでチップ上面に空気だまり20Aが
発生し(図8(B))、充填が完了してもこの空気を潰
しきれずボイド(気泡)20Bが発生し、そのまま硬化
されてボイドが存在することにより絶縁性等に問題があ
る半導体装置となる。(図8(C))。
して充填するから、図9に示すように、モールド金型1
5内においてボンディングワイヤ4の下面側の樹脂7の
充填が先行する。この充填差をなくすため樹脂7はボン
ディングワイヤ4を押しのけるようにワイヤ4を上方に
移動する。この移動するときにワイヤ流れ、すなわちボ
ンディングワイヤの不所望な移動が発生する。
に伴い小型化された半導体ペレット上面とインナリード
先端−アイランド間の樹脂充填差がますます大きくなっ
ているためにボイド(割れ目、隙間)が発生しやすく、
また長ワイヤによるワイヤ流れが発生し易くなってい
る。
更にチップとチップ−アイランド間の充填差がでやすく
この点からもさらにワイヤが流れ易くなっている。
(以下、第1の公知技術、と称す)には、リードフレー
ムのゲートに隣接する部分のフレーム側に樹脂流動を制
御する制御板を設け、ボイド/ワイヤ流れ/ペレットシ
フト低減を狙った技術が開示されている。すなわちこの
第1の公知技術では、リードフレームのゲート側に角度
をつけた制御板を設けることにより、PKG上下の充填
差をなくすようにしたしている。
下、第2の公知技術、と称す)には、PKG表面の凹部
(エジェクト部)と対面したアイランド部に凹部を設け
ることにより、エジェクト部とアイランド部の間隔が狭
くならずに樹脂が充填しやすくした技術が開示されてい
る。
図9に示す従来技術では、半導体ペレット上面とインナ
リード先端−アイランド間との樹脂充填差がますます大
きくなっているためにボイドは発生し易く、また長ワイ
ヤによるワイヤ流れが発生し易くなっているという問題
点を有する。また、PKGの薄型化により更にチップと
チップ−アイランド間の充填差がでやすくこの点からも
ワイヤも流れ易くなっているという問題点を有する。。
充填差がある程度低減できたとしても、ペレット部とイ
ンナリード先端−アイランド間との樹脂充填差およびワ
イヤ上下の樹脂充填差は低減できない。さらに、ゲート
付近にインナリードが形成されているタイプの場合はこ
の制御板を施すスペースが得られない。
方の樹脂の流れを良くするだけのものであるから、半導
体ペレット上面とインナリード先端−アイランド間との
樹脂充填差が大きことに起因する問題は解決できない。
アイランド(ペレット搭載部)の間とペレット上/下面
との樹脂の充填差をなるべく少なくして、これによりボ
イドの発生を抑制し、かつ、ワイヤ流れの発生を抑制し
た半導体装置を提供することである。
ることができるリードフレームを提供することである。
ンドと、前記アイランドに固着された半導体ペレット
と、前記アイランドに向けて延在する多数のインナーリ
ードと、前記アイランド、半導体ペレットおよびインナ
ーリードを封止する樹脂とを有する半導体装置におい
て、前記インナーリードの先端と前記アイランドとの間
に樹脂流動制御板(フローセパレータ)を設けた半導体
装置にある。この樹脂流動制御板上を前記インナーリー
ドの先端部分と前記半導体ペレットの電極とを接続する
ボンディングワイヤーが延在している。
は吊りリードにより支持されており、前記樹脂流動制御
板は前記アイランドおよび前記吊りリードに支持されて
いることができる。また、前記樹脂流動制御板は、前記
アイランドを取り囲んで設けられていることができる。
ランドは四角形状であり、その四隅のそれぞれが吊りリ
ードにより支持されていることができる。この場合、前
記樹脂流動制御板は、前記アイランドおよびそれぞれの
前記吊りリードに支持されており、かつ、前記アイラン
ドのそれぞれの外周辺に対面して形成されていることが
好ましい。
流動制御板は、多数の貫通穴が配列された形状であるこ
とが好ましい。この場合、前記貫通穴は四角形、例えば
長方形であり、これにより前記樹脂流動制御板が格子形
状となっていることができる。あるいは、前記貫通穴は
円形、例えば楕円形であることができる。
アイランドに向けて延在する多数のインナーリードと、
前記インナーリードの先端と前記アイランドとの間に樹
脂流動制御板(フローセパレータ)とを有するリードフ
レームにある。
ンドは吊りリードにより支持されており、前記樹脂流動
制御板は前記アイランドおよび前記吊りリードに支持さ
れており、前記アイランド、吊りリードおよび樹脂流動
制御板が一体的に構成されていることができる。
樹脂流動制御板は、前記アイランドの取り囲んで設けら
れていることが好ましい。この場合、前記アイランドは
四角形状であり、その四隅のそれぞれが吊りリードによ
り支持されており、前記樹脂流動制御板は、前記アイラ
ンドおよびそれぞれの前記吊りリードに支持されてお
り、前記アイランド、吊りリードおよび樹脂流動制御板
が一体的に構成されていることができる。さらに、前記
樹脂流動制御板は、前記アイランドのそれぞれの外周辺
に対面して形成されていることができる。
樹脂流動制御板は、多数の貫通穴が配列された形状であ
ることが好ましい。この場合、前記貫通穴は四角形、例
えば長方形であり、これにより前記樹脂流動制御板が格
子形状となっていることができる。あるいは、前記貫通
穴は円形、例えば楕円形であることができる。
において、リードフレームのインナリード先端とアイラ
ンドの間に樹脂流動制御板(フローセパレータ)を設け
ているから、リード先端とアイランドの間とペレット上
/下面との樹脂の充填差が小になり、これにより空気溜
まりの発生が抑制され、かつ、ワイヤ流れの発生が抑制
される。
する。図1は、本発明の実施の形態の半導体装置におい
て、リードフレームに半導体ペレットを固着し、半導体
ペレットの電極とインナーリードの先端部分とをボンデ
ィングワイヤで接続した状態を示した図であり、(A)
は平面図、(B)は(A)において点線で示した部分1
10を拡大して示した拡大平面図である。また、他の3
本の吊リードおよびその近傍も同じ構成である。
ドフレームのインナーリードおよびその周辺を示した図
であり、(A)は平面図、(B)は(A)において点線
で示した部分120を拡大して示した拡大平面図であ
る。また、他の3本の吊リードおよびその近傍も同じ構
成である。
固着搭載する四角平面形状のアイランド1の角部分が4
本の吊りリード3により支持されている。リードフレー
ム100のインナーリード5がアイランド方向に延在し
ている。インナーリード5は2点鎖線の矢印で示すよう
に、アイランド1の各辺に一定のピッチで多数配列さ
れ、全体的にアイランド1を取り囲んでいる。そして、
大部分のインナーリード5の先端部分と半導体ペレット
2の電極とがボンディングワイヤ4によって接続されて
おり、このボンディングワイヤ4の配列も2点鎖線の矢
印で示すように、全体的にアイランド1を取り囲んでい
る。
ード3のそれぞれの両側において、吊りリード4に一番
近いインナーリード5はボンディングワイヤ4により電
極に接続されているが、吊りリード4に二番目に近いイ
ンナーリード5にはボンディングワイヤ4が接続されて
いないダミーリードとなっており、横方向へのワイヤ流
れが一番発生し易い、吊りリード4に一番近いインナー
リード5がワイヤ流れを生じても短絡事故が発生しない
ようになっている。
は、その先端部分が0.10mmのリード幅、0.20
mmのピッチで配列している。また、吊りリード4とイ
ンナーリード5間の間隔は0.10mm〜0.20mm
になっている。
ィングワイヤ4が半導体ペレット表面から約0.20m
mの高さのループを描いてインナーリードのボンディン
グ部である先端部と半導体ペレットの電極とを接続して
いる。
ナーリード5の先端とアイランド1との間に本発明の樹
脂流動制御板(フローセパレータ)9が設けられてい
る。すなわち、4個の樹脂流動制御板9がアイランドの
各外辺に対向配置されて、アイランドを取り囲んだ態様
になっている。
の支持部92によりアイランド1に支持され、一対の第
2の支持部93により吊りリード3に支持されている。
び第2の支持部を含む樹脂流動制御板9は、アイランド
1、吊りリード3、インナーリード5およびアウターリ
ード8(図6)とともに、例えば板厚0.15mmのC
u板から一体的に形成されている。
1は樹脂が上下に流れ込むような間隔である必要があ
り、アイランド方向への寸法Aは実施の形態では0.3
mm、好ましい範囲は0.1mm以上、0.7mm以下
である。樹脂流動制御板と吊りリード間の間隔12も同
様である。
法Bは実施の形態では1.2mmである。また、樹脂流
動制御板とインナーリード間の間隔13の平均値をCと
した場合、BはA+B+Cの半分程度にすることが好ま
しい。
ーセパレータ)9に形成される貫通穴91について説明
する。図3(A)は貫通穴91が四角形の場合であり長
方形を例示しており、図3(B)はその貫通穴が円形の
場合であり楕円形を例示している。
貫通穴91の寸法をH、その間隔の寸法をIとした場
合、I/Hはそれほど重要ではなく、幅寸法Bで定めら
れる。したがって図1、図2に示すように、吊りピンの
近傍ではHを変更した1個の貫通穴で配列している。
通穴91の寸法をE、その間隔の寸法をFは重要であ
る。Eは広すぎるとフローセパレータの効果がなくなる
ので、0.1mm以上、0.7mm以下がEの適切な範
囲であり、実施の形態では0.2である。また、Fの適
切な範囲は0.1mm以上、0.5mm以下であり、実
施の形態では0.2である。また、吊りピンの近傍では
Hを変更した1個の貫通穴で配列している箇所でも、図
1、図2に示すように、E,Fは他の箇所と同じ値で配
列されている。
ドフレームに半導体ペレット2を搭載し、ボンディング
ワイヤ4によりインナーリード5の先端部分と半導体ペ
レットの電極とを接続し、例えば粘度10Pa・sの状
態のエポキシ樹脂を流入させてモールドさせた状態を図
4に示す。
間に樹脂流動制御板を設けているため、この部分の樹脂
充填の先行が扇状に充填される(図5(A))。このた
め充填中にペレット上の空気だまりが発生せず(図5
(B))、樹脂の充填を完了して樹脂の硬化後に割れ目
や隙間であるボイドが発生しない(図5(C))。
た断面図である図5に示すように、モールド金型15内
において、ボンディングワイヤ4の下方向には樹脂流動
制御板(フローセパレータ)9が存在しているため、ボ
ンディングワイヤの上方向と下方向との樹脂の充填差が
小さくなり、ボンディングワイヤ上下の樹脂移動が少な
くワイヤ流れが低減できる。
装置を示す。板厚0.15mmのCu合金板からなるリ
ードフレーム100は、インナーリード5、アイランド
1、アウターリード8、樹脂流動制御板9を有してい
る。アイランド1上に固着搭載された半導体ペレット2
の電極6とインナーリード5の先端部分とをボンディン
グワイヤ4で接続し、アウターリード8が導出する形態
で封止樹脂7で封止をして、リードフレームの不要部分
を切断除去することで本発明の実施の形態の半導体装置
が得られる。
ードフレーム状態でインナリード先端とアイランドの間
に樹脂充填を制御する樹脂流動制御板(フローセパレー
タ)が存在することにより、ペレットとインナリード−
アイランド間の樹脂の充填差が抑制されから、封止樹脂
中の不都合なボイドを低減することができる。
ディングワイヤの上下充填差も低減されるから、不都合
なワイヤ流れを低減することもできる。
ードフレームに半導体ペレットを固着し、半導体ペレッ
トの電極とインナーリードの先端部分とをボンディング
ワイヤで接続した状態を示した図であり、(A)は平面
図、(B)は(A)の部分110を拡大して示した平面
図である。
ーリードおよびその周辺を示した図であり、(A)は平
面図、(B)は(A)の部分120を拡大して示した平
面図である。
セパレータ)を示す平面図であり、(A)はその貫通穴
が四角形の場合であり、(B)はその貫通穴が円形の場
合である。
示した平面図である。
断面図である。
た側面図である。
ムに半導体ペレットを固着し、半導体ペレットの電極と
インナーリードの先端部分とをボンディングワイヤで接
続した状態を示した図であり、(A)は平面図、(B)
は(A)の部分210を拡大して示した平面図である。
図である。
断面図である。
Claims (17)
- 【請求項1】 アイランドと、前記アイランドに固着さ
れた半導体ペレットと、前記アイランドに向けて延在す
る多数のインナーリードと、前記アイランド、半導体ペ
レットおよびインナーリードを封止する樹脂とを有する
半導体装置において、前記インナーリードの先端と前記
アイランドとの間に樹脂流動制御板を設けたことを特徴
とする半導体装置。 - 【請求項2】 前記アイランドは吊りリードにより支持
されており、前記樹脂流動制御板は前記アイランドおよ
び前記吊りリードに支持されていることを特徴とする請
求項1記載の半導体装置。 - 【請求項3】 前記樹脂流動制御板は、前記アイランド
を取り囲んで設けられていることを特徴とする請求項1
記載の半導体装置。 - 【請求項4】 前記アイランドは四角形状であり、その
四隅のそれぞれが吊りリードにより支持されていること
を特徴とする請求項1記載の半導体装置。 - 【請求項5】 前記樹脂流動制御板は、前記アイランド
およびそれぞれの前記吊りリードに支持されており、か
つ、前記アイランドのそれぞれの外周辺に対面して形成
されていることを特徴とする請求項4記載の半導体装
置。 - 【請求項6】 前記樹脂流動制御板は、多数の貫通穴が
配列された形状であることを特徴とする請求項1乃至請
求項5のいずれかに記載の半導体装置。 - 【請求項7】 前記貫通穴は四角形であり、これにより
前記樹脂流動制御板が格子形状となっていることを特徴
とする請求項6記載の半導体装置。 - 【請求項8】 前記貫通穴は円形であることを特徴とす
る請求項6記載の半導体装置。 - 【請求項9】 前記インナーリードの先端部分と前記半
導体ペレットの電極とを接続するボンディングワイヤー
が前記樹脂流動制御板上を延在して設けられていること
を特徴とする請求項1記載の半導体装置。 - 【請求項10】 アイランドと、前記アイランドに向け
て延在する多数のインナーリードと、前記インナーリー
ドの先端と前記アイランドとの間に樹脂流動制御板とを
有することを特徴とするリードフレーム。 - 【請求項11】 前記アイランドは吊りリードにより支
持されており、前記樹脂流動制御板は前記アイランドお
よび前記吊りリードに支持されており、前記アイラン
ド、吊りリードおよび樹脂流動制御板が一体的に構成さ
れていることを特徴とする請求項10記載のリードフレ
ーム。 - 【請求項12】 前記樹脂流動制御板は、前記アイラン
ドの取り囲んで設けられていることを特徴とする請求項
10記載のリードフレーム。 - 【請求項13】 前記アイランドは四角形状であり、そ
の四隅のそれぞれが吊りリードにより支持されており、
前記樹脂流動制御板は、前記アイランドおよびそれぞれ
の前記吊りリードに支持されており、前記アイランド、
吊りリードおよび樹脂流動制御板が一体的に構成されて
いることを特徴とする請求項12記載のリードフレー
ム。 - 【請求項14】 前記樹脂流動制御板は、前記アイラン
ドのそれぞれの外周辺に対面して形成されていることを
特徴とする請求項13記載の半導体装置。 - 【請求項15】 前記樹脂流動制御板は、多数の貫通穴
が配列された形状であることを特徴とする請求項10乃
至請求項14のいずれかに記載のリードフレーム。 - 【請求項16】 前記貫通穴は四角形であり、これによ
り前記樹脂流動制御板が格子形状となっていることを特
徴とする請求項15記載のリードフレーム。 - 【請求項17】 前記貫通穴は円形であることを特徴と
する請求項15記載のリードフレーム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002051418A JP2003258184A (ja) | 2002-02-27 | 2002-02-27 | 半導体装置およびリードフレーム |
TW92103497A TW594954B (en) | 2002-02-27 | 2003-02-20 | Semiconductor device |
US10/373,110 US6737735B2 (en) | 2002-02-27 | 2003-02-26 | Semiconductor device wiring lead frame having resin flow control plates |
CN03106456A CN1441488A (zh) | 2002-02-27 | 2003-02-26 | 半导体器件 |
KR10-2003-0012240A KR100523714B1 (ko) | 2002-02-27 | 2003-02-27 | 반도체 디바이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002051418A JP2003258184A (ja) | 2002-02-27 | 2002-02-27 | 半導体装置およびリードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003258184A true JP2003258184A (ja) | 2003-09-12 |
Family
ID=27750852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002051418A Pending JP2003258184A (ja) | 2002-02-27 | 2002-02-27 | 半導体装置およびリードフレーム |
Country Status (5)
Country | Link |
---|---|
US (1) | US6737735B2 (ja) |
JP (1) | JP2003258184A (ja) |
KR (1) | KR100523714B1 (ja) |
CN (1) | CN1441488A (ja) |
TW (1) | TW594954B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166699A (ja) * | 2006-12-04 | 2008-07-17 | Asmo Co Ltd | 樹脂封止型半導体装置 |
JP2008300587A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812481B2 (en) * | 2001-09-03 | 2004-11-02 | Toyoda Gosei Co., Ltd. | LED device and manufacturing method thereof |
US8148825B2 (en) * | 2007-06-05 | 2012-04-03 | Stats Chippac Ltd. | Integrated circuit package system with leadfinger |
JP5247626B2 (ja) * | 2008-08-22 | 2013-07-24 | 住友化学株式会社 | リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法 |
TWI390746B (zh) * | 2009-05-07 | 2013-03-21 | Atomic Energy Council | 太陽能電池元件 |
US9196504B2 (en) * | 2012-07-03 | 2015-11-24 | Utac Dongguan Ltd. | Thermal leadless array package with die attach pad locking feature |
JP6845903B1 (ja) * | 2019-09-18 | 2021-03-24 | Towa株式会社 | 成形型、樹脂成形装置及び樹脂成形品の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152501A (ja) | 1991-11-28 | 1993-06-18 | Toshiba Corp | 半導体装置 |
JP2989476B2 (ja) * | 1994-06-23 | 1999-12-13 | シャープ株式会社 | Tcp半導体装置 |
JPH10340976A (ja) | 1997-04-10 | 1998-12-22 | Nittetsu Semiconductor Kk | 樹脂封止型半導体装置 |
-
2002
- 2002-02-27 JP JP2002051418A patent/JP2003258184A/ja active Pending
-
2003
- 2003-02-20 TW TW92103497A patent/TW594954B/zh not_active IP Right Cessation
- 2003-02-26 US US10/373,110 patent/US6737735B2/en not_active Expired - Fee Related
- 2003-02-26 CN CN03106456A patent/CN1441488A/zh active Pending
- 2003-02-27 KR KR10-2003-0012240A patent/KR100523714B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166699A (ja) * | 2006-12-04 | 2008-07-17 | Asmo Co Ltd | 樹脂封止型半導体装置 |
JP2008300587A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100523714B1 (ko) | 2005-10-26 |
CN1441488A (zh) | 2003-09-10 |
US6737735B2 (en) | 2004-05-18 |
TW594954B (en) | 2004-06-21 |
TW200304207A (en) | 2003-09-16 |
US20030160308A1 (en) | 2003-08-28 |
KR20030071545A (ko) | 2003-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6608366B1 (en) | Lead frame with plated end leads | |
JP5011115B2 (ja) | マルチチップリードフレーム半導体パッケージ | |
US8093694B2 (en) | Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures | |
JP5618873B2 (ja) | 半導体装置の製造方法 | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
JP2001077274A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP4525277B2 (ja) | 半導体装置 | |
JP4002476B2 (ja) | 半導体装置 | |
JP2004179253A (ja) | 半導体装置およびその製造方法 | |
JP2003258184A (ja) | 半導体装置およびリードフレーム | |
US20010033011A1 (en) | Semiconductor package having a die pad with downward-extended tabs | |
US10396017B2 (en) | Lead frame | |
JP2004014801A (ja) | 半導体装置およびその製造方法 | |
JP2008252054A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008117875A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003110080A (ja) | 半導体装置 | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JPH09172130A (ja) | 樹脂封止型半導体装置 | |
JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
US20050073031A1 (en) | Lead frame, semiconductor device, and method for manufacturing semiconductor device | |
JP3934079B2 (ja) | 半導体装置 | |
JP2005347769A (ja) | 半導体装置の製造方法 | |
JP2003318208A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP2010050491A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |