JP2003258184A - 半導体装置およびリードフレーム - Google Patents

半導体装置およびリードフレーム

Info

Publication number
JP2003258184A
JP2003258184A JP2002051418A JP2002051418A JP2003258184A JP 2003258184 A JP2003258184 A JP 2003258184A JP 2002051418 A JP2002051418 A JP 2002051418A JP 2002051418 A JP2002051418 A JP 2002051418A JP 2003258184 A JP2003258184 A JP 2003258184A
Authority
JP
Japan
Prior art keywords
island
flow control
control plate
resin flow
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002051418A
Other languages
English (en)
Inventor
Takahiro Ito
隆博 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2002051418A priority Critical patent/JP2003258184A/ja
Priority to TW92103497A priority patent/TW594954B/zh
Priority to US10/373,110 priority patent/US6737735B2/en
Priority to CN03106456A priority patent/CN1441488A/zh
Priority to KR10-2003-0012240A priority patent/KR100523714B1/ko
Publication of JP2003258184A publication Critical patent/JP2003258184A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】リード先端とアイランド（ペレット搭載部）の
間とペレット上／下面との樹脂の充填差をなるべく少な
くして、これによりボイドの発生を抑制し、かつ、ワイ
ヤ流れの発生を抑制した半導体装置を提供する。 【解決手段】アイランド１と、アイランドに固着された
半導体ペレット２と、アイランドに向けて延在する多数
のインナーリード５とを有し、インナーリード５の先端
とアイランド１との間に、多数の貫通穴９１を形成した
樹脂流動制御板９を設ける。樹脂流動制御板９は第１お
よび第２の支持部９２，９３を通してアイランド１およ
び吊りリード３により支持されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびリ
ードフレームに係わり、特に多ピン化され、且つ半導体
ペレットが小型化された樹脂封止タイプの半導体装置お
よびその半導体装置に用いるリードフレームに関する。
【０００２】
【従来の技術】半導体装置は、ＰＫＧの多ピン化の要求
および半導体ペレットの小型化のためインナリード先端
とアイランドとの間が広くなっている。
【０００３】図７は従来技術の半導体装置において、リ
ードフレームに半導体ペレットを固着し、半導体ペレッ
トの電極とインナーリードの先端部分とをボンディング
ワイヤで接続した状態を示した図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）において点線で示した部分２１０を
拡大して示した拡大平面図である。また、他の３本の吊
リードおよびその近傍も同じ構成である。
【０００４】図７において、半導体ペレット２を固着搭
載するアイランド１が４本の吊りリード３により支持さ
れている。リードフレーム２００のインナーリード５が
アイランド方向に延在している。インナーリード５は２
点鎖線の矢印で示すように、アイランド１の各辺に一定
のピッチで多数配列され、全体的にアイランド１を取り
囲んでいる。そして、全てのインナーリード５の先端部
分と半導体ペレット２の電極とがボンディングワイヤ４
によって接続されており、このボンディングワイヤ４の
配列も２点鎖線の矢印で示すように、全体的にアイラン
ド１を取り囲んでいる。
【０００５】図８は、図７の状態の組み立て体を樹脂７
により封止する際の従来技術における樹脂の流れを順に
示した平面図であり、図９は図８（Ａ）におけるＥ−Ｅ
部を拡大して示した断面図である。
【０００６】一般的に樹脂は充填部が広い部分を先行し
て充填する特徴がある。したがって、図７のリードフレ
ーム形状の場合は、図８（Ａ）に示すように、リード先
端とアイランド（ペレット搭載部）の間を先行して充填
する。この部分が先行して充填され、ペレット上／下面
は充填が遅れる。このためペレットが充填する前に周り
が速く充填されるのでチップ上面に空気だまり２０Ａが
発生し（図８（Ｂ））、充填が完了してもこの空気を潰
しきれずボイド（気泡）２０Ｂが発生し、そのまま硬化
されてボイドが存在することにより絶縁性等に問題があ
る半導体装置となる。（図８（Ｃ））。
【０００７】さらに従来技術では樹脂は広い部分を先行
して充填するから、図９に示すように、モールド金型１
５内においてボンディングワイヤ４の下面側の樹脂７の
充填が先行する。この充填差をなくすため樹脂７はボン
ディングワイヤ４を押しのけるようにワイヤ４を上方に
移動する。この移動するときにワイヤ流れ、すなわちボ
ンディングワイヤの不所望な移動が発生する。
【０００８】このように従来技術では、ＰＫＧの薄型化
に伴い小型化された半導体ペレット上面とインナリード
先端−アイランド間の樹脂充填差がますます大きくなっ
ているためにボイド（割れ目、隙間）が発生しやすく、
また長ワイヤによるワイヤ流れが発生し易くなってい
る。
【０００９】また従来技術では、ＰＫＧの薄型化により
更にチップとチップ−アイランド間の充填差がでやすく
この点からもさらにワイヤが流れ易くなっている。
【００１０】一方、特開平１０−３４０９７６号公報
（以下、第１の公知技術、と称す）には、リードフレー
ムのゲートに隣接する部分のフレーム側に樹脂流動を制
御する制御板を設け、ボイド／ワイヤ流れ／ペレットシ
フト低減を狙った技術が開示されている。すなわちこの
第１の公知技術では、リードフレームのゲート側に角度
をつけた制御板を設けることにより、ＰＫＧ上下の充填
差をなくすようにしたしている。
【００１１】また特開平５−１５２５０１号公報（以
下、第２の公知技術、と称す）には、ＰＫＧ表面の凹部
（エジェクト部）と対面したアイランド部に凹部を設け
ることにより、エジェクト部とアイランド部の間隔が狭
くならずに樹脂が充填しやすくした技術が開示されてい
る。
【００１２】
【発明が解決しようとする課題】以上のように図７乃至
図９に示す従来技術では、半導体ペレット上面とインナ
リード先端−アイランド間との樹脂充填差がますます大
きくなっているためにボイドは発生し易く、また長ワイ
ヤによるワイヤ流れが発生し易くなっているという問題
点を有する。また、ＰＫＧの薄型化により更にチップと
チップ−アイランド間の充填差がでやすくこの点からも
ワイヤも流れ易くなっているという問題点を有する。。
【００１３】一方、第１の公知技術では、ＰＫＧ上下の
充填差がある程度低減できたとしても、ペレット部とイ
ンナリード先端−アイランド間との樹脂充填差およびワ
イヤ上下の樹脂充填差は低減できない。さらに、ゲート
付近にインナリードが形成されているタイプの場合はこ
の制御板を施すスペースが得られない。
【００１４】また、第２の公知技術では、アイランド下
方の樹脂の流れを良くするだけのものであるから、半導
体ペレット上面とインナリード先端−アイランド間との
樹脂充填差が大きことに起因する問題は解決できない。
【００１５】したがって本発明の目的は、リード先端と
アイランド（ペレット搭載部）の間とペレット上／下面
との樹脂の充填差をなるべく少なくして、これによりボ
イドの発生を抑制し、かつ、ワイヤ流れの発生を抑制し
た半導体装置を提供することである。
【００１６】本発明の他の目的は、上記半導体装置を得
ることができるリードフレームを提供することである。
【００１７】
【課題を解決するための手段】本発明の特徴は、アイラ
ンドと、前記アイランドに固着された半導体ペレット
と、前記アイランドに向けて延在する多数のインナーリ
ードと、前記アイランド、半導体ペレットおよびインナ
ーリードを封止する樹脂とを有する半導体装置におい
て、前記インナーリードの先端と前記アイランドとの間
に樹脂流動制御板（フローセパレータ）を設けた半導体
装置にある。この樹脂流動制御板上を前記インナーリー
ドの先端部分と前記半導体ペレットの電極とを接続する
ボンディングワイヤーが延在している。
【００１８】この半導体装置において、前記アイランド
は吊りリードにより支持されており、前記樹脂流動制御
板は前記アイランドおよび前記吊りリードに支持されて
いることができる。また、前記樹脂流動制御板は、前記
アイランドを取り囲んで設けられていることができる。
【００１９】さらにこの半導体装置において、前記アイ
ランドは四角形状であり、その四隅のそれぞれが吊りリ
ードにより支持されていることができる。この場合、前
記樹脂流動制御板は、前記アイランドおよびそれぞれの
前記吊りリードに支持されており、かつ、前記アイラン
ドのそれぞれの外周辺に対面して形成されていることが
好ましい。
【００２０】さらにこの半導体装置において、前記樹脂
流動制御板は、多数の貫通穴が配列された形状であるこ
とが好ましい。この場合、前記貫通穴は四角形、例えば
長方形であり、これにより前記樹脂流動制御板が格子形
状となっていることができる。あるいは、前記貫通穴は
円形、例えば楕円形であることができる。
【００２１】本発明の他の特徴は、アイランドと、前記
アイランドに向けて延在する多数のインナーリードと、
前記インナーリードの先端と前記アイランドとの間に樹
脂流動制御板（フローセパレータ）とを有するリードフ
レームにある。
【００２２】このリードフレームにおいて、前記アイラ
ンドは吊りリードにより支持されており、前記樹脂流動
制御板は前記アイランドおよび前記吊りリードに支持さ
れており、前記アイランド、吊りリードおよび樹脂流動
制御板が一体的に構成されていることができる。
【００２３】さらにこのリードフレームにおいて、前記
樹脂流動制御板は、前記アイランドの取り囲んで設けら
れていることが好ましい。この場合、前記アイランドは
四角形状であり、その四隅のそれぞれが吊りリードによ
り支持されており、前記樹脂流動制御板は、前記アイラ
ンドおよびそれぞれの前記吊りリードに支持されてお
り、前記アイランド、吊りリードおよび樹脂流動制御板
が一体的に構成されていることができる。さらに、前記
樹脂流動制御板は、前記アイランドのそれぞれの外周辺
に対面して形成されていることができる。
【００２４】さらにこのリードフレームにおいて、前記
樹脂流動制御板は、多数の貫通穴が配列された形状であ
ることが好ましい。この場合、前記貫通穴は四角形、例
えば長方形であり、これにより前記樹脂流動制御板が格
子形状となっていることができる。あるいは、前記貫通
穴は円形、例えば楕円形であることができる。
【００２５】このような本発明によれば、樹脂封止工程
において、リードフレームのインナリード先端とアイラ
ンドの間に樹脂流動制御板（フローセパレータ）を設け
ているから、リード先端とアイランドの間とペレット上
／下面との樹脂の充填差が小になり、これにより空気溜
まりの発生が抑制され、かつ、ワイヤ流れの発生が抑制
される。
【００２６】
【発明の実施の形態】以下図面を参照して本発明を説明
する。図１は、本発明の実施の形態の半導体装置におい
て、リードフレームに半導体ペレットを固着し、半導体
ペレットの電極とインナーリードの先端部分とをボンデ
ィングワイヤで接続した状態を示した図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）において点線で示した部分１
１０を拡大して示した拡大平面図である。また、他の３
本の吊リードおよびその近傍も同じ構成である。
【００２７】また、図２は、本発明の実施の形態のリー
ドフレームのインナーリードおよびその周辺を示した図
であり、（Ａ）は平面図、（Ｂ）は（Ａ）において点線
で示した部分１２０を拡大して示した拡大平面図であ
る。また、他の３本の吊リードおよびその近傍も同じ構
成である。
【００２８】これらの図において、半導体ペレット２を
固着搭載する四角平面形状のアイランド１の角部分が４
本の吊りリード３により支持されている。リードフレー
ム１００のインナーリード５がアイランド方向に延在し
ている。インナーリード５は２点鎖線の矢印で示すよう
に、アイランド１の各辺に一定のピッチで多数配列さ
れ、全体的にアイランド１を取り囲んでいる。そして、
大部分のインナーリード５の先端部分と半導体ペレット
２の電極とがボンディングワイヤ４によって接続されて
おり、このボンディングワイヤ４の配列も２点鎖線の矢
印で示すように、全体的にアイランド１を取り囲んでい
る。
【００２９】そしてこの実施の形態では、４本の吊りリ
ード３のそれぞれの両側において、吊りリード４に一番
近いインナーリード５はボンディングワイヤ４により電
極に接続されているが、吊りリード４に二番目に近いイ
ンナーリード５にはボンディングワイヤ４が接続されて
いないダミーリードとなっており、横方向へのワイヤ流
れが一番発生し易い、吊りリード４に一番近いインナー
リード５がワイヤ流れを生じても短絡事故が発生しない
ようになっている。
【００３０】尚この実施の形態では、インナーリード５
は、その先端部分が０．１０ｍｍのリード幅、０．２０
ｍｍのピッチで配列している。また、吊りリード４とイ
ンナーリード５間の間隔は０．１０ｍｍ〜０．２０ｍｍ
になっている。
【００３１】また、線径２８μｍの金線からなるボンデ
ィングワイヤ４が半導体ペレット表面から約０．２０ｍ
ｍの高さのループを描いてインナーリードのボンディン
グ部である先端部と半導体ペレットの電極とを接続して
いる。
【００３２】そして図１および図２に示すように、イン
ナーリード５の先端とアイランド１との間に本発明の樹
脂流動制御板（フローセパレータ）９が設けられてい
る。すなわち、４個の樹脂流動制御板９がアイランドの
各外辺に対向配置されて、アイランドを取り囲んだ態様
になっている。
【００３３】それぞれの樹脂流動制御板は、一対の第１
の支持部９２によりアイランド１に支持され、一対の第
２の支持部９３により吊りリード３に支持されている。
【００３４】リードフレームの一部を構成する第１およ
び第２の支持部を含む樹脂流動制御板９は、アイランド
１、吊りリード３、インナーリード５およびアウターリ
ード８（図６）とともに、例えば板厚０．１５ｍｍのＣ
ｕ板から一体的に形成されている。
【００３５】樹脂流動制御板９とアイランド間の間隔１
１は樹脂が上下に流れ込むような間隔である必要があ
り、アイランド方向への寸法Ａは実施の形態では０．３
ｍｍ、好ましい範囲は０．１ｍｍ以上、０．７ｍｍ以下
である。樹脂流動制御板と吊りリード間の間隔１２も同
様である。
【００３６】樹脂流動制御板９のアイランド方向への寸
法Ｂは実施の形態では１．２ｍｍである。また、樹脂流
動制御板とインナーリード間の間隔１３の平均値をＣと
した場合、ＢはＡ＋Ｂ＋Ｃの半分程度にすることが好ま
しい。
【００３７】次に図３を参照して樹脂流動制御板（フロ
ーセパレータ）９に形成される貫通穴９１について説明
する。図３（Ａ）は貫通穴９１が四角形の場合であり長
方形を例示しており、図３（Ｂ）はその貫通穴が円形の
場合であり楕円形を例示している。
【００３８】アイランド１の外辺と直角方向において、
貫通穴９１の寸法をＨ、その間隔の寸法をＩとした場
合、Ｉ／Ｈはそれほど重要ではなく、幅寸法Ｂで定めら
れる。したがって図１、図２に示すように、吊りピンの
近傍ではＨを変更した１個の貫通穴で配列している。
【００３９】しかしアイランド１の外辺と平行方向の貫
通穴９１の寸法をＥ、その間隔の寸法をＦは重要であ
る。Ｅは広すぎるとフローセパレータの効果がなくなる
ので、０．１ｍｍ以上、０．７ｍｍ以下がＥの適切な範
囲であり、実施の形態では０．２である。また、Ｆの適
切な範囲は０．１ｍｍ以上、０．５ｍｍ以下であり、実
施の形態では０．２である。また、吊りピンの近傍では
Ｈを変更した１個の貫通穴で配列している箇所でも、図
１、図２に示すように、Ｅ，Ｆは他の箇所と同じ値で配
列されている。
【００４０】このような樹脂流動制御板９を有するリー
ドフレームに半導体ペレット２を搭載し、ボンディング
ワイヤ４によりインナーリード５の先端部分と半導体ペ
レットの電極とを接続し、例えば粘度１０Ｐａ・ｓの状
態のエポキシ樹脂を流入させてモールドさせた状態を図
４に示す。
【００４１】本発明ではインナリード先端とアイランド
間に樹脂流動制御板を設けているため、この部分の樹脂
充填の先行が扇状に充填される（図５（Ａ））。このた
め充填中にペレット上の空気だまりが発生せず（図５
（Ｂ））、樹脂の充填を完了して樹脂の硬化後に割れ目
や隙間であるボイドが発生しない（図５（Ｃ））。
【００４２】また、図４（Ａ）におけるＤ−Ｄを拡大し
た断面図である図５に示すように、モールド金型１５内
において、ボンディングワイヤ４の下方向には樹脂流動
制御板（フローセパレータ）９が存在しているため、ボ
ンディングワイヤの上方向と下方向との樹脂の充填差が
小さくなり、ボンディングワイヤ上下の樹脂移動が少な
くワイヤ流れが低減できる。
【００４３】図６は図１乃至図５により得られた半導体
装置を示す。板厚０．１５ｍｍのＣｕ合金板からなるリ
ードフレーム１００は、インナーリード５、アイランド
１、アウターリード８、樹脂流動制御板９を有してい
る。アイランド１上に固着搭載された半導体ペレット２
の電極６とインナーリード５の先端部分とをボンディン
グワイヤ４で接続し、アウターリード８が導出する形態
で封止樹脂７で封止をして、リードフレームの不要部分
を切断除去することで本発明の実施の形態の半導体装置
が得られる。
【００４４】
【発明の効果】以上説明したように本発明によれば、リ
ードフレーム状態でインナリード先端とアイランドの間
に樹脂充填を制御する樹脂流動制御板（フローセパレー
タ）が存在することにより、ペレットとインナリード−
アイランド間の樹脂の充填差が抑制されから、封止樹脂
中の不都合なボイドを低減することができる。
【００４５】またこの樹脂流動制御板の存在によりボン
ディングワイヤの上下充填差も低減されるから、不都合
なワイヤ流れを低減することもできる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置において、リ
ードフレームに半導体ペレットを固着し、半導体ペレッ
トの電極とインナーリードの先端部分とをボンディング
ワイヤで接続した状態を示した図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）の部分１１０を拡大して示した平面
図である。
【図２】本発明の実施の形態のリードフレームのインナ
ーリードおよびその周辺を示した図であり、（Ａ）は平
面図、（Ｂ）は（Ａ）の部分１２０を拡大して示した平
面図である。
【図３】本発明の実施の形態の樹脂流動制御板（フロー
セパレータ）を示す平面図であり、（Ａ）はその貫通穴
が四角形の場合であり、（Ｂ）はその貫通穴が円形の場
合である。
【図４】本発明の実施の形態における樹脂の流れを順に
示した平面図である。
【図５】図４（Ａ）におけるＤ−Ｄ部を拡大して示した
断面図である。
【図６】本発明の実施の形態の半導体装置の概略を示し
た側面図である。
【図７】従来技術の半導体装置において、リードフレー
ムに半導体ペレットを固着し、半導体ペレットの電極と
インナーリードの先端部分とをボンディングワイヤで接
続した状態を示した図であり、（Ａ）は平面図、（Ｂ）
は（Ａ）の部分２１０を拡大して示した平面図である。
【図８】従来技術における樹脂の流れを順に示した平面
図である。
【図９】図８（Ａ）におけるＥ−Ｅ部を拡大して示した
断面図である。
【符号の説明】
１ アイランド ２ 半導体ペレット ３ 吊りリード ４ ボンディングワイヤ ５ インナーリード ６ 電極 ７ 封止樹脂 ８ アウターリード ９ 樹脂流動制御板（フローセパレータ） １１ 樹脂流動制御板とアイランド間の間隔 １２ 樹脂流動制御板と吊りリード間の間隔 １３ 樹脂流動制御板とインナーリード間の間隔 １５ モールド金型 ２０Ａ 空気だまり ２０Ｂ ボイド ９１ 樹脂流動制御板の貫通穴 ９２ 樹脂流動制御板の第１の支持部 ９３ 樹脂流動制御板の第２の支持部 １００ 実施の形態のリードフレーム １１０ リードフレームを含む半導体装置の一部分 １２０ リードフレームの一部分 ２００ 従来技術のリードフレーム ２１０ リードフレームを含む半導体装置の一部分

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 アイランドと、前記アイランドに固着さ
    れた半導体ペレットと、前記アイランドに向けて延在す
    る多数のインナーリードと、前記アイランド、半導体ペ
    レットおよびインナーリードを封止する樹脂とを有する
    半導体装置において、前記インナーリードの先端と前記
    アイランドとの間に樹脂流動制御板を設けたことを特徴
    とする半導体装置。
  2. 【請求項２】 前記アイランドは吊りリードにより支持
    されており、前記樹脂流動制御板は前記アイランドおよ
    び前記吊りリードに支持されていることを特徴とする請
    求項１記載の半導体装置。
  3. 【請求項３】 前記樹脂流動制御板は、前記アイランド
    を取り囲んで設けられていることを特徴とする請求項１
    記載の半導体装置。
  4. 【請求項４】 前記アイランドは四角形状であり、その
    四隅のそれぞれが吊りリードにより支持されていること
    を特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記樹脂流動制御板は、前記アイランド
    およびそれぞれの前記吊りリードに支持されており、か
    つ、前記アイランドのそれぞれの外周辺に対面して形成
    されていることを特徴とする請求項４記載の半導体装
    置。
  6. 【請求項６】 前記樹脂流動制御板は、多数の貫通穴が
    配列された形状であることを特徴とする請求項１乃至請
    求項５のいずれかに記載の半導体装置。
  7. 【請求項７】 前記貫通穴は四角形であり、これにより
    前記樹脂流動制御板が格子形状となっていることを特徴
    とする請求項６記載の半導体装置。
  8. 【請求項８】 前記貫通穴は円形であることを特徴とす
    る請求項６記載の半導体装置。
  9. 【請求項９】 前記インナーリードの先端部分と前記半
    導体ペレットの電極とを接続するボンディングワイヤー
    が前記樹脂流動制御板上を延在して設けられていること
    を特徴とする請求項１記載の半導体装置。
  10. 【請求項１０】 アイランドと、前記アイランドに向け
    て延在する多数のインナーリードと、前記インナーリー
    ドの先端と前記アイランドとの間に樹脂流動制御板とを
    有することを特徴とするリードフレーム。
  11. 【請求項１１】 前記アイランドは吊りリードにより支
    持されており、前記樹脂流動制御板は前記アイランドお
    よび前記吊りリードに支持されており、前記アイラン
    ド、吊りリードおよび樹脂流動制御板が一体的に構成さ
    れていることを特徴とする請求項１０記載のリードフレ
    ーム。
  12. 【請求項１２】 前記樹脂流動制御板は、前記アイラン
    ドの取り囲んで設けられていることを特徴とする請求項
    １０記載のリードフレーム。
  13. 【請求項１３】 前記アイランドは四角形状であり、そ
    の四隅のそれぞれが吊りリードにより支持されており、
    前記樹脂流動制御板は、前記アイランドおよびそれぞれ
    の前記吊りリードに支持されており、前記アイランド、
    吊りリードおよび樹脂流動制御板が一体的に構成されて
    いることを特徴とする請求項１２記載のリードフレー
    ム。
  14. 【請求項１４】 前記樹脂流動制御板は、前記アイラン
    ドのそれぞれの外周辺に対面して形成されていることを
    特徴とする請求項１３記載の半導体装置。
  15. 【請求項１５】 前記樹脂流動制御板は、多数の貫通穴
    が配列された形状であることを特徴とする請求項１０乃
    至請求項１４のいずれかに記載のリードフレーム。
  16. 【請求項１６】 前記貫通穴は四角形であり、これによ
    り前記樹脂流動制御板が格子形状となっていることを特
    徴とする請求項１５記載のリードフレーム。
  17. 【請求項１７】 前記貫通穴は円形であることを特徴と
    する請求項１５記載のリードフレーム。
JP2002051418A 2002-02-27 2002-02-27 半導体装置およびリードフレーム Pending JP2003258184A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002051418A JP2003258184A (ja) 2002-02-27 2002-02-27 半導体装置およびリードフレーム
TW92103497A TW594954B (en) 2002-02-27 2003-02-20 Semiconductor device
US10/373,110 US6737735B2 (en) 2002-02-27 2003-02-26 Semiconductor device wiring lead frame having resin flow control plates
CN03106456A CN1441488A (zh) 2002-02-27 2003-02-26 半导体器件
KR10-2003-0012240A KR100523714B1 (ko) 2002-02-27 2003-02-27 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002051418A JP2003258184A (ja) 2002-02-27 2002-02-27 半導体装置およびリードフレーム

Publications (1)

Publication Number Publication Date
JP2003258184A true JP2003258184A (ja) 2003-09-12

Family

ID=27750852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051418A Pending JP2003258184A (ja) 2002-02-27 2002-02-27 半導体装置およびリードフレーム

Country Status (5)

Country Link
US (1) US6737735B2 (ja)
JP (1) JP2003258184A (ja)
KR (1) KR100523714B1 (ja)
CN (1) CN1441488A (ja)
TW (1) TW594954B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166699A (ja) * 2006-12-04 2008-07-17 Asmo Co Ltd 樹脂封止型半導体装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812481B2 (en) * 2001-09-03 2004-11-02 Toyoda Gosei Co., Ltd. LED device and manufacturing method thereof
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
TWI390746B (zh) * 2009-05-07 2013-03-21 Atomic Energy Council 太陽能電池元件
US9196504B2 (en) * 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
JP6845903B1 (ja) * 2019-09-18 2021-03-24 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152501A (ja) 1991-11-28 1993-06-18 Toshiba Corp 半導体装置
JP2989476B2 (ja) * 1994-06-23 1999-12-13 シャープ株式会社 Ｔｃｐ半導体装置
JPH10340976A (ja) 1997-04-10 1998-12-22 Nittetsu Semiconductor Kk 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166699A (ja) * 2006-12-04 2008-07-17 Asmo Co Ltd 樹脂封止型半導体装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100523714B1 (ko) 2005-10-26
CN1441488A (zh) 2003-09-10
US6737735B2 (en) 2004-05-18
TW594954B (en) 2004-06-21
TW200304207A (en) 2003-09-16
US20030160308A1 (en) 2003-08-28
KR20030071545A (ko) 2003-09-03

Similar Documents

Publication Publication Date Title
US6608366B1 (en) Lead frame with plated end leads
JP5011115B2 (ja) マルチチップリードフレーム半導体パッケージ
US8093694B2 (en) Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP5618873B2 (ja) 半導体装置の製造方法
JP2009140962A (ja) 半導体装置およびその製造方法
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4525277B2 (ja) 半導体装置
JP4002476B2 (ja) 半導体装置
JP2004179253A (ja) 半導体装置およびその製造方法
JP2003258184A (ja) 半導体装置およびリードフレーム
US20010033011A1 (en) Semiconductor package having a die pad with downward-extended tabs
US10396017B2 (en) Lead frame
JP2004014801A (ja) 半導体装置およびその製造方法
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
JP2008117875A (ja) 半導体装置および半導体装置の製造方法
JP2003110080A (ja) 半導体装置
JP2004247613A (ja) 半導体装置およびその製造方法
JPH09172130A (ja) 樹脂封止型半導体装置
JP3445930B2 (ja) 樹脂封止型半導体装置
US20050073031A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
JP3934079B2 (ja) 半導体装置
JP2005347769A (ja) 半導体装置の製造方法
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2010050491A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829