KR100523714B1 - 반도체 디바이스 - Google Patents
반도체 디바이스 Download PDFInfo
- Publication number
- KR100523714B1 KR100523714B1 KR10-2003-0012240A KR20030012240A KR100523714B1 KR 100523714 B1 KR100523714 B1 KR 100523714B1 KR 20030012240 A KR20030012240 A KR 20030012240A KR 100523714 B1 KR100523714 B1 KR 100523714B1
- Authority
- KR
- South Korea
- Prior art keywords
- island
- flow control
- resin flow
- leads
- resin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 229920005989 resin Polymers 0.000 claims abstract description 71
- 239000011347 resin Substances 0.000 claims abstract description 71
- 239000008188 pellet Substances 0.000 claims abstract description 36
- 238000007789 sealing Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 20
- 239000011800 void material Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명의 반도체 디바이스는, 아일랜드; 아일랜드상으로 고정된 반도체 펠릿; 아일랜드로 연장된 다수의 내부 리드들; 아일랜드, 반도체 펠릿, 및 내부 리드를 밀봉하는 수지; 및 내부 리드들의 선단들과 아일랜드 사이에 제공되는 수지 유동 제어판들을 구비한다.
Description
본 발명은 반도체 디바이스에 관한 것이다. 보다 구체적으로, 본 발명은 더 많은 핀과 더 작은 반도체 펠릿을 갖는 수지 밀봉형 반도체 디바이스에 관한 것이다.
반도체 디바이스는, 더 많은 핀의 PKG 와 더 작은 반도체 펠릿에 대한 요구로 인하여, 내부 리드의 선단들과 아일랜드 사이에 큰 공간을 갖는다.
도 7 은 반도체 펠릿이 리드 프레임상으로 고정되고 반도체 펠릿의 전극들과 내부 리드의 선단부들이 본딩 와이어에 의해 접속된 상태의 종래 기술 반도체 디바이스를 나타내는 도면으로서, 도 7A 는 평면도이고 도 7B 는 도 7A 에서 점선으로 나타낸 부분 (210) 을 확대한 확대 평면도이다. 다른 3 개의 행어 리드들과 그 주변부들은 동일한 구조를 갖는다.
도 7 에서, 반도체 펠릿 (2) 을 고정하고 탑재하는 아일랜드 (1) 는 4 개의 행어 리드들 (3) 에 의해서 지지된다. 리드 프레임 (200) 의 내부 리드 (5) 는 아일랜드 방향으로 연장된다. 2점 쇄선 화살표로 나타낸 바와 같이, 다수의 내부 리드 (5) 가 아일랜드 (1) 의 각각의 변에서 일정한 피치로 배열되고 아일랜드 (1) 을 둘러싼다. 모든 내부 리드 (5) 의 선단부들과 반도체 펠릿 (2; pellet) 의 전극들은 본딩 와이어 (4; bonding wire) 에 의해 접속된다. 2 점 쇄선 화살표로 나타낸 바와 같이, 배열된 본딩 와이어들 (4) 도 아일랜드 (1; island) 을 둘러싼다.
도 8 은 도 7 의 상태에 있는 어셈블리가 수지 (7) 에 의해 밀봉되는 경우 종래 기술의 수지 유동을 순차적으로 나타내는 평면도이다. 도 9 은 도 8A 의 E-E 부분을 확대한 단면도이다.
일반적으로, 수지는 더 큰 충진부로 먼저 충진된다. 도 8A 에 나타낸 바와 같이, 도 7 의 리드 프레임 형상인 경우에, 수지는 리드 선단들과 아일랜드 (펠릿 탑재부) 사이에 먼저 충진된다. 수지는 이 부분으로 먼저 충진된 후에, 펠릿의 상부/바닥면들로 충진된다. 수지는 펠릿으로 충진되기 전에 주변부로 충진된다. 에어 버블 (20A) 이 칩의 상부면상에 발생된다 (도 8B). 충진완료시에, 보이드 (버블; 20B) 가 에어 버블을 파괴하지 않고 발생된다. 보이드가 존재하는 동안 수지가 경화된다. 반도체 디바이스는 절연성 문제를 갖는다 (도 8C).
종래 기술에서는, 수지가 더 큰 부분에 먼저 충진된다. 도 9 에 나타낸 바와 같이, 수지 (7) 는 몰드 (15) 의 본딩 와이어 (4) 의 바닥면측으로 먼저 충진된다. 충진차 (filling difference) 를 제거하기 위해서, 본딩 와이어 (4) 를 밀도록 수지 (7) 가 본딩 와이어 (4) 를 상향으로 이동시킨다. 이동시, 와이어 변형 (deformation), 즉 본딩 와이어의 바람직하지 않은 이동이 발생한다.
종래 기술에서는, 더 얇은 PKG 를 갖는 더 작은 반도체 펠릿의 상부면과 내부 리드 선단-아일랜드의 수지 충진차가 더 크다. 보이드 (크랙과 갭) 이 쉽게 발생될 수 있다. 긴 와이어에 의한 와이어 변형이 쉽게 발생할 수 있다.
종래 기술에서는, 더 얇은 PKG 로 인하여, 칩과 칩-아일랜드사이의 충진차가 쉽게 발생한다. 이런 관점에서, 와이어 변형이 더 쉽게 발생한다.
일본특개평10-340976호 (이하, 제 1 공지 기술이라고 함) 은 리드프레임의 게이트에 인접한 부분에 있는 프레임측에 수지 유동을 제어하는 제어판이 제공되어, 보이드/와이어 변형/펠릿 시프트를 감소시키는 기술을 개시하고 있다. 이 제 1 공지 기술에서는, 경사진 제어판이 리드 프레임의 게이트측에 제공되어 PKG 의 상부와 바닥부 사이의 충진차를 제거한다.
일본특개평 5-152501호 (이하, 제 2 공지 기술이라고 함) 은 이젝트부와 아일랜드부 사이의 공간을 감소시키지 않고 수지를 쉽게 충진하기 위해서 PKG 의 표면의 리세스부 (이젝트부; eject part) 에 대면하는 아일랜드부에 리세스부가 제공되는 기술을 개시한다.
상술한 바와 같이, 도 7 - 9 에 나타낸 종래기술에서, 반도체 펠릿의 상부면과 내부 리드 선단-아일랜드사이의 수지 충진차가 더 크다. 보이드가 쉽게 생성되고, 긴 와이어로 인한 와이어 변형이 쉽게 발생된다. 더 얇은 PKG 로 인하여, 칩과 칩-아일랜드사이의 충진차가 쉽게 발생된다. 이런 관점에서, 와이어 변형이 쉽게 발생한다.
제 1 공지 기술에서는, PKG 의 상부 및 바닥부 사이의 충진차가 일정 범위까지 감소될 수 있는 경우에도, 펠릿부와 내부 리드 선단-아일랜드 사이의 수지 충진차, 및 와이어 상부와 하부사이의 충진차를 감소시키는 것이 불가능하다. 내부 리드가 게이트 근처에 형성되는 유형은 제어판을 제공하는 공간을 획득할 수 없다.
제 2 공지 기술에서는, 아일랜드의 하부측에서의 수지 유동이 향상된다. 반도체 펠릿의 상부면과 내부 리드 선단-아일랜드 사이의 수지 충진차가 크다는 사실로부터 기인하는 문제가 해결될 수 없다.
본 발명의 반도체 디바이스는, 아일랜드; 아일랜드상으로 고정된 반도체 펠릿; 아일랜드로 연장된 다수의 내부 리드들; 아일랜드, 반도체 펠릿, 및 내부 리드들을 밀봉하는 수지; 및 내부 리드의 선단들과 아일랜드 사이에 제공되는 수지 유동 제어판을 갖는다.
첨부 도면과 관련하여 발명의 상세한 설명을 참조하면 본 발명의 상술한 그리고 다른 목적, 특성, 이점이 보다 명백해질 것이다.
이하, 도면을 참조하여 본 발명을 설명한다. 도 1 은 반도체 펠릿이 리드 프레임상에 고정되고 반도체 펠릿의 전극들과 내부 리드의 선단부들이 본딩 와이어에 의해 접속된 상태인 본 발명의 일실시형태의 반도체 디바이스를 나타내는 도면으로서, 도 1A 는 평면도이고 도 1B 는 도 1A 에서 점선으로 나타낸 부분 (110) 을 확대시킨 확대 평면도이다. 다른 3 개의 행어 리드 (hanger leads) 와 그들의 주변부는 동일한 구조를 갖는다.
도 2 는 본 발명의 일 실시형태의 리드 프레임의 내부 리드들과 그들의 주변부를 나타내는 도면으로서, 도 2A 는 평면도이며 도 2B 는 도 2A 에서 점선으로 나타낸 부분 (120) 을 확대시킨 확대 평면도이다. 다른 3 개의 행어 리드와 그들의 주변부는 동일한 구조를 갖는다.
도면에서 반도체 펠릿 (2) 을 고정하고 탑재하는 4각 평면 형상의 아일랜드 (1) 의 각부분 (square part) 들은 4 개의 행어 리드 (3) 에 의해서 지지된다. 리드 프레임 (100) 의 내부 리드들 (5) 은 아일랜드 방향으로 연장된다. 2점 쇄선 화살표로 나타낸 바와 같이, 다수의 내부 리드들 (5) 이 아일랜드 (1) 의 각각의 변에서 일정한 피치로 배열되어 아일랜드 (1) 를 둘러싸고 있다. 대부분의 내부 리드 (5) 의 선단부들과 반도체 펠릿 (2) 의 전극들은 본딩 와이어 (4) 에 의해서 접속된다. 2점 쇄선 화살표로 나타낸 바와 같이, 배열된 본딩 와이어 (4) 도 아일랜드 (1) 를 둘러싼다.
본 실시형태에서, 4개의 행어 리드 (3) 의 양측에서, 행어 리드 (3) 에 가장 근접한 내부 리드 (5) 가 본딩 와이어 (4) 에 의해 전극에 접속된다. 행어 리드 (3) 에 두 번째로 근접한 내부 리드 (5) 는 본딩 와이어 (4) 에 접속되지 않는 더미 리드 (dummy lead) 이다. 수평 방향의 와이어 변형이 발생할 가능성이 가장 큰 행어 리드 (3) 에 가장 근접한 내부 리드 (5) 는 와이어 변형이 발생할 때 단락 회로 사고를 거의 유발하지 않는다.
본 실시형태에서, 내부 리드 (5) 는 0.10mm 의 리드폭을 갖는 그들의 선단부를 가지며, 0.20mm 의 피치로 배열된다. 행어 리드 (3) 와 내부 리드 (5) 사이의 피치는 0.10 내지 0.20mm 이다.
28μm 의 와이어 직경을 갖는 금선 (gold wire) 로 이루어진 본딩 와이어가 반도체 펠릿의 표면으로부터 약 0.20mm 의 높이에서 루프로 제공되어, 내부 리드의 본딩 부분인 선단부들과 반도체 펠릿의 전극들을 접속시킨다.
도 1 과 2 에 나타낸 바와 같이, 본 발명의 수지 유동 제어판 (플로우 세퍼레이터; 9) 는 내부 리드 (5) 의 선단들과 아일랜드 (1) 사이에 제공된다. 4 개의 수지 유동 제어판 (9) 은 아일랜드를 둘러싸도록 아일랜드의 변들에서 대면하도록 배치된다.
수지 유동 제어판들 각각은 제 1 지지부 (92) 의 쌍에 의해 아dlf랜드 (1) 상에서 지지되고 제 2 지지부 (93) 의 쌍에 의해 행어 리드 (3) 상에서 지지된다.
리드 프레임의 일부를 형성하는 제 1 및 제 2 지지부를 구비하는 수지 유동 제어판 (9) 은 아일랜드 (1), 행어 리드 (3), 내부 리드 (5), 및 외부 리드 (8) (도 6) 으로, 예를들어 0.15mm 의 판두께를 갖는 Cu판에 의해, 일체적으로 형성된다.
수지 유동 제어판 (9) 과 아일랜드 사이의 스페이스 (11) 는 상부 및 바닥부로 수지를 유입시키는 공간이어야 한다. 아일랜드 방향에서의 사이즈 A 는 본 실시형태에서 0.3mm 이고, 바람직하게는 0.1 내지 0.7 mm 이다. 이는 수지 유동 제어판과 행어 리드사이의 스페이스 (12) 에서와 유사하다.
아일랜드 방향에서 수지 유동 제어판 (9) 의 사이즈 B 는 본 실시형태에서 1.2mm 이다. 수지 유동 제어판과 내부 리드 사이의 스페이스 (13) 의 평균값이 C 일 경우, B 는 바람직하게는 A+B+C 의 약 절반이다.
도 3 을 참조하여, 수지 유동 제어판 (플로우 세퍼레이터; 9) 에 형성된 스루홀 (91) 을 설명한다. 도 3A 에서, 스루홀 (91) 은 4 각형으로서 직사각형이 되는 것으로 나타내진다. 도 3B 에서, 스루홀 (91) 은 원형으로서 타원형을 갖는 것으로 나타내진다.
아일랜드 (1) 의 외변에 수직한 방향에서, 스루홀 (91) 은 H 의 사이즈와 I 의 피치 사이즈를 갖는다. I/H 는 그다지 중요하지 않으며 폭 사이즈 B 에 의해서 결정된다. 도 1 과 2 에 나타낸 바와 같이, H 를 변경시키는 하나의 스루홀이 행어핀 근처에 배열된다.
아일랜드 (1) 의 외변과 평행한 방향의 스루홀 (91) 은 E 의 사이즈와 F 의 피치 사이즈를 갖는다. F/E 는 중요하다. E 가 너무 큰 경우 플로우 세퍼레이터의 효과가 없어진다. E 의 적절한 범위는 0.1 내지 0.7mm 이다. 본 실시형태에서, E 는 0.2mm 이다. F 의 적절한 범위는 0.1 내지 0.5mm 이다. F는 본 실시형태에서 0.2mm 이다. 도 1 과 2 에 나타낸 바와 같이, 행어핀 근처에서 H 를 변경시키는 하나의 스루홀을 배열시키는 부분에서는, 스루홀이 다른 부분의 것과 동일한 값의 E 와 F 로 배열된다.
도 4 는 반도체 펠릿 (2) 이 수지 유동 제어판을 갖는 리드 프레임상에 탑재되고, 내부 리드 (5) 의 선단부들과 반도체 플레이트의 전극들이 본딩 와이어 (4) 에 의해 접속되고 10Paㆍs 의 점도를 갖는 에폭시 수지가 몰딩을 위해서 유입되는 상태를 나타낸다.
본 발명에서는, 수지 유동 제어판이 내부 리드의 선단과 아일랜드사이에 제공된다. 수지는 팬 형상의 이러한 부분으로 먼저 충진된다 (도 4A). 충진동안 펠릿상에는 에어 버블이 발생하지 않는다 (도 4B). 수지를 경화시키기 위한 수지 충진의 완료후에는, 크랙과 갭 같은 보이드가 발생하지 않는다 (도 4C).
도 4A 의 D-D 를 확대한 단면도인 도 5 에 나타낸 바와 같이, 몰드 (15) 에서, 수지 유동 제어판 (플로우 세퍼레이터; 9) 가 본딩 와이어 (4) 의 하부 방향에 존재한다. 본딩 와이어들의 상부 및 하부 방향 사이의 수지 충진차는 더 작다. 본딩 와이어들의 상부 및 하부 방향에서의 수지 이동이 작아서 와이어 변형을 감소시킨다.
도 6 은 도 1 내지 5 로부터 획득한 반도체 디바이스를 나타낸다. 0.15mm 의 판두께를 갖는 Cu 합금판으로 이루어진 리드 프레임 (100) 은 내부 리드 (5), 아일랜드 (1), 외부 리드 (8), 및 수지 유동 제어판 (9) 들을 갖는다. 아일랜드 (1) 상으로 고정되고 탑재된 반도체 펠릿 (2) 의 전극 (6) 과 내부 리드 (5) 의 선단부가 본딩 와이어에 의해서 접속되며, 외부 리드 (8) 가 도출된다. 폼이 밀봉 수지 (7) 로 밀봉된 후, 리드 프레임의 불필요한 부분이 절단되고 제거된다. 이와 같이, 본 발명의 일 실시형태의 반도체 디바이스가 획득된다.
이상, 특정 실시형태를 참조하여 본 발명을 설명하였지만, 이 설명은 본 발명을 한정하도록 해석하려는 것은 아니다. 본 발명의 상세한 설명을 참조하면 당업자들에게는 개시된 실시형태의 다양한 변경이 명백해질 것이다. 따라서, 첨부되는 청구항은 본 발명의 실제 범위내에 속하는 임의의 변경이나 실시형태를 포함하는 것이다.
상술한 바와 같이, 본 발명에 따르면, 수지 충진을 제어하는 수지 유동 제어판 (플로우 세퍼레이터) 이 리드 프레임 상태에서 내부 리드들의 선단들과 아일랜드사이에 존재한다. 펠릿과 내부 리드-아일랜드 사이의 수지 충진차는 억제될 수 있다. 밀봉 수지에서 불리한 보이드가 감소될 수 있다.
수지 유동 제어판의 존재는 본딩 와이어의 상부 및 하부 방향 사이의 충진차를 감소시킬 수 있다. 문제시되는 와이어 변형이 감소될 수 있다.
도 1 은 반도체 펠릿이 리드 프레임상에 고정되고, 반도체 펠릿의 전극들과 내부 리드의 선단부들이 본딩 와이어에 의해 접속된 상태인 본 발명의 일 실시형태의 반도체 디바이스를 나타내는 도면으로서, 도 1A 는 평면도이고 도 1B 는 도 1A 의 부분 (110) 을 확대시킨 평면도.
도 2 는 본 발명의 일 실시형태의 리드 프레임의 내부 리드들과 그들의 주변부들을 나타내는 도면으로서, 도 2A 는 평면도이고 도 2B 는 도 2A 의 부분 (120) 을 확대시킨 평면도.
도 3 은 본 발명의 일 실시형태의 수지 유동 제어판 (플로우 세퍼레이터) 를 나타내는 평면도로서, 도 3A 는 그들의 스루홀이 4 각형인 것을 나타낸 평면도이고, 도 3B 는 그들의 스루홀이 원형인 것을 나타낸 평면도.
도 4A-4C 는 본 발명의 일 실시형태의 수지 유동을 순차적으로 나타내는 평면도.
도 5 는 도 4A 의 D-D 부분을 확대시킨 단면도.
도 6 은 본 발명의 일 실시형태의 반도체 디바이스를 개략적으로 나타내는 측면도.
도 7 은 반도체 펠릿이 리드 프레임상에 고정되고 반도체 펠릿의 전극들과 내부 리드의 선단부들이 본딩 와이어에 의해 접속된 상태인 종래 기술 반도체 디바이스를 나타내는 도면으로서, 도 7A 는 평면도이며, 도 7B 는 도 7A 의 부분 (210)을 확대시킨 평면도.
도 8A-8C 는 종래 기술의 수지 유동을 순차적으로 나타내는 평면도.
도 9 는 도 8A 의 E-E 부분을 확대시킨 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1: 아일랜드 2: 반도체 펠릿
3: 행어 리드 4: 본딩 와이어
5: 내부 리드 6: 전극
7: 밀봉 수지 8: 외부 리드
9: 수지 유동 제어판
11: 수지 유동 제어판들과 아일랜드 사이의 스페이스
12: 수지 유동 제어판과 행어 리드사이의 스페이스
13: 수지 유동 제어판과 내부 리드 사이의 스페이스
15: 몰드 20A: 에어 버블
20B: 보이드 91: 스루홀
92: 제 1 지지부 93: 제 2 지지부
100: 리드 프레임 200: 리드 프레임
Claims (17)
- 아일랜드;상기 아일랜드상에 고정된 반도체 펠릿;상기 아일랜드로 연장된 다수의 내부 리드들;상기 아일랜드, 반도체 펠릿, 및 내부 리드들을 밀봉하는 수지; 및상기 내부 리드들의 선단들과 상기 아일랜드 사이에 제공된 수지유동제어판들을 구비하며,상기 수지유동제어판들은 다수의 스루홀이 배열된 형상을 갖는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 아일랜드는 행어 리드들에 의해 지지되며, 상기 수지 유동 제어판들은 상기 아일랜드와 상기 행어 리드들에 의해 지지되는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 수지 유동 제어판들은 상기 아일랜드를 둘러싸도록 제공되는 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 아일랜드는 4 각형이며, 그 4 개의 모서리는 행어 리드들에 의해 지지되는 것을 특징으로 하는 반도체 디바이스.
- 제 4 항에 있어서,상기 수지 유동 제어판들은 상기 아일랜드와 상기 행어 리드들에 의해 지지되며 상기 아일랜드의 외주변들에서 대면하도록 형성되는 것을 특징으로 하는 반도체 디바이스.
- 삭제
- 제 1 항에 있어서,상기 스루홀들은 4 각형이며, 상기 수지 유동 제어판들은 격자형상인 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 스루홀들은 원형인 것을 특징으로 하는 반도체 디바이스.
- 제 1 항에 있어서,상기 내부 리드들의 선단부들과 상기 반도체 펠릿의 전극들을 접속시키는 본딩 와이어가 상기 수지 유동 제어판들상에서 연장하도록 제공되는 것을 특징으로 하는 반도체 디바이스.
- 아일랜드;상기 아일랜드로 연장된 다수의 내부 리드; 및상기 내부 리드들의 선단들와 상기 아일랜드사이에 제공된 수지 유동 제어판들을 구비하며,상기 수지 유동 제어판들은 다수의 스루홀이 배열된 형상을 갖는 것을 특징으로 하는 반도체 디바이스.
- 제 10 항에 있어서,상기 아일랜드는 행어 리드들에 의해 지지되고, 상기 수지 유동 제어판들은 상기 아일랜드와 상기 행어 리드들에 의해 지지되며, 상기 아일랜드, 행어 리드들, 및 수지 유동 제어판들은 일체로 형성되는 것을 특징으로 하는 반도체 디바이스.
- 제 10 항에 있어서,상기 수지 유동 제어판들은 상기 아일랜드를 둘러싸도록 제공되는 것을 특징으로 하는 반도체 디바이스.
- 제 12 항에 있어서,상기 아일랜드는 4 각형이고, 그 4 개의 모서리는 행어 리드들에 의해 지지되며, 상기 수지 유동 제어판들은 상기 아일랜드와 상기 행어 리드들에 의해 지지되며, 상기 아일랜드, 행어 리드들, 및 수지 유동 제어판들은 일체로 형성되는 것을 특징으로 하는 반도체 디바이스.
- 제 13 항에 있어서,상기 수지 유동 제어판들은 상기 아일랜드의 외주변들에서 대면하도록 형성되는 것을 특징으로 하는 반도체 디바이스.
- 삭제
- 제 10 항에 있어서,상기 스루홀들은 4 각형이며, 상기 수지 유동 제어판들은 격자형상인 것을 특징으로 하는 반도체 디바이스.
- 제 10 항에 있어서,상기 스루홀들은 원형인 것을 특징으로 하는 반도체 디바이스.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00051418 | 2002-02-27 | ||
JP2002051418A JP2003258184A (ja) | 2002-02-27 | 2002-02-27 | 半導体装置およびリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030071545A KR20030071545A (ko) | 2003-09-03 |
KR100523714B1 true KR100523714B1 (ko) | 2005-10-26 |
Family
ID=27750852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0012240A KR100523714B1 (ko) | 2002-02-27 | 2003-02-27 | 반도체 디바이스 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6737735B2 (ko) |
JP (1) | JP2003258184A (ko) |
KR (1) | KR100523714B1 (ko) |
CN (1) | CN1441488A (ko) |
TW (1) | TW594954B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812481B2 (en) * | 2001-09-03 | 2004-11-02 | Toyoda Gosei Co., Ltd. | LED device and manufacturing method thereof |
JP2008166699A (ja) * | 2006-12-04 | 2008-07-17 | Asmo Co Ltd | 樹脂封止型半導体装置 |
JP2008300587A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8148825B2 (en) * | 2007-06-05 | 2012-04-03 | Stats Chippac Ltd. | Integrated circuit package system with leadfinger |
JP5247626B2 (ja) * | 2008-08-22 | 2013-07-24 | 住友化学株式会社 | リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法 |
TWI390746B (zh) * | 2009-05-07 | 2013-03-21 | Atomic Energy Council | 太陽能電池元件 |
US9196504B2 (en) * | 2012-07-03 | 2015-11-24 | Utac Dongguan Ltd. | Thermal leadless array package with die attach pad locking feature |
JP6845903B1 (ja) * | 2019-09-18 | 2021-03-24 | Towa株式会社 | 成形型、樹脂成形装置及び樹脂成形品の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152501A (ja) | 1991-11-28 | 1993-06-18 | Toshiba Corp | 半導体装置 |
JP2989476B2 (ja) * | 1994-06-23 | 1999-12-13 | シャープ株式会社 | Tcp半導体装置 |
JPH10340976A (ja) | 1997-04-10 | 1998-12-22 | Nittetsu Semiconductor Kk | 樹脂封止型半導体装置 |
-
2002
- 2002-02-27 JP JP2002051418A patent/JP2003258184A/ja active Pending
-
2003
- 2003-02-20 TW TW92103497A patent/TW594954B/zh not_active IP Right Cessation
- 2003-02-26 CN CN03106456A patent/CN1441488A/zh active Pending
- 2003-02-26 US US10/373,110 patent/US6737735B2/en not_active Expired - Fee Related
- 2003-02-27 KR KR10-2003-0012240A patent/KR100523714B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200304207A (en) | 2003-09-16 |
CN1441488A (zh) | 2003-09-10 |
US6737735B2 (en) | 2004-05-18 |
JP2003258184A (ja) | 2003-09-12 |
KR20030071545A (ko) | 2003-09-03 |
TW594954B (en) | 2004-06-21 |
US20030160308A1 (en) | 2003-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6650020B2 (en) | Resin-sealed semiconductor device | |
US20140217620A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH1131776A (ja) | 半導体チップパッケージ | |
US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
JP2001326236A (ja) | 半導体装置の製造方法 | |
JP4002476B2 (ja) | 半導体装置 | |
JP5098301B2 (ja) | 電力用半導体装置 | |
CN103107142A (zh) | 具有盖结构的半导体器件及其制造方法 | |
KR100523714B1 (ko) | 반도체 디바이스 | |
WO2010098501A1 (ja) | 半導体装置およびその製造方法 | |
KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피(mlp)형 반도체 패키지 | |
US6633077B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2008252054A (ja) | 半導体装置および半導体装置の製造方法 | |
US20030145461A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP5273265B2 (ja) | 電力用半導体装置 | |
JP2010278138A (ja) | 半導体装置及びその製造方法 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JPH06132458A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
CN110310915B (zh) | 一种顶出机构及塑封装置 | |
JPH11354689A (ja) | フレーム状基板とその製造方法及び半導体装置の製造方法 | |
JP4995764B2 (ja) | リード支持型半導体パッケージ | |
KR100216062B1 (ko) | 리드 프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지 | |
JP4476977B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |