CN1441488A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1441488A
CN1441488A CN03106456A CN03106456A CN1441488A CN 1441488 A CN1441488 A CN 1441488A CN 03106456 A CN03106456 A CN 03106456A CN 03106456 A CN03106456 A CN 03106456A CN 1441488 A CN1441488 A CN 1441488A
Authority
CN
China
Prior art keywords
island
semiconductor device
control board
flow control
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03106456A
Other languages
English (en)
Inventor
伊藤隆博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1441488A publication Critical patent/CN1441488A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的半导体器件有岛；固定在岛上的半导体芯片；延伸到岛的很多内部引线；密封岛、半导体芯片和内部引线的树脂；和设置在内部引线边缘和岛之间的树脂流控制板。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。更具体地说，本发明涉及一种有更多管脚和一个较小半导体芯片的树脂密封类半导体器件。
背景技术
由于需要更多的PKG管脚和一个较小的半导体芯片，半导体器件内部引线的边缘和岛间有一个较大的空间。
图7是一个描述现有技术半导体器件的示意图，其中一个半导体芯片被固定在一个引线框上，并且该半导体芯片的电极和内部引线边缘部分通过焊线相连，其中，图7A是一个平面图，图7B是一个放大平面图，该图放大了在图7A中以虚线标明的部分210。另外三个悬挂架引线和其外围部分具有同样的结构。
在图7中，固定和安装半导体芯片2的岛1是由四个悬挂架引线3支撑。引线框200的内部引线5沿岛的方向延伸。如虚线箭头所示，很多内部引线5按固定间距排列在岛1的每一侧并围绕着岛1。所有内部引线5的边缘部分和半导体芯片2的电极通过焊线4连接起来。如虚线箭头所示，这些排列的焊线4也围绕着岛1。
图8是一个平面图，顺次描述了在现有技术中，当在图7所示状态下的组件被树脂7封装时的树脂流。图9是将图8A中E-E部位放大的剖视图。
通常，树脂首先填充到较大的填充部分。如图8A所示，在如图7中引线框形状的情况下，树脂先填充在引线边缘和岛(半导体芯片安装部分)之间。树脂首先填充这一部分，然后填充半导体芯片的上表面/底表面。树脂在填入半导体芯片前先填入周边部分。一个空气泡20A在芯片上表面上产生(详见图8B)。当填充完成时，一个空隙(泡)20B在没有挤破空气泡的情况下产生了。在空隙存在的情况下，树脂变硬。半导体器件具有绝缘问题(详见图8C)。
在现有技术中，树脂首先被填入到较大的部分。如图9所示，在模子15中，树脂7首先填入焊线4的底部表面侧。为了减少填充差异，树脂7向上推动焊线4以便推开焊线4。在该运动过程中，线变形，也就是说，发生了不期望的焊线移位。
在现有技术中，在具有较薄PKG的较小半导体芯片顶部表面和内部引线边缘-岛之间的树脂填充差异更大了。空隙(裂缝和缺口)很容易产生。由于长线，线的变形也容易产生。
在现有技术中，由于较薄的封装(PKG)，在芯片和芯片岛之间容易产生填充差异。从这一点来说，线的变形就更加容易产生。
日本专利申请公开No Hei 10-340976(在下文中，作为第一已知技术)公开了一项技术，其中控制树脂流的控制板设置在引线框侧接近引线框浇口的部分，由此减小了空隙/线变形/半导体芯片移动等。在第一已知技术中，在引线框的浇口测设有一个斜控制板，以减少封装顶部和底部的填充差异。
日本专利申请公开No Hei 5-152501(在下文中，称为第二已知技术)公开了一项技术。其中和封装(PKG)表面的凹口部分(排出部分)相对的岛部分提供了一个凹口部分，以在没有减小排出部分和岛部分之间的空间的情况下，容易填充树脂。
据上所述，在图7～9所示的现有技术中，在半导体芯片顶部表面和内部引线边缘-岛之间的树脂填充差异更大。这样空隙容易生成，由于引线长，引线的变形也容易发生。由于较薄的封装，在芯片和芯片-岛之间容易产生填充差异。由于这个原因，引线容易变形。
在第一已知技术中，即使封装的顶部和底部之间的填充差异可以减小到某种程度，但是不可能减小半导体芯片部分和内部引线边缘-岛之间的树脂填充差异，也不能减小引线顶部和底部的树脂填充差异。使内部引线于浇口旁成形的这种类型没有空间提供给控制板。
在第二已知技术中，只有岛下侧的树脂流得到了改善。半导体芯片顶部表面和内部引线边缘-岛之间的树脂填充差异较大这一问题不能得到解决。
发明内容
本发明的半导体器件有岛；固定在岛上的半导体芯片；延伸到岛的很多内部引线；密封岛、半导体芯片和内部引线的树脂；和设置在内部引线边缘和岛之间的树脂流控制板。
附图说明
通过结合附图，参考以下对本发明的详细介绍，本发明的上述和其它目的，特征和优点将会变得更加明显，其中：
图1为描述本发明实施例的半导体器件图，在此图中，一个半导体芯片被固定在引线框上，并且半导体芯片的电极和内部引线的边缘部分通过焊线相连，其中图1A是平面图，图1B是图1A的部分110的放大平面图；
图2为描述本发明实施例的引线框的内部引线及其外围部分的视图，其中，图2A是一个平面图，图2B是图2A的部分120的放大平面图；
图3是一个平面图，描述了本发明实施例的树脂流控制板(分流器(flow separator))，其中，图3A示出了它们的通孔是方形的，图3B示出了它们的通孔是圆形的；
图4A～图4C是平面图，依次示出了本发明实施例的树脂流；
图5为将图4A中D-D部分放大了的截面图；
图6是一个侧视图，示意地示出了本发明实施例的半导体器件；
图7为描述现有技术半导体器件的视图，在此图中，半导体芯片被安装在一个引线框上，并且该半导体芯片的电极和内部引线的边缘部分通过焊线相连，其中，图7A为平面图，图7B为图7A中部分210的放大平面图；
图8A～8C为平面图，依次示出了现有技术的树脂流；
图9为图8A中E-E部分放大截面图。
具体实施方式
下面将参照附图描述本发明。图1为描述本发明实施例的半导体器件的视图，其状态是，半导体芯片被安装在引线框上，并且半导体芯片的电极和内部引线的边缘部分通过焊线相连，其中图1A是平面图，图1B是图1A中用虚线标明的110部分放大后的平面图。另外三个悬挂架引线和它们的外围部分具有同样的结构。
图2为描述本发明实施例的引线框的内部引线和其外围部分的视图，其中，图2A是平面图，图2B是图2A中虚线所示的部分120放大后的平面图。另外三个悬挂架引线和它们的外围部分具有同样的结构。
在图中，四个悬挂架引线3支撑着正方形的平面形岛1的正方形部分，其中岛1固定和安装了半导体芯片2。引线框100的内部引线5沿岛的方向延伸。如虚线箭头所示，很多内部引线5按固定间距排列在岛1的各边并围绕着岛1。大多数内部引线5的边缘部分和半导体芯片2的电极通过焊线4连接起来。如虚线箭头所示，这些排列的焊线4也围绕着岛1。
在这个实施例中，在四个悬挂架引线3的两个边上，离悬挂架引线3最近的内部引线5与电极通过焊线4相连。离悬挂架引线3次近的内部引线5是一虚设引线，没有连到焊线4上。离悬挂架引线3最近的极易在水平方向发生线变形的内部引线5不会因为线的变形而引起短路事故。
在这个实施例里，内部引线5的边缘部分的引线宽0.10mm，并按0.20mm的节距排列。悬挂架引线3和内部引线5之间的间距宽为0.10mm到0.20mm。
由线直径为28μm的金丝做成的焊线4以环状并离半导体芯片表面高约0.20mm的高度设置，以便连接作为内部引线连接部分的边缘部分和半导体芯片的电极。
如图1和图2所示，本发明的树脂流控制板(分流器)9设置在内部引线5的边缘和岛1之间。四个树脂流控制板9被排列在与岛的边相对的位置，以围绕岛。
通过一对第一支撑部分92，每一个树脂流控制板被支撑在岛1上；通过一对第二个支撑部分93，每一个树脂流控制板被支撑在悬挂架引线3上。
包括构成引线框的部分的第一和第二支撑部分的树脂流控制板9与岛1、悬挂架引线3、内部引线5和外部引线8(图6)整体形成，例如，由板厚为0.15mm的铜Cu板。
在树脂流控制板9和岛之间的空间11必是一个能让树脂流到顶部和底部的空间。在实施例中沿岛的方向的尺寸A是0.3mm，优选范围是0.1到0.7mm。它与位于树脂流控制板和悬挂架引线之间的空间12类似。
在实施例中沿岛的方向的树脂流控制板尺寸B是1.2mm。当在树脂流控制板和内部引线间的空间13的平均值是C时，B优选大约是A+B+C的一半。
参考图3，将描述在树脂流控制板(分流器)中形成的通孔91。在图3A中，通孔91是正方形的，被示为矩形形状。在图3B中，通孔91是圆形的，被视为椭圆形形状。
在垂直于岛1外边的方向上，通孔91的尺寸为H并且通孔间距的尺寸为I。I/H并不如此重要，它是由宽度尺寸B决定的。如图1和图2所示，一个改变H大小的通孔排在挂钩销旁边。
沿与岛1外边平行的方向，通孔91的尺寸为E并且通孔间距为F。F/E是重要的。当E太大的时候，分流器的效果就失去了。E的合适范围是0.1mm到0.7mm。在此实施例中E是0.2mm。F的合适范围是0.1到0.5mm。此实施例中F是0.2mm。在靠近挂钩销布置一个改变H值的通孔的部分，通孔如图1和图2所示，通孔按与其它部分同样的E和F值排列。
图4示出了这样一种情况：半导体芯片2安装在拥有树脂流控制板9的引线框上，内部引线5的边缘部分和半导体芯片的电极通过焊线4相连，并且具有10Pa·s粘性的环氧树脂为了浇铸流入其中。
在本发明中，树脂流控制板被安装在内部引线边缘和岛之间。树脂首先以扇形填入这部分(详见图5A)。在填充期间没有空气泡在半导体芯片上产生(详见图5B)。在树脂填充完成，树脂硬化后，没有空隙(如裂纹和缺口)产生(详见图5C)。
如图5所示，图5是放大了图4A的D-D部分的截面图，在模子15中，树脂流控制板(分流器)9存在于焊线4的下部方向。在焊线上部和下部方向之间的树脂填充差异较小。在焊线上部和下部方向树脂的移动小，这就减小了引线的变形。
图6示出了从图1到图5得到的半导体器件。由板厚0.15mm的铜合金板制成的引线框100具有内部引线5、岛1、外部引线8和树脂流控制板9。固定和安装在岛1上的半导体芯片2的电极6与内部引线5的边缘部分通过焊线4相连，并且外部引线8被引出。由密封树脂7密封，然后，引线框不必要的部分被切除。本发明实施例的半导体器件就这样形成了。
如上述，根据本发明，控制树脂填充的树脂流控制板(分流器)存在于引线框内，位于内引线边缘和岛之间。在半导体芯片和内部引线-岛之间树脂填充差异可消除。密封树脂的有害空隙会减少。
树脂流控制板的存在可以减小焊线上部和下部方向的填充差异。有害的引线变形可以减少。
尽管参照具体实施例描述了本发明，单该描述并不是限定意义的描述。参照本发明的描述，对本领域的普通技术人员来说对所披露的实施例可以做出各种修改是显而易见的。因此，权利要求将覆盖落入本发明范围的各种修改或实施。

Claims (17)

1.一种半导体器件，包括：
岛；
固定在岛上的半导体芯片；
延伸到岛的很多内部引线；
密封岛、半导体芯片和内部引线的树脂；及
设置在内部引线边缘和岛之间的树脂流控制板。
2.根据权利要求1所述的半导体器件，其中，悬挂架引线支撑岛，并且岛和悬挂架引线支撑树脂流控制板。
3.根据权利要求1所述的半导体器件，其中，设置树脂流控制板围绕岛。
4.根据权利要求1所述的半导体器件，其中，岛是正方形的并且悬挂架引线支撑其四角。
5.根据权利要求4所述的半导体器件，其中，岛和悬挂架引线支撑树脂流控制板，并且树脂流控制板在与岛的外围边相对位置形成。
6.根据权利要求1所述的半导体器件，其中，树脂流控制板形状为有很多通孔排列在其中。
7.根据权利要求6所述的半导体器件，其中，通孔是方形的，并且树脂流控制板是格子形的。
8.根据权利要求6所述的半导体器件，其中，通孔是圆形的。
9.根据权利要求1所述的半导体器件，其中，设置连接内部引线边缘部分和半导体芯片的电极的焊线，使其在树脂流控制板上延伸。
10.一种半导体器件，包括：
岛；
很多延伸到岛的内部引线；及
设置在内部引线边缘和岛之间的树脂流控制板。
11.根据权利要求10所述的半导体器件，其中，悬挂架引线支撑岛，岛和悬挂架引线支撑树脂流控制板，并且岛，悬挂架引线和树脂流控制板整体形成。
12.根据权利要求10所述的半导体器件，其中，设置树脂流控制板围绕岛。
13.根据权利要求12所述的半导体器件，其中，岛是正方形的，悬挂架引线支撑其四个角，树脂流控制板由岛和悬挂架引线支撑，并且岛，悬挂架引线和树脂流控制板一体形成。
14.根据权利要求13所述的半导体器件，其中，形成树脂流控制板，使其与岛的外围边相对。
15.根据权利要求10所述的半导体器件，其中，树脂流控制板的形状为很多通孔排列在其中。
16.根据权利要求15所述的半导体器件，其中，通孔是正方形的，并且树脂流控制板是格子形的。
17.根据权利要求15所述的半导体器件，其中，通孔是圆形的。
CN03106456A 2002-02-27 2003-02-26 半导体器件 Pending CN1441488A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP51418/2002 2002-02-27
JP2002051418A JP2003258184A (ja) 2002-02-27 2002-02-27 半導体装置およびリードフレーム

Publications (1)

Publication Number Publication Date
CN1441488A true CN1441488A (zh) 2003-09-10

Family

ID=27750852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03106456A Pending CN1441488A (zh) 2002-02-27 2003-02-26 半导体器件

Country Status (5)

Country Link
US (1) US6737735B2 (zh)
JP (1) JP2003258184A (zh)
KR (1) KR100523714B1 (zh)
CN (1) CN1441488A (zh)
TW (1) TW594954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690123A (zh) * 2012-07-03 2020-01-14 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812481B2 (en) * 2001-09-03 2004-11-02 Toyoda Gosei Co., Ltd. LED device and manufacturing method thereof
JP2008166699A (ja) * 2006-12-04 2008-07-17 Asmo Co Ltd 樹脂封止型半導体装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
TWI390746B (zh) * 2009-05-07 2013-03-21 Atomic Energy Council 太陽能電池元件
JP6845903B1 (ja) * 2019-09-18 2021-03-24 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152501A (ja) 1991-11-28 1993-06-18 Toshiba Corp 半導体装置
JP2989476B2 (ja) * 1994-06-23 1999-12-13 シャープ株式会社 Ｔｃｐ半導体装置
JPH10340976A (ja) 1997-04-10 1998-12-22 Nittetsu Semiconductor Kk 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690123A (zh) * 2012-07-03 2020-01-14 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN110690123B (zh) * 2012-07-03 2023-12-26 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装

Also Published As

Publication number Publication date
TW594954B (en) 2004-06-21
US20030160308A1 (en) 2003-08-28
US6737735B2 (en) 2004-05-18
JP2003258184A (ja) 2003-09-12
KR20030071545A (ko) 2003-09-03
KR100523714B1 (ko) 2005-10-26
TW200304207A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
KR101254803B1 (ko) 반도체 장치의 제조 방법
CN1501485A (zh) 电子器件
US8097934B1 (en) Delamination resistant device package having low moisture sensitivity
CN1577816A (zh) 形成包封器件和结构的方法
CN1499622A (zh) 引线框及制造方法以及树脂密封型半导体器件及制造方法
CN1127761C (zh) 半导体装置
CN1945804A (zh) 制作具有露出的翼片的模制阵列封装器件的方法和结构
CN1815726A (zh) 电路板及其制造方法以及半导体封装及其制造方法
CN1441488A (zh) 半导体器件
CN101060090A (zh) 半导体装置的制造方法
CN1674265A (zh) 树脂密封型半导体装置及其制造方法
CN1168537A (zh) 具有高输入/输出连接的半导体集成电路器件
US20040018666A1 (en) Wafer level package structure and method for packaging the same
CN1638109A (zh) 半导体器件
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
US12113009B2 (en) Semiconductor device
CN1185704C (zh) 半导体装置及其制造方法
CN1213174A (zh) 一种芯片封装型半导体器件及其生产方法
CN113851444A (zh) 功率模块
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN1225510A (zh) 装有芯片上引线封装结构的塑封半导体器件
CN1574332A (zh) 功率半导体器件
CN1471149A (zh) 引线框架、使用了它的半导体器件的制造方法
CN1435882A (zh) 半导体装置及其制造方法
US20140239359A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned