KR20100023766A - 리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법 - Google Patents

리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법 Download PDF

Info

Publication number
KR20100023766A
KR20100023766A KR1020090077412A KR20090077412A KR20100023766A KR 20100023766 A KR20100023766 A KR 20100023766A KR 1020090077412 A KR1020090077412 A KR 1020090077412A KR 20090077412 A KR20090077412 A KR 20090077412A KR 20100023766 A KR20100023766 A KR 20100023766A
Authority
KR
South Korea
Prior art keywords
resin
lead frame
lead
resin package
pressure loss
Prior art date
Application number
KR1020090077412A
Other languages
English (en)
Other versions
KR101591094B1 (ko
Inventor
야스오 마츠미
미츠오 마에다
Original Assignee
스미또모 가가꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시끼가이샤 filed Critical 스미또모 가가꾸 가부시끼가이샤
Publication of KR20100023766A publication Critical patent/KR20100023766A/ko
Application granted granted Critical
Publication of KR101591094B1 publication Critical patent/KR101591094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

압력 손실부 (H1, H2) 는 수지 패키지의 하나의 모서리부에 상당하는 위치로부터 연장되어 있고, 수지 성형시의 압력 손실부 (H1, H2) 내의 수지 유동 방향 (X 축) 에 수직인 압력 손실부 (H1, H2) 의 개구 면적의 최소치를 S1, 성형시의 잉여 수지 축적부 (H3 ∼ H5) 내의 수지 유동 방향 (Y 축) 에 수직인 잉여 수지 축적부 (H3 ∼ H5) 의 개구 면적의 평균치를 S2 로 한다. 이 리드 프레임에서는 S1＜S2 가 만족되어 있다.
리드 프레임, 수지 패키지, 반도체 장치

Description

리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법{LEAD FRAME, RESIN PACKAGE, SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING THE RESIN PACKAGE}
본 발명은, 리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법에 관한 것이다.
종래, 리드 프레임 (lead frame) 은 중앙에 사각형의 다이 패드 (die pad) 를 구비하고 있고, 다이 패드 자체는 리드 프레임 본체로부터 다이 패드의 대각선을 따라 연장된 4 개의 현수 리드에 의해, 리드 프레임 본체에 고정되어 있다. 다이 패드의 주위에는 복수의 다이 본딩 (die bonding) 용 리드가 배치되어 있다. 또, 현수 리드가 외부 프레임과 다이 패드 본체를 접속하는 구조의 것도 알려져 있다.
이와 같은 리드 프레임은 예를 들어 특허 문헌 1 (일본 공개특허공보 평5-315512호) 에 기재되어 있다. 특허 문헌 1 에 기재된 리드 프레임에 있어서는 수지 성형시에 수지 재료를 금형에 주입한 경우에 있어서, 수지 재료가 퇴피할 수 있는 개구 영역을 구비하고 있다.
그러나, 종래의 리드 프레임을 사용하여 제조된 수지 패키지는 반드시 기밀성이 충분하다고는 할 수 없고, 이와 같이 기밀성이 불충분한 수지 패키지에 의해 반도체 장치를 얻은 경우, 당해 반도체 장치의 신뢰성을 저하시키는 경우가 있었다. 따라서, 보다 기밀성이 우수한 고품위의 수지 패키지가 요구되고 있었다.
본 발명은, 이와 같은 과제를 감안하여 이루어진 것으로서, 고품질의 수지 패키지를 형성할 수 있는 리드 프레임, 고품질의 수지 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제를 해결하기 위해서 리드 프레임에 대해 검토하여, 종래의 리드 프레임에서는 수지 패키지 제조시에 있어서 주입된 수지 재료가 주입 위치로부터 복수의 수지류(流)로 나누어져 흐르는 경우, 그 합류 위치에 있어서 웰드 (weld) 가 발생하는 경향이 높아, 제조되는 수지 패키지의 품질이 저하되는 것을 알아냈다.
그래서, 본 발명에 관련된 리드 프레임은 평면 형상이 다각형인 수지 패키지의 수지 성형시에 적용되는 리드 프레임으로서, 외부 프레임과, 외부 프레임으로부터 내측을 향하여 연장된 복수의 본딩용 리드와, 외부 프레임의 내측에 배치되고 본딩용 리드와 이간된 다이 패드와, 외부 프레임과 다이 패드를 연결하는 복수의 접속용 리드와, 외부 프레임에 형성되어 수지 성형시의 잉여 수지를 모으기 위한 잉여 수지 축적부와, 외부 프레임과 다이 패드 사이의 공간과 잉여 수지 축적부를 연통시키는 압력 손실부를 구비하고, 압력 손실부는, 다각형의 수지 패키지의 하나의 모서리부에 상당하는 위치로부터 연장되어 있으며, 수지 성형시의 압력 손실부 내의 수지 유동 방향에 수직인 압력 손실부의 개구 면적의 최소치를 S1, 수지 성형시의 잉여 수지 축적부 내의 수지 유동 방향에 수직인 잉여 수지 축적부의 개구 면적의 평균치를 S2 라 하면, S1＜S2 를 만족하는 것을 특징으로 한다. 다각형이란 예를 들어 사각형이다.
수지 주입시에 있어서 리드 프레임을 금형 사이에 끼우고, 1 개의 모서리부로부터 수지 재료를 금형 사이에서 끼인 공간 내에 주입하면, 이 모서리부의 대각선 상에 위치하는 모서리부에 있어서 수지 재료가 합류하는데, 이 모서리부에는 압력 손실부를 통하여 잉여 수지 축적부가 연속되어 있다. 즉, 모서리부에 집중하는 경향이 있는 수지 재료를 압력 손실부가 잉여 수지 축적부에 전송함으로써, 이러한 모서리부에 있어서의 웰드의 형성을 억제함과 함께, 압력 손실부의 수지 유동 방향에 수직인 방향의 개구 면적의 최소치 (S1) 가 작기 때문에 압력 손실부가 모서리부에 있어서의 수지 압력을 적당히 유지하여, 이 주변에 있어서도 구석구석까지 수지 재료가 충전된다.
또, 본 발명의 리드 프레임에 있어서, 외부 프레임은 두께 (t1) 을 갖고, 압력 손실부는 최소의 깊이 (t2) 를 가지며, t2＜t1 를 만족하는 것이 바람직하다. 즉, 압력 손실부는 해당 지점을 하프 에칭하거나 하여 형성할 수 있다. 이 경우, 압력 손실부의 수지 유동 방향에 수직인 개구 면적은, 동일 평면 형상의 관통 공을 외부 프레임에 형성한 경우의 수지 유동 방향에 수직인 개구 면적보다 작아진다. 따라서, 압력 손실부는 충분히 수지 유동을 억제하여 상기 서술한 효과를 발휘할 수 있다.
본 발명의 리드 프레임에 있어서, 복수의 접속용 리드의 중 모서리부에 가까운 것은 굴곡되어 있는 것이 바람직하다. 본 발명의 리드 프레임에서는 압력 손실부를 구비하고 있으므로, 접속용 리드는 압력 손실부의 접속 위치를 피하여 형성되는데, 수지 주입시에 접속용 리드에 가해지는 수지 압력은 접속용 리드가 굴곡되어 있는 것에 의해 저감되어 접속용 리드의 변형이 억제된다.
본 발명의 리드 프레임에 있어서, 굴곡된 접속용 리드는 이 접속용 리드에 인접하는 본딩용 리드에 평행한 제 1 리드부와, 모서리부를 통과하는 다각형 수지 패키지의 대각선을 따른 제 2 리드부가 연속되어 이루어지는 것이 바람직하다. 이 경우, 수지 주입시에 제 1 리드부에 충돌한 수지류는 흐름의 방향을 변경하고, 제 1 리드부와 제 2 리드부를 넘어 모서리부에 흘러든다. 압력 손실부가 형성되는 모서리부에 있어서는 상이한 방향으로부터 흘러드는 2 개의 수지류의 충돌에 의해 웰드가 발생하기 쉽지만, 제 1 리드부와 제 2 리드부를 넘는 수지류는, 다른 일방의 수지류와 모서리부를 약간 피한 위치에서 합류하기 때문에 웰드의 형성이 억제된다.
본 발명의 리드 프레임에 있어서, 리드 프레임의 표면은 흑화 (黑化) 처리되어 있는 것이 바람직하다. 리드 프레임을 흑화 처리하면, 수지 재료와 리드 프레임 표면의 접착 강도가 현저하게 높아져, 제조된 수지 패키지로부터 리드 프레임 이 박리 되기 어려워진다.
또, 상기 서술한 리드 프레임을 사용한 수지 패키지의 제조 방법은 상기 리드 프레임을 준비하는 공정과, 대향하는 2 개의 금형 사이에 끼인 공간 내에 리드 프레임을 배치하는 공정과, 공간 내에 수지 재료를 주입하는 공정을 구비한 것을 특징으로 한다.
이 제조 방법에 의하면, 상기 리드 프레임을 사용하고 있으므로 모서리부에 있어서의 웰드의 발생을 억제할 수 있다.
또, 본 발명에 관련된 수지 패키지의 제조 방법에 있어서는, 수지 재료가 액정 폴리머인 것이 바람직하다. 액정 폴리머를 사용한 경우에는 강성이 높은 수지 패키지를 제조할 수 있다는 이점이 있다.
또, 본 발명의 수지 패키지의 제조 방법에 있어서는 수지 재료의 주입시의 금형의 온도 T1 (℃), 및 수지 재료의 유동 개시 온도 T2 (℃) 는 이하의 관계식 ：T1 (℃)
Figure 112009051130430-PAT00001
T2 (℃) -70 (℃) 를 만족하는 것이 바람직하다. 이와 같은 온도에서 수지가 주입되면, 금형 내에서 충분히 수지가 유동되어, 외관이 잘 정리된 수지 성형체를 형성할 수 있다. 또, 리드 프레임과 수지의 접착 강도가 보다 향상된다는 이점도 있다.
또, 본 발명의 수지 패키지는 리드 프레임의 다이 패드 및 본딩용 리드의 일부분의 표면이 공기에 대해 노출되도록, 리드 프레임을 수지 재료 내에 매설하여 이루어지는 것을 특징으로 한다. 이 수지 패키지는 웰드의 형성이 억제된 고품질의 것이 된다.
또, 본 발명에 관련된 반도체 장치는 상기 서술한 수지 패키지와, 다이 패드에 고정된 반도체 소자를 구비한 것을 특징으로 한다. 이 반도체 장치는 수지 패키지가 고품질이기 때문에, 수지 패키지의 열화에서 기인되는 반도체 소자의 열화를 억제할 수 있다.
본 발명의 리드 프레임에 의하면 고품질 수지 패키지를 형성할 수 있고, 이 리드 프레임을 사용하여 제조한 수지 패키지는 고품질의 것이 된다.
이하, 실시형태에 관련된 리드 프레임 및 이것을 사용한 수지 패키지 및 그 제조 방법에 대해 설명한다. 또한, 이하의 설명에 있어서 동일 요소에는 동일 부호를 사용하는 것으로 하여 중복되는 설명은 생략한다.
도 1 은 실시형태에 관련된 리드 프레임 (100) 의 평면도이다. 도면 중의 X 축, Y 축 및 Z 축은 3 차원 직교 좌표계를 구성하고 있다.
리드 프레임 (100) 은 가요성 금속판으로 이루어지는 리드 프레임 본체 (10) 에 복수의 단위 패턴 (1) 을 매트릭스 형상으로 배치한 것이다. 도 1에서는, X 축 방향을 따라 15 개의 단위 패턴 (1) 이 배치되어 있고, Y 축 방향을 따라 4 개 배치되어 있어, 합계로 60 개의 단위 패턴 (1) 이 1 장의 리드 프레임 (100) 에 형성되어 있다. 1 개의 단위 패턴 (1) 내에 1 개의 수지 패키지가 형성된다. 즉, 리드 프레임 (100) 은 수지 패키지의 수지 성형시에 적용된다.
리드 프레임 본체 (10) 의 Y 축 방향의 양단에는, 리드 프레임 (100) 의 위 치 결정을 실시하고, 리드 프레임 (100) 을 X 축 방향을 따라 반송하기 위한 핀이 삽입되는 복수의 구멍 (2) 이 X 축 방향을 따라 복수 형성되어 있다. 리드 프레임 (100) 의 두께 방향은 Z 축 방향이다.
도 2 는 리드 프레임 내의 단위 패턴 (1) (표면) 의 평면도이다.
단위 패턴 (1) 의 가장 외측에는 리드 프레임 본체의 외부 프레임 (F) 이 위치되어 있다. 단위 패턴 (1) 은, 외부 프레임 (F) 과, 외부 프레임 (F) 으로부터 내측을 향하여 연장된 복수의 본딩용 리드 (L2) 와, 외부 프레임 (F) 의 내측에 배치되고 본딩용 리드 (L2) 와 이간된 다이 패드 (아일랜드) (D) 와, 외부 프레임 (F) 과 다이 패드 (D) 를 연결하는 복수의 접속용 리드 (L1), (L31, L32) 와, 외부 프레임 (F) 에 형성되어 수지 성형시의 잉여 수지를 모으기 위한 잉여 수지 축적부 (H3, H4, H5) 와, 외부 프레임 (F) 과 다이 패드 (D) 사이의 공간과 잉여 수지 축적부 (H3) 를 연통시키는 압력 손실부 (H1, H2) 를 구비하고 있다. 또한, 접속용 리드는 현수 리드라고도 한다.
외부 프레임 (F) 의 내부 가장자리 형상은 정사각형 등의 사각형이고, 다이 패드 (D) 의 형상도 정사각형 등의 사각형이며, 이러한 대략 정사각형의 각 변에 수직인 방향을 따라 본딩용 리드 (L2) 가 사방으로 연장되어 있다. 본딩용 리드 (L2) 와, 다이 패드 (D) 의 중앙에 고정되는 반도체 소자는 도시되지 않은 본딩 와이어를 통하여 접속된다. 이 리드 프레임을 사용함으로써, 그 평면 형상이 대략 정사각형인 다이 패드 (D) 의 각 변에 평행한 4 변을 갖는 수지 패키지가 제조된다. 수지 패키지의 평면 형상은 사각형 이외의 다각형으로 할 수도 있다.
압력 손실부 (H1, H2) 는 평면 형상이 다각형인 수지 패키지의 하나의 모서리부에 상당하는 위치로부터 연장되어 있다. 압력 손실부 (H1, H2) 내에서는 수지 성형에서의 수지 주입 공정에 있어서, X 축의 정방향을 따라 수지 재료가 흐른다. 수지 성형시의 압력 손실부 내의 수지 유동 방향 (X 축 정방향) 에 수직인 압력 손실부 (H1, H2) 의 개구 면적의 최소치를 S1 로 한다. 또, 수지 성형시의 잉여 수지 축적부 (H3, H4, H5) 내의 수지 유동 방향 (Y 축 정방향) 에 수직인 잉여 수지 축적부 (H3, H4, H5) 의 개구 면적의 평균치를 S2 로 한다. 여기에서, S1＜S2 가 만족되어 있다. 또한, 잉여 수지 축적부 (H5) 의 종단 (終端) 에는 수지 주입시에 있어서 내부 기체를 흡출하기 위해서 사용되는 홈 (H6) 이 이면측에서 연속되어 있다. 홈 (H6) 은 X 축 방향을 따라 연장되어 있고, 이 위에 형성되는 금형에 기체 흡출용 통로가 형성되어 있어 당해 통로의 흡출구가 홈 (H6) 내에 위치한다.
압력 손실부 (H2), 및 잉여 수지 축적부 (H3, H5) 는 리드 프레임의 외부 프레임 (F) 을 두께 방향 (Z 축 방향) 을 따라서, 표면 및 이면 사이를 관통하는 관통공이다.
도 3 은 리드 프레임 내의 단위 패턴 (1) (이면) 의 평면도이다.
압력 손실부 (H1), 잉여 수지 축적부 (H4) 및 기체 흡출용 홈 (H6) 은 리드 프레임의 이면측에 있어서, 이면을 하프 에칭함으로써 형성된 홈에 의해 구성되어 있다. 하프 에칭된 영역은 사선으로 나타내고 있다. 본딩용 리드 (L2) 의 선단부, 다이 패드 (D) 의 주연 (周緣) 영역, 접속용 리드 (L1), (L31, L32) 도 하 프 에칭되어 있다. 그 리드 프레임이 구리제 (銅製) 인 경우, 구리의 하프 에칭용 용액으로서는 예를 들어, 염화 제 2 구리 용액을 사용할 수 있다. 또, 압력 손실부 (H1) 는 수지 패키지의 모서리부에 위치하는데, 다이 패드 (D) 의 하나의 모서리부와, 외부 프레임 (F) 사이의 대략 사각 형상의 공간 (J) 에 연속 (연통) 되고 있다. 이 공간 (J) 에는, 동일하게 이면을 하프 에칭함으로써 형성된 홈으로 이루어지는 압력 손실부 (V1) 가 연속되어 있다. 압력 손실부 (H1, H2) 는 X 축 방향을 따라 연장되어 있으며, 압력 손실부 (V1) 는 Y 축 방향을 따라 연장되어 사각형 개구 (VL1) 에 연속되어 있다.
개구 (VL1) 는 리드 프레임의 표면 및 이면 사이를 관통하는 관통공으로서, Y 축 방향을 긴 방향으로 한다. 개구 (HL1) 는 리드 프레임의 표면 및 이면을 관통하는 관통공으로서, X 축 방향을 긴 방향으로 한다. 이들 개구 (VL1, HL1) 는, 성형되는 수지 패키지의 각 모서리부로부터 바깥쪽을 향하여 연장되어 있고, 리드 프레임을 절단할 때의 표지가 되며, 또, 강도가 약하기 때문에 이들 부분에 있어서 리드 프레임을 절단하기 쉽다는 이점이 있다.
잉여 수지 축적 영역 (H3 ∼ H5) 은 외부 프레임 (F) 에 있어서의 외측 영역 (C) 과 내측 영역 (B) 사이에 위치되어 있고, 내측 영역 (B) 으로부터 본딩용 리드 (L2) 가 복수 연장되어 있고 내측 영역 (B) 에 공간 (J) 이 인접되어 있다.
도 4 는 도 3 에 나타낸 영역 (IV) 의 확대 사시도이다.
공간 (J) 에는 홈으로 이루어지는 압력 손실부 (H1) 가 연통되어 있고, 압력 손실부 (H1) 에는 관통공으로 이루어지는 압력 손실부 (H2) 가 연속되어 있다. 압력 손실부 (H1) 는, 폭 (w1), 깊이 (t2) 를 갖고 있고, X 축에 수직인 개구 면적은 (w1×t2) 가 된다. 압력 손실부 (H2) 는 폭 (w1), 깊이 (t1) 를 갖고 있고, X 축에 수직인 개구 면적은 (w1×t1) 로 된다. t1＞t2 이기 때문에, 압력 손실부 (H1, H2) 의 X 축에 수직인 개구 면적의 최소치 S1 =w1×t2 가 된다. 압력 손실부 (H2) 는 잉여 수지 축적부 (H3) 에 연통되어 있다.
잉여 수지 축적부 (H3) 는, 폭 (w2), 깊이 (t1) 를 갖고 있어 수지 유동 방향 (Y 축 정방향) 에 수직인 개구 면적 S2 (H3) =w2×t1 이다. 또한, w2＞w1 이다. 또, 외부 프레임의 두께는 t1 이다. 또, 공간 (J) 에는 폭 (w1), 깊이 (t2) 의 압력 손실부 (V1) 가 연속되어 있고, 압력 손실부 (V1) 는 폭 (w1), 깊이 (t1) 의 개구 (VL1) 에 연속되어 있다.
공간 (J) 으로부터 바깥쪽을 향하여 흘러나오는 수지 재료는, 압력 손실부 (H1) 에 의해 가장 강하게 유출이 억제되고, 계속해서, 압력 손실부 (H2) 에 의해 다음으로 강하게 유출이 억제되고, 그런 후에 잉여 수지 축적부 (H3) 에 도달한다. 또, 공간 (J) 으로부터 바깥쪽을 향하여 흘러나오는 수지 재료의 일부는, 압력 손실부 (V1) 에 의해서도 강하게 유출이 억제되고, 계속해서 개구 (VL1) 내에 도달한다.
이상과 같이, 외부 프레임 (F) 은 두께 (t1) 를 갖고, 압력 손실부 (H1) 는 최소의 깊이 (t2) 를 갖고, t2＜t1 를 만족하고 있다. 압력 손실부 (H1) 는 해당 지점을 하프 에칭 등을 하여 형성할 수 있는데, 압력 손실부 (H1) 의 수지 유동 방향에 수직인 개구 면적은, 동일 평면 형상의 관통공을 외부 프레임에 형성했을 경우의 수지 유동 방향에 수직인 개구 면적보다 작아진다. 따라서, 압력 손실부 (H1) 는 충분히 수지 유동을 억제하여 상기 서술한 효과를 발휘할 수 있다.
도 5 는 도 3 에 나타낸 영역 (V) 의 확대 사시도이다.
잉여 수지 축적부 (H3) 의 후단에는, 압력 손실부로서도 기능하는 잉여 수지 축적부 (H4) 가 연속되어 있고, 잉여 수지 축적부 (H4) 는 폭 (w2), 깊이 (t2) 를 갖는다. 즉, 잉여 수지 축적부 (H3) 내의 공간이 무제한으로 연속되어 있으면, 수지 유출에 억제력이 작용하기 어렵지만, 잉여 수지 축적부 (H3) 의 후단에, Y 축 방향에 수직인 개구 면적이 작은 잉여 수지 축적부 (H4) 가 연속되어 있음으로써 무제한의 수지 유출을 억제하고, 수지 패키지 형성 공간 내의 수지 압력의 극단적인 저하를 억제할 수 있다. 잉여 수지 축적부 (H4) 에 있어서의 수지 유동 방향 (Y 축 정방향) 에 수직인 개구 면적 S2 (H4) =w2×t2 이다.
잉여 수지 축적부 (H4) 에는, 관통공으로서의 잉여 수지 축적부 (H5) 가 연속되어 있고, 잉여 수지 축적부 (H5) 는 폭 (w2), 깊이 (t1) 를 갖고 있고, Y 축 방향에 수직인 개구 면적 S2 (H5) =w2×t1 이 커져 충분히 수지를 축적할 수 있다. 잉여 수지 축적부 (H5) 에는 폭 (w1), 깊이 (t2) 의 홈 (H6) 이 연속되어 있고, 홈 (H6) 에 있어서의, 수지가 유동하는 X 축 방향에 수직인 개구 면적은 w1×t2 가 된다.
잉여 수지 축적부 (H3, H4, H5) 의 Y 축 방향의 길이의 비율은, 예를 들어 3 ： 2 ： 1 이고, 이들 Y 축에 수직인 개구 면적 (S2) 의 평균치 (={S2(H3)×3＋S2(H4)×2＋S2(H5)×1}/6) 는 압력 손실부의 개구 면적의 최소치 (S1) 보다 커진 다. 또한, 개구 면적 (S2) 이 Y 축을 따라 연속하여 변화하는 경우, Y 축 방향의 각 미소 구간에 있어서의 각각의 면적 (S2) 을 미소 구간의 수만큼 적산하고 나서 미소 구간의 수로 나누면, 개구 면적 (S2) 의 평균치를 구할 수 있다. 또한, 도 4 및 도 5 에 나타나는 리드 프레임의 상하면은 수지 주입시에 있어서는 상하 금형의 평탄한 면에 접촉되어 있고, 상기 서술한 각 개구 면적을 규정하는 형상은 사각형이 된다.
도 6 은 수지 재료의 흐름에 대해 설명하기 위한 단위 패턴 (1) (이면) 의 평면도이다.
수지 주입시에 있어서, 리드 프레임을, Z 축에 수직인 대향면을 갖는 1 쌍의 금형 사이에 끼우고, 수지 패키지의 하나의 모서리부의 공간 (K) 에 형성된 수지 주입구 (게이트) (IJ) 로부터 수지 재료를 금형 사이의 공간 내에 주입한다. 수지 주입구 (IJ) 는 일방의 금형에 형성되어 있는데, 여기에서는 수지 패키지의 이면측에 형성되어 있는 것으로 한다. 이 모서리부의 공간 (K) 의 대각선 상에 위치하는 모서리부의 공간 (J) 에 있어서 화살표와 같이 수지 재료가 합류되는데, 이 모서리부의 공간 (J) 에는 압력 손실부 (H1, H2) 를 통하여 잉여 수지 축적부 (H3 ∼ H5) 가 연속되어 있다.
즉, 이 모서리부의 공간 (J) 에 집중하는 경향이 있는 수지 재료를 압력 손실부 (H1, H2) 가 잉여 수지 축적부 (H3 ∼ H5) 에 전송함으로써, 이러한 모서리부에 있어서의 웰드의 형성을 억제할 수 있다. 또, 압력 손실부 (H1, H2) 의 수지 유동 방향에 수직인 방향의 개구 면적의 최소치 (S1) 가 작기 때문에, 압력 손 실부 (H1, H2) 가 당해 모서리부의 공간 (J) 내에서의 수지 압력을 적당히 유지하고, 이 주변에 있어서도 구석구석까지 수지 재료가 충전된다. 또, 수지 재료의 일부는 압력 손실부 (V1) 를 통하여 개구 (VL1) 내에 도달한다.
1 쌍의 접속용 리드 (L1) 가 다이 패드의 한 쌍의 모서리부 사이를 연결하는 대각선을 따라 연장되어 있고, 이들 접속용 리드 (L1) 는 외부 프레임 (F) 에 연속되어 있다. 나머지 접속용 리드 (L31, L32) 는 이들 접속용 리드 (L1) 보다, 모서리부의 공간 (K, J) 에 가깝게 위치하고 있으며 굴곡되어 있다. 이 리드 프레임은 압력 손실부 (H1, H2) 를 구비하고 있으므로, 접속용 리드 (L31, L32) 는 압력 손실부 (H1) 의 접속 위치를 피하여 형성되어 있다. 수지 주입시에 접속용 리드 (L31, L32) 에 가해지는 수지 압력은, 접속용 리드가 굴곡되어 있음으로써 저감되기 때문에 접속용 리드 (L31, L32) 의 변형이 억제된다.
굴곡된 접속용 리드 (L31, L32) 는, 이 접속용 리드 (L31, L32) 에 인접하는 본딩용 리드 (L2) 에 평행한 제 1 리드부 (L31) 와, 모서리부를 통과하는 다각형 수지 패키지의 대각선을 따라 연장된 제 2 리드부 (L32) 가 연속하여 이루어진다. 이 경우, 수지 주입시에 제 1 리드부 (L31) 에 충돌한 수지류는 흐름의 방향을 변경하여, 제 1 리드부 (L31) 와 제 2 리드부 (L32) 를 넘어 모서리부의 공간 (J) 에 흘러든다. 압력 손실부 (H1) 가 형성되는 모서리부의 공간 (J) 에 있어서는 상이한 방향으로부터 흘러드는 2 개의 수지류의 충돌에 의해 웰드가 발생하기 쉬운데, 제 1 리드부 (L31) 와 제 2 리드부 (L32) 를 넘은 수지류는, 화살표와 같이 다른 일방의 수지류와 모서리부를 약간 피한 위치에서 합류하기 때문에, 웰드의 형성 이 억제된다.
또한, 본딩용 리드 (L2) 의 이면의 선단부, 제 1 리드부 (L31) 및 제 2 리드부 (L32) 의 이면은 하프 에칭되어 있고, 금형 사이에 끼인 경우에 있어서도 이들 하프 에칭 영역은 수지 재료의 통행을 허용하고 있다.
도 7 은 수지 패키지의 평면도이다.
또한, 수지 재료는 점선으로 나타내고 있다. 수지 패키지의 평면 형상은 대략 정사각형이며 중앙에 오목부를 갖고, 이 오목부를 규정하는 4 개의 측벽을 구비하고 있다. 이들 측벽의 외면 (WL1) 과 내면 (WL2) 사이에 수지 재료가 충전되어 있고, 또, 수지 성형시에 있어서는 개구 (HL1, VL1) 의 길이 방향을 따른 4 개의 직선에 의해 둘러싸여, 대략 정사각형 영역 (OL) 내에 수지가 충전된다. 대략 정사각형 영역 (OL) 은 금형 사이의 수지 충전 공간을 규정하고 있다. 대략 정사각형 영역 (OL) 의 외연 (外緣), 즉 성형시의 수지 패키지의 측벽의 외측면을 따르도록 하여 수지 재료째 리드 프레임은 절단되고, 수지 패키지가 완성된다. 필요에 따라 패키지의 외측면은 연마해도 된다.
도 8 은 수지 패키지의 사시도이다.
수지 패키지의 중앙의 오목부 (DP) 내에는 다이 패드 (D) 가 위치되어 있다. 리드 프레임의 다이 패드 (D) 및 본딩용 리드 (L2) 의 일부분의 표면은 공기에 대해 노출되어 있고, 리드 프레임의 나머지 부분은 수지 재료 내에 매설되어 있다. 측벽 (SW) 의 하부에는 본딩용 리드 (L2) 의 일부가 매설되어 있다. 또한, 다이 패드 (D) 상에는 반도체 소자 (SM) 가 다이 본딩되고, 이 반도체 소자 (SM) 와 본딩용 리드 (L2) 의 노출면은 본딩 와이어 (W) 에 의해 전기적으로 접속되어 있다. 이 수지 패키지는 상기 서술한 바와 같이 절단전의 리드 프레임이 압력 손실부 등을 구비하고 있기 때문에 웰드의 형성이 억제된 고품질의 것이 된다.
또, 측벽 (SW) 의 정면 (頂面) 상에는 투명 평판으로 이루어지는 뚜껑재 (LID) 가 고정되어 패키지 내부의 기밀성이 유지된다. 이와 같이, 실시형태에 관련된 반도체 장치는 상기 서술한 수지 패키지와, 다이 패드 (D) 에 고정된 반도체 소자 (SM) 를 구비하고 있다. 이 반도체 장치는 수지 패키지가 고품질이기 때문에, 수지 패키지의 열화에서 기인하는 반도체 소자의 열화를 억제할 수 있다. 뚜껑재 (LID) 는 반도체 소자 (SM) 가 발광 소자 또는 광 검출 소자인 경우에는 투명한 재료로 이루어지지만, 그렇지 않은 경우에는 불투명 재료로 구성하는 것으로 해도 된다.
도 9 는 도 7 에 나타낸 수지 패키지의 IX-IX 화살표 단면도로서, 리드 프레임 (100) 이 금형 (M1, M2) 사이에 끼여 있는 모습을 나타내고 있다.
리드 프레임 (100) 의 재질은 구리로 이루어지고, 그 표면은 흑화 처리되어 있다. 흑화 처리 용액으로서는 예를 들어, 아염소산나트륨, 인산3나트륨 및 수산화나트륨을 함유하는 수용액을 사용할 수 있다. 리드 프레임을 흑화 처리하면, 수지 재료와 리드 프레임 표면의 접착 강도가 현저하게 높아져, 제조된 수지 패키지로부터 리드 프레임을 박리하기 어려워진다.
수지 패키지의 제조에 있어서는, 이와 같은 리드 프레임 (100) 을 준비하고, 다음으로 리드 프레임 (100) 을 대향하는 2 개의 금형 (M1, M2) 사이에 끼운다. 즉, 리드 프레임 (100) 은 금형 (M1, M2) 사이의 공간 내에 배치된다. 이 공간 내에 수지 재료 (RE) 를 수지 주입구 (IJ) 를 통하여 주입한다. 또한, 수지 주입구 (IJ) 는 금형 (M1) 에 형성된 수지 주입 통로의 출사구이고, 수지 주입 통로는 수지 재료 (RE) 의 입사구 (IJ1) 를 금형 (M1) 의 외면 상에 갖고 있다. 또한, 금형 (M1, M2) 의 대향 표면은 사각형 영역 (OL) (도 7 참조) 의 외측에서는 평탄하고, 사각형 영역 (OL) 의 내측에서는 수지 패키지의 오목부 (DP) (도 8 참조) 에 대응하는 지점이 사각형 기둥으로서 돌출되고, 측벽에 대응하는 지점이 사각형 고리형 홈으로서 함몰 공간 (CSW) 을 구성하고 있다.
수지 주입구 (IJ) 로부터 금형 (M1, M2) 사이에 끼인 모서리부의 공간 (K) 내에 수지 재료를 주입하면, 수지 재료는 측벽 (SW) 에 대응하는 측벽용 공간 (CSW), 리드 (L2) 간의 간극을 통과하여 공간 (J) 에 이른다. 그런 후에 남은 수지 재료의 일부는 압력 손실부 (H1, H2) 를 거쳐 잉여 수지 축적부 (H3) 에 이른다. 이 제조 방법에 의하면, 상기 서술한 리드 프레임 (100) 을 사용하고 있으므로, 모서리부의 공간 (J) 내에 있어서의 웰드의 발생을 억제할 수 있다.
또한, 수지 재료의 주입시의 금형의 온도 T1 (℃), 및 수지 재료의 유동 개시 온도 T2 (℃) 는 T1 (℃)
Figure 112009051130430-PAT00002
T2 (℃) -70 (℃) 을 만족하는 것이 바람직하다. 이와 같은 온도에서 수지 재료가 주입되면, 금형 (M1, M2) 내에서 충분히 수지가 유동되어 외관이 잘 정리된 수지 성형체를 형성할 수 있다. 특히, 수지 재료가 액정 폴리머인 경우에는 강성이 높은 수지 패키지를 제조할 수 있다. 또, 리드 프레임과 수지의 접착 강도가 보다 향상된다는 이점도 있다. 또한, 액정 폴리 머는 일반적으로 저흡습성이기 때문에, 다이 패드 (D) 에 배치되는 반도체 소자의 신뢰성이 양호하게 유지되도록 되어, 버 발생도 억제할 수 있기 때문에 수지 패키지의 생산성 향상도 기대할 수 있다.
예를 들어, 쌍방의 금형 온도 (T1) 가 300 ℃ 에 도달한 시점에서 용융시킨 액정 폴리머 (스미토모화학 주식회사 제조 ： E6008, 유동 개시 온도 (T2) ： 320 ℃) 를 금형 사이의 공간 내에 충전한다. 그런 후에 금형 온도가 252 ℃ 에 도달한 시점에서 금형으로부터 성형된 수지 성형체를 꺼낸다. 또한, 수지 패키지의 성형 후, 흑화 처리한 표면의 산화 구리를 박리하고, 이 위에 Au 등의 도전성 도금을 실시하여 수지 패키지를 완성시킨다.
도 10 은 비교예에 관련된 단위 패턴 (이면) 의 평면도이다.
이 단위 패턴 (1) 에 있어서는, 다이 패드 (D) 의 4 개의 모서리부로부터 각각 대각선을 따라 4 개의 접속용 리드 (L1) 가 연장되어 있다. 이와 같은 형상의 경우, 주입구 (IJ) 로부터 수지를 주입하면 그 대각선 상의 위치에 있어서, 화살표로 나타나는 수지류가 충돌하여 웰드가 형성된다.
한편, 상기 서술한 실시형태에 관련된 리드 프레임을 사용한 경우, 웰드가 형성되기 어렵기 때문에 고품질의 수지 패키지를 형성할 수 있고, 이 리드 프레임을 사용하여 제조한 수지 패키지는 고품질의 것이 된다.
또한, 수지 재료로서는 열가소성 수지를 사용하는 것이 바람직하고, 이와 같은 열가소성 수지로서는 폴리스티렌 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리아세탈 수지, 폴리페닐렌에테르 수지, 불 소 수지, 폴리페닐렌술파이드 수지, 폴리술폰 수지, 폴리아릴레이트 수지, 폴리에테르이미드 수지, 폴리에테르술폰 수지, 폴리에테르케톤 수지, 액정 폴리에스테르 수지, 폴리아미드이미드 수지, 폴리이미드 수지 등을 예시할 수 있으며, 폴리에스테르 수지, 폴리아미드 수지, 폴리페닐렌술파이드 수지, 액정 폴리에스테르 수지가 바람직하게 사용되고, 유동성, 내열성, 강성이 우수하다는 관점에서는 액정 폴리에스테르 수지 (액정 폴리머) 가 가장 바람직하게 사용된다. 이들 수지는 단독으로 사용해도 되고, 복수를 동시에 사용해도 된다.
또, 그 수지 재료에는 적절한 무기 충전재를 혼입하여 사용할 수도 있다.
수지 재료에 혼입할 수 있는 무기 충전재로서는 예를 들어, 유리 섬유 (밀드 유리 파이버, 촙드 유리 파이버 등), 유리 비드 중공 유리 구 (球), 유리 분말, 마이카, 탤크, 클레이, 실리카, 알루미나, 티탄산칼륨, 월라스토나이트, 탄산칼슘, 탄산마그네슘, 황산소다, 황산칼슘, 황산바륨, 아황산칼슘, 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘, 규산칼슘, 규사, 규석, 석영, 산화 티탄, 산화 아연, 산화철, 그라파이트, 몰리브덴, 아스베스토, 실리카알루미나 섬유, 알루미나 섬유, 석고 섬유, 탄소 섬유, 카본 블랙, 화이트 카본, 규조토, 벤토나이트, 세리사이트, 시라스, 흑연 등의 무기 충전재, 티탄산칼륨 위스커, 알루미나 위스커, 붕산알루미늄 위스커, 탄화 규소 위스커, 질화 규소 위스커 등의 금속 위스커 또는 비금속 위스커류를 예시할 수 있다.
도 11 은 압력 손실부로서도 기능하는 잉여 수지 축적부 (H4) 의 변형예를 나타내는 리드 프레임 특정 부위의 평면도이다.
상기 서술한 잉여 수지 축적부 (H4) 는 리드 프레임의 하프 에칭을 실시함으로써 형성되어 있었지만, 잉여 수지 축적부 (H4) 는 그 폭 (w3) 을 폭 (w2) 보다 좁게 함으로써 압력 손실부로서도 기능시킬 수 있다. 이 경우, 잉여 수지 축적부 (H4) 는 하프 에칭을 한 상태이어도 되지만, 관통공으로 구성되어 있어도 된다. 또, 다른 지점의 압력 손실부도 동일한 변형이 가능하다.
다음으로, 상기 서술한 수지 패키지의 실시예에 대해 설명한다.
(수지 패키지의 제조)
(실시예 1)
도 2 및 도 3 에 나타내는 리드 프레임을 준비하여, 이 리드 프레임을 아염소산나트륨, 인산3나트륨 및 수산화 나트륨을 함유하는 수용액에 침지시켜 흑화 처리를 실시하였다. 이어서, 흑화 처리를 실시한 리드 프레임을 금형 (M1, M2) 사이의 공간 내에 배치하였다. 금형을 가열하여 쌍방의 금형 (M1, M2) 의 온도 (T1) 가 모두 300 ℃ 에 도달한 시점에서 용융한 액정 폴리머 (스미토모화학 주식회사 제조 ： E6008, 유동 개시 온도 T2 ： 320 ℃) 를 그 금형의 공간 내에 충전하였다. 그런 후에 금형을 냉각시켜 금형 온도가 252 ℃ 에 도달한 시점에서 금형으로부터 성형된 수지 패키지를 꺼냈다.
(실시예 2)
도 2 및 도 3 에 나타내는 리드 프레임에 있어서, 하프 에칭에 의해 형성된 홈 (H6) 을 관통공으로 변경한 리드 프레임을 사용한 것 이외에는, 실시예 1 과 동일하게 수지 패키지의 제조를 실시하였다.
(실시예 3)
도 2 및 도 3 에 나타내는 리드 프레임에 있어서, 잉여 수지 축적부 (H4) 및 홈 (H6) 을 관통공으로 변경한 리드 프레임을 사용한 것 이외에는, 실시예 1 과 동일하게 수지 패키지의 제조를 실시하였다.
(비교예 1)
도 2 및 도 3 에 나타내는 리드 프레임에 있어서, 압력 손실부 (H1) 및 홈 (H6) 을 관통공으로 변경한 리드 프레임을 사용한 것 이외에는, 실시예 1 과 동일하게 수지 패키지의 제조를 실시하였다.
(비교예 2)
도 10 에 나타내는 리드 프레임을 사용한 것 이외에는, 실시예 1 과 동일하게 수지 패키지의 제조를 실시하였다.
(실시예 4)
금형 (M1, M2) 의 온도 (T1) 가 모두 261 ℃ 에 도달한 시점에서 용융한 액정 폴리머를 당해 금형 (M1, M2) 의 공간 내에 충전한 것 이외에는, 실시예 1 과 동일하게 실시하였다.
(실시예 5)
금형 (M1, M2) 의 온도 (T1) 가 모두 261 ℃ 에 도달한 시점에서 용융한 액정 폴리머를 당해 금형 (M1, M2) 의 공간 내에 충전한 것 이외에는, 실시예 2 와 동일하게 수지 패키지의 제조를 실시하였다.
(실시예 6)
금형 (M1, M2) 의 온도 (T1) 가 모두 261 ℃ 에 도달한 시점에서 용융한 액정 폴리머를 당해 금형 (M1, M2) 의 공간 내에 충전한 것 이외에는, 실시예 3 과 동일하게 수지 패키지의 제조를 실시하였다.
(비교예 3)
금형 (M1, M2) 의 온도 (T1) 가 모두 261 ℃ 에 도달한 시점에서 용융한 액정 폴리머를 당해 금형 (M1, M2) 의 공간 내에 충전한 것 이외에는, 비교예 1 과 동일하게 수지 패키지의 제조를 실시하였다.
(비교예 4)
금형 (M1, M2) 의 온도 (T1) 가 모두 261 ℃ 에 도달한 시점에서 용융한 액정 폴리머를 당해 금형 (M1, M2) 의 공간 내에 충전한 것 이외에는, 비교예 2 와 동일하게 수지 패키지의 제조를 실시하였다.
(기밀성 시험)
다음으로, 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 수지 패키지를 사용하여 기밀성 시험을 실시하였다.
또한, 그 기밀성 시험은 이하와 같이 하여 실시하였다.
도 12 는 그 기밀성 시험에 사용된 기밀성 검사 장치 (101) 를 나타내는 개략도이다. 도 12 에 나타내는 바와 같이, 기밀성 검사 장치 (101) 는 챔버 (102) 와 챔버 (102) 내에 불활성 He 가스를 공급하는 가스 공급부 (103) 와, 챔버 (102) 의 바닥면으로부터 챔버 (102) 내의 공기를 배기하는 가스 배기부 (104) 를 구비하고 있다.
먼저, 상기의 수지 패키지 (105) 를 역으로 하여 수지 패키지 (105) 의 측벽 (SW) 이 챔버 (102) 바닥면의 가스 배기부 (104) 를 둘러싸도록 챔버 (102) 의 바닥면에 수지 패키지를 설치하였다. 그 후에, 수지 패키지 (105) 의 측벽 (SW) 과 챔버 (102) 에 의해 형성된 공간 (S) 의 공기를 가스 배기부 (104) 로 빼고, 수지 패키지 (105) 를 챔버 (102) 의 바닥면에 고정시켰다. 다음으로, 가스 공급부 (103) 를 통하여 챔버 (102) 내에 He 를 공급하고, 가스 배기부 (104) 에서 He 를 검출함으로써 수지 패키지의 본체부의 기밀성을 조사하였다.
이 시험의 결과를 표 1 및 표 2 에 나타낸다. 이하의 표 1 에 나타내는 기밀성의 값이 높을수록 수지 패키지 (105) 의 기밀성이 우수한 것을 의미한다. 제조한 수지 패키지 (105) 의 개수를
Figure 112009051130430-PAT00003
0, 1×10-8 Pa·m3/sec 미만의 He 리크값을 나타낸 수지 패키지 (105) 의 개수를
Figure 112009051130430-PAT00004
로 하면, 기밀성은
Figure 112009051130430-PAT00005
／
Figure 112009051130430-PAT00006
0×100 % 로 주어진다.
기밀성
실시예 1 91 %
실시예 2 78 %
실시예 3 73 %
비교예 1 49 %
비교예 2 40 %
기밀성
실시예 4 71 %
실시예 5 43 %
실시예 6 24 %
비교예 3 15 %
비교예 4 3 %
본 발명의 실시형태에 관련되는 리드 프레임을 사용한 경우, 웰드가 형성되기 어렵기 때문에, 기밀성이 높은 고품질의 수지 패키지를 제조할 수 있는 것이 분명해졌다. 즉, 실시예 1 내지 3 에 의하면 온도 T1 (℃) 가 300 ℃ 인 경우에는 73 % 이상의 기밀성을 얻을 수 있고, 실시예 4 내지 6 에 의하면, 온도 T1 (℃) 가 261 ℃ 인 경우에는 24 % 이상의 기밀성을 얻을 수 있었는데, 이들은 동일 조건 에서의 비교예의 기밀성 데이터 (T1=300 (℃) 에서는 기밀성은 49 %, T1=261 (℃) 에서는 기밀성은 15 %) 보다 높은 값을 나타내고 있다.
도 1 은 리드 프레임의 평면도.
도 2 는 리드 프레임 내의 단위 패턴 (1) (표면) 의 평면도.
도 3 은 리드 프레임 내의 단위 패턴 (1) (이면) 의 평면도.
도 4 는 도 3 에 나타낸 영역 (IV) 의 확대 사시도.
도 5 는 도 3 에 나타낸 영역 (V) 의 확대 사시도.
도 6 은 수지 재료의 흐름에 대해 설명하기 위한 단위 패턴 (1) (이면) 의 평면도.
도 7 은 수지 패키지의 평면도.
도 8 은 수지 패키지의 사시도.
도 9 는 도 7 에 나타낸 수지 패키지의 IX-IX 화살표 단면도.
도 10 은 비교예에 관련된 단위 패턴 (이면) 의 평면도.
도 11 은 잉여 수지 축적부 (H4) 의 변형예를 나타내는 리드 프레임 특정 부위의 평면도.
도 12 는 기밀성 시험에 사용한 기밀성 검사 장치의 구성을 나타내는 모식 단면도.
※도면의 주요 부분에 대한 부호의 설명
100 리드 프레임 10 본체 D 다이 패드
H1, H2 압력 손실부 H3, H4, H5 잉여 수지 축적부
H6 홈 L1 접속용 리드 L2 본딩용 리드

Claims (10)

  1. 평면 형상이 다각형인 수지 패키지의 수지 성형시에 적용되는 리드 프레임으로서,
    외부 프레임과,
    상기 외부 프레임으로부터 내측을 향하여 연장된 복수의 본딩용 리드와,
    상기 외부 프레임의 내측에 배치되고 상기 본딩용 리드와 이간된 다이 패드와,
    상기 외부 프레임과 상기 다이 패드를 연결하는 복수의 접속용 리드와,
    상기 외부 프레임에 형성되어 수지 성형시의 잉여 수지를 모으기 위한 잉여 수지 축적부와,
    상기 외부 프레임과 상기 다이 패드 사이의 공간과 상기 잉여 수지 축적부를 연통시키는 압력 손실부를 구비하고,
    상기 압력 손실부는 상기 다각형의 수지 패키지의 하나의 모서리부에 상당하는 위치로부터 연장되어 있고,
    수지 성형시의 상기 압력 손실부 내의 수지 유동 방향에 수직인 상기 압력 손실부의 개구 면적의 최소치를 S1, 수지 성형시의 상기 잉여 수지 축적부 내의 수지 유동 방향에 수직인 상기 잉여 수지 축적부의 개구 면적의 평균치를 S2 라 하면, S1＜S2 를 만족하는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 외부 프레임은 두께 (t1) 를 갖고,
    상기 압력 손실부는 최소의 깊이 (t2) 를 갖고,
    t2＜t1
    를 만족하는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    복수의 상기 접속용 리드 중 상기 모서리부에 가까운 것은 굴곡되어 있는 것을 특징으로 하는 리드 프레임.
  4. 제 3 항에 있어서,
    굴곡된 접속용 리드는,
    이 접속용 리드에 인접하는 상기 본딩용 리드에 평행한 제 1 리드부와,
    상기 모서리부를 통과하는 상기 다각형 수지 패키지의 대각선을 따른 제 2 리드부가 연속되어 이루어지는 것을 특징으로 하는 리드 프레임.
  5. 제 1 항에 있어서,
    상기 리드 프레임의 표면은 흑화 처리되어 있는 것을 특징으로 하는 리드 프레임.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 리드 프레임을 준비하는 공정과,
    대향하는 2 개의 금형 사이에 끼인 공간 내에 상기 리드 프레임을 배치하는 공정과,
    상기 공간 내에 수지 재료를 주입하는 공정을 구비한 것을 특징으로 하는 수지 패키지의 제조 방법.
  7. 제 6 항에 있어서,
    상기 수지 재료가 액정 폴리머인 것을 특징으로 하는 수지 패키지의 제조 방법.
  8. 제 6 항에 있어서,
    상기 수지 재료의 주입시의 상기 금형의 온도 T1 (℃), 및
    상기 수지 재료의 유동 개시 온도 T2 (℃) 는,
    이하의 관계식 ：
    T1 (℃)
    Figure 112009051130430-PAT00007
    T2 (℃) -70 (℃)
    를 만족하는 것을 특징으로 하는 수지 패키지의 제조 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 리드 프레임의 상기 다이 패드 및 상기 본딩용 리드의 일부분의 표면이 공기에 대해 노출되도록, 상기 리드 프 레임을 수지 재료 내에 매설하여 이루어지는, 수지 패키지.
  10. 제 9 항에 기재된 수지 패키지와,
    상기 다이 패드에 고정된 반도체 소자를 구비한 것을 특징으로 하는 반도체 장치.
KR1020090077412A 2008-08-22 2009-08-21 리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법 KR101591094B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-214349 2008-08-22
JP2008214349 2008-08-22

Publications (2)

Publication Number Publication Date
KR20100023766A true KR20100023766A (ko) 2010-03-04
KR101591094B1 KR101591094B1 (ko) 2016-02-02

Family

ID=41695582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090077412A KR101591094B1 (ko) 2008-08-22 2009-08-21 리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법

Country Status (5)

Country Link
US (1) US8410589B2 (ko)
JP (1) JP5247626B2 (ko)
KR (1) KR101591094B1 (ko)
CN (1) CN101656243B (ko)
TW (1) TWI479625B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961398B2 (ja) * 2008-06-30 2012-06-27 株式会社日立製作所 半導体装置
JP2012089563A (ja) * 2010-10-15 2012-05-10 Sanken Electric Co Ltd 半導体モジュール
JP2017518640A (ja) * 2014-05-23 2017-07-06 マテリオン コーポレイション エアキャビティパッケージ
WO2017181399A1 (en) * 2016-04-22 2017-10-26 Texas Instruments Incorporated Improved lead frame system
US10573581B2 (en) * 2016-09-29 2020-02-25 Texas Instruments Incorporated Leadframe
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
JP7021970B2 (ja) * 2018-02-13 2022-02-17 株式会社三井ハイテック リードフレーム、樹脂付きリードフレーム、樹脂付きリードフレームの製造方法および半導体装置の製造方法
JP6986539B2 (ja) * 2019-11-25 2021-12-22 Ｔｏｗａ株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315512A (ja) 1992-05-07 1993-11-26 Nec Corp 半導体装置用リードフレーム
JP2985549B2 (ja) * 1992-12-18 1999-12-06 ジェイエスアール株式会社 半導体の封止方法
JPH0740389A (ja) 1993-07-26 1995-02-10 Mitsubishi Gas Chem Co Inc 立体配線基板の成形法
JPH07111305A (ja) * 1993-10-12 1995-04-25 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法及びこれに使用する金属支持枠及びモールド金型
JP2787907B2 (ja) * 1995-12-15 1998-08-20 日本電気株式会社 半導体装置用樹脂封止金型
JP2000058734A (ja) 1998-08-05 2000-02-25 Sony Corp リードフレーム
JP2000141411A (ja) 1998-11-04 2000-05-23 Sekisui Chem Co Ltd 射出成形用金型
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
KR100355794B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6911719B1 (en) * 2000-02-22 2005-06-28 Oki Electric Industry Co., Ltd. Lead frame for resin sealed semiconductor device
JP3751496B2 (ja) * 2000-03-02 2006-03-01 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
SG102638A1 (en) * 2000-09-15 2004-03-26 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, and semiconductor package manufacturing method
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003258184A (ja) * 2002-02-27 2003-09-12 Nec Kyushu Ltd 半導体装置およびリードフレーム
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
JP4421934B2 (ja) * 2004-04-30 2010-02-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US7125750B2 (en) * 2004-11-22 2006-10-24 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
JP4800141B2 (ja) * 2006-08-07 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ

Also Published As

Publication number Publication date
KR101591094B1 (ko) 2016-02-02
US20100044844A1 (en) 2010-02-25
TWI479625B (zh) 2015-04-01
JP5247626B2 (ja) 2013-07-24
CN101656243B (zh) 2013-06-12
TW201025536A (en) 2010-07-01
US8410589B2 (en) 2013-04-02
JP2010074152A (ja) 2010-04-02
CN101656243A (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
KR20100023766A (ko) 리드 프레임, 수지 패키지, 반도체 장치 및 수지 패키지의 제조 방법
JP3892139B2 (ja) 半導体装置
EP1005085B1 (en) Resin-encapsulated electronic device
JP4857791B2 (ja) 半導体装置の製造方法
US8097942B2 (en) Semiconductor device including power supply bar having jutted portion, parallel running portion and bent portion and manufacturing method therefor
JP5334239B2 (ja) 半導体装置の製造方法
US8598693B2 (en) Die pad package with a concave portion in the sealing resin
JP2007207986A5 (ko)
CN109285787A (zh) 半导体装置的制造方法
JP2010021374A (ja) 半導体パッケージ
CN104022215A (zh) 发光二极管封装结构及其制造方法
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
CN1307718C (zh) 半导体装置及其制造方法
JP2008047878A (ja) 固体撮像素子収容用ケース、その製造方法及び固体撮像装置
US20210135075A1 (en) Package
JP4454399B2 (ja) 半導体装置の製造方法
JP2012182180A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
JP3337137B2 (ja) 樹脂封止用金型
JP6705654B2 (ja) リードフレーム及びその製造方法
JP2000058733A (ja) 樹脂封止型半導体装置およびそのリードフレーム
JP2014143437A (ja) 半導体装置
KR20100032083A (ko) 사이드뷰 ｌｅｄ 패키지 및 그것의 몸체를 성형하기 위한 금형 세트 및 방법
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 4