CN101573799A - 集成互补低电压射频横向双扩散金属氧化物半导体 - Google Patents

集成互补低电压射频横向双扩散金属氧化物半导体 Download PDF

Info

Publication number
CN101573799A
CN101573799A CNA2007800489213A CN200780048921A CN101573799A CN 101573799 A CN101573799 A CN 101573799A CN A2007800489213 A CNA2007800489213 A CN A2007800489213A CN 200780048921 A CN200780048921 A CN 200780048921A CN 101573799 A CN101573799 A CN 101573799A
Authority
CN
China
Prior art keywords
conduction type
buffering area
ldmos transistor
transistor according
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800489213A
Other languages
English (en)
Inventor
蔡军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101573799A publication Critical patent/CN101573799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Abstract

互补RF LDMOS晶体管具有在分裂栅极氧化物上的栅电极。具有第二导电类型的源极间隔物从具有第一导电类型的源极分接点横向延伸到大约最薄栅极氧化物上方的所述栅电极的边缘。具有第一导电类型的主体从大约所述源极分接点的底部中心延伸到衬底表面，且位于所述分裂栅极氧化物的大部分薄截面下方。所述源极间隔物大约为栅极侧壁氧化物的长度且与栅电极自对准。所述主体也与栅电极自对准。漏极由至少一个缓冲区围绕，所述至少一个缓冲区自对准于最厚栅极氧化物上方的所述栅电极的另一边缘且延伸到所述漏极下方且在所述最厚栅极氧化物下方横向延伸。所述源极分接点与漏极两者与所述栅极侧壁氧化物自对准，且因此与所述栅电极横向间隔开。

Description

集成互补低电压射频横向双扩散金属氧化物半导体
技术领域
本发明涉及功率MOSFET，且更特定来说，涉及低功率横向互补功率MOSFET。
背景技术
例如手机和无线LAN等个人通信产品的广泛使用已产生对可提供这些装置专有的某些操作特性的半导体装置的需求。这些操作特性中的一者涉及半导体装置中耗散的功率。减少功率耗散的常规方法是使用三伏或三伏以下的电源电压。然而，例如RF传输器等电子元件的某些部分需要可处置在电子电路的其余部分中并不存在的较高电压和电流的功率装置。此需要由于对越来越小的产品的需求而加剧，因此提供将互补功率装置与电子元件的其它部分组合在同一衬底上的较强动力。横向双扩散MOSFET(LDMOS)晶体管实际上是满足这些需要的仅有的硅装置。
现有技术中已知的LDMOS晶体管通常使用漂移区来提供这些装置需要的相对高的击穿电压。然而此些漂移区增加了装置电阻且占据半导体芯片上的空间，因此需要的芯片面积显著大于常规MOSFET所需的芯片面积。
另外，这些现有技术LDMOS晶体管中的大多数具有相对低的DC跨导(在许多个人通信产品中所使用的频率范围中也显著降低)，在装置中由于电容、结泄漏和衬底损失而具有功率损失，且可具有由热载流子效应产生的可靠性问题。
因此，可了解，高度需要一种LDMOS晶体管，其可在一些或所有这些领域中提供对当前已知的LDMOS晶体管的改进。
发明内容
本发明在其一种形式中包括一种横向双扩散金属氧化物半导体(LDMOS)晶体管，其包括：栅极氧化物，其在栅电极下方具有多个厚度；具有第二导电类型的横向间隔物，其位于所述栅电极的第一边缘与具有第一导电类型的源极分接点区之间，所述第二导电类型与所述第一导电类型相反；以及具有所述第二导电类型的漏极区，其具有至少一个缓冲区，所述缓冲区至少部分围绕所述漏极区且在所述栅电极的第二边缘下方延伸。
在另一形式中，本发明包含一种制作LDMOS晶体管的方法。所述方法包括以下步骤：在衬底上生长外延层；在形成于所述外延层上的分裂栅极氧化物上形成栅电极；将栅电极的第一侧用作掩模而形成具有第一导电类型的主体；将栅电极的第一边缘用作掩模而形成具有所述第二导电类型的浅源极间隔物区，所述第二导电类型与所述第一导电类型相反；将栅电极的第二边缘用作掩模而形成具有所述第二导电类型的至少一个缓冲层；分别在所述栅电极的所述第一边缘和第二边缘上形成第一和第二侧壁氧化物；以及将第一侧壁氧化物用作掩模而形成具有所述第一导电类型的源极分接点层，使得所述源极分接点层和所述主体在与所述栅电极的所述第一边缘间隔开的区中重叠，所述源极间隔物区从所述源极分接点层延伸到所述栅电极的至少所述第一边缘。
附图说明
通过结合附图参考以下对本发明各种实施例的描述，将明白且更好地理解本发明的特征和优点以及获得所述特征和优点的方法，其中：
图1A是根据本发明一实施例的n沟道集成低电压RF-LDMOS晶体管的图解视图；
图1B是图1A所示的集成低电压RF-LDMOS晶体管的互补p沟道型式的图解视图；
图2A是在图1A所示的晶体管的制造中的早期阶段的图解视图；
图2B是在图1B所示的晶体管的制造中的早期阶段的图解视图；
图3A是在图1A所示的晶体管的制造中的中间阶段的图解视图；
图3B是在图1B所示的晶体管的制造中的中间阶段的图解视图；
图4A是在图1A所示的晶体管的制造中的稍后中间阶段的图解视图；
图4B是在图1B所示的晶体管的制造中的稍后中间阶段的图解视图；
图5A是根据本发明另一实施例的n沟道集成低电压RF-LDMOS晶体管的图解视图；
图5B是图5A所示的集成低电压RF-LDMOS晶体管的互补p沟道型式的图解视图；
图6A是根据本发明又一实施例的n沟道集成低电压RF-LDMOS晶体管的图解视图；
图6B是图6A所示的集成低电压RF-LDMOS晶体管的互补p沟道型式的图解视图；
图7A是根据本发明又一实施例的n沟道集成低电压RF-LDMOS晶体管的图解视图；
图7B是图7A所示的集成低电压RF-LDMOS晶体管的互补p沟道型式的图解视图；
图8A是具有0.35微米栅极长度的图1A所示晶体管的漏极特性对漏极电压模拟的曲线图；
图8B是具有0.50微米栅极长度的图1A所示晶体管的漏极特性对漏极电压模拟的曲线图；
图8C是现有技术晶体管的漏极特性对漏极电压模拟的曲线图；
图9A是具有0.35微米栅极长度的图1A所示晶体管的频率转变对栅极电压模拟的曲线图；
图9B是具有0.50微米栅极长度的图1A所示晶体管的频率转变对栅极电压模拟的曲线图；
图9C是现有技术晶体管的频率转变对栅极电压模拟的曲线图；
图10A是具有0.35微米栅极长度的图1A所示晶体管的跨导对栅极电压模拟的曲线图；
图10B是具有0.50微米栅极长度的图1A所示晶体管的跨导对栅极电压模拟的曲线图；以及
图10C是现有技术晶体管的跨导对栅极电压模拟的曲线图。
将了解，为了清楚的目的且在被认为适当的任何地方，图中已重复参考标号以指示对应特征。而且，图中各个物体的相对大小在某些情况下已经变动以更清楚地展示本发明。本文陈述的实例说明本发明的若干实施例，但不应解释为以任何方式限制本发明的范围。
具体实施方式
现在参看图式，图1A是根据本发明一实施例的n沟道集成互补低电压RF-LDMOS晶体管10的图解视图。晶体管10具有源极连接12、栅极连接14以及漏极连接16。栅极连接14电连接到形成于栅极多晶硅20中的栅极硅化物18。栅极多晶硅20具有位于分裂栅极氧化物22上的阶梯状底部层，所述分裂栅极氧化物22具有拥有长度26的薄截面24和拥有长度30的厚截面28。展示侧壁氧化物32位于栅极硅化物18、栅极多晶硅20以及分裂栅极氧化物22的薄截面24的左侧。类似地，展示侧壁氧化物34位于栅极多晶硅20以及分裂栅极氧化物22的厚截面28的右侧。
源极连接12电连接到源极硅化物36，在源极硅化物36下方的是源极P+分接点38。浅且短的N+源极间隔物40从源极硅化物36的右边缘和P+分接点38的右上方横向延伸到略微在栅极多晶硅20的左侧下方。在本发明的一个实施例中，N+源极间隔物40的长度大约为.08微米，且可在0.04与0.3微米之间。P主体42从大约P+分接点38的底部中心延伸到衬底表面44，且位于分裂栅极氧化物22的大部分薄截面24下方。P阱46从任选的P埋入层48的顶部且从P+分接点38的大约底部中间的向下突出部延伸到P主体42的底部的大约在栅极多晶硅20的左边缘下方的点处。
漏极连接16电连接到漏极硅化物50。N+漏极52位于漏极硅化物50的下方且延伸到漏极硅化物50的左边。N+漏极的左端与栅极多晶硅20横向间隔开。N-缓冲层54位于N+漏极52下方且横向延伸到分裂栅极氧化物22的厚截面28的大约中部。N缓冲层56位于N缓冲层54下方且延伸到分裂栅极氧化物22的全部厚截面28下方，靠近分裂栅极氧化物22的薄截面24到厚截面28的过渡处。
源极硅化物36和漏极硅化物50以及上文所描述的掺杂区全部位于外延层58中，外延层58又在P+衬底60上。
RF-LDMOS晶体管10具有功率LDMOS晶体管的最小装置几何形状，且是通过利用自对准架构设计制成以用于高速要求。下文将参看图2A到4B更详细地解释自对准架构。晶体管10具有零漂移长度，其有助于使装置几何形状最小化。
除了微型化以外，晶体管10具有由装置的几何形状产生的若干特性，其提供重要的操作参数。下方具有P主体42的浅N+源极间隔物40以及P+分接点提供了较大的安全操作区域(SOA)、小的输入电容以及极少的结泄漏(在电池供电型手持应用中较为重要)。P主体42、P-阱46、P-埋入层48以及P+衬底60的组合提供了减少的衬底自加热，其使衬底损失最小化。分裂栅极氧化物22提供了减少的米勒(Miller)反馈电容，因为栅极-漏极重叠位于分裂栅极氧化物22的厚截面28处，借此降低了Crss。分裂栅极氧化物还提供了大的跨导和较低的Vt，因为有效沟道位于薄氧化物截面24处，其具有比栅极多晶硅20的宽度短的有效沟道长度。漏极侧的厚栅极氧化物截面28降低了E-场，借此增加了晶体管10的击穿电压。N缓冲层54和N-缓冲层56阶梯漏极缓冲区连同P-外延提供了较大的耗尽宽度，其降低了漏极到源极的电容Cds。阶梯漏极缓冲区减少了Ron、gm和IDsat，因为与厚栅极氧化物截面28具有显著重叠的N-缓冲层56允许沟道电子从栅极氧化物22向深处散布，从而导致栅极氧化物22中的较少填充的陷阱。因此Ron、gm和IDsat的降级的减少增加了晶体管10的可靠性。最终，与在侧壁间隔物34下方延伸的相对高度掺杂的N缓冲层54组合的零漂移长度提供了低Ron和低导电损失。
图1B是图1A所示的集成低电压RF-LDMOS晶体管的互补p沟道型式70的图解视图。晶体管70具有源极连接72、栅极连接74以及漏极连接76。栅极连接74电连接到形成于栅极多晶硅80中的栅极硅化物78。栅极多晶硅80具有位于分裂栅极氧化物82上的阶梯状底部层，所述分裂栅极氧化物82带有薄截面84和厚截面88。展示侧壁氧化物92位于栅极硅化物78、栅极多晶硅80以及分裂栅极氧化物82的薄截面84的左侧。类似地，展示侧壁氧化物94位于栅极多晶硅80以及分裂栅极氧化物82的厚截面88的右侧。
源极连接72电连接到源极硅化物96，在源极硅化物96下方的是源极N+分接点98，浅且短的P+源极间隔物100从源极硅化物96的右边缘和N+分接点98的右上方横向延伸到略微在栅极多晶硅80的左侧下方。N主体102从大约N+分接点88的底部中心延伸到衬底表面104，且位于分裂栅极氧化物82的大部分薄截面84下方。N-阱106从任选的N-埋入层108的顶部且从N+分接点98的大约底部中间的向下突出部延伸到N主体102的底部的大约在栅极多晶硅80的左边缘下方的点处。
漏极连接76电连接到漏极硅化物110。P+漏极112位于漏极硅化物110的下方且延伸到漏极硅化物110的左边。P+漏极的左端与栅极多晶硅80横向间隔开。P缓冲层114位于P+漏极112下方且横向延伸到分裂栅极氧化物82的厚截面88的大约中部。P-缓冲层116位于P缓冲层114下方且横向延伸到分裂栅极氧化物82的全部厚截面88下方，靠近分裂栅极氧化物82的薄截面84到厚截面88的过渡处。
源极硅化物96和漏极硅化物110以及上文所描述的掺杂区全部位于高电压N-阱118中，而高电压N-阱118又部分地在N-埋入层108顶上，N-埋入层108又在P-外延120顶上，P-外延层120在P+衬底122顶上。
上文针对N沟道晶体管10所描述的特性也适用于P沟道晶体管70。
图2A和2B分别是晶体管10和70制造中的早期阶段的图解视图。在图2A中，在P+衬底60上形成起始的P-外延130。在P-外延130中形成P-埋入层132。类似地，在图2B中，在P+衬底122上形成起始的P-外延120，且在P-外延120中形成埋入层134。
图3A和3B分别是晶体管10和70的制造中的中间阶段的图解视图。在图3A中，在图2A的P-埋入层132和P-外延130上生长额外的线内P外延以形成图1A所示的P-外延58。在现场氧化和遮蔽之后，植入P-阱46。在后续的扩散操作中，图2A的P-埋入层132向上扩散而形成P-埋入层48，且P-阱46向下且横向扩散。在P-外延58的顶部上形成分裂栅极氧化物22，且跨越厚栅极氧化物28和薄栅极氧化物24的结放置栅极多晶硅20。在图3B中，类似于图3A，在额外的线内P-外延118中植入且扩散高电压N-阱118。以与图3A所示的P-阱46相同的方式形成N-阱106。在后续的扩散操作中，N埋入层134向上扩散而形成N-埋入层108，且同时N-阱106向下且横向扩散。以与图3A所示的n沟道晶体管中相同的方式形成分裂栅极氧化物82和栅极多晶硅80。
图4A和4B分别是晶体管10和70的制造中的稍后中间阶段的图解视图。在图4A中，使用相同的掩模植入P主体42和N+源极间隔物40，且使其自对准于栅极多晶硅20的左侧。类似地，使用相同的掩模植入由N-缓冲层56和N缓冲层52组成的阶梯漏极缓冲区，且使其自对准于栅极多晶硅20的右侧。以互补掺杂剂类型对图4B所示的p沟道晶体管执行相同操作。在形成主体42、102和源极间隔物40、100之后，使用标准的氧化物间隔物工艺制成侧壁氧化物32、34、92和94。
图1A所示的晶体管10是通过以下步骤完成的：植入P+主体分接点38，其自对准于左侧壁氧化物；将左侧壁氧化物32用作掩模而形成源极硅化物36；植入N+漏极52，其自对准于右侧壁氧化物；以及将右侧壁氧化物34用作掩模而形成漏极硅化物50。使用互补掺杂剂类型以相同方式完成图1B所示的晶体管70。
图5A和5B分别是根据本发明另一实施例的集成低电压RF-LDMOS晶体管130和132的图解视图。晶体管130是使用放大的N缓冲层135代替了N缓冲层54以及使用P-缓冲层136代替了N-缓冲层56的晶体管10，且晶体管132是使用放大的P缓冲层137代替了P缓冲层114以及使用N-缓冲层138代替了P-缓冲层116的晶体管70。在本发明的此实施例130中，N缓冲区132横向延伸到分裂栅极氧化物22的厚截面28下方，靠近分裂栅极氧化物22的薄截面24到厚截面28的过渡处，且P-缓冲区134在全部厚截面28和部分薄截面24下方在横向和深度上延伸以与P主体42重叠。使用互补掺杂剂类型以相同方式形成图5B所示的晶体管132。从晶体管130中的N-缓冲区到P-缓冲区或从晶体管132中的P-缓冲区到N-缓冲区的改变将增加装置漏极到源极的穿通电压，其对于非常短沟道装置可成为问题。
图6A和6B分别是根据本发明又一实施例的集成低电压RF-LDMOS晶体管140和142的图解视图。晶体管140是不具有N缓冲层54的晶体管10，且晶体管142是不具有P缓冲层114的晶体管70。这些层54、114的移除允许图6A和6B所示的晶体管与图1A和1B所示的晶体管相比具有较高的额定电压。
图7A和7B分别是根据本发明又一实施例的集成低电压RF-LDMOS晶体管150和152的图解视图，其中晶体管150和152由用于隔离架构的N隔离环围绕。在图7A中，N环154具有隔离连接156。N环154通过N桥158连接到在晶体管150的宽度上延伸的N-埋入层160。同样在晶体管50的宽度上延伸的P-埋入层162位于N-埋入层160的顶部上。在图7B中，N环164具有隔离连接166。N环164通过N桥168连接到在晶体管152的宽度上延伸的N-埋入层170。P-埋入层172建立在N-埋入层170上且连接到P-阱46，如由从N-埋入层172到源极连接72的连接174示意性地指示，源极连接72又提供穿过源极硅化物96和源极N+分接点98到N-阱106的连接。
图8A到10C展示晶体管10和现有技术功率NMOS晶体管的2-D模拟Si级操作特性。图8A、9A和10A是具有.20μm的薄栅极宽度26的晶体管10的模拟。图8B、9B和10B是具有.35μm的薄栅极宽度26的晶体管10的模拟。产生A和B曲线图的模拟是针对大约.15μm的相同的厚栅极宽度30。图8C、9C和10C是现有技术功率NMOS晶体管的模拟。
图8A、8B和8C展示使用2-D模型对相应晶体管计算的漏极特性。如可看到，具有.35μm栅极多晶硅长度的晶体管10具有比.50μm栅极多晶硅长度晶体管10高的漏极电流密度，.50μm栅极多晶硅长度晶体管10又具有比现有技术横向晶体管高的漏极电流密度。
图9A、9B和9C展示对相应晶体管计算的频率转变(Ft)。图9A中的峰值Ft为67GHz，而图9B中的峰值Ft为36GHz，且图9C中的峰值Ft为23GHz。
图10A、10B和10C是对相应的晶体管计算的跨导Gm。图10A中的峰值Gm是3×10-4西门子，而图10B中的峰值Gm是2.5×10-4西门子，且图10C中的峰值Gm是1.3×10-4西门子。
尽管已参看特定实施例描述了本发明，但所属领域的技术人员将理解，在不脱离本发明的范围的情况下可做出各种改变且等效物可代替其元件。另外，在不脱离本发明的范围的情况下可做出许多修改以使特定情形或材料适于本发明的教示。
因此，期望本发明不限于作为实施本发明所预期的最佳模式而揭示的特定实施例，而是，本发明将包含属于所附权利要求书的范围和精神内的所有实施例。

Claims (39)

1.一种横向双扩散金属氧化物半导体(LDMOS)晶体管，其包括：
a)栅极氧化物，其在栅电极下方具有多个厚度；
b)具有第一导电类型的源极分接点区；
c)具有第二导电类型的横向源极间隔物，其大体上位于所述栅电极的第一边缘与所述源极分接点之间，所述第一导电类型与所述第二导电类型相反；
d)具有所述第二导电类型的漏极区，其位于所述栅电极的相对侧；以及
e)至少一个缓冲区，其至少部分围绕所述漏极区且在所述栅电极的第二边缘下方延伸。
2.根据权利要求1所述的LDMOS晶体管，其中所述栅极氧化物的所述多个厚度为两个。
3.根据权利要求2所述的LDMOS晶体管，其中较薄栅极氧化物在所述栅电极的所述第一边缘下方，且较厚栅极氧化物在所述栅电极的第二边缘下方。
4.根据权利要求3所述的LDMOS晶体管，其中所述至少一个缓冲区横向延伸到所述较厚栅极氧化物下方。
5.根据权利要求1所述的LDMOS晶体管，其中所述至少一个缓冲区包括两个缓冲区，具有所述第二导电类型的第一缓冲区位于所述漏极区下方和具有所述第二导电类型的第二缓冲区上方。
6.根据权利要求5所述的LDMOS晶体管，其中所述漏极区具有比所述第一缓冲区高的掺杂剂浓度，所述第一缓冲区又具有比所述第二缓冲区高的掺杂剂浓度。
7.根据权利要求1所述的LDMOS晶体管，其进一步包含具有所述第一导电类型的主体，所述主体位于所述源极分接点区的至少一部分下方和所述横向源极间隔物下方且延伸到所述栅极氧化物。
8.根据权利要求7所述的LDMOS晶体管，其中所述主体具有比所述源极分接点区低的掺杂剂浓度。
9.根据权利要求7所述的LDMOS晶体管，其进一步包含在所述主体的至少一部分下方的具有所述第一导电类型的阱。
10.根据权利要求9所述的LDMOS晶体管，其进一步包含从所述阱朝向衬底延伸的具有所述第一导电类型的第一埋入层。
11.根据权利要求1所述的LDMOS晶体管，其进一步包含位于所述栅电极、所述栅极氧化物、所述源极分接点区、所述横向源极间隔物、所述漏极区以及所述至少一个缓冲区下方的衬底。
12.根据权利要求11所述的LDMOS晶体管，其中所述衬底具有所述第二导电类型。
13.根据权利要求11所述的LDMOS晶体管，其中所述衬底具有所述第一导电类型。
14.根据权利要求11所述的LDMOS晶体管，其进一步包含位于所述衬底上的外延层。
15.根据权利要求14所述的LDMOS晶体管，其进一步包含位于所述外延层上的具有所述第一导电类型的阱。
16.根据权利要求3所述的LDMOS晶体管，其中所述至少一个缓冲区包括两个缓冲区，具有所述第二导电类型的第一缓冲区位于所述漏极区下方和具有所述第一导电类型的第二缓冲区上方。
17.根据权利要求16所述的LDMOS晶体管，其中所述第二缓冲区在分裂栅极氧化物的全部厚截面和部分薄截面下方在横向和深度上延伸以与主体区重叠。
18.根据权利要求1所述的LDMOS晶体管，其中所述至少一个缓冲区由单个缓冲区组成。
19.根据权利要求14所述的LDMOS晶体管，其进一步包含位于所述外延层上的埋入层。
20.根据权利要求14所述的LDMOS晶体管，其进一步包含位于所述外延层上的具有所述第一导电类型的埋入层。
21.根据权利要求20所述的LDMOS晶体管，其进一步包含位于具有所述第一导电类型的所述埋入层上的具有所述第二导电类型的埋入层。
22.根据权利要求1所述的LDMOS晶体管，其进一步包含围绕所述晶体管的隔离环。
23.根据权利要求22所述的LDMOS晶体管，其中所述隔离环连接到所述晶体管中的与所述隔离环具有相同导电类型的区。
24.一种高频横向双扩散金属氧化物半导体(LDMOS)晶体管，其包括：
a)栅极氧化物，其具有在栅电极的第一边缘下方的较薄截面和在所述栅电极的第二边缘下方的较厚截面；
b)具有第二导电类型的横向源极间隔物，其位于所述栅电极的所述第一边缘之间；
c)具有第一导电类型的源极分接点区，所述第一导电类型与所述第二导电类型相反；
d)具有所述第二导电类型的漏极区；
e)具有所述第二导电类型的第一缓冲区，其位于所述漏极区下方和具有所述第二导电类型的第二缓冲区上方，所述第一缓冲区和所述第二缓冲区两者至少部分围绕所述漏极区且在所述栅电极的所述第二边缘下方延伸，所述漏极区具有比所述第一缓冲区高的掺杂剂浓度，且所述第一缓冲区又具有比所述第二缓冲区高的掺杂剂浓度；
f)具有所述第二导电类型的主体，其位于所述源极分接点区的至少一部分下方和所述横向源极间隔物下方且延伸到所述栅极氧化物，所述主体具有比所述源极分接点区低的掺杂剂浓度；
g)具有所述第一导电类型的阱，其在所述主体的至少一部分下方；
h)具有所述第一导电类型的埋入层，其从所述阱朝向衬底延伸；以及
i)衬底，其位于所述栅电极、所述间隔物、所述源极区、所述漏极区、所述第一和第二缓冲区、所述主体、所述阱以及所述埋入层下方；以及
j)具有所述第一导电类型的外延层，其位于所述衬底上。
25.一种制作LDMOS晶体管的方法，其包括以下步骤：
a)在衬底上生长外延层；
b)在形成于所述外延层上的分裂栅极氧化物上形成栅电极；
c)形成具有所述第一导电类型的主体和具有所述第二导电类型的源极间隔物，所述主体和所述源极间隔物自对准于所述多晶硅栅电极的第一侧，所述第二导电类型与所述第一导电类型相反；
d)形成具有所述第二导电类型的第一缓冲层，所述第一缓冲层自对准于所述多晶硅栅电极的第二边缘；
e)分别在所述多晶硅栅电极的所述第一边缘和所述第二边缘上形成第一和第二侧壁氧化物；以及
f)形成具有所述第二导电类型的第一漏极区，所述第一漏极区自对准于所述第二侧壁氧化物；
g)形成具有所述第一导电类型的源极分接点层，所述源极分接点层自对准于所述第一侧壁氧化物，使得所述源极分接点层和所述主体在与所述栅电极的所述第一边缘间隔开的区中重叠，所述源极间隔物区从所述源极分接点层延伸到所述多晶硅栅电极的至少所述第一边缘下方。
26.根据权利要求25所述的方法，其进一步包含以下步骤：在所述主体的至少一部分下方形成具有所述第一导电类型的阱。
27.根据权利要求26所述的方法，其进一步包含以下步骤：形成从所述阱朝向衬底延伸的具有所述第一导电类型的第一埋入层。
28.根据权利要求25所述的方法，其中所述衬底具有所述第一导电类型。
29.根据权利要求25所述的方法，其中所述衬底具有所述第二导电类型。
30.根据权利要求25所述的方法，其进一步包含以下步骤：形成具有所述第二导电类型的第二缓冲层，所述第二缓冲层自对准于所述多晶硅栅电极的第二边缘且位于所述第一缓冲层下方。
31.根据权利要求30所述的方法，其中所述形成所述第一缓冲层、所述漏极区和所述第二缓冲层的步骤包含：形成具有比所述第一缓冲层高的掺杂剂浓度的所述漏极层，所述第一缓冲层又形成为具有比所述第二缓冲层高的掺杂剂浓度。
32.根据权利要求25所述的方法，其进一步包含以下步骤：形成位于所述外延层上的具有所述第二导电类型的阱。
33.根据权利要求25所述的方法，其进一步包含以下步骤：形成具有所述第一导电类型的第二缓冲层，所述第二缓冲层自对准于所述多晶硅栅电极的第二边缘且位于所述第一缓冲层下方。
34.根据权利要求33所述的方法，其中所述第二缓冲区在所述分裂栅极氧化物的全部厚截面和部分薄截面下方在横向和深度上延伸以与主体区重叠。
35.根据权利要求25所述的方法，其进一步包含以下步骤：形成位于所述外延层上的埋入层。
36.根据权利要求25所述的方法，其进一步包含以下步骤：形成位于所述外延层上的具有所述第一导电类型的埋入层。
37.根据权利要求36所述的方法，其进一步包含以下步骤：形成位于具有所述第一导电类型的所述埋入层上的具有所述第二导电类型的埋入层。
38.根据权利要求25所述的方法，其进一步包含以下步骤：形成围绕所述晶体管的隔离环。
39.根据权利要求38所述的方法，其中所述隔离环连接到所述晶体管中的与所述隔离环具有相同导电类型的区。
CNA2007800489213A 2007-01-04 2007-12-31 集成互补低电压射频横向双扩散金属氧化物半导体 Pending CN101573799A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/619,828 2007-01-04
US11/619,828 US20080164537A1 (en) 2007-01-04 2007-01-04 Integrated complementary low voltage rf-ldmos

Publications (1)

Publication Number Publication Date
CN101573799A true CN101573799A (zh) 2009-11-04

Family

ID=39593525

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800489213A Pending CN101573799A (zh) 2007-01-04 2007-12-31 集成互补低电压射频横向双扩散金属氧化物半导体

Country Status (5)

Country Link
US (3) US20080164537A1 (zh)
CN (1) CN101573799A (zh)
DE (1) DE112007003167T5 (zh)
TW (1) TW200837949A (zh)
WO (1) WO2008085795A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097471A (zh) * 2009-12-04 2011-06-15 美格纳半导体有限会社 半导体器件
CN102971856A (zh) * 2010-03-31 2013-03-13 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN103855210A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法
CN104600120A (zh) * 2015-01-15 2015-05-06 东南大学 一种p型射频横向双扩散金属氧化物半导体器件
CN104600098A (zh) * 2015-01-15 2015-05-06 东南大学 一种n型射频横向双扩散金属氧化物半导体器件
CN104681442A (zh) * 2013-11-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件及其制备方法
CN105895705A (zh) * 2016-05-27 2016-08-24 中国电子科技集团公司第五十五研究所 一种射频ldmos的“γ”型栅结构及其制备方法
CN106033727A (zh) * 2015-03-10 2016-10-19 无锡华润上华半导体有限公司 场效应晶体管的制作方法
CN106469755A (zh) * 2015-08-21 2017-03-01 立锜科技股份有限公司 横向双扩散金属氧化物半导体元件及其制造方法
CN107123681A (zh) * 2016-02-25 2017-09-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN110620111A (zh) * 2018-06-20 2019-12-27 格芯新加坡私人有限公司 延伸漏极mosfet（edmos）
WO2022121306A1 (zh) * 2020-12-10 2022-06-16 北京芯可鉴科技有限公司 高压非对称结构ldmos器件及其制备方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
US8203188B2 (en) * 2009-05-22 2012-06-19 Broadcom Corporation Split gate oxides for a laterally diffused metal oxide semiconductor (LDMOS)
US8274114B2 (en) 2010-01-14 2012-09-25 Broadcom Corporation Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US8278710B2 (en) * 2010-07-23 2012-10-02 Freescale Semiconductor, Inc. Guard ring integrated LDMOS
CN102412153A (zh) * 2010-09-26 2012-04-11 上海华虹Nec电子有限公司 降低射频ldmos器件中栅电阻的方法
US8357579B2 (en) * 2010-11-30 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
TWI449176B (zh) * 2010-12-10 2014-08-11 Macronix Int Co Ltd 具有分離閘極和超級連接結構之半導體元件
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
US20120319202A1 (en) * 2011-06-15 2012-12-20 Richtek Technology Corporation, R.O. C. High Voltage Device and Manufacturing Method Thereof
KR101228369B1 (ko) * 2011-10-13 2013-02-01 주식회사 동부하이텍 Ｌｄｍｏｓ 소자와 그 제조 방법
CN102790088A (zh) * 2012-07-20 2012-11-21 昆山华太电子技术有限公司 一个击穿电压可以调整rf-ldmos器件
CN103855026B (zh) * 2012-12-06 2017-04-19 中国科学院微电子研究所 FinFET及其制造方法
US9917168B2 (en) * 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
US9455332B2 (en) * 2014-03-06 2016-09-27 Texas Instruments Incorporated LDMOS transistor and method of forming the LDMOS transistor with improved Rds*Cgd
KR20160012459A (ko) * 2014-07-24 2016-02-03 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US9660074B2 (en) * 2014-08-07 2017-05-23 Texas Instruments Incorporated Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers
CN104465404B (zh) * 2014-12-24 2017-10-24 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
KR101923763B1 (ko) * 2015-03-13 2018-11-30 매그나칩 반도체 유한회사 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
US11052175B2 (en) 2015-08-19 2021-07-06 Musculoskeletal Transplant Foundation Cartilage-derived implants and methods of making and using same
US20170243971A1 (en) * 2016-02-18 2017-08-24 Kabushiki Kaisha Toshiba Semiconductor device
CN106206735B (zh) * 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
US20180138307A1 (en) * 2016-11-17 2018-05-17 Globalfoundries Inc. Tunnel finfet with self-aligned gate
CN107275333B (zh) * 2017-06-30 2020-04-10 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器工艺中的dmos器件及制造方法
US10529804B2 (en) 2017-08-21 2020-01-07 Texas Instruments Incorporated Integrated circuit, LDMOS with trapezoid JFET, bottom gate and ballast drift and fabrication method
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
US10892362B1 (en) * 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
US11152381B1 (en) * 2020-04-13 2021-10-19 HeFeChip Corporation Limited MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same
US11114140B1 (en) 2020-04-23 2021-09-07 HeFeChip Corporation Limited One time programmable (OTP) bits for physically unclonable functions
US11437082B2 (en) 2020-05-17 2022-09-06 HeFeChip Corporation Limited Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage
US11482543B2 (en) 2020-05-29 2022-10-25 metaMOS Solutions Inc. Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof
US11502193B2 (en) 2020-09-14 2022-11-15 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer
CN114420749A (zh) * 2020-10-28 2022-04-29 联华电子股份有限公司 半导体元件及其制造方法
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source
TWI818371B (zh) * 2021-01-12 2023-10-11 立錡科技股份有限公司 高壓元件及其製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
US5146298A (en) * 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5314834A (en) * 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness
EP0537684B1 (en) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Improved performance lateral double-diffused MOS transistor and method of fabrication thereof
JPH05283710A (ja) * 1991-12-06 1993-10-29 Intel Corp 高電圧ｍｏｓトランジスタ及びその製造方法
JP3036565B2 (ja) * 1992-08-28 2000-04-24 日本電気株式会社 不揮発性半導体記憶装置の製造方法
DE69413960T2 (de) * 1994-07-18 1999-04-01 St Microelectronics Srl Nicht-flüchtiger EPROM und Flash-EEPROM-Speicher und Verfahren zu seiner Herstellung
US6372586B1 (en) * 1995-10-04 2002-04-16 Texas Instruments Incorporated Method for LDMOS transistor with thick copper interconnect
US6700157B2 (en) * 1996-01-22 2004-03-02 Fuji Electric Co., Ltd. Semiconductor device
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
EP0880183A3 (en) 1997-05-23 1999-07-28 Texas Instruments Incorporated LDMOS power device
US6110783A (en) * 1997-06-27 2000-08-29 Sun Microsystems, Inc. Method for forming a notched gate oxide asymmetric MOS device
US6307233B1 (en) * 1998-07-31 2001-10-23 Texas Instruments Incorporated Electrically isolated double gated transistor
JP3473460B2 (ja) * 1998-11-20 2003-12-02 富士電機株式会社 横型半導体装置
US6441431B1 (en) * 1998-12-04 2002-08-27 Texas Instruments Incorporated Lateral double diffused metal oxide semiconductor device
DE19918943A1 (de) * 1999-04-27 2000-11-02 Nexpress Solutions Llc Druckvorrichtung
US20020063263A1 (en) * 2000-11-30 2002-05-30 Scott David B. Metal oxide semiconductor transistor with self-aligned channel implant
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
US6168999B1 (en) * 1999-09-07 2001-01-02 Advanced Micro Devices, Inc. Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain
US6297108B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Method of forming a high voltage MOS transistor on a semiconductor wafer
JP2002237591A (ja) * 2000-12-31 2002-08-23 Texas Instruments Inc Ｄｍｏｓトランジスタ・ソース構造とその製法
US6489203B2 (en) * 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
US6593621B2 (en) * 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
US6620656B2 (en) * 2001-12-19 2003-09-16 Motorola, Inc. Method of forming body-tied silicon on insulator semiconductor device
US6504226B1 (en) * 2001-12-20 2003-01-07 Stmicroelectronics, Inc. Thin-film transistor used as heating element for microreaction chamber
EP1321985B1 (en) * 2001-12-20 2007-10-24 STMicroelectronics S.r.l. Method of integrating metal oxide semiconductor field effect transistors
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
US6770935B2 (en) * 2002-06-11 2004-08-03 Texas Instruments Incorporated Array of transistors with low voltage collector protection
KR100958421B1 (ko) * 2002-09-14 2010-05-18 페어차일드코리아반도체 주식회사 전력 소자 및 그 제조방법
US6717850B1 (en) * 2002-12-05 2004-04-06 Advanced Micro Devices, Inc. Efficient method to detect process induced defects in the gate stack of flash memory devices
US7125777B2 (en) * 2004-07-15 2006-10-24 Fairchild Semiconductor Corporation Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097471B (zh) * 2009-12-04 2015-08-19 美格纳半导体有限会社 半导体器件
CN102097471A (zh) * 2009-12-04 2011-06-15 美格纳半导体有限会社 半导体器件
CN102971856A (zh) * 2010-03-31 2013-03-13 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN102971856B (zh) * 2010-03-31 2016-08-03 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN103855210A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法
CN104681442A (zh) * 2013-11-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件及其制备方法
CN104600120A (zh) * 2015-01-15 2015-05-06 东南大学 一种p型射频横向双扩散金属氧化物半导体器件
CN104600098A (zh) * 2015-01-15 2015-05-06 东南大学 一种n型射频横向双扩散金属氧化物半导体器件
CN104600098B (zh) * 2015-01-15 2017-07-28 东南大学 一种n型射频横向双扩散金属氧化物半导体器件
CN104600120B (zh) * 2015-01-15 2017-11-14 东南大学 一种p型射频横向双扩散金属氧化物半导体器件
CN106033727B (zh) * 2015-03-10 2019-06-21 无锡华润上华科技有限公司 场效应晶体管的制作方法
CN106033727A (zh) * 2015-03-10 2016-10-19 无锡华润上华半导体有限公司 场效应晶体管的制作方法
CN106469755A (zh) * 2015-08-21 2017-03-01 立锜科技股份有限公司 横向双扩散金属氧化物半导体元件及其制造方法
CN107123681A (zh) * 2016-02-25 2017-09-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN107123681B (zh) * 2016-02-25 2022-03-01 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN105895705B (zh) * 2016-05-27 2018-11-27 中国电子科技集团公司第五十五研究所 一种射频ldmos的“γ”型栅结构及其制备方法
CN105895705A (zh) * 2016-05-27 2016-08-24 中国电子科技集团公司第五十五研究所 一种射频ldmos的“γ”型栅结构及其制备方法
CN110620111A (zh) * 2018-06-20 2019-12-27 格芯新加坡私人有限公司 延伸漏极mosfet（edmos）
WO2022121306A1 (zh) * 2020-12-10 2022-06-16 北京芯可鉴科技有限公司 高压非对称结构ldmos器件及其制备方法

Also Published As

Publication number Publication date
US20100013012A1 (en) 2010-01-21
US20080164537A1 (en) 2008-07-10
WO2008085795A1 (en) 2008-07-17
US20110104861A1 (en) 2011-05-05
TW200837949A (en) 2008-09-16
US8324042B2 (en) 2012-12-04
DE112007003167T5 (de) 2009-12-17
US7888735B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN101573799A (zh) 集成互补低电压射频横向双扩散金属氧化物半导体
TWI413253B (zh) 短通道低電壓、中電壓及高電壓互補金氧半導體裝置
US7109562B2 (en) High voltage laterally double-diffused metal oxide semiconductor
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
CN102097327B (zh) 双通道沟槽ldmos晶体管和bcd工艺
US11721738B2 (en) Laterally diffused metal oxide semiconductor with gate poly contact within source window
US8581344B2 (en) Laterally diffused metal oxide semiconductor transistors
EP2860762B1 (en) High voltage junction field effect transistor
US11004971B2 (en) LDMOS transistor with gate structure having alternating regions of wider and narrower spacing to a body region
US8674442B2 (en) Semiconductor device and manufacturing method thereof
TWI475614B (zh) 溝渠裝置結構及製造
US20090159968A1 (en) BVDII Enhancement with a Cascode DMOS
US9257517B2 (en) Vertical DMOS-field effect transistor
EP2150981A1 (en) Mos transistor with a p-field implant overlying each end of a gate thereof
KR101781220B1 (ko) 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치
US20070090454A1 (en) Transistor device
CN101388408A (zh) 横向双扩散金属氧化物半导体器件
KR20090070513A (ko) 반도체 소자 및 그 제조방법
US9105721B2 (en) Semiconductor device and manufacturing method thereof
US8476705B2 (en) High voltage semiconductor device
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构
CN102569397B (zh) 高电压半导体元件
CN115347035A (zh) 一种集成jfet的vdmos器件及其制作方法和应用
CN111384176A (zh) 半导体元件
CN111435683A (zh) 高压元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091104