CN104681442A - 一种横向扩散半导体器件及其制备方法 - Google Patents
一种横向扩散半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN104681442A CN104681442A CN201310630294.1A CN201310630294A CN104681442A CN 104681442 A CN104681442 A CN 104681442A CN 201310630294 A CN201310630294 A CN 201310630294A CN 104681442 A CN104681442 A CN 104681442A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- region
- well region
- gate dielectric
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000009792 diffusion process Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 230000035755 proliferation Effects 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 78
- 150000004767 nitrides Chemical class 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- SKYGTJFKXUWZMD-UHFFFAOYSA-N ac1l2n4h Chemical compound [Co].[Co] SKYGTJFKXUWZMD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- UPIXZLGONUBZLK-UHFFFAOYSA-N platinum Chemical compound [Pt].[Pt] UPIXZLGONUBZLK-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种横向扩散半导体器件及其制备方法，所述方法包括提供半导体衬底，所述半导体衬底中形成有阱区和漂移区；在所述半导体衬底上形成阶梯形栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；在所述阶梯形栅极介电层上形成栅极结构，并执行源漏注入，以在所述栅极结构的两侧形成源漏区。本发明所述的半导体器件，在本发明中通过在所述半导体衬底上形成高度不一的阶梯型栅极介电层，进一步的形成栅极结构，通过所述方法来提高器件的源漏击穿电压（Breakdown Voltage between Drain and Source，BVDS），使器件的性能进一步提高。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种横向扩散半导体器件及其制备方法。
背景技术
随着半导体行业的迅猛发展，PIC(Power Integrated Circuit，功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS（Double DiffusedMOSFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。
DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDMOSFET(vertical double-diffused MOSFET，简称VDMOS)和横向双扩散金属氧化物半导体场效应LDMOSFET(lateral double-diffused MOSFET，简称LDMOS)。LDMOS由于更容易与CMOS工艺兼容而在业内被广泛地采用。
横向扩散金属氧化物半导体晶体管（Lateral Diffusion Metal OxideSemiconductor，LDMOS）在集成电路涉及以及制造中有着重要的地位，例如高压横向扩散金属氧化物半导体晶体管（HV LDMOS）便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。一般而言，LDMOS晶体管在使用上需要具有较高的源漏击穿电压（Breakdown Voltage between Drain and Source，BVDS）与低的开启电阻，以提高元件的效能。
现有技术中的LDMOS的制备方法如图1a-1b所示，首先提供半导体衬底101，在所述半导体衬底中形成遮蔽层103，然后在所述半导体衬底中形成阱区，然后退火，接着在所述半导体衬底中形成漂移区，然后去除所述遮蔽层103，在所述半导体衬底101上形成栅极介电层104以及栅极材料层105，然后图案化所述栅极介电层104以及栅极材料层105，形成栅极结构，并且在所述栅极结构的侧壁上形成间隙壁，然后执行源漏注入，形成源漏区，所述源漏区分别位于阱区以及所述漂移区中，形成所述LDMOS。
所述结构的LDMOS满足耐高压、实现功率控制等方面的要求，与常规晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显，而且LDMOS由于更容易与CMOS工艺兼容而被广泛采用。但是所述结构的LDMOS仍然存在源漏击穿电压（Breakdown Voltage between Drain and Source，BVDS）仍然较低，达不到器件进一步发展的需要，所述源漏很容易被击穿，造成器件损坏。
因此，虽然LDMOS具有很多常规晶体管所不具备的特性，但是由于其击穿电压较低，在很大程度上限制了所述LDMOS的发展和应用，所以需要对现有LDMOS的结构进行改进，以进一步提高LDMOS的源漏击穿电压，进一步提高LDMOS晶体管的性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种横向扩散半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底中形成有阱区和漂移区；
在所述半导体衬底上形成阶梯形栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
在所述阶梯形栅极介电层上形成栅极结构，并执行源漏注入，以在所述栅极结构的两侧形成源漏区。
作为优选，在所述半导体上形成所述阱区以及漂移区的方法为：
在所述半导体衬底上形成遮蔽层，以覆盖所述半导体衬底；
执行离子注入步骤，然后进行高温退火，以在所述半导体衬底中形成所述阱区；
再次执行离子注入步骤并退火，以在所述半导体衬底中形成所述漂移区；
去除所述遮蔽层。
作为优选，在形成所述阱区之后，形成所述漂移区之前还包括在所述阱区内形成浅沟槽隔离结构的步骤。
作为优选，在执行源漏注入步骤之前还包括在所述栅极结构的侧壁上形成间隙壁的步骤。
作为优选，所述方法还进一步包括在所述半导体衬底以及所述栅极结构上形成自对准硅化物的步骤。
作为优选，在所述半导体衬底上形成所述阶梯形栅极介电层的步骤包括：
在所述半导体衬底上形成第一栅极介电层，以覆盖所述半导体衬底；
图案化所述第一栅极介电层，以去除位于所述沟道区上方的部分所述第一栅极介电层，露出所述半导体衬底；
在露出的所述半导体衬底以及剩余的所述第一栅极介电层上沉积第二栅极介电层，以形成阶梯形的栅极介电层。
本发明还提供了一种横向扩散半导体器件，包括：
半导体衬底；
阱区，位于所述半导体衬底中；
漂移区，位于所述半导体衬底中所述阱区的一侧；
栅极结构，位于所述半导体衬底上，包括位于所述半导体衬底上呈阶梯形的栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
源区和漏区，位于所述栅极结构的两侧。
作为优选，所述器件还进一步包括浅沟槽隔离结构，位于所述阱区中。
作为优选，所述栅极结构还进一步包括位于栅极侧壁上的间隙壁。
作为优选，所述阱区和所述漂移区相邻接，所述源区和所述漏区分别位于所述阱区和所述漂移区中。
本发明所述的半导体器件，在本发明中通过在所述半导体衬底上形成高度不一的阶梯型栅极介电层，进一步的形成栅极结构，通过所述方法来提高器件的源漏击穿电压（Breakdown Voltage between Drain and Source，BVDS），使器件的性能进一步提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1b为现有技术中LDMOS晶体管的制备过程示意图；
图2a-2d为本发明一具体实施方式中LDMOS晶体管的制备过程示意图；
图3a-3b为本发明一优选实施方式中LDMOS晶体管的制备过程示意图；
图4为本发明一优选实施方式中LDMOS晶体管的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述LDMOS晶体管及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面结合附图对本发明的所述LDMOS的制备方法作进一步的说明。
实施例1
首先，执行步骤201，提供半导体衬底201，所述半导体衬底201中形成有阱区202。
具体地，参照图2a，包括半导体衬底201，其中所述半导体衬底201可以硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。
在所述半导体衬底201中形成阱区202，其具有第一导电型式，在本发明中的一具体实施方式中，所述第一阱区为N+或者P+掺杂，例如将N型掺质（例如磷）注入到所述半导体基底中，并利用热处理工艺驱入掺质，从而形成所述N型阱区。
在进行离子注入形成所述阱区202之前，还包括在所述半导体衬底201上方形成遮蔽层（screen）（图中未示出）的步骤，其中所述遮蔽层优选为遮蔽氧化物层（screen oxide），例如二氧化硅等氧化物，以起到保护作用。
所述遮蔽层的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
执行步骤202，在所述半导体衬底中形成漂移区。
具体地，在所述半导体衬底201中执行离子注入步骤，在所述半导体衬底中形成漂移区，作为优选，在该步骤中选用是离子注入工艺或扩散工艺。作为优选，通过轻度的离子注入或者掺杂形成所述漂移区，其中注入的离子类型根据需要进行选择，可以为N型或者P型，为磷、砷、锑、铋中的一种或组合，或者还可以选用硼。
作为优选，其中所述漂移区位于所述半导体衬底中所述阱区202的一侧，还可以与所述阱区邻接。
进一步，所述方法还包括在形成所述漂移区之后，去除所述遮蔽层的步骤。
执行步骤203，在所述阱区202上形成第一栅极介电层203。
具体地，参照图2a，在所述阱区202上形成第一介电层203，以完全覆盖所述半导体衬底201，其中所述第一栅极介电层203可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。
所述第一介电层203的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积（CVD）法，优选SiO2作为所述第一栅极介电层203。
执行步骤204，去除部分所述第一栅极介电层203，以露出部分所述阱区202。
具体地，参照图2b，蚀刻去除部分所述第一栅极介电层203，去除位于半导体衬底201一端的部分所述第一栅极介电层203，露出部分所述半导体衬底。
在该步骤中选用稀释的氢氟酸DHF（其中包含HF、H2O2以及H2O）滴至所形成的沟槽中蚀刻所述第一栅极介电层203，以去除部分所述第一栅极介电层203，作为优选，在所述第一栅极介电层203的一侧形成掩膜层以形成保护层，蚀刻去除部分所述第一栅极介电层203后露出所述衬底201，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O=0.1-1.5:1:5。
执行步骤205，在所述第一栅极介电层203以及露出的所述半导体衬底201上沉积第二栅极介电层204。
具体地，参照图2c，在所述第一栅极介电层203以及露出的所述半导体衬底201上沉积第二栅极介电层204，以形成阶梯形的介电叠层，其中所述第二栅极介电层204可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。
所述第二栅极介电层204的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
作为优选，所述第二栅极介电层204选用和所述第一栅极介电层203相同的材料。
执行步骤206，在所述阶梯形栅极介电叠层上形成栅极材料层，并图案化，以形成栅极结构。
具体地，参照图2d，在所述阶梯形栅极介电叠层上形成栅极材料层，其中，栅极材料层为单晶硅层、多晶硅层、SiC或SiGe，在本发明中优选为硅层，所述半导体材料层可以选用减压外延、低温外延、选择外延、液相外延、异质外延以及分子束外延，在本发明中优选选择外延。
在所述栅极叠层上形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜蚀刻所述栅极叠层，以形成栅极结构。在该步骤中可以选用干法蚀刻所述栅极叠层，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
执行步骤206，在所述栅极结构的侧壁上形成间隙壁，并进行源漏注入，以在所述栅极结构的两侧形成源漏区。
具体，参照图2d，在所述栅极结构上形成间隙，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
具体地，对所述半导体材料层上进行源漏注入，其中所述源漏注入的离子类型以及掺杂的浓度均可以选用本领域常用范围。在本发明中选用的掺杂能量为1000ev-30kev，优选为1000-10k ev，以保证其掺杂浓度能够达到5E17～1E25原子/cm3。
其中，所述源漏区分别位于所述阱区202或者漂移区中，以形成LDMOS的结构。
作为优选，在源漏注入后还可以进行退火步骤，具体地，执行所述热退火步骤后，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。
所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。
作为进一步的优选，在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
作为进一步的优选，作为优选，在一具体实施例中，为了降低接触电阻，所述方法还进一步包含形成自对准硅化物形成工艺(salicide)，具体地，在半导体衬底表面溅镀金属层，例如镍金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及源极/漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。
金属硅化层(silicide)区域的形成，首先沉积金属层，其可包含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料。接着加热衬底，造成金属层与其下的硅层发生硅化作用，金属硅化层区域因而形成。接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去。
所述方法还可以进一步包含其他常规步骤，可以根据需要进行设计，在此不再赘述。
实施例2
作为一种优选的实施方式，如图3a-3b所示，在形成所述阱区202之后，在所述形成所述漂移区之前，还包括在所述阱区202内形成浅沟槽隔离结构的步骤。
形成浅沟槽隔离结构的方法包括以下步骤：
首先，在半导体衬底201上依次形成第一氧化物层和第一氮化物层。第一氧化物层可以为高温氧化法得到的，其厚度可以为100-200埃。第一氧化物层可以用作隔离层保护半导体衬底301免受损伤和污染。第一氮化物层可以是通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的。作为示例，第一氮化物层可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。第一氮化物层不但可以作为半导体衬底301刻蚀过程中的掩膜层，还可以作为后续化学机械研磨工艺中的阻挡层。
接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底201进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成第一子浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。
最后，去除第一氧化物层和第一氮化物层。去除剩余的第一氧化物层和第一氮化物层的方法可以为湿法，由于去除第一氧化物层和第一氮化物层的刻蚀剂以为本领域所公知，因此，不再详述。去除氧化物层和氮化物层便得到具有浅沟槽隔离的图案，作为优选，该步骤还包括对该图案进行阱和阈值电压调整。
在该实施例中，其他步骤均可以参照实施例1中的步骤，在此不再赘述。
本发明所述的半导体器件，在本发明中通过在所述半导体衬底上形成高度不一的阶梯型栅极介电层，进一步的形成栅极结构，通过所述方法来提高器件的源漏击穿电压（Breakdown Voltage between Drain and Source，BVDS），使器件的性能进一步提高。
图4为本发明一优选实施方式中LDMOS晶体管的制备工艺流程图，具体包括以下步骤：
步骤201提供半导体衬底，所述半导体衬底中形成有阱区和漂移区；
步骤202在所述半导体衬底上形成阶梯形栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
步骤203在所述阶梯形栅极介电层上形成栅极结构，并执行源漏注入，以在所述栅极结构的两侧形成源漏区。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种横向扩散半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底中形成有阱区和漂移区；
在所述半导体衬底上形成阶梯形栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
在所述阶梯形栅极介电层上形成栅极结构，并执行源漏注入，以在所述栅极结构的两侧形成源漏区。
2.根据权利要求1所述的方法，其特征在于，在所述半导体上形成所述阱区以及漂移区的方法为：
在所述半导体衬底上形成遮蔽层，以覆盖所述半导体衬底；
执行离子注入步骤，然后进行高温退火，以在所述半导体衬底中形成所述阱区；
再次执行离子注入步骤并退火，以在所述半导体衬底中形成所述漂移区；
去除所述遮蔽层。
3.根据权利要求1所述的方法，其特征在于，在形成所述阱区之后，形成所述漂移区之前还包括在所述阱区内形成浅沟槽隔离结构的步骤。
4.根据权利要求1所述的方法，其特征在于，在执行源漏注入步骤之前还包括在所述栅极结构的侧壁上形成间隙壁的步骤。
5.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括在所述半导体衬底以及所述栅极结构上形成自对准硅化物的步骤。
6.根据权利要求1所述的方法，其特征在于，在所述半导体衬底上形成所述阶梯形栅极介电层的步骤包括：
在所述半导体衬底上形成第一栅极介电层，以覆盖所述半导体衬底；
图案化所述第一栅极介电层，以去除位于所述沟道区上方的部分所述第一栅极介电层，露出所述半导体衬底；
在露出的所述半导体衬底以及剩余的所述第一栅极介电层上沉积第二栅极介电层，以形成阶梯形的栅极介电层。
7.一种横向扩散半导体器件，包括：
半导体衬底；
阱区，位于所述半导体衬底中；
漂移区，位于所述半导体衬底中所述阱区的一侧；
栅极结构，位于所述半导体衬底上，包括位于所述半导体衬底上呈阶梯形的栅极介电层，其中位于沟道区上方的栅极介电层的厚度较薄；
源区和漏区，位于所述栅极结构的两侧。
8.根据权利要求1所述的器件，其特征在于，所述器件还进一步包括浅沟槽隔离结构，位于所述阱区中。
9.根据权利要求1所述的器件，其特征在于，所述栅极结构还进一步包括位于栅极侧壁上的间隙壁。
10.根据权利要求1所述的器件，其特征在于，所述阱区和所述漂移区相邻接，所述源区和所述漏区分别位于所述阱区和所述漂移区中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310630294.1A CN104681442A (zh) | 2013-11-29 | 2013-11-29 | 一种横向扩散半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310630294.1A CN104681442A (zh) | 2013-11-29 | 2013-11-29 | 一种横向扩散半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104681442A true CN104681442A (zh) | 2015-06-03 |
Family
ID=53316333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310630294.1A Pending CN104681442A (zh) | 2013-11-29 | 2013-11-29 | 一种横向扩散半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681442A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050151207A1 (en) * | 2001-12-20 | 2005-07-14 | Stmicroelectronics S.R.I. | Metal oxide semiconductor field-effect transistor and associated methods |
| CN101573799A (zh) * | 2007-01-04 | 2009-11-04 | 飞兆半导体公司 | 集成互补低电压射频横向双扩散金属氧化物半导体 |
| US20100148258A1 (en) * | 2008-12-11 | 2010-06-17 | Cho Cheol Ho | Semiconductor device and method of manufacturing the same |
| US20130181287A1 (en) * | 2012-01-17 | 2013-07-18 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
-
2013
- 2013-11-29 CN CN201310630294.1A patent/CN104681442A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050151207A1 (en) * | 2001-12-20 | 2005-07-14 | Stmicroelectronics S.R.I. | Metal oxide semiconductor field-effect transistor and associated methods |
| CN101573799A (zh) * | 2007-01-04 | 2009-11-04 | 飞兆半导体公司 | 集成互补低电压射频横向双扩散金属氧化物半导体 |
| US20100148258A1 (en) * | 2008-12-11 | 2010-06-17 | Cho Cheol Ho | Semiconductor device and method of manufacturing the same |
| US20130181287A1 (en) * | 2012-01-17 | 2013-07-18 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102576723B (zh) | 半导体装置及其制造方法 | |
| US8835936B2 (en) | Source and drain doping using doped raised source and drain regions | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| CN104979390B (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| US20090124056A1 (en) | Method of fabricating semiconductor device | |
| KR100639679B1 (ko) | 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터 | |
| CN110034067B (zh) | 半导体器件及其形成方法 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| US9997605B2 (en) | LDMOS device and its manufacturing method | |
| KR101699585B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| CN105051868A (zh) | 半导体装置 | |
| JP3821707B2 (ja) | 半導体装置の製造方法 | |
| CN104916537A (zh) | 一种半导体器件及其制备方法 | |
| US9768054B2 (en) | High voltage device with low Rdson | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| KR100840661B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| US7208383B1 (en) | Method of manufacturing a semiconductor component | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN111508843A (zh) | 半导体器件及其形成方法 | |
| CN104900524B (zh) | 一种横向扩散半导体器件及其制备方法 | |
| KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| CN107492487B (zh) | 半导体器件的形成方法 | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| CN104681442A (zh) | 一种横向扩散半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150603 |