TWI449176B - 具有分離閘極和超級連接結構之半導體元件 - Google Patents

具有分離閘極和超級連接結構之半導體元件 Download PDF

Info

Publication number
TWI449176B
TWI449176B TW099143313A TW99143313A TWI449176B TW I449176 B TWI449176 B TW I449176B TW 099143313 A TW099143313 A TW 099143313A TW 99143313 A TW99143313 A TW 99143313A TW I449176 B TWI449176 B TW I449176B
Authority
TW
Taiwan
Prior art keywords
region
gate
semiconductor device
layer
gate electrode
Prior art date
Application number
TW099143313A
Other languages
English (en)
Other versions
TW201225292A (en
Inventor
Shyi Yuan Wu
Wing Chor Chan
Chien Wen Chu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW099143313A priority Critical patent/TWI449176B/zh
Publication of TW201225292A publication Critical patent/TW201225292A/zh
Application granted granted Critical
Publication of TWI449176B publication Critical patent/TWI449176B/zh

Links

Description

具有分離閘極和超級連接結構之半導體元件
本發明是有關於一種半導體元件，且特別是有關於一種在高電壓應用的半導體元件。
橫向雙擴散金屬氧化物半導體(laterally diffused metal oxide semiconductor,LDMOS)元件一般使用於高電壓的應用中。第1圖繪示傳統的橫向雙擴散金屬氧化物半導體元件之實施例。第1圖中之橫向雙擴散金屬氧化物半導體元件包括一高電壓N型井區域102，高電壓N型井區域102於P型基板100上。P型井110與N型井120形成於高電壓N型井區域102中。閘極由閘極氧化層175與多晶矽閘極層170形成。同樣地，閘極層170的一部份，稱為場板，延伸於中央場氧化(field oxide,FOX)區域162之上方處。相對較厚的中央場氧化區域162藉由減少閘極邊緣處之電場擁擠，以增加元件的崩潰電壓。更進一步，形成二額外的場氧化區域160與164。橫向雙擴散金屬氧化物半導體元件之每一側邊的場氧化區域，用以讓此元件與其他元件隔離。N+掺雜區域180形成於N型井120中，以形成汲極區域。另一N+掺雜區域185形成於P型井110中，以形成源極區域。此外，關於形成於P型井110中的N+掺雜區域185，提供鄰接N+掺雜區域185的P+增強區域190以減少電阻。第1圖中之橫向雙擴散金屬氧化物半導體元件可由美國專利7192834的揭露內容製造，此僅納入參考。
當設計橫向雙擴散金屬氧化物半導體元件時，希望元件在操作時具有非常高的崩潰電壓(Vbd )，且同時表現低導通電阻(Ron )。當使用於高電壓應用時，具有低導通電阻及高崩潰電壓的橫向雙擴散金屬氧化物半導體元件，一般表現出相對低的功率耗損。然而，當設計如此的橫向雙擴散金屬氧化物半導體元件時遇到的一個問題，係技術與結構上都偏向使崩潰電壓(Vbd )變的最大，且偏向對於導通電阻不利的影響，反之亦然。
因此，找出橫向雙擴散金屬氧化物半導體元件在導通電阻與崩潰電壓之間具有更佳的折衷之新方法，特別是在不縮減元件特性下，使橫向雙擴散金屬氧化物半導體元件縮小特徵尺寸，實為業界一致的需求。
本文說明用以製造功率元件(power device)，例如是橫向雙擴散金屬氧化物半導體或延伸汲極金屬氧化半導體，的系統及方法。
根據本發明之第一方面，提出一種半導體元件。半導體元件包括一源極區域、一汲極區域、一漂移區域以及一分離閘極。漂移區域介於源極區域及汲極區域之間。分離閘極設置於漂移區域的一部份之上，且分離閘極位於源極區域及汲極區域之間。分離閘極包括一第一閘極電極及一第二閘極電極，第一閘極電極及第二閘極電極藉由一閘極氧化層隔離。半導體元件亦包括一超級連接(super-junction)結構。超級連接結構設置於漂移區域中，且超級連接結構位於閘極及汲極區域之間。
分離閘極可包括一第一閘極氧化層、一第一閘極電極層、一第二閘極氧化層以及一第二閘極電極層。第一閘極氧化層設置於漂移區域之上。第一閘極電極層形成於第一閘極氧化層的一第一部份之上。第二閘極氧化層形成於第一閘極氧化層的一第二部分之上，以及第一閘極電極層的一部份之上。第二閘極電極層形成於第二閘極氧化層之上。分離閘極更包括一第三閘極電極層，形成於第一閘極氧化層的一第三部份之上。其中第二閘極氧化層係更形成於第一閘極氧化層的一第四區域之上，第四區域介於第一閘極電極層及第三閘極電極層之間。
半導體元件更包括一增強區域(pickup region)，鄰接源極區域，其中增強區域及源極區域具有相反的導電類型。
漂移區域包括一第一導電類型的材料，且其中超級連接結構包括多個第一柱體。此些第一柱體為一第二導電類型，第二導電類型相反於第一導電類型。超級連接結構包括多個第二柱體，此些第二柱體為第一導電類型。第一柱體藉由第一導電類型之材料互相隔離。第一導電類型例如為n型材料，而第二導電類型為p型材料。此些第一柱體中，包括至少一第一柱體具有一剖面形狀。剖面形狀至少為矩形、正方形、六角形、圓形及梯形其中之一的形式。
漂移區域形成於一高電壓N型井(high-voltage N-well,HVNW)區域中。
半導體元件更包括一緩衝區域，位於汲極區域之下方處。緩衝區域係一緩衝區域層，緩衝區域層實質上具有至少一固定厚度。緩衝區域係一緩衝區域層，緩衝區域層具有一可變厚度。
根據本發明之第二方面，提出一種半導體元件。半導體元件包括一半導體層、一汲極區域與一源極區域。半導體層為一第一導電類型。汲極區域為第一導電類型，汲極區域形成於半導體層之上。源極區域為第一導電類型，源極區域形成於半導體層之上，且源極區域與汲極區域間隔開來，以致於一漂移區域形成於源極區域與汲極區域之間。半導體元件亦包括一第一閘極氧化層、一第一閘極電極層、一第二閘極氧化層以及一第二閘極電極層。第一閘極氧化層形成於漂移區域之上。第一閘極電極層形成於第一閘極氧化層的一第一部份之上。第二閘極氧化層形成於第一閘極氧化層的一第二部份之上，以及第一閘極電極層的一部份之上。第二閘極電極層形成於第二閘極氧化層之上。半導體元件更包括一超級連接結構，形成於漂移區域的至少一部份中。超級連接結構包括多個第一柱體，此些第一柱體為一第二導電類型。第二導電類型相反於該第一導電類型。
第一導電類型例如為n型材料，而第二導電類型例如為p型材料。
超級連接結構包括多個柱體，此些柱體為該第二導電類型。超級連接結構包括多個第二柱體，此些第二柱體為第一導電類型。此些第一柱體藉由第一導電類型之材料互相隔開。此些第一柱體中，包括至少一柱體具有一剖面形狀，剖面形狀至少為矩形、正方形、六角形、圓形及梯形其中之一的形式。
半導體元件更包括一第一區域以及一第二區域。第一區域為第一導電類型，在半導體層中形成一第一井。第二區域為第二導電類型，在半導體層中形成一第二井。其中，汲極區域形成於第一區域中，而源極區域形成於第二區域中。半導體元件更包括一增強區域，為第二導電類型，增強區域形成於第二區域中。半導體元件更包括一緩衝區域，為第一導電類型，緩衝區域位於汲極區域之下方處。其中緩衝區域係一緩衝區域層，緩衝區域層實質上具有至少一固定厚度。緩衝區域係一緩衝區域層，緩衝區域層具有一可變厚度。
半導體元件更包括一第三閘極電極層，形成於第一閘極氧化層的一第三部份之上。其中第二閘極氧化層係更形成於第一閘極氧化層的一第四區域之上，第四區域介於第一閘極電極層及第三閘極電極層之間。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
本文揭露用以製造功率元件(power device)的一系統與方法。例如，用以製造在漂移區域中具有一分離閘極與一超級連接(super junction)的一橫向雙擴散金屬氧化半導體(laterally diffused metal oxide semiconductor,LDMOS)元件或一延伸汲極金屬氧化半導體(extended drain MOSFET,EDMOS)元件。舉例來說，分離閘極可使用一第二多晶矽層、一高溫氧化(high temperature oxide,HTO)層、多晶矽-絕緣層-多晶矽(polysilicon-insulator-polysilicon,PIP)電容中的一般程序層，與高電阻多晶矽製作。分離閘極採用一延伸閘極可減少峰值電場(peak electric field)，且使得漂移區域相對縮短。漂移區域中的超級連接可進一步使漂移區域的尺寸減小，並維持導通電阻(on-resistance,Ron )及崩潰電壓(breakdown voltage,Vbd )值。因此，相對於習知技術的功率元件，揭露的功率元件之面積係減少。本實施例所揭露的亦可提供於功率元件，像是橫向雙擴散金屬氧化半導體元件相較於習知技術之功率元件，本實施例在導通電阻與崩潰電壓之間具有更佳的折衷。
第2圖繪示根據本發明之一些實施例之橫向雙擴散金屬氧化半導體元件的剖面圖。繪示於第2圖中的橫向雙擴散金屬氧化半導體包括一高電壓N型井(high-voltage N-well HVNW)區域202於一P型基板204上。一P型井210與一N型井220形成於高電壓N型井區域202中。為了說明本實施例與其他實施例，假設基板為一P型基板，且某些井由N型井區域與P型井區域形成。然而，此領域具有通常知識者可理解的，不同區域的掺雜型態係可改變，以產生P型元件替代N型元件，反之亦然。
在第2圖中的橫向雙擴散金屬氧化半導體包括一分離閘極224。分離閘極224包括一第一閘極氧化層228、一第一多晶矽層230、一高溫氧化層232(第二閘極氧化層)與一第二多晶矽層234。第一與第二多晶矽層230與234構成實施例中分離閘極224的第一與第二閘極電極。為了形成一汲極區域，一N+掺雜區域240形成於N型井220中。為了形成一源極區域，另一N+掺雜區域244形成於P型井210中。此外，關於形成於P型井210中的N+掺雜區域244，提供一鄰接的P+增強區域248以減少電阻，較佳為提供一貼近的P+增強區域248以減少電阻。
分離閘極224的第一部份224a可延伸於P型井210的一部份之上方處。分離閘極224的第一部份224a可延伸以鄰接或貼近於源極區域的N+掺雜區域244。如此的設置方式使N+掺雜區域244形成於基板暴露的表面中(也就是未被閘極224之層所覆蓋的部分)。N+掺雜區域244、N+掺雜區域240與P+增強區域248可經由傳統的遮罩製程(masking process)形成，例如選擇性地在所欲形成區域中進行基板掺雜。選擇性掺雜程序可以任何傳統方法執行，例如擴散和/或離子佈植。
分離閘極224的第二部份224b延伸於第一部份224a與N+掺雜區域240之間，N+掺雜區域240形成汲極區域。分離閘極224的第二部份224b藉由漂移區域252，與N型井220及N+掺雜區域240隔開。一超級連接(super-junction)區域可被包括於漂移區域252中，將如以下實施例說明。漂移區域252的超級連接區域可使漂移區域相對變小，例如閘極224與汲極區域之間的距離相對變短。
漂移區域252的組態具有的超級連接區域係可變的，例如第3-9C圖的例子，將如下所述。同樣地，分離閘極224的組態係可變的，其它實施例係繪示於第10與11圖中，將如下所示。本文中所說明之任何分離閘極可與本文說明之任何漂移區域組合。本文中任何不同實施例所說明之特徵，可與一或是多個其他在本文中說明的不同實施例組合以得到更進一步的實施例。同樣地，本文所說明之漂移區域與分離閘極，可應用在提供給橫向雙擴散金屬氧化半導體元件之外的功率元件。舉例來說，本文提供之關於橫向雙擴散金屬氧化半導體元件的實施例之漂移區域與分離閘極的說明，可同等應用於其他功率元件。例如是如第12與13圖中所繪示之延伸汲極金屬氧化半導體元件(EDMOS)，將在以下內容中說明。
接下來請參照第3圖，顯示在橫向雙擴散金屬氧化半導體的一實施例中，漂移區域252中係包括超級連接結構的第一個例子。如第3圖所示，在一實施例中的超級連接結構包括在漂移區域252中連續鄰接的p型柱體254a與n型柱體254b。如第3圖所示，柱體254係以n型柱體254b與p型柱體254a交替排列。在本實施例中，p型柱體254a與n型柱體254b之形狀可至少稍微相似於立方體或長方體，具有至少一稍微像矩形的剖面。同樣地，在本實施例中，每個p型柱體254a與n型柱體254b可從閘極224之至少一部份的下方區域，延伸至p型柱體254a與n型柱體254b所鄰接的N型井220。
在本實施例與其他實施例中，p型柱體254a與n型柱體254b可藉由傳統遮罩製程形成，例如在所欲形成區域中進行基板的選擇性掺雜(selective doping)。選擇性掺雜程序可以任何傳統方法執行，例如擴散和/或離子佈植。另外，p型柱體254a與n型柱體254b亦可藉由遮罩製程或挖溝操作(trench operation)形成，包括分別使用p型與n型多晶矽材料填充溝槽，以形成p型柱體254a與n型柱體254b。
請參照第4A-4C圖，其顯示橫向雙擴散金屬氧化物半導體元件的一實施例中，在漂移區域252中包括超級連接結構的第二個例子。第4A圖繪示橫向雙擴散金屬氧化物半導體元件之俯視圖。第4B圖繪示沿著剖面線4B-4B的剖面圖。第4C圖繪示沿著剖面線4C-4C的剖面圖。在本實施例中，橫向雙擴散金屬氧化物半導體元件包括多個p型柱體254a，p型柱體254a設置於漂移區域252的高電壓N型井202材質中。p型柱體254a藉由高電壓n型井202的n型材料彼此隔開，如第4A圖所繪示。同樣地，此實施例顯示p型柱體254a非必要如第3圖中在閘極224之下方處延伸。同樣地，此實施例顯示p型柱體254a非必要鄰接N型井220。在本實施例中，p型柱體254a之形狀可至少稍微相似於立方體或長方體，具有至少一稍微像矩形的剖面。舉例來說，當剖面沿著一平面，此平面實質上至少平行於橫向雙擴散金屬氧化物半導體元件的上表面，例如實質上至少平行於第4A圖中的俯視圖。
請參照第5A-5C圖，其顯示橫向雙擴散金屬氧化物半導體元件的一實施例，在漂移區域252中包括超級連接結構的第三個例子。第5A圖繪示橫向雙擴散金屬氧化物半導體元件之俯視圖。第5B圖繪示沿著剖面線5B-5B的剖面圖。第5C圖繪示沿著剖面線5C-5C的剖面圖。在本實施例中，橫向雙擴散金屬氧化物半導體包括多個p型柱體254a，p型柱體254a設置於漂移區域252的高電壓N型井202材質中。p型柱體254a設置成柱體陣列，並藉由高電壓n型井202的n型材料彼此隔開，如第5A圖所繪示。在另一實施例中可包括p型柱體254a，此p型柱體254a至少部分在閘極224的下方處延伸且/或柱體254a鄰接N型井220。在本實施例中，p型柱體254a之形狀可至少稍微相似於立方體或長方體，具有至少一稍微像正方形或矩形的剖面。舉例來說，當剖面沿著一平面，此平面實質上至少平行於橫向雙擴散金屬氧化物半導體元件的上表面，例如實質上至少平行於第5A圖中的俯視圖。
請參照第6A-6C圖，其顯示橫向雙擴散金屬氧化物半導體元件的一實施例，在漂移區域252中包括超級連接結構的第四個例子。第6A圖繪示橫向雙擴散金屬氧化物半導體元件之俯視圖。第6B圖繪示沿著剖面線6B-6B的剖面圖。第6C圖繪示沿著剖面線6C-6C的剖面圖。在本實施例中，橫向雙擴散金屬氧化物半導體包括多個p型柱體254a與n型柱體254b，p型柱體254a與n型柱體254b設置成至少稍微像蜂巢形狀的陣列。當n型柱體254b可如第6A圖互相鄰接時，p型柱體254a藉由n型柱體254b隔開。在另一實施例中可包括p型柱體254a與/或n型柱體254b至少部分在閘極224的下方處延伸，且/或p型柱體254a與/或n型柱體254b鄰接N型井220。在本實施例中，p型柱體254a與n型柱體254b可至少稍微像多邊形形狀，例如第6A圖中的六邊形。舉例來說，當剖面沿著一平面，此平面實質上至少平行於橫向雙擴散金屬氧化物半導體元件的上表面，例如實質上至少平行於第6A圖中的俯視圖。
請參照第7A-7C圖，其顯示橫向雙擴散金屬氧化物半導體元件的一實施例，在漂移區域252中包括超級連接結構的第五個例子。第7A圖繪示橫向雙擴散金屬氧化物半導體元件之俯視圖。第7B圖繪示沿著剖面線7B-7B的剖面圖。第7C圖繪示沿著剖面線7C-7C的剖面圖。在本實施例中，橫向雙擴散金屬氧化物半導體包括多個p型柱體254a。p型柱體254a藉由高電壓n型井202的n型材料隔開，如第7A圖所繪示。在另一實施例中可包括p型柱體254a，此p型柱體254a至少部分在閘極224的下方處延伸且/或柱體254a鄰接N型井220。在本實施例中，p型柱體254a之形狀可至少稍微相似於圓柱體，此圓柱體具有至少一稍微像圓形或橢圓形的剖面。舉例來說，當剖面沿著一平面，此平面實質上至少平行於橫向雙擴散金屬氧化物半導體元件的上表面，例如實質上至少平行於第7A圖中的俯視圖。
請參照第8A-8C圖，其顯示橫向雙擴散金屬氧化物半導體元件的一實施例，在漂移區域252中包括超級連接結構的第六個例子。第8A圖繪示橫向雙擴散金屬氧化物半導體元件之俯視圖。第8B圖繪示沿著剖面線8B-8B的剖面圖。第8C圖繪示沿著剖面線8C-8C的剖面圖。在一實施例中，橫向雙擴散金屬氧化物半導體包括多個p型柱體254a藉由高電壓n型井202的n型材料彼此隔開，如第8A圖所示。在另一實施例中可包括p型柱體254a，此p型柱體254a至少部分在閘極224的下方處延伸且/或柱體254a鄰接N型井220。在本實施例中，p型柱體254a之形狀可至少稍微相似於多邊稜柱，例如第8A與8C圖所示之多邊稜柱。p型柱體254a可具有至少稍微像六邊形(或其他多邊形)的剖面。舉例來說，當剖面沿著一平面，此平面實質上至少平行於橫向雙擴散金屬氧化物半導體元件的上表面，例如實質上至少平行於第8A圖中的俯視圖。
請參照第9A-9C圖，橫向雙擴散金屬氧化物半導體元件的一實施例顯示，在漂移區域252中包括超級連接結構的第七個例子。第9A圖繪示橫向雙擴散金屬氧化物半導體元件之俯視圖。第9B圖繪示沿著剖面線9B-9B的剖面圖。第9C圖繪示沿著剖面線9C-9C的剖面圖。在本實施例中，橫向雙擴散金屬氧化物半導體包括多個錐形的p型柱體254a，p型柱體254a設置於漂移區域252的高電壓N型井202材質中。p型柱體254a藉由高電壓n型井202的n型材料彼此隔開，如第9A圖所繪示。在實施例中，每個p型柱體254a從閘極224之至少一部份的下方區域延伸至p型柱體254a所鄰接的N型井220。然而，在另一實施例中，p型柱體254a不一定要在閘極224之下方處延伸，且柱體254a不一定要鄰接N型井220。在本實施例中，p型柱體254a的形狀可至少稍微具有梯形剖面形狀，其中鄰接於閘極224的梯形側邊寬於鄰接於N型井220的梯形側邊。舉例來說，當剖面沿著一平面，此平面實質上至少平行於橫向雙擴散金屬氧化物半導體元件的上表面，例如實質上至少平行於第9A圖中的俯視圖。
任何第3-9C圖所示之超級連接結構，以及第3-9C圖中超級連接結構的組合，可與具有分離閘極224的橫向雙擴散金屬氧化物半導體使用。可選擇地，任何第3-9C圖所示之超級連接結構，以及第3-9C圖中超級連接結構的組合，可與具有可選擇的分離閘極之橫向雙擴散金屬氧化物半導體元件使用。例如是第10與11圖中所示的分離閘極224' 且/或可選擇的P型井。P型井例如是第11圖中所示的P型井210' 。另外，分離閘極224' 包括可選擇的高溫氧化層232' ，高溫氧化層232' 將多晶矽層230分成第一區域230a與第二區域230b。如第10圖所示，第一區域230a可延伸於P型井210的一部份上方處與高電壓N型井202的一部份上方處。可選擇地，如第11圖所示，P型井210可延伸以形成可選擇的P型井210' 。P型井210' 使得第一區域230a完全位於P型井210' 之上方處。第二區域230b的至少一部份亦位於P型井210' 之上方處。
第12與13圖繪示另一金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)組態的剖面圖，金屬氧化物半導體場效電晶體組態可包括任何在本文中揭露的超級連接結構與分離閘極結構。如第12與13圖所顯示之金屬氧化物半導體場效電晶體元件，可為例如是一般所指的延伸汲極金屬氧化半導體元件，但包括本文所說明之分離閘極與超級連接。如第12與13圖兩者所顯示之延伸汲極金屬氧化半導體元件包括延伸漂移區域252' 。延伸漂移區域252' 延伸於N+掺雜區域240的下方處，替代延伸於橫向雙擴散金屬氧化物半導體元件元件之N型井220的下方處。漂移區域252' 可包括本文所揭露之任何超級連接結構或任何超級連接結構的組合。同樣地，第12與13圖所顯示之延伸汲極金屬氧化半導體元件分別包括N型緩衝區域260與260' 。N型緩衝區域260與260' 的主要差異係N型緩衝區域260' 係分級的，使得N型緩衝區域260' 在閘極224的下方處相對較厚，且在N+掺雜區域240(汲極區域)的下方處相對較薄。而N型緩衝區域260至少稍微在厚度上係固定的。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、204．．．P型基板
102．．．N型井區域
110、210．．．P型井
120、220．．．N型井
160、162、164．．．場氧化區域
170‧‧‧閘極層
175‧‧‧閘極氧化層
180、185、240、244‧‧‧N+掺雜區域
190、248‧‧‧P+增強區域
202‧‧‧高電壓N型井區域
224、224' ‧‧‧分離閘極
224a‧‧‧第一部份
224b‧‧‧第二部份
228‧‧‧第一閘極氧化層
230‧‧‧第一多晶矽層
230a‧‧‧第一區域
230b‧‧‧第二區域
232、232' ‧‧‧高溫氧化層
234‧‧‧第二多晶矽層
252、252' ‧‧‧漂移區域
254a‧‧‧p型柱體
254b‧‧‧n型柱體
260、260' ‧‧‧N型緩衝區域
第1圖繪示繪示傳統的橫向雙擴散金屬氧化物半導體元件之剖面圖。
第2圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化半導體元件的剖面圖。
第3圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化半導體元件的正交視圖。
第4A圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化物半導體元件之俯視圖。
第4B圖繪示根據本發明之一實施例之第4A圖中沿著剖面線4B-4B的剖面圖。
第4C圖繪示根據本發明之一實施例之第4A圖中沿著剖面線4C-4C的剖面圖。
第5A圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化物半導體元件之俯視圖。
第5B圖繪示根據本發明之一實施例之第5A圖中沿著剖面線5B-5B的剖面圖。
第5C圖繪示根據本發明之一實施例之第5A圖中沿著剖面線5C-5C的剖面圖。
第6A圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化物半導體元件之俯視圖。
第6B圖繪示根據本發明之一實施例之第6A圖中沿著剖面線6B-6B的剖面圖。
第6C圖繪示根據本發明之一實施例之第6A圖中沿著剖面線6C-6C的剖面圖。
第7A圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化物半導體元件之俯視圖。
第7B圖繪示根據本發明之一實施例之第7A圖中沿著剖面線7B-7B的剖面圖。
第7C圖繪示根據本發明之一實施例之第7A圖中沿著剖面線7C-7C的剖面圖。
第8A圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化物半導體元件之俯視圖。
第8B圖繪示根據本發明之一實施例之第8A圖中沿著剖面線8B-8B的剖面圖。
第8C圖繪示根據本發明之一實施例之第8A圖中沿著剖面線8C-8C的剖面圖。
第9A圖繪示根據本發明之一實施例之橫向雙擴散金屬氧化物半導體元件之俯視圖。
第9B圖繪示根據本發明之一實施例之第9A圖中沿著剖面線9B-9B的剖面圖。
第9C圖繪示根據本發明之一實施例之第9A圖中沿著剖面線9C-9C的剖面圖。
第10圖繪示根據本發明之一實施例的橫向雙擴散金屬氧化物半導體元件之剖面圖。
第11圖繪示根據本發明之一實施例的橫向雙擴散金屬氧化物半導體元件之剖面圖。
第12圖繪示根據本發明之一實施例之緩衝分離閘極超級連接延伸汲極金屬氧化半導體。
第13圖繪示根據本發明之一實施例之分級的分離閘極超級連接延伸汲極金屬氧化半導體。
202．．．高電壓N型井區域
204．．．P型基板
210．．．P型井
220．．．N型井
224．．．分離閘極
228．．．第一閘極氧化層
230．．．第一多晶矽層
232．．．高溫氧化層
234．．．第二多晶矽層
240、244．．．N+掺雜區域
248．．．P+增強區域
252．．．漂移區域
254a．．．p型柱體
254b．．．n型柱體

Claims (25)

  1. 一種半導體元件，包括：一源極區域；一汲極區域；一漂移區域，介於該源極區域及該汲極區域之間；一分離閘極，設置於該漂移區域的一部份之上，且該分離閘極位於該源極區域及該汲極區域之間，該分離閘極包括一第一閘極電極(gate electrode)及一第二閘極電極，該第一閘極電極及該第二閘極電極藉由一閘極氧化層隔離，且該第一閘極電極及該第二閘極電極係電性連接；以及一超級連接(super-junction)結構，設置於該漂移區域中，且該超級連接結構位於該分離閘極及該汲極區域之間。
  2. 如申請專利範圍第1項所述之半導體元件，其中該分離閘極包括：一第一閘極氧化層，設置於該漂移區域之上；一第一閘極電極層，形成於該第一閘極氧化層的一第一部份之上；一第二閘極氧化層，形成於該第一閘極氧化層的一第二部分之上，以及該第一閘極電極層的一部份之上；以及一第二閘極電極層，形成於該第二閘極氧化層之上。
  3. 如申請專利範圍第2項所述之半導體元件，其中該分離閘極更包括一第三閘極電極層，形成於該第一閘極氧化層的一第三部份之上，其中該第二閘極氧化層係更形 成於該第一閘極氧化層的一第四區域之上，該第四區域介於該第一閘極電極層及該第三閘極電極層之間。
  4. 如申請專利範圍第1項所述之半導體元件，更包括一增強區域(pickup region)，鄰接該源極區域，其中該增強區域及該源極區域具有相反的導電類型。
  5. 如申請專利範圍第1項所述之半導體元件，其中該漂移區域包括一第一導電類型的材料，且其中該超級連接結構包括複數個第一柱體，該些第一柱體為一第二導電類型，該第二導電類型相反於該第一導電類型。
  6. 如申請專利範圍第5項所述之半導體元件，其中該超級連接結構包括複數個第二柱體，該些第二柱體為該第一導電類型。
  7. 如申請專利範圍第5項所述之半導體元件，其中該些第一柱體藉由該第一導電類型之材料互相隔離。
  8. 如申請專利範圍第5項所述之半導體元件，其中該第一導電類型為n型，而該第二導電類型為p型。
  9. 如申請專利範圍第5項所述之半導體元件，其中該些第一柱體中，包括至少一第一柱體具有一剖面形狀，該剖面形狀至少為矩形、正方形、六角形、圓形及梯形其中之一的形式。
  10. 如申請專利範圍第1項所述之半導體元件，其中該漂移區域形成於一高電壓N型井(high-voltage N-well,HVNW)區域中。
  11. 如申請專利範圍第1項所述之半導體元件，更包括一緩衝區域，位於該汲極區域之下方處。
  12. 如申請專利範圍第11項所述之半導體元件，其中該緩衝區域係一緩衝區域層，該緩衝區域層實質上具有至少一固定厚度。
  13. 如申請專利範圍第11項所述之半導體元件，其中該緩衝區域係一緩衝區域層，該緩衝區域層之厚度由該緩衝區域層之一端往相對的另一端逐漸縮小。
  14. 一種半導體元件，包括：一半導體層，為一第一導電類型；一汲極區域，為該第一導電類型，該汲極區域形成於該半導體層之上；一源極區域，為該第一導電類型，該源極區域形成於該半導體層之上，且該源極區域與該汲極區域間隔開來，以致於一漂移區域形成於該源極區域與該汲極區域之間；一第一閘極氧化層，形成於該漂移區域之上；一第一閘極電極層，形成於該第一閘極氧化層的一第一部份之上；一第二閘極氧化層，形成於該第一閘極氧化層的一第二部份之上，以及該第一閘極電極層的一部份之上；一第二閘極電極層，形成於該第二閘極氧化層之上，且該第一閘極電極層及該第二閘極電極層係電性連接；以及一超級連接結構，形成於該漂移區域的至少一部份中，該超級連接結構包括複數個第一柱體，該些第一柱體為一第二導電類型，該第二導電類型相反於該第一導電類型。
  15. 如申請專利範圍第14項所述之半導體元件，其中該第一導電類型為n型，而該第二導電類型為p型。
  16. 如申請專利範圍第14項所述之半導體元件，其中該超級連接結構包括複數個第二柱體，該些第二柱體為該第一導電類型。
  17. 如申請專利範圍第14項所述之半導體元件，其中該些第一柱體藉由該第一導電類型之材料互相隔開。
  18. 如申請專利範圍第14項所述之半導體元件，其中該些第一柱體中，包括至少一柱體具有一剖面形狀，該剖面形狀至少為矩形、正方形、六角形、圓形及梯形其中之一的形式。
  19. 如申請專利範圍第14項所述之半導體元件，更包括：一第一區域，為該第一導電類型，在該半導體層中形成一第一井；以及一第二區域，為該第二導電類型，在該半導體層中形成一第二井；其中，該汲極區域形成於該第一區域中，而該源極區域形成於該第二區域中。
  20. 如申請專利範圍第19項所述之半導體元件，更包括一增強區域，為該第二導電類型，該增強區域形成於該第二區域中。
  21. 如申請專利範圍第19項所述之半導體元件，更包括一緩衝區域，為該第一導電類型，該緩衝區域位於該汲極區域之下方處。
  22. 如申請專利範圍第21項所述之半導體元件，其中該緩衝區域係一緩衝區域層，該緩衝區域層實質上具有至少一固定厚度。
  23. 如申請專利範圍第21項所述之半導體元件，其中該緩衝區域係一緩衝區域層，該緩衝區域層之厚度由該緩衝區域層之一端往相對的另一端逐漸縮小。
  24. 如申請專利範圍第14項所述之半導體元件，更包括一第三閘極電極層，形成於該第一閘極氧化層的一第三部份之上，其中該第二閘極氧化層係更形成於該第一閘極氧化層的一第四區域之上，該第四區域介於該第一閘極電極層及該第三閘極電極層之間。
  25. 如申請專利範圍第2項所述之半導體元件，其中位於該第二閘極電極層下方對應於該第一閘極氧化層之該第二部分定義之區域的氧化層之厚度，係大於位於該第二閘極電極層下方對應於該第一閘極氧化層之該第一部分定義之區域的該第二閘極氧化層之厚度。
TW099143313A 2010-12-10 2010-12-10 具有分離閘極和超級連接結構之半導體元件 TWI449176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099143313A TWI449176B (zh) 2010-12-10 2010-12-10 具有分離閘極和超級連接結構之半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099143313A TWI449176B (zh) 2010-12-10 2010-12-10 具有分離閘極和超級連接結構之半導體元件

Publications (2)

Publication Number Publication Date
TW201225292A TW201225292A (en) 2012-06-16
TWI449176B true TWI449176B (zh) 2014-08-11

Family

ID=46726125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143313A TWI449176B (zh) 2010-12-10 2010-12-10 具有分離閘極和超級連接結構之半導體元件

Country Status (1)

Country Link
TW (1) TWI449176B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653561B2 (en) 2013-03-12 2017-05-16 Macronix International Co., Ltd. Low on resistance semiconductor device
TWI553867B (zh) * 2014-03-07 2016-10-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
TWI553866B (zh) * 2014-03-07 2016-10-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US9324785B2 (en) 2014-04-10 2016-04-26 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
TWI557919B (zh) * 2015-03-09 2016-11-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US9818861B2 (en) 2015-04-24 2017-11-14 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
TWI609486B (zh) 2016-12-30 2017-12-21 新唐科技股份有限公司 高壓半導體裝置
TWI609487B (zh) 2016-12-30 2017-12-21 新唐科技股份有限公司 半導體裝置
TWI634658B (zh) 2017-12-29 2018-09-01 新唐科技股份有限公司 半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080138954A1 (en) * 2006-06-16 2008-06-12 Fairchild Semiconductor Corporation High voltage ldmos
TW200837949A (en) * 2007-01-04 2008-09-16 Fairchild Semiconductor Corporaton Integrated complementary low voltage RF-LDMOS
TWI325158B (en) * 2003-05-16 2010-05-21 Agere Systems Inc Split-gate metal-oxide-semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325158B (en) * 2003-05-16 2010-05-21 Agere Systems Inc Split-gate metal-oxide-semiconductor device
US20080138954A1 (en) * 2006-06-16 2008-06-12 Fairchild Semiconductor Corporation High voltage ldmos
TW200837949A (en) * 2007-01-04 2008-09-16 Fairchild Semiconductor Corporaton Integrated complementary low voltage RF-LDMOS

Also Published As

Publication number Publication date
TW201225292A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
TWI449176B (zh) 具有分離閘極和超級連接結構之半導體元件
US20120126323A1 (en) Semiconductor device having a split gate and a super-junction structure
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
US9064955B2 (en) Split-gate lateral diffused metal oxide semiconductor device
US8653583B2 (en) Sensing FET integrated with a high-voltage transistor
KR100675219B1 (ko) 반도체 장치 및 그 제조 방법
JP3721172B2 (ja) 半導体装置
JP5692382B2 (ja) 高耐圧半導体装置
KR100726383B1 (ko) 종형 반도체 장치
KR100761179B1 (ko) 반도체 장치
US20060214197A1 (en) Semiconductor device
CN1909245A (zh) 具有改善的开态电阻和击穿电压性能的半导体结构
JP2007173418A (ja) 半導体装置
JP2006278826A (ja) 半導体素子及びその製造方法
JP2007042892A (ja) トレンチ型ｍｉｓｆｅｔ
WO2015151185A1 (ja) 半導体装置
CN102623504A (zh) 具有新型终端结构的超结半导体器件及其制造方法
KR20170023005A (ko) 변조된 초 접합 파워 mosfet 디바이스들
US6414365B1 (en) Thin-layer silicon-on-insulator (SOI) high-voltage device structure
US8680606B2 (en) Power semiconductor device
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
TWI436483B (zh) 半導體裝置
KR100595784B1 (ko) 향상된 견고성을 갖는 전력 반도체 소자
CN102544090B (zh) 具有分离栅极和超级连接结构的半导体元件