CN101339526B - 检测由于读干扰而造成的位错误的存储系统及其方法 - Google Patents

检测由于读干扰而造成的位错误的存储系统及其方法 Download PDF

Info

Publication number
CN101339526B
CN101339526B CN2008102103350A CN200810210335A CN101339526B CN 101339526 B CN101339526 B CN 101339526B CN 2008102103350 A CN2008102103350 A CN 2008102103350A CN 200810210335 A CN200810210335 A CN 200810210335A CN 101339526 B CN101339526 B CN 101339526B
Authority
CN
China
Prior art keywords
page number
flash memory
virtual page
homepage
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102103350A
Other languages
English (en)
Other versions
CN101339526A (zh
Inventor
安世镇
金容铉
崔成业
金龙经
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101339526A publication Critical patent/CN101339526A/zh
Application granted granted Critical
Publication of CN101339526B publication Critical patent/CN101339526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供了能够检测由于读干扰而造成的位错误的方法和存储系统。读取存储系统中闪存的主页面；检测并更正从所述主页面读取的数据中的位错误；与读取所述主页面并行地，检测从所述闪存的虚拟页面中读取的数据中的位错误。

Description

检测由于读干扰而造成的位错误的存储系统及其方法
相关专利申请的交叉引用
本专利申请要求于2007年6月19日提交的韩国专利申请No.10-2007-0060032的优先权，其全部内容在此处以引用的方式合并进来。
技术领域
本发明涉及一种存储系统，特别涉及一种能够检测并更正读错误的存储系统。
背景技术
由于多种原因而造成的数据损坏可以利用错误检测和更正技术进行有效地恢复。例如，当数据驻留在存储器中时和/或当通过数据传送通道从源传送到目的地时，该数据可能被损坏。
多种方法已经提出来用于检测并更正被损坏的数据。熟知的错误检测技术包括读-所罗门(Read-Solomon，RS)编码、汉明码、Bose-Chaudhuri-Hocquenghem(BCH)编码、循环冗余码(Cyclic Redundancy Code，CRC)编码等等。利用这些编码能够检测并更正损坏的数据。
在利用非易失存储器件的电子设备中，数据可以和称之为错误更正代码(Error Correcting Code，ECC)的值(此后，指代ECC数据)一起存储在所述非易失存储器件(如，闪存器件)中。如本领域所熟知的，ECC数据可以被用于更正在闪存器件读操作期间的错误。然而，更正这种错误的能力受到使用ECC数据的特定类型所能同时更正的错误位数量的限制。在读操作期间检测到的位错误可以通过错误检测和更正代码被更正，而不是必须使用单独的数据修补处理，如块替换处理。
图1是说明传统闪存器件的模块图，以及图2是说明图1中闪存器件的读操作的时序图。
传统的闪存器件可以包括存储单元阵列，该存储单元阵列具有多个存储块。图1仅仅说明一个存储块BLK0。所述存储器块BLK0可以包括分别与位线连接的多个行(或者，指一NAND行)。每行具有行选择晶体管SST、接地选择晶体管GST，以及串行连接在选择晶体管SST和GST之间的存储单元(或存储单元晶体管)MC0～MCn-1。
选择晶体管SST和GST的栅极分别连接到行和接地选择线SSL和GSL。存储单元晶体管MC0-MCn-1的控制栅极分别连接到对应的字线WL0～WLn-1。位线BL0和BL1分别连接到对应的页面缓存PB。
如图2所示，对于读操作，用0V电压驱动被选择的字线(例如，WL0)，并且用读取电压Vread驱动各个未被选择的字线(例如，WL1～WLn-1)。这时，分别向行和接地选择线提供所述读取电压Vread。页面缓存PB把感测电流施加到对应的位线BL0和BL1。
位线BL0和BL1上的电压可以根据连接到所述被选择的字线上的存储单元的单元状态来确定。例如，如果连接到所述被选择的字线的存储器是ON单元，则在位线上的电压可以降低到接地电压。另一方面，如果连接到所述被选择的字线的存储器是OFF单元，则在位线上的电压可以增加到电源电压。然后，与单元数据一样，位线上的电压可以被相应的页面缓存检测到。
为了描述的方便，连接到未被选择的字线的存储单元被称为未被选择的存储单元，以及连接到被选择的字线的存储单元被称为被选择的存储单元。
发明内容
在一些实施例中，读取存储器系统中闪存的方法包括读取来自闪存主页面的数据。检测并更正从主页面中读取的数据中的位错误。并行于从主页面读取数据，从闪存的虚拟(dummy)页面读取数据。检测从闪存的虚拟页面读取的数据中的位错误。
在一些另外的实施例中，虚拟页面是从闪存的多个页面中随机地选择的。
在一些另外的实施例中，虚拟页面是根据闪存中的页面定义的顺序来选择的。
在一些另外的实施例中，ECC算法用来检测从虚拟页面读取的数据中的位错误的数量，并且响应于当检测到的位错误的数量超过ECC算法的更正范围时，把与包含所述虚拟页面的存储块相关联的地址映射到另一存储块。
在一些另外的实施例中，ECC算法用来检测从虚拟页面读取的数据中的位错误的数量，并且响应于当检测到的位错误的数量超过所述ECC算法的更正范围时，把检测结果存储在存储器件中。
在一些另外的实施例中，检测结果存储在存储器件的闪存中。
在一些另外的实施例中，检测结果存储在控制闪存的存储控制器中的存储器件中。
在一些另外的实施例中，存储器件包括存储控制器的缓冲存储器。
在一些另外的实施例中，取决于存储在存储器件中的检测结果的值，包括所述虚拟页面的闪存的存储块被另一存储块选择性地替换。
在一些另外的实施例中，响应于所述存储系统的上电，取决于存储在所述存储器件中的检测结果的值，包括所述虚拟页面的闪存的存储块被另一存储块选择性地替换。
在一些其它的实施例中，读取存储系统中闪存的方法包括确定何时所述闪存的主页面被重复读取了至少N次。响应于确定所述主页面被重复读取了至少N次，并行地从所述主页面和所述闪存的虚拟页面读取数据。
在一些另外的实施例中，当所述主页面被确定已经重复读取少于N次时，不与所述主页面并行读取虚拟页面。
在一些另外的实施例中，从所述闪存中的多个页面中以随机的方式选择虚拟页面。
在一些另外的实施例中，根据所述闪存中的页面的定义顺序来选择虚拟页面。
在一些另外的实施例中，ECC算法用来检测从所述虚拟页面读取的数据中的位错误的数量，并且响应于当检测到的位错误的数量超过所述ECC算法的更正范围时，把与包含所述虚拟页面的存储块相关联的地址映射到另一存储块。
在一些另外的实施例中，ECC算法用来检测从所述虚拟页面读取的数据中的位错误的数量，并且响应于当检测到的位错误的数量超过所述ECC算法的更正范围时，把检测结果存储在存储器件中。
在一些另外的实施例中，检测结果存储在所述存储器件的闪存中。
在一些另外的实施例中，检测结果存储在控制闪存的存储控制器的存储器件中。
在一些另外的实施例中，存储器件包括所述存储控制器的缓冲存储器。
在一些另外的实施例中，取决于存储在所述存储器件中的检测结果的值，包括所述虚拟页面的闪存的存储块被另一存储块选择性地替换。
在一些另外的实施例中，进一步响应于所述存储系统的上电，执行所述选择性地替换存储块。
在一些其它的实施例中，存储系统包括具有多个页面的闪存和被配置成用于控制所述闪存的存储控制器。所述存储器控制器被配置成用于确定何时所述闪存的主页面被重复读取了至少N次，以及用于响应确定所述主页面被重复读取了至少N次时，并行地从所述主页面和所述闪存的虚拟页面中读取数据。
在一些另外的实施例中，所述存储控制器被配置成响应于确定所述主页面被重复读取少于N次时，读取主页面而不并行读取虚拟页面。
在一些另外的实施例中，从所述闪存的多个页面中以随机的方式选择虚拟页面。
在一些另外的实施例中，从所述闪存的多个页面中以顺序的方式选择虚拟页面。
在一些另外的实施例中，所述存储控制器被配置成利用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量，并且响应于当检测到的位错误的数量超过所述ECC算法的更正范围时，把与包括所述虚拟页面的存储块相关联的地址映射到另一存储块。
在一些另外的实施例中，所述存储器控制器被配置成利用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量，并且响应于当检测到的位错误的数量超过所述ECC算法的更正范围时，将检测结果存储在存储器件中。
在一些另外的实施例中，所述存储器件位于所述闪存中。
在一些另外的实施例中，所述存储器件位于所述存储控制器中。
在一些另外的实施例中，所述存储控制器被配置成取决于存储在所述存储器件中的检测结果的值，用另一存储块来选择性的替换包括所述虚拟页面的闪存的存储块。
在一些另外的实施例中，所述存储控制器被配置成通过取决于存储在所述存储器件中的检测结果的值，用其他的存储块来选择性地替换包括所述虚拟页面的闪存的存储块，来响应于所述存储系统的上电。
在一些另外的实施例中，所述闪存和所述存储控制器包括存储卡。
在一些其它的实施例中，读取包括闪存的存储系统的方法包括：读取所述闪存的主页面；以及检测并更正在所述主页面产生的位错误，其中与读取主页面并行地读取除所述主页面之外的虚拟页面，并且检测在所述虚拟页面产生的位错误。
在一些其它的实施例中，读取包括闪存的存储系统的方法包括：确定是否所述闪存的主页面被重复读取了N次；以及如果判定所述主页面被重复读取了N次，在所述主页面的第N次读取操作后，并行读取所述主页面和虚拟页面。
在一些其它的实施例中，存储系统包括：具有多个页面的闪存；以及用于控制所述闪存的存储控制器，其中所述存储控制器被配置为判断是否所述闪存的主页面被重复读取了N次，以及如果所述主页面被判定重复读取了N次，则在所述主页面的第N次读操作后并行地读取所述主页面和虚拟页面。
附图说明
本发明的非限制性和非穷尽的实施例将通过参照下面的附图来描述。在附图中：
图1是说明传统闪存器件的模块图；
图2是说明图1中所示的闪存器件读操作的时序图；
图3是存储晶体管的横截面视图，说明可能导致软件编程现象的读干扰的发生；
图4是说明对应于导通单元和截止单元的阈值电压分布的曲线图；
图5是说明读周期数量和故障位数量之间相互关系的曲线图；
图6是说明根据本发明一些实施例的存储系统的模块图；
图7是说明根据本发明一些实施例在图6所示的存储系统的读操作的流程图；以及
图8是说明根据本发明一些实施例，当同时读取主页面和虚拟页面时施加到字线上的读电压的数量的表格。
具体实施方式
本发明的实施例将通过参照本发明实施例所在的附图，更充分地进行描述。然而，本发明可以用多种不同的形式来实现并且不能解释为限于此处提出的实施例。事实上，提供这些实施例是为使公开的更加彻底和完整，并且充分地将本发明的范围传达给本领域的技术人员。整篇中相同的数字指代相同的元件。
可以理解，虽然术语第一、第二等等可以在此用于描述不同的元件，但是这些元件不受这些术语的限制。这些术语仅仅用于将一元件与另一元件区分开。例如，第一元件可以被称为第二元件，以及，相似地，第二元件可以被称为第一元件，而不背离本发明的范围。如同此处使用的，术语“和/或”包括一个或多个相关的所列出的项目的任意和所有组合。
此处使用的术语仅仅是为了描述特定的实施例的目的而不是意在限制本发明。如同此处使用的，单数形式“一”、“一个”和“所述”同时也意在包括复数的形式，除非上下文清楚地指明其它方式。此外应理解，当在此使用术语“构成”、“构成...的”、“包括”和/或“包括...的”时，指定了所述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除具有或附加有一个或多个其它的特征、整数、步骤、操作、元件、组件和/或其组合。
除非另外定义了，否则此处使用的所有术语(包括技术和科学术语)都具有本发明所属技术领域的普通技术人员通常理解的同样含义。此外应理解，此处使用的术语应该被解释为具有与本说明书上下文中以及相关技术领域中它们的含义相一致的含义，并且不能解释为理想化或过于形式化的意义，除非此处被这样清楚地定义。
应理解，当一元件，例如薄膜、层、区域或衬底，被指定位于另一元件“之上”或者扩展到“在...之上”时，可以是直接位于或扩展地直接在其它元件之上，或者还可以存在中间的元件。相反地，当一元件被指定“直接之上”或扩展到“直接在...之上”另一元件时，就不存在中间元件。还应理解的是，当一元件被指定“连接到”或“耦合到”另一元件，它可以直接连接到或者耦合到另一元件，或者可以存在中间元件。相反地，当一元件被指定为“直接连接到”或“直接耦合到”另一元件，则不存在中间元件。
相关术语，如“在...之下”、或“在...之上”、或“上面”、或“下面”、或“水平地”、或“垂直地”，可以在此处用于描述如附图中所示的一元件、层或区域相对于另一元件、层或区域的关系。应理解，这些词语意在包括除附图中描述的方位之外的设备的不同方位。
本发明的实施例此处将参照本发明的理想化的实施例(和中间结构)的示例性附图来进行描述。为了清楚起见，附图中的薄膜、层和区域的厚度被夸大了。此外，作为例如制造技术和/或容许误差的结果的所述示例的形状变化是可以预期的。这样，本发明的实施例不应该被解释为限制于此处所示的区域的特定形状，而是包含例如由于制造而导致的形状偏差。例如，所示为矩形的被蚀刻/离子注入的区域，典型地将具有圆形或曲线特征，和/或在其边缘具有离子注入(implant)浓度的梯度而不是从被离子注入到未被离子注入的区域的离散变化。同样的，由离子注入形成的被掩埋(buried)区域将导致在所述被掩埋区域和发生所述离子注入的表面之间的区域中的一些离子注入。这样，附图中所示的所述区域在本质上作了示意，而且它们的形状并不是意在表示设备的区域的实际形状并且不是意在限制本发明的范围。
如上面提出的，从被选择的存储单元读取单元数据，把读电压Vread施加到未被选择的存储单元的字线上。所述读电压Vread是用以导通具有OFF状态的存储单元晶体管的足够高的电压。
在读操作期间，所述读电压Vread提供给未被选择的存储单元晶体管的控制栅极，并且接地电压提供给所述未被选择的存储单元晶体管的衬底(或，整体(bulk))。此时，给定电压提供给所述未被选择的存储单元晶体管的漏极。此偏压条件可以类似于编程操作的偏压条件，除了偏压电平以外。
利用此偏压条件，如图3所示的，在读操作期间，电子能够从衬底被注入到未被选择的存储单元晶体管的浮动栅极。即，在读操作的偏压条件下ON状态(或，擦除状态)的未被选择的存储单元晶体管可以被软件编程。这被称为“读干扰”。
此读干扰可以造成ON状态(或，擦除状态)的存储单元的阈值电压一点点地增加。如图4中虚线所示对应于读操作的重复，此阈值电压进一步增加。这可能使具有ON状态的存储单元被错误地识别为具有OFF状态。即，由于读干扰而造成的阈值电压的增加可以造成由于错误检测的状态而导致的读取失败。
如上所述的，在读操作期间出现的位错误可以通过错误检测和更正技术进行更正，而不必使用单独的修补处理，诸如熟知的块替换处理。当读操作重复进行，如图5所示，可能读故障会增加。这样，虽然一些数据错误能够被更正，但是在后续的读操作期间发生进一步的错误的可能性会很高，并且可能超出所述错误检测和更正技术的错误更正能力。
当位错误的数量超出可更正的极限时，包含所述位错误的存储器中的相应块被标识为坏块。利用修补处理将闪存器件中的所述坏块替换为预留的存储块，该修补处理例如块替换处理，是将替换存储块映射到之前被映射到所述坏块的地址上。注意到，由于读干扰而被标识为损坏的这样的块，不会由于编程和擦除操作的重复而损坏。相应地，通过对这些块执行擦除操作能够重新使用闪存器件中的这些坏块。
当存储块中的一些页面被重复读取时，很难检测关于剩余页面的位错误。相应地，很难防止页面数据被损坏。例如，当存储在特定存储页面中的音乐文件被MP3播放器重复读取时，读电压持续地施加在其他未被选择的页面上。以至于最终导致那些未被选择的页面出现上述的读干扰现象。因为被选择的页面没有典型地遭受所述读干扰现象，不可能检测并更正在那些未被选择的页面中产生的位错误。
图6是说明根据本发明的存储系统的模块图。参照图6，根据本发明的存储系统100可以包括主机110、存储控制器120和闪存130。
图6中，存储器控制器120和闪存130可以合并于例如USB存储器、存储卡(例如，MMC、SD卡、xD卡、SIM卡等)或类似这样的存储器中。此外，这样的存储器可以被配置成与主机110相连的诸如桌面电脑和膝上型电脑、数码相机、手机、MP3播放器、PMP、游戏机和类似的东西。
用本发明的存储系统100，当主机110重复读取闪存130的仅仅一个或多个页面(此后，称为主页面)时，可能检测并更正发生在其它未被选择的页面(此后，称为虚拟页面)中读干扰问题。可能导致这种读干扰的应用实例可以包括当存储在主存储页面中的音乐文件被MP3播放器重复重读时，以及当存储在主存储页面中的游戏程序被游戏设备重复执行时的情况。
存储控制器120可以被配置成响应于一个或多个来自主机110的请求来重复读取闪存130的主页面PAGE_K。存储控制器120可以被配置成在执行关于所述主页面PAGE_K的读取操作的同时(并行)读取虚拟页面PAGE_I。此处，所述主页面PAGE_K的读取操作被称为“主读取操作”，以及所述虚拟页面PAGE_I的读取操作被称为“虚拟读取操作”。虽然图6仅仅示出一个主页面PAGE_K和一个虚拟页面PAGE_I，但是本发明并不限于此，因为所述主页面和虚拟页面中的一个或两者均可以包括两个或更多的页面。
进一步参照图6，存储控制器120可以包括主机接口121、闪存接口122、中央处理单元(CPU)123、ECC电路124、ROM 125以及RAM(或，被称为缓存RAM)126。当主机110请求关于主页面PAGE_K的读取操作时，存储控制器120选择所述主页面PAGE_K并且进一步选择所述虚拟页面PAGE_I，以并行地(同时)执行所述主读取操作和所述虚拟读取操作。存储控制器120可以以随机的方式或者根据闪存130中页面间的预定的顺序来选择所述虚拟页面PAGE_I。
主机接口121被配置成与主机110的接口，并且闪存接口122被配置成与闪存130的接口。CPU 123被配置成响应来自主机110的请求来控制闪存130的读和写操作。
ECC电路124利用被传输到闪存130的数据(主数据)来产生ECC数据。所述产生的ECC数据被存储在闪存130的空闲区域中。ECC电路124可以检测从闪存130中读取的数据中的一个或多个错误。如果检测到的错误是可更正的(或，检测到的错误是在ECC电路124的更正范围内)，ECC电路124更正该检测到的错误。虽然ECC电路124被示为是在控制器120中的功能模块，但可以改作被合并到存储控制器120外部的另一功能模块中，如在闪存130中。
ROM 125可存储例如启动代码这样的数据，以及RAM 126可用作缓存。RAM 126可以临时存储从闪存130读取的数据，或者是将要写入闪存130中的来自主机110的数据。此外，RAM 126可以存储由CPU 123操作的闪存转换层(Flash Translation Layer，FTL)。RAM 126可以包括DRAM、SRAM和/或其它的随机存取存储器件。
RAM 126可以存储用于管理读错误信息的表格信息。所述表格信息包括元(meta)数据，并且在CPU 123的控制下被存储在闪存130的元区域。当存储器系统100上电时，所述表格信息可以从闪存130的元区域拷贝到RAM 125中。
继续参照图6，闪存器件130可以包括单元阵列131和控制单元132。控制单元132可以包括行解码器、列解码器、页面缓存、位线选择电路、数据缓存以及多种其它传统电路。
单元阵列131可以包括多个存储模块BLK0～BLKn-1，其中每个存储模块都具有多个页面，例如，32或64个页面。每个页面都具有连接起来以共享一个字线的多个存储单元(例如，512B或2KB的存储单元)。对于NAND闪存，在存储单元上执行擦除操作，并且在页面单元上执行读和写操作。闪存130可以在每个单元存储一位数据或多位数据。
根据一些实施例，存储系统100被配置成并行地同时读取主页面PAGE_K和虚拟页面PAGE I。由于主读取操作与虚拟读取操作同时执行，闪存130的主页面PAGE_K可能像所述虚拟页面PAGE_I一样遭受读干扰现象。此外，根据一些实施例，利用ECC算法来检测在所述虚拟页面PAGE_I上的由于读干扰而引起的位错误是可能的。
图7是说明根据本发明一些实施例的读取图6中所示存储系统100的多种方法的流程图。这些方法将参照图6和图7进行描述。在图7中，对虚拟页面PAGE_I的读操作可以与对主页面PAGE_K的读操作并行(同时)执行。开始，主机110请求关于闪存130的主页面PAGE_K的读操作。存储控制器120响应来自主机110的读请求执行所述主页面PAGE_K的读操作。
步骤S110说明了关于所述主页面PAGE_K的主读取操作。存储控制器120响应来自主机110的读请求读取所述主页面PAGE_K。存储控制器120并行地执行所述虚拟页面PAGE_I的读操作和所述主页面PAGE_K的读操作。对所述虚拟页面PAGE_I的读操作将在步骤S200中描述。
在步骤S120中，存储控制器120利用ECC电路124可以确定是否在所述主页面PAGE_K上发生了位错误。如果没有，则在步骤S160，存储控制器120将从所述主页面PAGE_K读取的数据发送给主机110。然而，如果检测到位错误，则所述过程转到步骤S130，在那里确定所述位错误是否超出第一更正范围Limit_1。例如，假设ECC电路124的第一更正范围Limit_1能够同时更正四个错误位，在步骤S130中确定所述位错误是否包括五个或更多的错误位。当所述位错误没有超出第一更正范围Limit_1时，在步骤S140中所述位错误能够被更正。然而，当所述位错误超出了第一更正范围Limit_1时，所述过程转到步骤S150，在那里执行读取恢复操作。
此处，所述读取恢复操作被配置成恢复由于一读干扰现象而损坏的页面数据。在所述读恢复操作期间，包括所述损坏页面的存储块的数据被拷贝回另一存储块。例如，假设图6中存储块BLK0的主页面PAGE_K被损坏，所述存储块BLK0中的数据拷贝回另一存储块(例如，BLK1)。所述读取恢复操作包括将页面数据移动到RAM 126并且将RAM 126中的所述数据拷贝到新数据块。此外，所述读取恢复操作可以包括通常用于NAND闪存中的拷贝-回(copy-back)编程操作。
如所描述的，所述读取恢复操作可以在步骤S150期间执行并且然后转到步骤S140。或者，需要读取恢复的页面可以在步骤S150被标识并且然后转到步骤S140，而所述读取恢复操作可以在晚一点的时间被执行。例如，响应存储器系统100的上电和/或响应闪存130的空闲时间的出现来执行所述读取恢复操作。
根据本发明的一些实施例的存储系统100在步骤S200中与读取所述主页面PAGE_K并行地(同时)读取所述虚拟页面PAGE_I。可以以随机的方式或者根据预定顺序在闪存130中选择所述虚拟页面PAGE_I。
在步骤S210，执行关于所述虚拟页面PAGE_I的虚拟读取操作，其中所述虚拟页面PAGE_I与所述主页面PAGE_K位于所述闪存的不同的位置。在步骤S220，ECC电路124确定是否在从所述虚拟页面PAGE_I中读取的数据中出现了位错误。如果没有出现错误，则在步骤S160中所述存储控制器120把从所述虚拟页面PAGE_I中读取的数据发送给主机110。相反地，当发生位错误时，所述过程转到步骤S230。
在步骤S230，对于所述位错误的数量是否超过第二更正范围Limit_2做出判定。例如，假设ECC电路124的第二更正范围Limit_2是三个错误位(能够同时更正3位)，则在步骤S230中确定所述位错误的数量是否包括四个或更多的错误位。当所述位错误没有超出所述第二更正范围Limit_2时，则在步骤S160中从所述虚拟页面PAGE_I中读取并且被ECC电路124更正的数据被发送给主机110。相反地，当所述位错误的数量超出第二更正范围Limit_2时，所述过程转到步骤S240，在那里以上面所描述的方式执行读取恢复操作。此后，所述过程转到步骤S160。
根据一些实施例，响应于所述主页面PAGE_K被重复读取了所定义的次数的判定，执行关于所述虚拟页面PAGE_I的读操作。例如，响应于所述主页面PAGE_K被重复读取了阈值N次(N是一整数)，在所述第N次读操作之后，所述主页面PAGE_K和虚拟页面PAGE_I在每个后续的时间以并行方式同时被读取。所述主和虚拟读取操作以图7中描述的相同方式被执行。
通过并行于主页面的读取操作执行虚拟页面的读取操作，本发明的多个实施例因此能够检测由于重复读取主页面的操作而产生的位错误。相应地，所述主页面可能像不同页面一样遭受相同/相似的读干扰。并且，因为虚拟读操作是在不同于所述主页面的虚拟页面执行的，因此多种实施例都能够检测发生在所述虚拟页面中的位错误。
图8是说明施加到字线上的用以触发同时读取主页面和虚拟页面的读电压的数量的图表。当只有主页面PAGE_K被重复读取时，在三次读操作之后没有读电压Vread施加到所述主页面PAGE_K。相反地，所述读电压Vread三次施加到除了所述主页面PAGE_K之外的剩余页面。这将可能导致所述剩余页面遭受读干扰并且可能导致发生在所述剩余页面中的位错误。
为了检测由于读干扰而导致的剩余页面中的位错误，如图8所示，本发明的多种实施例与读取所述虚拟页面PAGE_0、PAGE_62以及PAGE_3并行地读取所述主页面PAGE_K。
在第一周期，执行关于所述主页面PAGE_K和第一随机页面PAGE_0的读操作。如果执行主读取操作，读电压Vread被施加到所述剩余页面而不施加到所述主页面PAGE_K。相应地，参照图8，在主页面PAGE_K上标识“0”而在剩余页面上标识“1”。
当执行关于第一随机页面PAGE_0的虚拟读操作时，读电压Vread被施加到所述剩余页面而不施加到所述第一随机页面PAGE_0。相应地，参照图8，在主页面PAGE_K和在所述第一随机页面PAGE_0上标识“1”，以及在所述剩余页面上标识“2”。
在第二周期，执行关于所述主页面PAGE_K和第二随机页面PAGE_62的读操作。如果执行主读取操作，读电压Vread被施加到所述剩余页面而不施加到所述主页面PAGE_K。相应地，参照图8，在主页面PAGE_K上标识“1”并且在所述第一随机页面PAGE_0上标识“2”，以及在剩余页面上标识“3”。
当执行关于所述第二随机页面PAGE_62的虚拟读操作时，读电压Vread被施加到所述剩余页面而不施加到所述第二随机页面PAGE_62。相应地，参照图8，在主页面PAGE_K上标识“2”并在所述第一和第二随机页面PAGE_0和PAGE_62上标识“3”，以及在剩余页面上标识“4”。
在第三周期，如上面描述的方式一样，执行关于所述主页面PAGE_K和第三随机页面PAGE_3的读操作。当执行关于所述第三随机页面PAGE_3的虚拟读操作时，对所述主页面PAGE_K施加所述读电压Vread三次，对所述第一、第二以及第三随机页面PAGE_0、PAGE_62以及PAGE_3施加所述读电压Vread五次，并且对所述剩余页面施加所述读电压Vread六次。
这样，根据本发明的一些实施例，当主页面被重复读取时，虚拟页面也被供给读电压Vread。因为所述读电压Vread被施加到所述虚拟页面，很可能会促使读干扰在那里的发生。相应地，能够检测并更正由于读干扰而造成的位错误。此外，由于虚拟页面的读操作与所述主页面并行执行，因此能够检测发生在所述虚拟页面中的位错误。
上面公开的主题应被认为是示例性的，而不是限制性的，并且所附的权利要求意在覆盖落在本发明的精神和范围之内的所有如修改、改善和其它的实施例。因此，在法律允许的最大程度下，本发明的保护范围由权利要求及其等效物的可允许的最宽的解释来确定，并且不应该限制或局限于前面的具体描述。

Claims (32)

1.一种读取存储系统中的闪存的方法，所述方法包括：
从所述闪存的主页面读取数据，其中所述主页面是被重复读取的一个或多个页面；
检测并更正从所述主页面读取的数据中的位错误；
并行于从所述主页面读取数据，从所述闪存的虚拟页面读取数据，其中所述虚拟页面是在读取主页面期间未被选择的页面；
检测从所述闪存的虚拟页面中读取的数据中的位错误。
2.如权利要求1所述的方法，其中，所述的虚拟页面是从所述闪存的多个页面中随机地选择的。
3.如权利要求1所述的方法，其中，所述虚拟页面是根据所述闪存的页面所定义的顺序来选择的。
4.如权利要求1所述的方法，还包括：
使用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量；以及
响应于当所述检测到的位错误的数量超出所述ECC算法的更正范围时，把与包括所述虚拟页面的存储块相关联的地址映射到另一存储块。
5.如权利要求1所述的方法，还包括：
利用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量；以及
响应于当所述的检测到的位错误的数量超出所述ECC算法的更正范围时，把检测结果存储在存储器件中。
6.如权利要求1所述的方法，其中，将检测结果存储在所述闪存中。
7.如权利要求5所述的方法，其中，所述检测结果被存储在控制所述闪存的存储控制器的所述存储器件中。
8.如权利要求7所述的方法，其中，所述存储器件包括所述存储控制器的缓存。
9.如权利要求5所述的方法，还包括：
取决于存储在所述存储器件中的所述检测结果的值，用另一存储块来选择性的替换包含所述虚拟页面的所述闪存的存储块。
10.如权利要求9所述的方法，还包括：响应于所述存储系统的上电，取决于存储在所述存储器件中的所述检测结果的值，用其他的存储块来选择性地替换包含所述虚拟页面的所述闪存的存储块。
11.一种读取存储系统中的闪存的方法，所述方法包括：
确定何时所述闪存的主页面被重复读取了至少N次，其中所述主页面是被重复读取的一个或多个页面；
响应于确定所述主页面被重复读取了至少N次，并行地从所述主页面和从所述闪存的虚拟页面读取数据，其中所述虚拟页面是在读取主页面期间未被选择的页面；
检测并更正从所述主页面读取的数据中的位错误；以及
检测从所述闪存的虚拟页面中读取的数据中的位错误。
12.如权利要求11所述的方法，其中，当所述主页面被确定为重复读取少于N次时，不与所述主页面并行读取所述虚拟页面。
13.如权利要求11所述的方法，其中所述虚拟页面从所述闪存的多个页面中以随机的方式选择。
14.如权利要求11所述的方法，其中所述闪存的虚拟页面根据所述闪存中的页面所定义顺序来选择。
15.如权利要求11所述的方法，还包括：
使用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量；以及
响应于当所述检测到的位错误的数量超出所述ECC算法的更正范围时，把与包括所述虚拟页面的存储块相关联的地址映射到另一存储块。
16.如权利要求11所述的方法，还包括：
使用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量；以及
响应于当所述检测到的位错误的数量超出所述ECC算法的更正范围时，把检测结果存储在存储器件中。
17.如权利要求16所述的方法，其中，将检测结果存储在所述闪存中。
18.如权利要求16所述的方法，其中，所述检测结果被存储在控制所述闪存的存储控制器的存储器件中。
19.如权利要求18所述的方法，其中，所述存储器件包括所述存储控制器的缓存。
20.如权利要求16所述的方法，还包括：
取决于存储在所述存储器件中的所述检测结果的值，用另一存储块来选择性地替换包含所述虚拟页面的所述闪存的存储块。
21.如权利要求20所述的方法，其中，进一步响应于所述存储系统的上电执行所述选择性地替换所述存储块。
22.一种存储器系统，包括：
具有多个页面的闪存；以及
配置为控制所述闪存的存储控制器，
其中，所述存储控制器被配置成确定何时所述闪存的主页面被重复读取了至少N次，其中所述主页面是被重复读取的一个或多个页面，以及响应于确定所述主页面被重复读取了至少N次，并行地从所述主页面读取数据和从所述闪存的虚拟页面读取数据，其中所述虚拟页面是在读取主页面期间未被选择的页面；
检测并更正从所述主页面读取的数据中的位错误；以及
检测从所述闪存的虚拟页面中读取的数据中的位错误。
23.如权利要求22所述的存储系统，其中，所述存储控制器被配置成：响应于确定所述主页面被重复读取少于N次，读取所述主页面而不并行读取所述虚拟页面。
24.如权利要求22所述的存储系统，其中，在所述闪存的多个页面中以随机的方式选择所述虚拟页面。
25.如权利要求22所述的存储系统，其中，在所述闪存的多个页面中以顺序的方式选择所述虚拟页面。
26.如权利要求22所述的存储系统，其中，所述存储控制器被配置成使用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量，并且响应于当所述检测到的位错误的数量超过所述ECC算法的更正范围时，把与包括所述虚拟页面的存储块相关联的地址映射到另一存储块。
27.如权利要求22所述的存储系统，其中，所述存储控制器被配置成使用ECC算法来检测从所述虚拟页面读取的数据中的位错误的数量，并且响应于当所述检测到的位错误的数量超过所述ECC算法的更正范围时，把检测结果存储在存储器件中。
28.如权利要求27所述的存储系统，其中所述存储器件位于所述闪存中。
29.如权利要求27所述的存储系统，其中，所述存储器件位于所述存储控制器中。
30.如权利要求27所述的存储系统，其中，所述存储控制器被配置成取决于存储在所述存储器件中的所述检测结果的值，用另一存储块来选择性地替换包括所述虚拟页面的闪存的存储块。
31.如权利要求30所述的存储系统，其中，所述存储控制器被配置成响应于所述存储系统的上电，取决于存储在所述存储器件中的所述检测结果的值，用其他的存储块来选择性地替换包括所述虚拟页面的闪存的存储块。
32.如权利要求22所述的存储系统，其中，所述闪存和所述存储控制器包括存储卡。
CN2008102103350A 2007-06-19 2008-06-19 检测由于读干扰而造成的位错误的存储系统及其方法 Active CN101339526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR60032/07 2007-06-19
KR1020070060032A KR100882841B1 (ko) 2007-06-19 2007-06-19 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법

Publications (2)

Publication Number Publication Date
CN101339526A CN101339526A (zh) 2009-01-07
CN101339526B true CN101339526B (zh) 2012-11-28

Family

ID=40121683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102103350A Active CN101339526B (zh) 2007-06-19 2008-06-19 检测由于读干扰而造成的位错误的存储系统及其方法

Country Status (5)

Country Link
US (1) US8316278B2 (zh)
KR (1) KR100882841B1 (zh)
CN (1) CN101339526B (zh)
DE (1) DE102008030264B4 (zh)
TW (1) TWI476777B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8200887B2 (en) 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US9632870B2 (en) 2007-03-29 2017-04-25 Violin Memory, Inc. Memory system with multiple striping of raid groups and method for performing the same
US11010076B2 (en) 2007-03-29 2021-05-18 Violin Systems Llc Memory system with multiple striping of raid groups and method for performing the same
KR101033465B1 (ko) * 2008-12-30 2011-05-09 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 및 이를 위한 리드동작 제어 방법
KR101588293B1 (ko) * 2009-02-17 2016-01-26 삼성전자주식회사 비휘발성 메모리 장치의 읽기 방법
WO2010144587A2 (en) 2009-06-12 2010-12-16 Violin Memory, Inc. Memory system having persistent garbage collection
KR101603099B1 (ko) * 2009-10-01 2016-03-28 삼성전자주식회사 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법
US8892981B2 (en) * 2010-09-30 2014-11-18 Apple Inc. Data recovery using outer codewords stored in volatile memory
CN102779557B (zh) * 2011-05-13 2015-10-28 苏州雄立科技有限公司 集成memory模块的芯片数据检测校正方法及系统
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8687421B2 (en) * 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
KR102089532B1 (ko) 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR102164630B1 (ko) 2013-06-28 2020-10-12 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러의 동작 방법
US9372750B2 (en) * 2013-11-01 2016-06-21 Qualcomm Incorporated Method and apparatus for non-volatile RAM error re-mapping
JP6309258B2 (ja) * 2013-12-09 2018-04-11 エイブリック株式会社 データ読出装置及び半導体装置
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR102069274B1 (ko) * 2014-02-05 2020-01-22 삼성전자주식회사 메모리 제어 방법
US9299457B2 (en) * 2014-02-23 2016-03-29 Qualcomm Incorporated Kernel masking of DRAM defects
KR102148389B1 (ko) * 2014-06-11 2020-08-27 삼성전자주식회사 오버 라이트 동작을 갖는 메모리 시스템 및 그에 따른 동작 제어방법
KR102318561B1 (ko) 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
KR102128406B1 (ko) 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102233074B1 (ko) 2014-10-08 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 신뢰성 검증 방법
US9959059B2 (en) * 2014-10-20 2018-05-01 Sandisk Technologies Llc Storage error management
US9772901B2 (en) * 2015-05-08 2017-09-26 Nxp Usa, Inc. Memory reliability using error-correcting code
CN106708650B (zh) * 2015-11-17 2022-02-08 恩智浦美国有限公司 保护嵌入式非易失性存储器免受干扰
KR102449337B1 (ko) * 2015-12-14 2022-10-04 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR102435873B1 (ko) 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
CN108153481B (zh) * 2016-12-05 2021-08-03 北京兆易创新科技股份有限公司 一种nand的存储块回收方法和装置
US10204693B2 (en) * 2016-12-31 2019-02-12 Western Digital Technologies, Inc. Retiring computer memory blocks
KR102389433B1 (ko) * 2017-10-18 2022-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10755793B2 (en) 2017-10-31 2020-08-25 Micron Technology, Inc. SLC page read
US10671497B2 (en) * 2018-01-19 2020-06-02 International Business Machines Corporation Efficient and selective sparing of bits in memory systems
KR102653843B1 (ko) * 2018-04-19 2024-04-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
CN110246534A (zh) * 2019-05-07 2019-09-17 陈颐 一种降低闪存记忆体写入扰动的方法
CN112185453A (zh) * 2020-10-09 2021-01-05 深圳佰维存储科技股份有限公司 读干扰测试方法、装置、计算机可读存储介质及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655121A (zh) * 2003-12-25 2005-08-17 松下电器产业株式会社 信息处理设备和用于该设备的rom图像生成设备

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011981A (ja) * 1996-06-19 1998-01-16 Sony Corp 不揮発性半導体記憶装置
JPH1145587A (ja) * 1997-07-25 1999-02-16 Mitsubishi Electric Corp 半導体集積回路装置およびプログラム方法
JP4810712B2 (ja) * 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
JPH11243185A (ja) * 1997-12-24 1999-09-07 Sanyo Electric Co Ltd 不揮発性半導体メモリ
US6188608B1 (en) * 1999-04-23 2001-02-13 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
DE60037504T2 (de) * 2000-05-31 2008-12-11 Stmicroelectronics S.R.L., Agrate Brianza Referenzzellenmatrixanordnung zum Datenlesen in einer nichtflüchtigen Speicheranordnung
US6580653B2 (en) * 2001-02-19 2003-06-17 Ricoh Company Ltd. Current saving semiconductor memory and method
JP2003007051A (ja) 2001-06-27 2003-01-10 Sanyo Electric Co Ltd メモリおよびその動作方法
JP4262911B2 (ja) * 2001-09-27 2009-05-13 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6678192B2 (en) * 2001-11-02 2004-01-13 Sandisk Corporation Error management for writable tracking storage units
JP3938309B2 (ja) 2002-01-22 2007-06-27 富士通株式会社 リードディスターブを緩和したフラッシュメモリ
JP3833967B2 (ja) * 2002-05-29 2006-10-18 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP2004014090A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd データ再生装置、再生方法、及び再生装置の制御を行う回路
US7136986B2 (en) * 2002-11-29 2006-11-14 Ramos Technology Co., Ltd. Apparatus and method for controlling flash memories
JP4113423B2 (ja) 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7301807B2 (en) * 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
EP1538525A1 (en) * 2003-12-04 2005-06-08 Texas Instruments Incorporated ECC computation simultaneously performed while reading or programming a flash memory
US7177977B2 (en) * 2004-03-19 2007-02-13 Sandisk Corporation Operating non-volatile memory without read disturb limitations
US7466597B2 (en) * 2004-09-09 2008-12-16 Samsung Electronics Co., Ltd. NAND flash memory device and copyback program method for same
JP2006113648A (ja) * 2004-10-12 2006-04-27 Hitachi Ltd ディスクアレイ装置
US8010764B2 (en) * 2005-07-07 2011-08-30 International Business Machines Corporation Method and system for decreasing power consumption in memory arrays having usage-driven power management
JP4776307B2 (ja) * 2005-08-31 2011-09-21 株式会社日立製作所 ストレージシステム、データ転送方法及びプログラム
JP4597829B2 (ja) 2005-09-27 2010-12-15 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US7711889B2 (en) * 2006-07-31 2010-05-04 Kabushiki Kaisha Toshiba Nonvolatile memory system, and data read/write method for nonvolatile memory system
TWI350448B (en) * 2006-12-13 2011-10-11 Compal Electronics Inc Method for data preservation
KR20090014036A (ko) * 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655121A (zh) * 2003-12-25 2005-08-17 松下电器产业株式会社 信息处理设备和用于该设备的rom图像生成设备

Also Published As

Publication number Publication date
KR100882841B1 (ko) 2009-02-10
KR20080111722A (ko) 2008-12-24
US8316278B2 (en) 2012-11-20
DE102008030264B4 (de) 2020-12-24
US20080316822A1 (en) 2008-12-25
TW200901214A (en) 2009-01-01
CN101339526A (zh) 2009-01-07
DE102008030264A1 (de) 2009-01-15
TWI476777B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN101339526B (zh) 检测由于读干扰而造成的位错误的存储系统及其方法
CN101183563B (zh) 包括闪存的存储器系统和操作该系统的方法
CN100545817C (zh) 用于提高数据可靠性的数据管理技术
CN105144302B (zh) 存储器装置中的错误校正操作
CN107403645B (zh) 非易失性存储器器件及其读取和拷回方法
US9117530B2 (en) Preserving data from adjacent word lines while programming binary non-volatile storage elements
US8719662B2 (en) Memory device with error detection
JP5505922B2 (ja) メモリシステム及びその読み出し方法
JP5085939B2 (ja) 書き込み／消去失敗検出機構を有するフラッシュ記憶システム
CN101529522B (zh) 从闪速存储器中的错误恢复的方法
CN106708754B (zh) 数据储存装置及其数据维护方法
US9471418B2 (en) Memory system that detects bit errors due to read disturbance and methods thereof
CN107643958A (zh) 数据恢复方法和使用其的存储器系统和raid存储系统
CN105359218A (zh) 非易失性存储器编程数据保存
CN104733046A (zh) 非易失性存储装置的擦除方法及应用该方法的存储装置
CN113053441A (zh) 存储装置和存储装置的操作方法
JP2006114078A (ja) 不揮発性半導体記憶装置及びその動作方法
CN105308685A (zh) 在非易失性多级多个存储器管芯的编程中恢复附近数据
US11055174B2 (en) Soft chipkill recovery for bitline failures
JP6115740B1 (ja) 半導体記憶装置
CN104103318A (zh) 操作存储控制器的方法和包括存储控制器的数据存储设备
KR20190005447A (ko) 반도체 메모리 장치의 동작 방법 및 메모리 시스템
CN104900270A (zh) 半导体器件及其操作方法
KR20100027787A (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant