CN110246534A - 一种降低闪存记忆体写入扰动的方法 - Google Patents

Abstract

本发明公开的一种降低闪存记忆体写入扰动的方法，系包含一侦测机制及一避免机制，该侦测机制，系用以在一闪存读写时，对进行读写的一数据块内的每一分页侦测是否有受到写入扰动；该避免机制，当再次使用受到写入扰动且已成为空白的一该数据块时，藉跳页方式将数据写入该数据块内的该分页。其优点在于，能够先前侦测出闪存记忆体的不健康数据块，进而搭配跳页写入的方式将数据写入该数据块，藉此达到降低写入扰动的功效。

Description

一种降低闪存记忆体写入扰动的方法

技术领域

本发明属于闪存记忆体的技术领域，具体为降低闪存记忆体写入扰动的方法，所述的闪存记忆体可以是多层单元(Multi Level Cell,MLC)闪存记忆体。

背景技术

近年来随着大数据、人工智能、无人驾驶的兴起与移动科技产品的蓬勃发展，资料的储存显得越来越重要。闪存记忆体(Flash Memory)相较于传统硬盘(Hard Drive Disk)，有着相对更小的体积、更快的写读速度、更低的耗电量、更高的耐震性与无运作噪音，因此作为储存产品而言，闪存记忆体取代传统硬盘已是必然的趋势。

闪存在基本运作上，有最基本的三个指令：写入(Program)、读取(Read) 与抹除(Erase)，在物理结构上的设计，闪存的存取是以页(Page)为单位，多个页则会再集合成为一个块(Block)；写入与读取的最小单位为页，而抹除的最小单位为块。页在经过写入后，如果需要再次重新写入资料，则需先把该页的块进行抹除。

为了进一步提升闪存的容量与突破物理上的限制，闪存制造商开始将闪存的制程从原本的平面制程(通称2D制程)转变成使用电路堆叠的3D制程。由于电路堆叠的关系，3D制程的闪存相较于旧时代的2D闪存，更容易受到写入扰动(Disturbance)特性所影响，扰动特性将造成闪存内部所储存的资料(电子)出现微动与改变，读取该页时将更容易产生位的错误(Bit Error)，使得闪存设备内的资料的遗失与损坏。

中国授权的专利CN 102067236B公开了一种在快闪储存器装置上储存数据的方法，其技术手段系包括将数据存储于存储器块上的存储器单元上，所述存储器块包括多个字线及所述字线上的多个存储器单元。所述字线包含一个或一个以上底缘字线、一个或一个以上顶缘字线以及位于所述底缘字线与顶缘字线之间的中间字线。首先将所述数据存储于所述中间字线上的存储器单元上。接着，将所述数据的剩余部分(如果存在的话)存储于所述底缘字线及/或所述顶缘字线上的存储器单元上。所述方法通过防止所述底缘或顶缘字线上的可能较倾向于失效的存储器单元的过早失效而增强所述快闪存储器的寿命。

中国授权专利CN102682839公开了一种快闪记忆体装置与其程序化方法，其技术手段系快闪记忆体装置包括记忆体阵列、列解码器、以及M个页面缓冲器，M为正整数。其中，记忆体阵列包括多个记忆胞，并电性连接多条字符线与多条位线。列解码器在一致能期间驱动这些字符线中的一特定字符线。所述M个页面缓冲器将致能期间划分成N个子期间，N为大于2的整数。此外，所述M个页面缓冲器在第i个子期间驱动第i、i+N、i+2N、...、 i+(M-1)*N条位线，以对电性连接至特定字符线的记忆胞进行程序化，i为整数且1≤i≤N。

该专利的技术方案同时还提供了一种快闪记忆体装置的程序化方法，系该快闪记忆体装置包括电性连接至多条字符线与多条位线的一记忆体阵列，且该记忆体阵列包括多个记忆胞，该快闪记忆体装置的程序化方法包括以下步骤：在一致能期间驱动该些字符线中的一特定字符线；通过M个页面缓冲器将该致能期间划分成N个子期间，其中M为正整数，N为大于2的整数；以及在第i个子期间驱动第i、i+N、i+2N、...、i+(M-1)*N条位线，以对连接该特定字符线的该些记忆胞进行程序化，其中i为整数且1≤i≤N；其中在第i个子期间驱动第i、i+N、i+2N、...、i+(M-1)*N条位线的步骤包括：在第i个子期间，分别提供一接地电压至第i、i+N、i+2N、...、i+(M-1)*N 条位线；以及在第i个子期间，分别提供一电源电压至其余的该些位线；其中在该致能期间对偏压在电源电压的某一位线而言，其左右相邻的两位线中最多只有一条位线会被偏压在接地电压下，藉此可在兼顾传递扰动的情况下，降低记忆胞的程序扰动。藉此本发明可以在兼顾传递扰动的情况下，降低记忆胞的程序扰动。

中国台湾专利公告第I518694号公开了一种非挥发性记忆体之记忆体干扰减少，其技术内容为一种三维/二维NAND数组包括复数个分页,其分为复数个分页组。允许存取在三维NAND数组之一抹除区块中的复数个分页组之一第一分页组之内的记忆胞,但使存取在三维/二维NAND数组之抹除区块中的复数个分页组之一第二分页组之内的记忆胞之存取最少化。相同分页组中之分页在三维/二维NAND数组中系实体上彼此不相邻。

发明内容

本发明提供的一种降低闪存记忆体写入扰动的方法，实现的目的为能够提供一侦测机制先前侦测出闪存记忆体的不健康数据块，进而搭配跳页写入的方式将数据写入该数据块，藉此达到降低写入扰动的功效。

为了实现上述目的，本发明提供的技术方案为：本发明提供的一种降低闪存记忆体写入扰动的方法，系包含一侦测机制及一避免机制，该侦测机制，系用以在一闪存记忆体读写时，对进行读写的一数据块内的每一分页侦测是否有受到写入扰动；该避免机制，当再次使用受到写入扰动且已成为空白的一该数据块时，藉跳页方式将数据写入该数据块内的该分页。

本发明的目的及解决其技术问题采用以下技术方案来进一步实现：

该闪存记忆体为多层单元闪存记忆体，该数据块系具有复数字线，且每一该字线包含二分页，该侦测机制系每次读取一该字线的二该分页内的数据，并且藉由读出的错误量来判定该数据块是否受到写入扰动且成为一不健康的数据块。

所述的写入扰动系透过读取时来判别每个页之间不同的错误量的差距，当错误量差超过每1KB有20个位错误(bit error)，便会判断为受到过大的写入扰动。

所述的受到写入扰动且为空白的该数据块的形成方式，系该数据块内的各分页皆为无效分页，且进一步将各分页内的数据删除。

所述的受到写入扰动且为空白的该数据块的形成方式，系该数据块内的各分页包含一部分的无效分页及一部分的有效分页，则将该有效分页内的数据移另一数据块内，再将具无效分页的该数据块内的所有数据予以删除。

本发明采用上述技术方案，有益效果包括：能够先前侦测出闪存记忆体的不健康数据块，进而搭配跳页写入的方式将数据写入该数据块，藉此达到降低写入扰动的功效。

上述说明仅为本发明技术方案的概述，为能更清楚了解本发明的技术手段及特征，以下兹举出优选实施例，并配合图式详细说明。

附图说明

图1为本发明所揭示的闪存记忆体的结构示意图；

图2为本发明所揭示的闪存记忆体与主机的读写示意图一；

图3为本发明所揭示的闪存记忆体与主机的读写示意图二；

图4为本发明所揭示的闪存记忆体与主机的读写示意图三；

图5为本发明所揭示的侦测扰动写入读写示意图；

图6为本发明所揭示的数据块为不健康数据块且删除各分页内容的示意图；

图7为本发明所揭示的数据块为不健康数据块且移转部分有效数据及删除各分页内容的示意图；

图8系本发明所揭示的侦测机制及清空数据块的流程图；

图9系本发明揭示避免机制的写入示意图。

具体实施方式

以下结合具体实施例对本发明作出进一步的说明。

实施例一：参阅图1，图中揭示一闪存记忆体10的结构示意图，该闪存记忆体10为多层单元(Multi Level Cell,MLC)闪存记忆体。该闪存记忆体 10具有多个用以储存数据的数据块11、12，且每一个数据块11和12具有多个字线(word line)110、111、120、121，每一该字线110、111、120、121 包含二分页1101、1102、1111、1112、1201、1202、1211、1212。

关于数据的新写入、更新、读取及删除，以下仅以二个数据块11、12 为例进行说明，并非以此为限且能够适用于该闪存记忆体10的各该数据块及各分页。

请参阅图2，一主机20的外部数据写入该闪存记忆体10系依序且逐一地写入该数据块11的分页。更具体而言，若写入的资料为新数据时，该写入数据为被记录在一或连续空白的该分页1101、1102、1111、1112。

请参阅图3，若主机20写入该记忆体记忆体10的数据为更新(update) 的数据，则更新(update)的数据另被记录在一或连续的该空白分页，而原本分页所存放数据成为无效数据(Invalid Data)且暂不被删除。例如若更新该分页1101内的数据，则更新数据被储存于另一空的该分页1112，原储存在该分页1101内的数据无效数据(Invalid Data)且暂不被删除。

请参阅图4，当该数据块11内的各分页1101、1102、1111、1112、1121…被用完(记录满)，则再写入的新数据或更新数据则自另一个新的该数据块12 的该字线120的第一个分页1201开始记录。

写入扰动(program Disturbance)是指该闪存记忆体对某一分页写入数据时，因电压加压等电气特性所产生的副作用，且对邻近分页产生扰动的情形。举例而言，该数据块11的第一个分页1101至最后一个分页，每一个分页平均受到二次的扰动。若该数据块11经过多次的抹除后将逐渐产生不稳定的现象，此时各该分页内的数据将因扰动而产生错误，进而使该闪存记忆体10内的数据遗失。值得注意的是，该闪存记忆体10在刚出厂(新品)的状态较不易到写入扰动的影响，然而经过多次抹除与写入所拌随的扰动，数据读取的位错误量(bit error)就会提高。

是以本发明揭示一侦测机制用以在该闪存记忆体10读写时，对进行读写的该数据块11内的每一分页1101、1102、1111、1112、1121…侦测是否有受到写入扰动；其具体方式如下：

请参阅图5，该侦测机制系使用一侦测写入扰动记录表30来记录位错误量，该位记录表30的记录内容包含但不限于以下的二个信息，其一为目前读取的数据块与分页，另一为三个用以记录位错误量与不健康分页的差距量。

具体而言，该主机20每次传入读取指令时，透过一逻辑转换表22得知所要读取的数据位于那一个数据块的那一个分页，例如，要读取的资料位在该数据块11的第一个分页1101；此时会先将该数据块11及该分页1101记录在该侦测写入扰动记录表30。

当开始读取时，该分页1101的位错误量被记录在该侦测写入扰动记录表30；在读取下一个该分页1102时，便会将该分页1102与上一个分页1101 的位错误量做比较。

如果相邻二该分页1101、1102的位错误量的差距超过了预设的侦测级距，则将具有较大位错误量的该分页，例如分页1101，视为不健康(NG)分页并记录在一不健康分页表。上述的该不健康分页表可被整合于该侦测写入扰动记录表30。

继续循序读取，如果又出现超过了预设的侦测级距的位错误量，则该分页再被填入该不健康分页表中；当该数据块11具有三个或以上的不健康页表，则不健康分页所位于的该数据块11视为受到写入扰动的数据块。

请参阅图6，在确定该闪存记忆体10受到写入扰动且具不健康数据块 11，则要重新使用该数据块11时，需抹除或移动该数据块11的各该分页 1101、1102、1111、1112、1121…的内容。值得注意的，若该数据块11内的各该分页1101、1102、1111、1112、1121…皆为无效分页，则可直接进行删除各该分页1101、1102、1111、1112、1121…内的资料，藉此使受到写入扰动的该数据块11形成空白的数据块。

请参阅图7，若该数据块11内的各该分页1101、1102、1111、1112、 1121…中的部分为具无效资料，一部分的分页具有效资料，例如图中所示的分页1131、1132储存有效资料，其他分页的内容为无效资料，如此可将该分页1131、1132内的资料移另一数据块12的空白分页1231、1232内，随后便可删除该数据块11的各该分页1101、1102、1111、1112、1121…，使受到写入扰动的该数据块11形成空白的数据块，且原先的有效资料不会遗失。

请参阅图8，根据以上的说明，本发明所揭示的侦测机制的流程如下：

步骤1：读取一字线的二分页内的数据；

步骤2：以读出的错误量来判定该数据块是否受到写入扰动；其中当错误量差超过每1KB有20个位错误(bit error)，则判断为受到写入扰动；

步骤3：对受到写入扰动的该数据块进行清空；此时需判别该数据块内是否尚存有效分页；若尚存有效分页，则移动该有效分页，然后清空；若皆为无效分页，则直接清空。

请参阅图9，本实施例还包含一避免机制。该避免机制系再次使用受到写入扰动且已成为空白的该数据块11时，藉跳页方式将数据写入该数据块11内的奇数分页或偶数分页，例如选择写入位在奇数位置的该分页1101、 1111、1121…，但并不以为限。

由于数据写入上述的奇数各该分页1101、1111、1121…，其相邻的偶数各该分页1102、1112皆为空白分页且不再写入数据，因此奇数各该分页1101、1111、1121对偶数各该分页1102、1112所产生的写入扰动不具有干扰性；更重要的是，偶数各该分页1102、1112没有写入行为，所以奇数各该分页1101、1111、1121可免去受到偶数各该分页1102、1112的写入扰动。

根据以上说明，在闪存记忆体10加入本实施例所揭示的侦测机制及免机制可以有效降低位错误量，进而使储存的数据不易遗失。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种降低闪存记忆体写入扰动的方法，系包含一侦测机制及一避免机制，其特征在于，

该侦测机制，系用以在一闪存读写时，对进行读写的一数据块内的每一分页侦测是否有受到写入扰动；

该避免机制，当再次使用受到写入扰动且已成为空白的一该数据块时，藉跳页方式将数据写入该数据块内的该分页。

2.如权利要求1所述的降低闪存记忆体写入扰动的方法，其特征在于，该闪存记忆体为多层单元闪存，该数据块系具有复数字线，且每一该字线包含二分页，该侦测机制系每次读取一该字线的二该分页内的数据，并且藉由读出的错误量来判定该数据块是否受到写入扰动且成为一不健康的数据块。

3.如权利要求2所述的降低闪存记忆体写入扰动的方法，其特征在于，所述的写入扰动系透过读取时来判别每个页之间不同的错误量的差距，当错误量差超过每1 KB有20个位错误，便会判断为受到写入扰动。

4.如权利要求1所述的降低闪存记忆体写入扰动的方法，其特征在于，所述的受到写入扰动且为空白的该数据块的形成方式，系该数据块内的各分页皆为无效分页，且进一步将各分页内的数据删除。

5.如权利要求1所述的降低闪存记忆体写入扰动的方法，其特征在于，所述的受到写入扰动且为空白的该数据块的形成方式，系该数据块内的各分页包含一部分的无效分页及一部分的有效分页，则将该有效分页内的数据移另一数据块内，再将具无效分页的该数据块内的所有数据予以删除。