CN108269604A - 用于读取干扰检测以及处理的方法和装置 - Google Patents

用于读取干扰检测以及处理的方法和装置 Download PDF

Info

Publication number
CN108269604A
CN108269604A CN201710839238.7A CN201710839238A CN108269604A CN 108269604 A CN108269604 A CN 108269604A CN 201710839238 A CN201710839238 A CN 201710839238A CN 108269604 A CN108269604 A CN 108269604A
Authority
CN
China
Prior art keywords
page
error
nvm
block
disturbed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710839238.7A
Other languages
English (en)
Other versions
CN108269604B (zh
Inventor
R.D.巴恩特
A.G.科梅蒂
刘海宁
罗文阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN108269604A publication Critical patent/CN108269604A/zh
Application granted granted Critical
Publication of CN108269604B publication Critical patent/CN108269604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Abstract

本公开的方面提供了用于处理非易失性存储器(NVM)设备中的读取干扰和块误差的方法和装置。获得了导致读取干扰误差的干扰源页和相邻受干扰对象页的误差级别两者的误差级别。将受干扰对象页的误差级别与预定阈值误差级别进行比较，以确定受干扰对象页是否正在经历高级别的位误差。如果是这样，则将干扰源页的误差级别与受干扰对象页的误差级别进行比较，以确定是否由于干扰源页的主机读取导致读取干扰误差实际发生。通过查看干扰源和受干扰对象误差级别两者，可以获得读取干扰误差的更准确的确定，导致更少的不必要的NVM内的页和块的重新定位，用于减轻读取干扰影响。

Description

用于读取干扰检测以及处理的方法和装置
技术领域
本公开一般涉及固态驱动器(Solid State Drive，SSD)，更具体地，涉及用于读取干扰检测以及处理的方法和装置。
背景技术
在各种消费性电子产品中，结合非易失性存储器(Non‐Volatile Memory，NVM)的固态驱动器(SSD)经常用于为大容量存储装置替代或补充常规旋转硬盘驱动器。这些非易失性存储器可以包括例如NAND闪存存储器的一个或多个闪存存储器设备，并且闪存存储器设备可以被逻辑地划分为多个块，每个块进一步被逻辑地划分为可寻址的页。这些可寻址的页可以是各种大小(例如，512字节、1千字节、2千字节、4千字节)中的任何大小，其可以匹配或可以不匹配由主机计算设备使用的逻辑块地址大小。
当从NVM读取块中的单元或页时，读取页的处理可能对块中的其他页具有不利影响。被用于读取闪存存储器的方法可能导致同一存储块中的周围的页随时间变化(即，变为编程的)。读取页不会失败，但替代的是周围的页在随后的读取可能会失败。这种现象已知为读取干扰效果。当读取NVM的字线(WordLine，WL)的比相同块上的其他字线大体上更频繁时，通常会发生读取干扰引起的误差。特别地，直接相邻的字线最容易误差，并且在已经发生足够的读取干扰活动之后示出大量的误差。如果误差太多而无法用误差校正码(Error‐Correcting Code，ECC)校正时，则读取干扰误差能够导致可能的数据丢失。因此，当发生读取干扰问题时，有效存在导致读取干扰的读取干扰源或“干扰源(Aggressor)”和由源影响的读取干扰“受干扰对象(victim)”。
为了处理或减轻读取干扰误差，已知的方法包括直接保持对于NVM中每个块的读取计数。例如，当达到针对块的访问计数的某个阈值时，整个块的数据随后在NVM中被重新定位。然而，由于当达到阈值读取计数时整个块被重新定位，该方法是低效的，并且该方法在不考虑实际误差率的情形下被执行。
用于处理读取干扰的其它已知机制包括执行整个NVM的周期性背景媒体扫描(Background Media Scanning，BGMS)以算出NVM中的哪些块具有更高数量的ECC误差。然而，在位置被实际扫描到之前，这种方法论能够花费很长时间。因此，由于该延迟，由读取干扰影响的数据可以变得不可纠正，并强制独立磁盘冗余阵列(Redundant Array ofIndependent Disks，RAID)恢复或其他机制来恢复数据。
因此，更准确地识别读取干扰误差的来源将是有益的，以能够仅在必要时执行数据的重新定位。
发明内容
根据一方面，公开了一种确定非易失性存储器(NVM)中的读取干扰误差的方法。该方法包括：确定NVM的块中的第一页的第一误差级别和至少一个相邻页的第二误差级别，该至少一个相邻页具有与发生超过第一页的预定次数的读取访问的第一页的字线相邻的字线。另外，该方法包括确定至少一个相邻页的第二误差级别是否在第一预定阈值之上，并且随后当第二误差级别在第一预定阈值之上时将第一误差级别与第二误差级别进行比较，以确定第二误差级别是否比第一误差级别大预定义因子。然后当第二误差级别比第一误差级别大预定义因子时，确定读取干扰误差。
根据另一方面，公开了一种固态驱动器(SSD)，其包括非易失性存储器(NVM)和被通信地耦合到主机设备和NVM的控制器。控制器被配置为确定NVM中的干扰源页的误差级别。此外，控制器确定与NVM的块内的干扰源页相邻的受干扰对象页的误差级别，以及受干扰对象页的误差级别是否大于第一预定阈值。此外，当受干扰对象的误差级别大于第一预定阈值时，控制器将干扰源页的误差级别与受干扰对象页的误差级别进行比较。然后当干扰源和受干扰对象页的误差级别的比较指示受干扰对象级别误差比第一误差级别大预定义因子时，控制器确定受干扰对象页的读取干扰误差。
根据又一方面，公开了一种包括用于处理非易失性存储器(NVM)中的读取干扰和块误差的装置的存储器设备。该装置包括用于确定NVM中的页的读取访问的次数是否已经达到预定的值的装置。此外，该装置包括用于在读取访问的次数达到预定的值之后获得对于页的误差度量的装置，以及用于获得对于与在NVM内的页相邻的字线上的至少一个临近页的误差度量的装置。该装置还包括用于确定至少一个临近页的误差度量是否大于预定的阈值的装置。最后，该装置包括用于当至少一个临近页的误差度量比页的误差度量大预定义因子时确定至少一个临近页的读取干扰误差的装置。
附图说明
图1是根据本公开的实施例的在其中潜在的读取干扰误差的检测和块重新定位的触发可以被执行的示例性固态设备(SSD)的框图。
图2是示出示例性闪存存储器阵列组织的图。
图3示出了根据本公开的示例性读取干扰检测方法的流程图。
图4是示出根据本公开的实施例的用于读取干扰和块误差处理的决策矩阵的示图。
图5示出了根据本公开的用于处理读取干扰和块误差的示例性方法的流程图。
具体实施方式
本公开提供了用于更准确地确定页或块是潜在的读取干扰源使得仅在必要时块的重新定位更可能被执行的方法和装置。基于潜在的读取干扰源或干扰源的有源检测，能够提供精确的NVM地址。通过直接读取周围的潜在的受干扰对象，可以获得对于受干扰对象的ECC误差计数。如果ECC误差计数足够高，则本方法和装置提供仅受影响的那些页(例如，具有足够高的误差的页)的重新定位。以这种方式，只有块的一部分必须被重新定位，并且适当的数据被重新定位。此外，不需要等待其他处理来重新定位数据，该等待可能导致例如上述的结合无源BGMS扫描的数据丢失。当前所公开的扫描周围页的有源处理可以被用于防止读取干扰问题失控。此外，当前所公开的方法和装置提供对实际潜在被影响的页的读取并且执行误差处理过程以确定误差的严重程度。通过确定针对页的误差级别有多差，然后将该误差级别与预定义的比率进行比较以确定页是否确实是读取干扰误差的受干扰对象。
参考附图，示出了用于触发读取干扰协议的装置和方法，其中协议是确定块中潜在不利的读取干扰误差并且然后重新定位NVM中的块的处理。与现有技术相比，本文描述的当前所公开的考虑逻辑块地址(Logical Block Address，LBA)的方法和装置有助于确保读取干扰检测在主机访问模式上被执行，并采取预防措施。此外，写入放大将显著减少。
图1是根据本公开的方面的包括在其中读取干扰块的所公开的检测和重新定位可以被实现的示例性固态设备(SSD)的系统100的框图。系统100包括主机102和被耦合到主机102的SSD存储装置设备104。主机102向SSD存储装置设备104提供命令用于在主机102和SSD存储装置设备104之间传输数据。例如，主机102可以向SSD存储装置设备104提供写入命令用于将数据写入SSD存储装置设备104，或者向SSD存储装置设备提供读取命令104用于从SSD存储装置设备104读取数据。主机102可以是具有数据存储或检索的需求以及用于与SSD存储装置设备104通信的兼容接口的任何系统或设备。例如，仅仅作为几个示例，主机102可以是计算设备、个人计算机、便携式计算机、工作站、服务器、个人数字助理、数字照相机或数字电话。
SSD存储装置设备104包括主机接口106、控制器108(其在一些实施例中也可以包括高速缓存管理器(Cache Manager，CM))、存储器110、非易失性存储器(NVM)接口112(其也可以被称为闪存存储器接口)和诸如例如NAND闪存存储器的非易失性存储器(NVM)114。主机接口106被耦合到控制器108并且促进主机102与控制器108之间的通信。另外，控制器108被耦合到存储器110以及通过NVM接口112耦合到NVM 114。主机接口106可以是任何类型的通信接口，例如电子集成驱动器(Integrated Drive Electronics，IDE)接口、通用串行总线(Universal Serial Bus，USB)接口、串行外设(Serial Peripheral，SP)接口、高级技术附件(Advanced Technology Attachment，ATA)接口、小型计算机系统接口(SmallComputer System Interface，SCSI)、IEEE 1394(火线)接口等。在一些实施例中，主机102包括SSD存储装置设备104。在其他实施例中，SSD存储装置设备104相对于主机102是远程的，或者被包含在与主机102通信地耦合的远程计算系统中。例如，主机102可以通过无线通信链路与SSD存储装置设备104通信。
控制器108控制SSD存储装置设备104的操作。在各个方面，控制器108通过主机接口106从主机102接收命令，并且执行命令以在主机102和NVM 114之间传输数据。此外，控制器108可以管理从存储器110的读取和向存储器110的写入，以执行由控制器影响的各种功能，并维护和管理在存储器110中所存储的缓存信息。
控制器108可以包括用于控制SSD存储装置设备104的操作的任何类型的处理设备，诸如微处理器、微控制器、嵌入式控制器、逻辑电路、软件、固件等。在一些方面中，本文描述的由控制器108执行的一些或所有功能可以替代地由SSD存储装置设备104的另一元件执行。例如，SSD存储装置设备104可以包括用于执行本文描述的由控制器108执行的一个或多个功能的微处理器、微控制器、嵌入式控制器、逻辑电路、软件、固件或任何种类的处理设备。根据其他方面，本文描述的由控制器108执行的功能中的一个或多个功能可以替代地由主机102执行。在更进一步的方面中，本文描述的由控制器108执行的一些或所有功能可以替代地由诸如在包括非易失性存储器元件和磁存储器元件两者的混合驱动器中的控制器的另一元件执行。
存储器110可以是能够存储数据的任何存储器、计算设备或系统。例如，存储器110可以是随机存取存储器(Random‐Access Memory，RAM)、动态随机存取存储器(DynamicRandom‐Access Memory，DRAM)、静态随机存取存储器(Static Random‐Access Memory，SRAM)、同步动态随机存取存储器(Synchronous Dynamic Random‐Access Memory，SDRAM)、闪存存储装置、可擦除可编程只读存储器(Erasable Programmable Read‐Only‐Memory，EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read‐Only‐Memory，EEPROM)等。在各种实施例中，控制器108使用存储器110或其一部分来在主机102与NVM 114之间的数据的传输期间存储数据。例如，存储器110或存储器110的一部分可以是高速缓存存储器。
NVM 114经由NVM接口112从控制器108接收数据，并且存储数据。NVM 114可以是任何类型的非易失性存储器，诸如闪存存储系统、NAND型闪存存储器、固态驱动器、闪存存储器卡、安全数字(Secure Digital，SD)卡、通用串行总线(USB)存储器设备、压缩闪存卡、智能媒体设备、闪存存储阵列等。
在图1的示例中，读取请求一般将包括经由接口106来自主机102的请求以读取在与NVM 114相关联的给定逻辑页地址内的数据。每个逻辑页地址通过由系统控制器108维护的表的使用来与NVM 114内的特定物理地址相关联。一般来说，该表将每个逻辑页地址映射到NVM 114内的物理页地址。逻辑页地址的使用和逻辑到物理页地址转换允许控制器108有效地管理NVM 114内的存储器并且实现各种映射和检测机制，包括所公开的用于检测读取干扰误差的机制。
图2是示出了示例性闪存存储器组织的框图。闪存存储器阵列结构200可以包括若干存储器块202(在本公开中，以下称为“块”)。每个块202可以包括若干页。可以通过“n”个字线210(例如，WL0至WLn，尽管为了示出的清楚和简洁在图2的示例中仅具体示出了WL4至WL11)来控制对页的访问。在所示示例中，字线(WL)控制单个页的访问。
在一方面中，在多级单元(Multi‐Level Cell，MLC)NAND构造的示例中可以使用最高有效位(Most Significant Bit，MSB)和最低有效位(Least Significant Bit，LSB)(即，每单元2位构造也已知为MSB和LSB)来寻址页和字线。在一个示例中，可以根据关系LSB地址＝(WL×2)‐1和MSB地址＝LSB+3来基于块内的字线号码(例如，对于WL 8为8)来确定对于页的LSB和MSB地址。因此，例如，对于字线WL 8，LSB地址为15，MSB地址为18。另外，对于块中的第一个和最后一个字线(例如，WL 0和WL n)，确定LSB和MSB地址的关系可以是LSB地址＝(WL×2)‐1和MSB地址＝LSB+2。进一步注意到，这样的寻址仅仅是示例性的，并且其它寻址方案也可以用于当前所公开的方法和装置中。例如，考虑与所公开的方法和装置、构造一起使用的NVM设备的构造的其他示例可以包括每单元1位、每单元3位(例如，三级单元(triplelevel cell，TLC))和每单元4位。
本方法和装置提供诸如图2所示的页206的特定干扰源页的检测。被确定为干扰源页的那些页的频繁读取访问将更可能导致由相邻或临近字线控制的其他页(例如，受干扰对象页208和210)中的读取干扰误差。尽管图2示出了闪存存储器200的示例性存储器组织，但是本公开不限于该特定示例。在其他示例中，闪存200可以具有其他存储器组织。闪存200可以被包括在SSD 104的NVM 114中。
图3示出了读取干扰检测方法300的流程图。特别地，图3中公开的方法提供了示例性的读取干扰检测方法，该方法包括对以下情况的保护：其中特定页可以被经常读取或访问，这样的页在本文被称为“干扰源”页；其中干扰源将引起在相邻字线上的页中的读取干扰，该页在本文被称为“受干扰对象”。如在块302处所示的，方法300利用由主机(例如，主机102)进行的页的读取次数的跟踪或累加。
如在决策块304处所示的，对于每个预定次数的主机页读取，将干扰源(即，频繁读取页)的误差级别与受干扰对象的误差级别(即，从相邻字线到干扰源字线的页)进行比较。在这里注意到，在这方面，哪些页是干扰源的确定可以基于过去读取历史的先验知识。还要注意的是，虽然所影响的受干扰对象页是在与干扰源页的字线相邻的字线上的那些页，但相邻的含义可以是在干扰源页字线两边的字线上的两个页，但也可以包括诸如在一个范围内的多于直接相邻的页。例如，在一些方面，如果干扰源页是“X”，则相邻的受干扰对象页可以包括在“n”个页内的页，以致相邻的受干扰对象页包含X+n和X‐n个字线。
作为一个示例，在决策块304处示出的预定次数可以是诸如4001的素数。素数的使用防止主机活动能够有意或无意地避免该算法。例如，一些已知的文件系统一般使用2个值的幂用于其针对文件的基本分配大小。因此，素数防止主机在不触发该方法的情况下重复读取位置。在一方面中，以下将要讨论的，该预定次数可被选择为足够大以避免在方法300中的进一步步骤的太频繁的确定。如果主机读取次数尚未达到预定次数，则流程循环回到块302以继续累积主机读取次数，直到该次数达到在块304中的预定次数条件。另外，应注意对于每个读取次数(例如，每4001个主机页读取)方法300被重复。因此，对块304的处理进行编码的示例可以是模运算，以致每预定读取次数发生条件的肯定满足(例如，是否模(读取次数，4001)＝0？))。
当在块304中确定已经达到预定次数的读取时，流程进行到块306，其中保存干扰源误差级别并确定受干扰对象页的误差级别。根据示例，306的处理可以包括保存误差Ea中的干扰源字线WL MSB位，并且读取受干扰对象WL MSB以得到误差Ev中的位数。根据另一示例，误差级别可以基于干扰源和受干扰对象页的误码率(Bit Error Rate，BER)。
如块308所示，然后可以将受干扰对象误差级别与第一预定阈值进行比较。如果误差级别不大于预定阈值，则流程返回到块302以随后重新启动预定次数的主机读取的确定。如果受干扰对象误差级别(或ECC误差级别)在阈值之上，则流程进行到块310。在一方面，如果误差Ev中的受干扰对象位数大于150，则发生读取干扰误差的可能性更高。
在决策块310，然后将干扰源误差级别与受干扰对象的误差级别进行比较。在一个示例中，该比较可以通过确定受干扰对象的误差级别与干扰源的误差级别的比率并将比率与预定的比值进行比较来实现。在示例中，如果对于受干扰对象的误差中的位数超过干扰源误差的位数两倍(例如，Ev/Ea>2)，则读取干扰的似然性高，并且读取干扰可以被确定。在这种情况下，如块312所指示，干扰源WL和两个相邻的受干扰对象WL的LSB和MSB页两者都被重新定位到新的块，之后流程返回到块302。然而，注意到该方法是不限于每单元两位的构造(例如，具有LSB和MSB的MLC NAND)，而可以被应用在诸如每单元1位、每单元3位等的其他NVM构造中。另外，尽管过程312被描述为包括相邻受干扰对象字线的重新定位，在另一方面，在相邻字线中的一个上的单个页可以在诸如每单元1位的NVM构造的替换类型的NVM中被移动。
另一方面，如在块308中确定的，如果受干扰对象页的误差级别大于第一阈值，但是如在块310中确定的，受干扰对象误差级别与干扰源级别的比率不高于阈值比率，受干扰对象的高级别误差可能不是由于读取干扰，而替代地是指示高误差块。在这种情况下，如块314所示，可以重新定位受干扰对象页的LSB和MSB，并且当检查的页超过误差阈值标准和例如根据预定义标准而重新定位为适当的数据时，可以随后针对BGMS中完成的过大误差对整个块进行监视或扫描。
如将理解的，具有最高误差级别的数据帧被用于读取干扰检测。根据一方面，如果干扰源逻辑块号(Logical Block Number，LBN)在MSB页上，则LBN的误差级别将用于读取干扰检测。然后可以读取受干扰对象MSB页的所有四个数据帧，并将最高误差级别用于读取干扰检测。根据另一方面，在其中例如当干扰源在WL0上时WL1被用于受干扰对象的特殊情况下，当干扰源是部分写入块的4个最后页中的一个时，则跳过读取干扰检查。
根据又一方面，用于决定如何处理读取干扰和块误差的标准可以基于为干扰源和受干扰对象页确定的误差级别来分配严重程度的级别或“阶段”。在一方面，标准可以参考从1到4的低密度奇偶校验(Low‐Density Parity‐Check，LDPC)代码阶段，其中1是最不严重的误差阶段，4是最严重的误码阶段。在又一方面，误差阶段表示与正被读取的页的误码率(BER)相对应的级别。还要注意的是，如果确定是基于LDPC引擎(即，软解码)而不是BCH引擎(即，硬解码，尽管这并不旨在用本方法和装置来排除BCH使用)，误差阶段与精确BER不相关，而是对修正一条数据的难度级别的近似或估计。阶段数越低，越容易校正数据，反之阶段数越高，越难校正数据，其一般是大量误差的标志。可以将这些阶段设置在误差校正的不同阈值，导致非常少的数据被重新定位在更小的页号处，并且相反地，大量的数据被重新定位在大阶段数处。在一个特定示例中，阶段1级别将导致数据的单个数据帧(例如，4KB)的重新定位，阶段2将导致整个页的重新定位，阶段3将重新定位RAID条带(stripe)(例如，32页数据)，并且阶段4将导致整个块(和条带中的所有块)的重新定位。还应注意，用于建立阶段的阈值可以基于NAND类型、NAND成熟度、制造和LDPC引擎效率/有效性而变化。
作为使用这种阶段的标准的示例，图4中示出了示例性决策矩阵或表400。特别地，表400示出了标准是基于干扰源阶段与受干扰对象阶段之间的关系的矩阵来确定什么被认为是读取干扰事件，以及对受干扰对象和/或干扰源数据应采取什么特定动作。
如表400所示，如果干扰源阶段是2、3或4中的一个，而受干扰对象阶段是1或2，则分别以不同程度地将干扰源逻辑块地址(LBA)、干扰源页集(即，原始干扰源的页集(LSB或MSB))或整个块集重新定位或移动到不同的块。在干扰源侧，整个WL(即LSB和MSB页)在受干扰对象阶段3移动。最后，如表400所示，当干扰源或受干扰对象处于最严重的阶段4时，整个块集被移动或重新定位到不同的块。
图5示出了根据本公开的用于确定NVM中的读取干扰误差的又一示例性方法500。方法500提供了通过确定或获得至少相邻页到潜在的读取干扰源的误差级别来确定潜在的读取干扰源(即，干扰源)的处理。如上所述，通过直接读取周围的“潜在受干扰对象”，可以获得受干扰对象的误差计数或级别，如果这个误差级别足够高，可以建立读取干扰，从而初始重新定位以减轻读取干扰影响。此外，可以仅在受影响的页(即，具有足够高的误差级别以超过误差的预定阈值的页，其包括干扰源页和一个或多个相邻页)上执行重新定位。
如图5所示，如块502所示，方法500包括确定由主机发生超过预定次数的读取访问的、NVM的块中的第一页的第一误差级别或误差度量。在某些方面，块502的确定可以用如图2所示的控制器108或与主机102组合的控制器108来实现。另外，第一页可以被识别为读取干扰误差的潜在干扰源或源。方法500还包括，如块504所示，确定至少一个相邻页的第二误差度量或误差级别，该至少一个相邻页具有与发生超过第一页的预定次数的读取访问的第一页的字线相邻的字线。在一些示例中，块504的确定可以由控制器108执行，或者由与主机102组合的控制器108来执行。至少一个相邻页可以被识别为受干扰对象页。应当注意，在一个方面中，如本文所使用的术语“相邻页”或“临近页”可以与术语“相邻字线”或“临近字线”同义。如图2所示，例如，与WL 8相对应的页206具有与字线WL 7和WL 9分别相对应的相邻或临近页208或210。因此，相邻页208表示例如与页206和WL 8物理上相邻的字线。在其他方面，预期在特定类型的NVM中，诸如3D NAND技术作为一个示例，可以存在可以在特定块之间达到的读取干扰影响，而不仅仅是单个块中的字线。因此，例如，这种NAND几何中的术语“相邻页”或“相邻字线”也可以被认为包含其中被读取干扰影响所干扰的相邻页或字线是另一块中的页或字线的含义，在该另一块中，在特定块中的页的读取操作将由于垂直维度的接近而在另一块中的字线或页中产生读取干扰影响。
在块504中第二误差级别的确定之后，方法500包括，如块506所示，确定第二误差级别是否在第一预定阈值之上。在一方面中，可以用误差的位数或至少一个相邻页中的ECC误差计数来表达误差级别。在这种情况下，预定阈值是特定位数的误差或特定数的ECC误差计数。在特定示例中，根据经验证据来确定该误差计数可以被设置为150，以表示示出在页中发生的读取干扰误差的似然性的误差的数量，但是这个数字并不限于此。此外，块506中的处理可以由控制器108执行，或者由与主机102组合的控制器108执行。
方法500还包括，如块508所示，当第二误差级别在第一预定阈值之上时将第一误差级别与第二误差级别进行比较，以确定第二误差级别是否比第一误差级别大预定义因子。在一方面中，块508的处理是确定与相邻干扰源页相比，受干扰对象页中的误差量是否足够高以保证确定发生读取干扰状况。也就是说，如果受干扰对象页与干扰源页中发生的误差相比示出相对更大的误差级别，则干扰源页的读取更有可能通过读取干扰效应导致相邻受干扰对象页中的误差，而不是简单地在整个块中存在高误差级别。块508的处理的一个示例可以在图3的块310中看到，在该处理中确定了受干扰对象与干扰源的误差的比率，例如在一个示例中是误差级别的两倍。块508和510中的处理可以由控制器108执行，或者由与主机102组合的控制器108来执行。
在其他方面，方法500可以进一步包括在建立读取干扰误差之后，重新定位NVM内的第一页和至少一个相邻页，诸如方法300的块312所示。另外，方法还可以包括当第二误差级别不比第一误差级别大预定义因子时，建立NVM的块的高误差块的确定。该处理的示例可以在方法300的块310中看到。此外，基于高误差块的确定，方法500可以包括在建立高误差块之后重新定位NVM内的至少一个相邻页。该过程的示例可以在图3的块314中看到。此外，当在图5的方法中重新定位页时，更具体地，可以在建立读取干扰或高误差块确定之后在NVM内移动至少一个相邻页的最高有效位(MSB)和最低有效位(LSB)地址。结合块312和314描述MSB和LSB重新定位的示例。
在又一方面，方法500可以包括基于所确定的第一和第二误差来确定用于第一页和至少一个相邻页的多个阶段，如先前结合图4所描述的。特别地，多个阶段中的每一个是在诸如图4所示的干扰源阶段1‐4和受干扰对象阶段1‐4的页中发生的误差的严重程度的级别。根据对误差的阶段的分配，重新定位可以基于所确定的阶段，包括重新定位第一页的逻辑块地址(例如，对于干扰源阶段2状态的重新定位)、NVM内的第一页和至少一个相邻页(例如，对于受干扰对象阶段3和干扰源阶段1‐3的重新定位)的物理位置以及其中第一页和至少一个相邻页的整个块(例如，受干扰对象阶段4和干扰源阶段4)。此外，方法500可以包括当第一页和最少一个相邻页的阶段级别是指示在第一页和第二页中的误差的低级别的严重程度时，维持第一页和至少一个相邻页的位置(例如干扰源阶段1和受干扰对象阶段1和2)。
根据另一方面，预期包括用于处理非易失性存储器(NVM)中的读取干扰和块误差的装置的存储器设备，装置包括用于确定在非易失性存储器(NVM)中的页的读取访问的次数是否已达到预定义值。作为示例，用于确定读取访问是否达到预定义值的该装置可以由诸如控制器108或与存储器110、NVM 114和主机102中的一个或多个组合的控制器108以及诸如逻辑电路或专用处理器的其等同物的结构来实现。该装置还包括用于在读取访问数达到预定值之后获得页的误差度量的装置。用于获得页的误差度量的该装置可以由诸如控制器108或与存储器110、NVM 114和主机102中的一个或多个组合的控制器108以及诸如逻辑电路或专用处理器的其等同物的结构来实现。
该装置还可以包括用于获得针对与NVM内的页相邻的字线上的至少一个相邻页的误差度量的装置。用于获得针对至少一个相邻页的误差度量的该装置可以由诸如控制器108或与存储器110、NVM 114和主机102中的一个或多个组合的控制器108以及诸如逻辑电路或专用处理器的其等同物的结构来实现。此外，该装置可以包括用于确定至少一个相邻页的误差度量是否大于预定义阈值的装置。用于确定至少一个相邻页的误差度量是否大于预定义阈值的该装置可以由诸如控制器108或与存储器110、NVM 114和主机102中的一个或多个组合的控制器108以及诸如逻辑电路或专用处理器的其等同物的结构来实现。最后，装置可以包括用于当至少一个相邻页的误差度量比页的误差量度大预定义因子时确定至少一个相邻页的读取干扰误差的装置。用于确定读取干扰误差的该装置可以由诸如控制器108或与存储器110、NVM 114和主机102中的一个或多个组合的控制器108以及诸如逻辑电路或专用处理器的其等同物的结构来实现。
如本领域技术人员将理解的，本公开的方法和装置通过遍历整个误差处理过程来提供读取干扰的实际潜在被影响的页的读取，以确定误差有多严重以更精确确定页是否实际上是读取干扰误差的受干扰对象。
虽然上述描述包含本发明的许多具体实施例，但是这些不应被解释为对本发明的范围的限制，而应被解释为其具体实施例的示例。因此，本发明的范围不应由所示实施例而由所附权利要求及其等同物来确定。
上述各种特征和过程可以彼此独立地使用，或者可以以各种方式组合。所有可能的组合和子组合旨在落入本公开的范围内。此外，在一些实现中可以省略某些方法、事件、状态或处理块。本文描述的方法和过程也不限于任何特定的序列，并且与其相关的块或状态可以以适合的其它序列来执行。例如，所描述的任务或事件可以以除了具体公开的顺序来执行，或者多个可以被组合为以单个块或状态。示例性任务或事件可以串行、并行或以某种其他合适的方式执行。可以向所公开的示例性实施例添加任务或事件或从其删除任务或事件。本文描述的示例性系统和组件可以被与描述不同地配置。例如，与所公开的示例性实施例相比，元件可以被添加到所公开的示例性实施例、从所公开的示例性实施例删除或重新布置。

Claims (23)

1.一种确定非易失性存储器NVM中的读取干扰误差的方法，所述方法包括：
确定所述NVM的块中的第一页的第一误差级别和至少一个相邻页的第二误差级别，所述至少一个相邻页具有与发生超过所述第一页的预定次数的读取访问的第一页的字线相邻的字线；
确定所述至少一个相邻页的第二误差级别是否在第一预定阈值之上；
当所述第二误差级别在所述第一预定阈值之上时将所述第一误差级别与所述第二误差级别进行比较，以确定所述第二误差级别是否比所述第一误差级别大预定义因子；以及
当所述第二误差级别比所述第一误差级别大预定义因子时，确定读取干扰误差。
2.根据权利要求1所述的方法，还包括：
在建立所述读取干扰误差之后，重新定位在所述NVM内的所述第一页和所述至少一个相邻页。
3.根据权利要求1所述的方法，还包括：
当所述第二误差级别不大于所述第一误差级别时，建立所述NVM的块的高误差块的确定。
4.根据权利要求3所述的方法，还包括：
在建立所述高误差块之后，重新定位在所述NVM内的所述至少一个相邻页。
5.根据权利要求3所述的方法，还包括：
在建立高误差块之后，重新定位在所述NVM内的所述至少一个相邻页的最高有效位MSB和最低有效位LSB地址。
6.根据权利要求1所述的方法，还包括：
基于所确定的第一误差和第二误差，确定针对所述第一页和所述至少一个相邻页的多个阶段，其中所述多个阶段中的每一个是在页中发生的误差的严重程度的级别；以及
重新定位所述第一页的逻辑块地址、所述NVM内的所述第一页和至少一个相邻页的物理位置、以及在其中基于所述第一页的阶段和所述至少一个相邻页的阶段来定位所述第一页和所述一个相邻页的块中的至少一个。
7.根据权利要求6所述的方法，还包括：
当所述第一页和所述至少一个相邻页的阶段级别是指示所述页中的所述误差的低级别的严重程度的值时，维持所述第一页和所述至少一个相邻页的位置。
8.根据权利要求6所述的方法，其中所述多个阶段是基于低密度奇偶校验LDPC解码阶段。
9.根据权利要求1所述的方法，其中所述NVM包括NAND型闪存存储器。
10.一种固态驱动器SSD，包括：
非易失性存储器NVM；以及
被通信地耦合到主机设备和所述NVM的控制器，
其中所述控制器被配置为：
确定所述NVM中的干扰源页的误差级别；
确定与所述NVM的块内的所述干扰源页相邻的受干扰对象页的误差级别；
确定所述受干扰对象页的误差级别是否大于第一预定阈值；
当所述受干扰对象的误差级别大于所述第一预定阈值时，将所述干扰源页的误差级别与所述受干扰对象页的误差级别进行比较；以及
当所述干扰源页和所述受干扰对象页的误差级别的比较指示受干扰对象级别误差比所述第一误差级别大预定义因子时，确定所述受干扰对象页的读取干扰误差。
11.根据权利要求10所述的固态驱动器，其中，所述控制器还被配置为：
在确定所述读取干扰误差后，移动所述NVM内的所述干扰源页和所述受干扰对象页。
12.根据权利要求11所述的固态驱动器，其中所述控制器还被配置为移动所述NVM内的另一受干扰对象页，其中所述受干扰对象页具有紧接在所述干扰源页的字线号之前的字线号，并且所述另一受干扰对象页具有紧跟在所述干扰源页的字线号之后的字线号。
13.根据权利要求10所述的固态驱动器，其中所述控制器还被配置为当所述受干扰对象块的误差级别在所述第一预定阈值之上但不比所述干扰源块的误差级别大预定义因子时，建立所述NVM的块的高误差块的确定。
14.根据权利要求13所述的固态驱动器，其中所述控制器还被配置为在确定所述高误差块之后移动所述NVM内的所述受干扰对象页的最低有效位LSB地址和最高有效位MSB地址。
15.根据权利要求10所述的固态驱动器，其中所述控制器还被配置为：
基于所述受干扰对象页和所述干扰源页的所确定的的误差级别，为所述受干扰对象页和干扰源页的每一个分配多个误差阶段值中的一个，其中所述多个误差阶段值的每一个表示在页中发生的所述误差的严重程度的级别；以及
移动所述干扰源页的逻辑块地址、所述NVM内的所述干扰源页和所述受干扰对象页的物理位置、以及在其中基于所述干扰源页的阶段和所述受干扰对象页的阶段来定位所述干扰源页和所述受干扰对象页的整个块中的至少一个。
16.根据权利要求15所述的固态驱动器，其中所述控制器还被配置为：当所述干扰源页和受干扰对象页的阶段级别是指示所述页中的误差的低级别的严重程度的值时，维持所述块内的所述干扰源页和受干扰对象页的位置。
17.根据权利要求15所述的固态驱动器，其中所述多个误差阶段值是基于低密度奇偶校验LDPC解码阶段。
18.根据权利要求11所述的固态驱动器，其中所述误差级别是页的误差校正码ECC值和误码率BER中的一个。
19.一种包括用于处理非易失性存储器NVM中的读取干扰和块误差的装置的存储器设备，所述装置包括：
用于确定所述NVM中的页的读取访问的次数是否已经达到预定义值的装置；
用于在所述读取访问的次数达到所述预定义值之后获得所述页的误差度量的装置；
用于获得针对与所述NVM内的页相邻的字线上的至少一个临近页的误差度量的装置；
用于确定所述至少一个临近页的误差度量是否大于预定义阈值的装置；
用于当所述至少一个临近页的误差度量比所述页的误差量度大预定义因子时确定所述至少一个临近页的读取干扰误差的装置。
20.根据权利要求19所述的存储器设备，还包括：
用于当用于确定读取干扰误差的装置确定读取干扰误差时重新定位所述页和所述至少一个临近页的装置。
21.根据权利要求19所述的存储器设备，还包括：
用于通过确定所述至少一个临近页的所述误差度量大于所述预定义值并且不比所述页的误差度量大所述预定义因子或等于所述页的所述误差度量来为包含所述页和所述至少一个临近页的块确定高块误差状态的装置。
22.根据权利要求19所述的存储器设备，还包括：
用于当确定高块状态时重新定位所述至少一个临近页的装置。
23.根据权利要求19所述的存储器设备，其中所述误差度量是页的误差校正码ECC值和误码率BER中的一个。
CN201710839238.7A 2016-12-30 2017-09-15 用于读取干扰检测以及处理的方法和装置 Active CN108269604B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/396,206 2016-12-30
US15/396,206 US10373695B2 (en) 2016-12-30 2016-12-30 Methods and apparatus for read disturb detection and handling

Publications (2)

Publication Number Publication Date
CN108269604A true CN108269604A (zh) 2018-07-10
CN108269604B CN108269604B (zh) 2021-07-16

Family

ID=62568061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710839238.7A Active CN108269604B (zh) 2016-12-30 2017-09-15 用于读取干扰检测以及处理的方法和装置

Country Status (3)

Country Link
US (1) US10373695B2 (zh)
CN (1) CN108269604B (zh)
DE (1) DE102017120840B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246534A (zh) * 2019-05-07 2019-09-17 陈颐 一种降低闪存记忆体写入扰动的方法
CN116483617A (zh) * 2023-06-21 2023-07-25 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置
CN116913364A (zh) * 2023-06-27 2023-10-20 珠海妙存科技有限公司 闪存读干扰测试方法和系统、电子设备、存储介质

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444948B1 (ko) * 2016-05-12 2022-09-21 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN108958961B (zh) * 2017-05-22 2021-11-30 上海宝存信息科技有限公司 数据储存装置以及数据错误管理方法
US10936205B2 (en) 2017-10-05 2021-03-02 International Business Machines Corporation Techniques for retention and read-disturb aware health binning
US10824352B2 (en) * 2017-12-06 2020-11-03 International Business Machines Corporation Reducing unnecessary calibration of a memory unit for which the error count margin has been exceeded
JP2019168937A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 メモリシステム、制御方法及びコントローラ
US10699791B2 (en) 2018-08-24 2020-06-30 International Business Machines Corporation Adaptive read voltage threshold calibration in non-volatile memory
KR102546229B1 (ko) 2018-10-05 2023-06-22 삼성전자주식회사 리드 리클레임 동작 시에 버퍼 메모리를 이용하는 스토리지 장치
US10770155B2 (en) * 2018-10-11 2020-09-08 International Business Machines Corporation Determining a read apparent voltage infector page and infected page
US10776201B2 (en) * 2018-12-28 2020-09-15 Micron Technology, Inc. Extended error correction in storage device
KR20210076505A (ko) * 2019-12-16 2021-06-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11409599B2 (en) * 2020-12-04 2022-08-09 Micron Technology, Inc. Managing probabilistic data integrity scans in workloads with localized read patterns
US11609857B2 (en) 2020-12-04 2023-03-21 Micron Technology, Inc. Identification and caching of frequent read disturb aggressors
US11699498B2 (en) 2020-12-04 2023-07-11 Micron Technology, Inc. Managing probabilistic data integrity scan intervals
US11467737B2 (en) * 2020-12-04 2022-10-11 Micron Technology, Inc. Reducing probabilistic data integrity scan collisions
US11762767B2 (en) * 2021-04-22 2023-09-19 Micron Technology, Inc. Storing highly read data at low impact read disturb pages of a memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110038203A1 (en) * 2009-08-12 2011-02-17 Texas Memory Systems, Inc. Reduction of Read Disturb Errors in NAND FLASH Memory
US20120233391A1 (en) * 2009-08-12 2012-09-13 Texas Memory Systems, Inc. Efficient Reduction of Read Disturb Errors in NAND FLASH Memory
CN104272393A (zh) * 2012-04-13 2015-01-07 桑迪士克科技股份有限公司 为存储器的块调整编程步长的系统和方法
CN105556610A (zh) * 2013-08-01 2016-05-04 智能存储系统股份有限公司 具有动态读取阈值机制的数据贮存系统以及操作其的方法
CN105843550A (zh) * 2015-01-30 2016-08-10 桑迪士克科技股份有限公司 用于减少读取干扰错误的存储器系统和方法
US20160342458A1 (en) * 2015-05-22 2016-11-24 Sk Hynix Memory Solutions Inc. Hybrid read disturb count management

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9471418B2 (en) * 2007-06-19 2016-10-18 Samsung Electronics Co., Ltd. Memory system that detects bit errors due to read disturbance and methods thereof
US7945825B2 (en) * 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US8503257B2 (en) 2010-07-30 2013-08-06 Apple Inc. Read disturb scorecard
US8725936B2 (en) * 2012-03-30 2014-05-13 Hitachi, Ltd. Storage system with flash memory, and storage control method
US9240245B1 (en) * 2012-09-11 2016-01-19 Sk Hynix Memory Solutions Inc. Memory efficient triggers of read disturb checks in solid state storage
US10228990B2 (en) * 2015-11-12 2019-03-12 Sandisk Technologies Llc Variable-term error metrics adjustment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110038203A1 (en) * 2009-08-12 2011-02-17 Texas Memory Systems, Inc. Reduction of Read Disturb Errors in NAND FLASH Memory
US20120233391A1 (en) * 2009-08-12 2012-09-13 Texas Memory Systems, Inc. Efficient Reduction of Read Disturb Errors in NAND FLASH Memory
CN104272393A (zh) * 2012-04-13 2015-01-07 桑迪士克科技股份有限公司 为存储器的块调整编程步长的系统和方法
CN105556610A (zh) * 2013-08-01 2016-05-04 智能存储系统股份有限公司 具有动态读取阈值机制的数据贮存系统以及操作其的方法
CN105843550A (zh) * 2015-01-30 2016-08-10 桑迪士克科技股份有限公司 用于减少读取干扰错误的存储器系统和方法
US20160342458A1 (en) * 2015-05-22 2016-11-24 Sk Hynix Memory Solutions Inc. Hybrid read disturb count management

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246534A (zh) * 2019-05-07 2019-09-17 陈颐 一种降低闪存记忆体写入扰动的方法
CN116483617A (zh) * 2023-06-21 2023-07-25 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置
CN116483617B (zh) * 2023-06-21 2023-09-05 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置
CN116913364A (zh) * 2023-06-27 2023-10-20 珠海妙存科技有限公司 闪存读干扰测试方法和系统、电子设备、存储介质
CN116913364B (zh) * 2023-06-27 2024-02-23 珠海妙存科技有限公司 闪存读干扰测试方法和系统、电子设备、存储介质

Also Published As

Publication number Publication date
CN108269604B (zh) 2021-07-16
US20180190362A1 (en) 2018-07-05
DE102017120840B4 (de) 2023-11-23
DE102017120840A1 (de) 2018-07-05
US10373695B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
CN108269604A (zh) 用于读取干扰检测以及处理的方法和装置
US10824352B2 (en) Reducing unnecessary calibration of a memory unit for which the error count margin has been exceeded
US8799747B2 (en) Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
KR102174293B1 (ko) 확률론적 데이터 구조에 기초한 메모리 내의 사전적인 교정 조치
JP5706520B2 (ja) フラッシュ・メモリのセルをウェアレベリングする方法
US9361182B2 (en) Method for read disturbance management in non-volatile memory devices
US10552063B2 (en) Background mitigation reads in a non-volatile memory system
US9558107B2 (en) Extending useful life of a non-volatile memory by health grading
US9639419B2 (en) Read voltage level estimating method, memory storage device and memory control circuit unit
US8713381B2 (en) Systems and methods of using dynamic data for wear leveling in solid-state devices
US9588702B2 (en) Adapting erase cycle parameters to promote endurance of a memory
US20190252035A1 (en) Decoding method, memory storage device and memory control circuit unit
US10592134B1 (en) Open block stability scanning
US8266481B2 (en) System and method of wear-leveling in flash storage
US20140136883A1 (en) Read disturb effect determination
TWI566252B (zh) 非揮發性記憶體裝置進行耗損管理之方法
KR20100102925A (ko) 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
WO2009053963A2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US10324648B1 (en) Wear-based access optimization
CN105005450A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
US20100313102A1 (en) Electronic storage device and control method thereof
US20170115900A1 (en) Dummy page insertion for flexible page retirement in flash memory storing multiple bits per memory cell
CN112083873A (zh) 智能识别非易失存储介质不可靠块的方法与装置
US20150293814A1 (en) Method for programming data, memory storage device and memory control circuit unit
US10656847B2 (en) Mitigating asymmetric transient errors in non-volatile memory by proactive data relocation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant