CN101183563B - 包括闪存的存储器系统和操作该系统的方法 - Google Patents

包括闪存的存储器系统和操作该系统的方法 Download PDF

Info

Publication number
CN101183563B
CN101183563B CN2007101999126A CN200710199912A CN101183563B CN 101183563 B CN101183563 B CN 101183563B CN 2007101999126 A CN2007101999126 A CN 2007101999126A CN 200710199912 A CN200710199912 A CN 200710199912A CN 101183563 B CN101183563 B CN 101183563B
Authority
CN
China
Prior art keywords
read error
read
data
memory block
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101999126A
Other languages
English (en)
Other versions
CN101183563A (zh
Inventor
李炅翰
崔永准
李洋燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101183563A publication Critical patent/CN101183563A/zh
Application granted granted Critical
Publication of CN101183563B publication Critical patent/CN101183563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/72—Location of redundancy information
    • G11C2229/723—Redundancy information stored in a part of the memory core to be repaired

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种用于操作包括具有多个存储器块的闪存装置的存储器系统的方法，其包括：确定在闪存装置的读取操作期间产生的读取错误是否是由读取扰动引起的，以及如果读取错误是由读取扰动引起的，则用备用存储器块替换包括读取错误的存储器块。

Description

包括闪存的存储器系统和操作该系统的方法
技术领域
本公开通常涉及半导体存储器装置，并且更具体地涉及有效地处理在闪存装置中产生的错误位的系统。
背景技术
由于各种原因许多存储装置可能不注意地存储有缺陷的数据。为了纠正这个情况，用于错误检测和校正的各种技术被用于恢复或重建有缺陷的数据。数据可能因为各种原因成为有缺陷的。例如，由于当正在被存储到存储器中时的多种因素，或由于来源和目的地之间的数据传输信道的扰动，数据可能被破坏。
已经提出了各种方法以检测和校正存储在存储器装置中的有缺陷的数据。为了这个目的，一些公知的数据错误检测和校正技术是Reed-Solomon(RS)码、Hamming码、Bose-Chaudhury-Hocquenghem(BCH)码、循环冗余码(CRC)、等等。此外，在多数采用非易失性存储器装置的应用中，数据连同被称为错误校正代码(ECC)(后面，被称为‘ECC数据’)的数据一起被存储在这些存储器装置中。提供ECC数据以校正闪存装置中在读取操作期间产生的错误位。然而由ECC数据可校正的错误位的数目是有限的。
图1是一般的闪存装置的方框图，并且图2是显示图1中所示的闪存装置中的读取操作的时序图。首先，参照图1，一般的闪存装置包括具有多个存储器块的存储器单元阵列。特别地，图1显示了单个存储器块，例如，BLK0。该存储器块BLK0具有串(或NAND串)10，每个被连接到列或位线。每个串包括串选择晶体管SST、接地选择晶体管GST、和存储器单元(或存储器单元晶体管)。此外，每个串还包括在选择晶体管SST和GST之间串行连接的存储器单元MC0～MCn-1。选择晶体管SST和GST的栅极被各自耦合到与其对应的串选择线SSL和接地选择线GSL，而存储器单元晶体管MC0～MCn-1的控制栅极被耦合到与其对应的字线WL0～WLn-1。另外，位线BL0～BLm-1被连接到与其对应的页面缓冲器PB。
在该读取操作中，如图2所图示，选择的字线由0V电压驱动(例如，WL0)，而未选择的字线(例如，WL1～WLn-1)由读取电压Vread驱动。在这个操作期间，串和接地选择线SSL和GSL由读取电压Vread驱动，并且页面缓冲器PB提供感应电流到其对应的位线BL0～BLm-1。位线BL0～BLm-1的电压可以通过耦合到该选择的字线的存储器单元的情况确定。例如，如果耦合到该选择的字线的存储器单元是开启单元(on-cell)，那么与其对应的位线电压降低到接地电压。相反地，如果耦合到该选择的字线的存储器单元是关闭单元(off-cell)，那么与其对应的位线电压提高到电源电压。此外，该位线电压通过页面缓冲器PB被检测为单元数据。
为了描述的方便，耦合到未选择的字线的存储器单元被称为未选择的存储器单元，而耦合到选择的字线的存储器单元被称为选择的存储器单元。如上所述，为了从选择的存储器单元中读取数据，读取电压Vread被提供给未选择的存储器单元的字线。特别地，读取电压Vread被设置为足够开启被处于关闭状态下的存储器单元晶体管的电压电平。在读取操作期间，将读取电压Vread施加到未选择的存储器单元晶体管的控制栅极，而将接地电压施加到未选择的存储器单元晶体管的衬底(或本体(bulk))。此外，将预定电压施加到未选择的存储器单元晶体管的漏极。此偏压条件与用于编程单元的偏压条件相似。因为此原因，如图3中所示，在读取操作期间，电子可以被从衬底注入到未选择的存储器单元晶体管的浮动栅极中。即，在开启状态(或擦除状态)下的未选择的存储器单元晶体管在读取操作的偏压条件下被软件编程，其通常被称为‘读取扰动’。这个‘读取扰动’可能是有问题的。
例如，该读取扰动可能逐步增大处于开启状态(或擦除状态)的存储器单元的阈值电压。如由图4的虚线所示，开启状态的存储器单元的阈值电压可能随着读取操作的重复而增加。这个现象可能使开启状态的存储器单元被错误地检测为关闭单元。这个由于阈值电压的增大引起的单元的错误的状态检测可能导致读取失败，该阈值电压的增大由于读取扰动。
如上所述，可以通过如没有任何其它补救程序(如块替换的处理)的错误检测和校正技术纠正从读取操作产生的位错误。参照图5，读取失败的可能性可能随着读取操作的重复逐步地增大。即，通过错误检测/校正操作校正的数据在下一个读取操作期间很可能具有另外的错误。当读取数据中的错误位的数目大于允许的错误位的数目时，被额外提供给闪存装置的预备存储器块可能通过使用补救处理(如块替换)替代包括有缺陷的数据的存储器块。
因此，如上所述，当读取数据包括可允许错误位数目下的错误位时，就依靠给定的错误检测和校正处理修复错误位。然而，即使当读取数据已经是错误的，仍然很可能在读取操作之后错误校正的数据可能具有另外的错误。因此，需要一种技术以改进错误校正数据的可靠性。
发明内容
本发明的一个方面包括一种用于操作包括具有多个存储器块的闪存装置的存储器系统的方法，该方法包括确定是否在闪存装置的读取操作期间产生的读取错误是由读取扰动引起的，并且如果该读取错误是由读取扰动引起的，则用备用存储器块替换包括该读取错误的存储器块。
本发明的另一个方面包括一种用于操作包括具有多个存储器块的闪存装置的存储器系统的方法，该方法包括在上电(power-up)时间将读取错误信息从闪存装置复制到缓冲器RAM中，基于缓冲器RAM的读取错误信息确定是否存在具有可校正的读取错误的存储器块，并且用备用存储器块替换包括该可校正的读取错误的存储器块。
本发明的另一个方面包括一种包括具有多个存储器块的闪存装置和操作闪存装置的存储器控制器的存储器系统，其中该存储器控制器被配置为确定在闪存装置的读取操作期间产生的读取错误是否是由读取扰动引起的，并且如果读取错误是由读取扰动引起的，则用备用存储器块替换包括读取错误的存储器块。
本发明的另一个方面包括一种包括具有多个存储器块的闪存装置和操作该闪存装置的存储器控制器的存储器系统，其中该存储器控制器包括中央处理单元，在中央处理单元控制下存储从闪存装置中读取的数据的缓冲器RAM，以及检测在传送到缓冲器RAM的数据中是否存在读取错误的错误检查和校正电路，其中如果在传送到缓冲器RAM的数据中存在读取错误，则中央处理单元基于错误检查和校正电路的检测结果确定读取错误是否是由读取扰动引起的，其中如果读取错误被检测为是由读取扰动引起的，则中央处理单元将包括读取错误的存储器块的读取错误信息存储到缓冲器RAM中。
附图说明
将参考以下附图描述本发明的非限制和非穷举的实施例，其中除非另有说明，否则相同的参考标号遍及各个附图指相同的部分。在附图中：
图1是一般的闪存装置的方框图；
图2是显示图1中所示的闪存装置中的读取操作的时序图；
图3是显示由于读取扰动的软件编程效应的截面示意图；
图4是图示对应于开启和关闭单元的阈值电压的分布轮廓的示意图；
图5是显示读取循环和读取失败之间的相互关系的图；
图6是图示根据示例性的公开实施例的存储器系统的方框图；
图7是显示在示例性的公开实施例的存储器系统中管理读取错误的操作过程的流程图；
图8是显示在示例性的公开实施例的存储器系统中用于块替换(或更新)的操作过程的流程图；
图9是显示根据替代的示例性的公开实施例在存储器系统中管理读取错误的操作过程的流程图；以及
图10是根据示例性的公开实施例的包括存储器控制器和闪存装置的计算系统的示意性的方框图。
具体实施方式
以下将参照附图、使用闪存装置作为用于说明本发明的结构和操作特征的示例更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式体现并且不应该被构造为局限于此处所阐述的实施例。而是，提供这些实施例使得本公开将是充分和完整的，并且将向本领域的技术人员充分传达本发明的范围。贯穿附图相同的参考标号指相同的元件。
图6是图示根据示例性的公开实施例的存储器系统1000的方框图。参照图6，存储器系统1000包括闪存装置100和存储器控制器200。闪存装置100可以包括在本领域中公知的NAND闪存装置。闪存装置100包括存储器单元阵列110和读/写电路120。存储器单元阵列110被划分为存储N位(N是正整数)数据信息的第一字段和第二字段111和112。第一字段和第二字段111和112的每一个可以由多个存储器块构成。例如，第一字段111的存储器块被用于存储用户数据和/或代码数据，而第二字段112的存储器块被用于存储管理存储器块的元数据(meta-data)。此外，第一字段111可以包括用于块替换的备用存储器块。另外，第一字段和第二字段111和112的每一个存储器块可以由主区域和备用区域构成。主区域存储常规数据，而备用区域可以存储与主区域的数据相关的信息(例如，ECC数据)。然而，在示例性的公开实施例中，备用区域可以存储除ECC数据以外的其它数据。
在示例性的公开实施例中，存储在第二字段112中的元数据，如下所述，可以包含具有第一字段111的存储器块的读取错误信息的表信息。读取错误信息表示：在第一字段111的存储器块的读取操作期间是否已经产生可允许的错误。读取错误信息被用于用备用存储器块替换包括可允许的错误的存储器块，其将在后面详细描述。这个块替换可以使得能够解决由于读取扰动的错误。换句话说，块替换可以修复由于读取扰动导致开启单元(或擦除单元)被检测为关闭单元的读取失败。因此，块替换可以更新出现可允许的位错误的存储器块。
读/写电路120可以被形成以从存储器单元阵列110中读取或向其写入数据。虽然在图中未示出，但是读/写电路120可以包括行解码器、列解码器、页面缓冲器电路、以及高电压生成器。读/写电路120的组件在本领域是公知的，因此将不做进一步的描述。在示例性的实施例中，写操作可以包括编程和擦除操作。
参照图6，存储器控制器200被配置为控制闪存装置100的操作以响应来自主机(例如，计算系统)的请求。存储器控制器200包括：主机接口210、闪存接口220、作为处理单元的中央处理单元(CPU)230、错误检查和校正(ECC)电路240、以及缓冲器RAM 250。主机接口210被配置为使存储器控制器200和主机接口，并且闪存接口220被配置为使存储器控制器200和闪存装置100接口。CPU 230被组织为响应于来自主机的请求，控制闪存装置100的读/写操作。ECC电路240可以被配置为从闪存装置100传送的数据(即，主数据)中产生ECC数据。由此产生的ECC数据被传送到闪存装置100以便被存储在包含主数据的页面的备用区域中。另外，ECC电路240可以被配置为检测从闪存装置100中读出的数据上的错误。例如，如果从读取数据中检测到可校正的读取错误，则ECC电路240操作以修复从闪存装置100读取数据的错误。此外，缓冲器RAM 250可以被用于临时地存储从闪存装置100中读出的或从主机提供的数据。另外，缓冲器RAM 250存储闪存翻译层(FTL)251。FTL 251可由CPU 230操作。
FTL的功能包括：关于逻辑和物理地址的映射信息的管理、坏的块的管理、针对无意中供电中断的数据保存的管理、以及持久性的管理。在标题为“FLASH FILE SYSTEM”的美国专利No.5,404,485、标题为“FLASH FILE SYSTEMOPTIMIZED FOR PAGE-MODE FLASH TECHNOLOGIES”的美国专利No.5,937,425、和标题为“METHOD OF DRIVING REMAPPING IN FLASH MEMORY AND FLASH MEMORYARCH ITECHTURE SUITABLE THEREFOR”的美国专利No.6,381,176公开了示例性的FTL功能，通过引用合并上述全部文献。
在示例性的公开实施例中，缓冲器RAM 250可以被用来存储用于管理读取错误信息所必需的表信息252。表信息252是存储在闪存装置100的第二字段112中的元数据。在示例性的实施例中，在上电时间在CPU 230的控制下可以将表信息252从第二字段112复制到缓冲器RAM 250中。因此，例如，如果读取数据包括错误位使得错误位的数目可以由ECC电路240校正，那么CPU 230更新表信息252，以便通知系统1000在包括涉及读取操作的页面的存储器块上存在读取错误。如果与表信息252的每次更新一起，更新的表信息在CPU 230的控制下也将被存储在闪存装置100的第二字段112中，那么这可能是有利的。如果表信息252被更新，即，如果产生可校正的读取错误，那么在CPU 230的控制下，将用属于存储器单元阵列110的第一字段111的备用存储器块来替换包括读取错误的存储器块。在上电时间或在表信息的更新期间，在CPU 230的控制下自动地执行这个块替换的处理，随后将对其详细描述。在这情况下，具有读取错误的存储器块可以在被擦除之后分配给备用存储器块。
图7是显示根据示例性的公开实施例、管理存储器系统中读取错误的操作过程的流程图。当存在来自主机的读取操作请求时，存储器控制器200操作以为读取操作(S100)控制闪存装置100。如现有技术中公知的，存储器控制器200根据预定时序将读取命令和地址传送到闪存装置100。另外，闪存装置100的读/写电路120响应于读取命令从对应于输入地址的存储器块的页面读取数据。在CPU 230的控制下通过闪存接口220可以将由此读取的数据传送到缓冲器RAM 250。
当传送数据到缓冲器RAM 250时，该系统确定是否从读取数据已经产生了读取错误(S110)。为了此目的，可以以各种方法实现用于读取的数据的传送路径。例如，可以同时将读取的数据传送到ECC电路240和缓冲器RAM 250。在此情况下，在完成数据到缓冲器RAM 250的传送后，ECC电路240能够依靠ECC数据检测读取错误。在另一方面，可以经由ECC电路240将读取的数据传送到缓冲器RAM 250。在此情况下，在完成数据到缓冲器RAM 250的传送前，ECC电路240能够依靠ECC数据检测读取错误。可替代地，将读取的数据存储在缓冲器RAM 250中，然后ECC电路240通过读取存储在缓冲器RAM250中的读取的数据检测读取错误。有益地，将读取的数据传送到ECC电路240，然后传送到缓冲器RAM 250。
ECC电路240使用ECC数据以发现在读取的数据中是否存在错误，然后在内部寄存器中存储确定的结果，即，错误位的数目和错误位置信息(例如，地址信息)，其代表错误位的数目和位置。完成ECC操作后，CPU 230根据存储在ECC电路240中的信息确定是否存在读取错误。如果确定读取的数据上不存在读取错误，则通过主机接口210将存储在缓冲器RAM 250中的读取的数据传送到主机并且在其后终止读取操作。
另一方面，如果电路240确定读取的数据中存在读取错误，则CPU 230根据包括在存储在ECC电路240中的错误位数目中的信息，确定错误位的当前数目是否大于允许的错误位的数目(S120)。如果发现读取的数据上的错误位的数目大于允许的错误位的数目，则CPU 230依靠FTL将包括读取错误的存储器块放入坏的块中(S130)。另一方面，如果错误的读取的数据上错误位的当前数目不大于允许的错误位的数目，那么CPU 230确定读取错误是否是由读取扰动引起的(S140)。
在示例性的实施例中，读取错误是否是由读取扰动引起的可以通过依靠存储在ECC电路中的位置信息从缓冲器RAM 250中读取错误数据、以及检测读取的数据是否是逻辑‘0’来确定。这是因为由于读取扰动的读取错误通常意味着逻辑‘1’的数据(对应于存储器单元的擦除状态)改变为逻辑‘0’的数据(对应于存储器单元的编程状态)。换句话说，由于读取扰动的读取错误意味着擦除单元被检测为编程单元。
如果读取错误被检测为不是由读取扰动引起的，则CPU 230校正存储在缓冲器RAM 250中的数据的错误(S150)。例如，CPU 230参照存储在ECC电路240中的信息(即，错误位置信息)从缓冲器RAM 250读取数据，校正读取的数据，然后将纠错的数据存储在缓冲器RAM 250中。在可替代的示例性实施例中，可以在CPU 230的控制下由ECC电路240执行校正数据中的错误。例如，可以在CPU 230的控制下从缓冲器RAM 250读取错误数据，并且可以将读出的这种错误数据传送到ECC电路240。然后在CPU 230的控制下，ECC电路240校正错误数据并且将纠错的数据存储回缓冲器RAM 250。接下来，将存储在缓冲器RAM 250中的数据传送到主机并且终止读取操作。
如果读取错误被检测为是由读取扰动引起的，如上所述，通过CPU 230或ECC电路240校正存储在缓冲器RAM 250中的数据中的错误(S160)。此外，通过CPU 230更新存储在缓冲器RAM 250中的表信息252，以便表示在适当的存储器块中产生了可校正的读取错误(S170)。在示例性的实施例中，在CPU 230的控制下，将更新的表信息252存储在存储器单元阵列110的第二字段112中。通过主机接口210将数据从缓冲器RAM 250传送到主机后终止读取操作。在示例性的实施例中，在存储器单元阵列110的第二字段112中存储更新的表信息252所用的时间可以是可变的。例如，通过主机接口210将数据从缓冲器RAM 250传送到主机后，在存储器单元阵列110的第二字段112中存储更新的表信息252所用的时间依赖于存储器控制器200的操作速度。因此，在存储器单元阵列110中存储更新的表信息252所用的时间，可以依赖于在系统1000中使用的存储器控制器200的类型。本领域技术人员将理解，在存储器单元阵列110的第二字段112中存储更新的表信息252所用的时间可能也依赖于许多其它因素，例如，存储器控制器200和闪存装置100之间的距离。
此外，在示例性的公开实施例中，步骤S110、S120、S140、S150和S160可以通过ECC电路240代替CPU 230执行。例如，ECC电路240确定具有读取错误的数据中的错误位的数目是否大于允许的错误位的数目。如果具有读取错误的数据中的错误位的数目被检测为大于允许的错误位的数目，则ECC电路240通知CPU 230存在不可校正的读取错误。然后，CPU 230使用FTL 251将存储器块(其具有读取错误)放入坏的块中。如果具有读取错误的数据上的错误位的数目被检测为不大于允许的错误位的数目，则ECC电路240确定读取错误是否是由读取扰动引起的。如果读取错误不是因为读取扰动，则ECC电路240校正存储在缓冲器RAM 250中的数据错误。为了这个目的，可以在CPU 230的控制下由ECC电路240执行数据错误的校正。例如，在CPU 230的控制下可以从缓冲器RAM 250读出错误数据，并且可以将读出的错误的数据传送到ECC电路240。然后ECC电路240可以在CPU 230的控制下校正错误的数据并将纠错的数据存储在缓冲器RAM 250中。然后，可以通过主机接口210将存储在缓冲器RAM 250中的数据传送到主机，从而终止读取操作。另一方面，如果读取错误被检测为是由读取扰动引起的，则如上所述ECC电路240校正存储在缓冲器RAM 250中的数据的读取错误。
图8是显示在示例性的公开实施例的存储器系统中用于块替换(或更新)的操作过程的流程图。当向存储器系统1000提供电源电压时(S200)，将存储在闪存装置100的第二字段112中的表信息复制到存储器控制器200的缓冲器RAM 250中(S210)。接下来，CPU 230确定是否存在具有可校正的读取错误的存储器块。如果存在包括可校正的读取错误的存储器块，则将包括可校正的读取错误的存储器块的数据复制到备用存储器块。即，具有可校正的读取错误的存储器块被备用存储器块替换(S230)。特别地，通过ECC电路240修复具有可校正的读取错误的存储器块的数据中的错误数据，并且将纠错的数据复制到备用存储器块中。详细地，存储在具有可校正的读取错误的存储器块的每个页面中的数据通过读/写电路120读出，并且以如前述相同的方式被临时存储在缓冲器RAM 250中。在此处理期间，当在读取的数据中检测到错误时，通过如前述相同的过程校正错误数据。通过读/写电路120将存储在缓冲器RAM 250中的数据存储在备用存储器块的相应页面中。当具有可校正的读取错误的存储器块的数据被复制到备用存储器块中时，执行由主机请求的操作(S240)。如果确定存储器块中不存在可校正的读取错误，则过程前进到步骤S240。
图9是显示在根据可替代的示例性的公开实施例的存储器系统中管理读取错误的操作过程的流程图。除了在关闭电源之前执行块替换以外，图9中所示的过程基本类似于图7所示的。在图9中，S300～S370基本类似于图7的步骤S100～S170，所以这些过程将不再讨论。如图9中所示，在步骤S380处，对具有可校正的读取错误的存储器块执行用于块替换的操作。即，具有可校正的读取错误的存储器块被更新。此块替换基本类似于关于图8所描述的，因此将不再对其讨论。
闪存装置是即使在断电的情况下也能够存储数据的非易失性存储器。随着移动装置(如蜂窝电话、个人数字助理(PDA)、数码照相机、便携式游戏控制台和MP3)的使用的迅速增加，闪存装置被广泛地采用作为代码存储和数据存储装置。此外，闪存装置还可以在家庭应用(如高清晰度电视，数字通用盘(DVD)，路由器，和全球定位系统(GPS))中被利用。
图10显示包括示例性的公开的闪存装置和存储器控制器的示意性计算系统。示例性公开的计算系统包括：电连接到总线401的微处理器410、用户接口420、调制解调器460如基带芯片组、存储器控制器440、和闪存装置450。为了这个目的，存储器控制器440和闪存装置450可以按上述进行配置。在闪存装置450中，通过存储器控制器440存储要由微处理器410处理的N-位数据(N是正整数)。如果图11中所示的计算系统是移动装置，那么它还可以包括为系统供电的电池430。此外，虽然在图11中未示出，但是计算系统还可以包括其它组件如应用芯片组、摄像图像处理器(例如，CMOS图像传感器；CIS)、移动DRAM等。
上述存储器系统可以被用在任何电子装置中。该系统通过更新具有由于读取扰动的读取错误的存储器块，可以减少产生可校正的读取错误的可能性。因此，该公开的系统可以改善闪存装置和包括闪存装置的存储器系统的可靠性。
上面公开的主题被认为是说明性和非限制性的，并且权利要求书意在覆盖所有这种落在本发明的真正精神和范围内的修改、提高、和其它实施例。因此，为了法律所允许的最大程度，由权利要求书和其等价物的最宽可允许的解释来确定本发明的范围，并且应当不被之前详细的描述所约束或限制。
要求2006年9月6日提交的申请号为2006-85865的韩国专利申请在35U.S.C.§119下的优先权，在这里通过引用合并其全部内容。

Claims (39)

1.一种操作存储器系统的方法，该存储器系统包括具有多个存储器块的闪存装置，所述方法包括：
确定在闪存装置的读取操作期间产生的读取错误是否是由读取扰动引起的；
如果读取错误是由读取扰动引起的，则用备用存储器块替换包括读取错误的存储器块；以及
如果读取错误被检测为与读取扰动无关，则校正从闪存装置中读取的数据中的错误并且将校正的数据输出到外部系统。
其中，包括读取错误的存储器块在被擦除之后分配给备用存储器块。
2.如权利要求1所述的方法，其中具有读取错误的数据中的错误位的数目等于或小于允许的错误位的数目。
3.如权利要求1所述的方法，其中存储器块的替换包括：
校正读取数据中的错误并且将纠错的数据输出到外部系统；
更新具有读取错误的存储器块的读取错误信息；以及
当由读取扰动引起该读取错误时，根据更新的读取错误信息用备用存储器块替换包括读取错误的存储器块。
4.如权利要求3所述的方法，其中更新的读取错误信息存储在该闪存装置中。
5.如权利要求4所述的方法，其中在上电时间根据从闪存装置读取的读取错误信息执行用备用存储器块的替换。
6.如权利要求3所述的方法，其中存储器块被划分为第一字段存储器块和第二字段存储器块，第一字段的存储器块被用于存储用户数据，并且第二字段的存储器块被用于存储读取错误信息。
7.如权利要求3所述的方法，其中用备用存储器块替换的存储器块在擦除之后被指定为空的存储器块。
8.如权利要求1所述的方法，其中确定读取错误是否是由读取扰动引起的包括：确定读取的数据的数据位是否已经从‘1’逻辑状态改变为‘0’逻辑状态。
9.一种操作存储器系统的方法，该存储器系统包括具有多个存储器块的闪存装置，所述方法包括：
在上电时间将读取错误信息从闪存装置复制到缓冲器RAM；
基于缓冲器RAM的读取错误信息确定是否存在具有可校正的读取错误的存储器块；
用备用存储器块替换包括可校正的读取错误的存储器块；
确定从闪存装置的读取操作中出现的读取错误是否是由读取扰动引起的；以及
如果读取错误被检测为与读取扰动无关，则校正从闪存装置读取的数据中的错误，并且将纠错的数据输出到外部系统；
其中，包括可校正的读取错误的存储器块在被擦除之后分配给备用存储器块。
10.如权利要求9所述的方法，其中读取错误信息表示存储器块的读取错误是否是由读取扰动引起的。
11.如权利要求10所述的方法，其中存储器块被划分为第一字段存储器块和第二字段存储器块，第一字段的存储器块被用于存储用户数据，并且第二字段的存储器块被用于存储读取错误信息。
12.如权利要求10所述的方法，其中用备用存储器块替换的存储器块在擦除之后被指定为空的存储器块。
13.如权利要求10所述的方法，其中确定读取错误是否是由读取扰动引起的包括：确定读取的数据的数据位是否已经从‘1’逻辑状态改变为‘0’逻辑状态。
14.如权利要求10所述的方法，还包括当不存在具有可校正的读取错误的存储器块时执行由外部系统请求的操作。
15.如权利要求9所述的方法，还包括：
用具有读取错误的存储器块的读取错误信息更新缓冲器RAM；以及
在闪存装置中存储更新的缓冲器RAM的读取错误信息。
16.一种存储器系统，包括：
包括多个存储器块的闪存装置；以及
操作闪存装置的存储器控制器，
其中存储器控制器被配置为确定在闪存装置的读取操作期间产生的读取错误是否是由读取扰动引起的，以及如果读取错误是由读取扰动引起的，则用备用存储器块替换包括读取错误的存储器块，
其中，包括读取错误的存储器块在被擦除之后分配给备用存储器块，
其中当读取错误与读取扰动无关时，存储器控制器操作以校正从闪存装置中读取的数据中的错误，并且将纠错的数据输出到外部系统。
17.如权利要求16所述的存储器系统，其中具有读取错误的数据中的错误位的数目等于或小于由存储器控制器允许的错误位的数目。
18.如权利要求16所述的存储器系统，其中存储器控制器包括缓冲器RAM，该缓冲器RAM配置为临时地存储从闪存装置中读取的数据或要传送到闪存装置的数据。
19.如权利要求18所述的存储器系统，其中存储器控制器操作以使缓冲器RAM存储具有读取错误的存储器块的读取错误信息。
20.如权利要求19所述的存储器系统，其中在存储器控制器的控制下将存储在缓冲器RAM中的读取错误信息存储在闪存装置中。
21.如权利要求20所述的存储器系统，其中在上通电时间存储器控制器操作以使缓冲器RAM存储从闪存装置中输出的读取错误信息。
22.如权利要求21所述的存储器系统，其中根据在缓冲器RAM中存储的读取错误信息，存储器控制器操作以确定是否存在具有可校正的读取错误的存储器块。
23.如权利要求22所述的存储器系统，其中存储器控制器配置为控制闪存装置用备用块替换具有可校正的读取错误的存储器块。
24.如权利要求23所述的存储器系统，其中在上电时间根据从闪存装置读取的读取错误信息执行用备用块的替换。
25.如权利要求19所述的存储器系统，其中读取错误信息表示存储器块的读取错误是否是由读取扰动引起的。
26.如权利要求19所述的存储器系统，其中存储器控制器基于数据位是否已经从‘1’逻辑状态改变为逻辑状态‘0’，确定读取错误是否是由读取扰动引起的。
27.如权利要求24所述的存储器系统，其中存储器块被划分为第一字段存储器块和第二字段存储器块，第一字段的存储器块配置为存储用户数据，并且第二字段的存储器块配置为存储读取错误信息。
28.如权利要求16所述的存储器系统，其中闪存装置存储单个位数据和多位数据中的一个。
29.如权利要求16所述的存储器系统，其中在存储器控制器的控制下用备用存储器块替换的存储器块在擦除之后被指定为空的存储器块。
30.一种存储器系统，包括：
包括多个存储器块的闪存装置；以及
操作闪存装置的存储器控制器，其中存储器控制器包括：中央处理单元、在中央处理单元的控制下存储从闪存装置读取的数据的缓冲器RAM、以及检测在传送到缓冲器RAM的数据中是否存在读取错误的错误检查和校正电路，
其中如果传送到缓冲器RAM的数据中存在读取错误，则中央处理单元基于错误检查和校正电路的检测结果确定读取错误是否是由读取扰动引起的，并且
当读取错误被检测为是由读取扰动引起的时，中央处理单元将包括读取错误的存储器块的读取错误信息存储在缓冲器RAM中，
其中，包括读取错误的存储器块在被擦除之后分配给备用存储器块，
当读取错误与读取扰动无关时，中央处理单元操作以校正从闪存装置中读取的数据中的错误，并且将纠错的数据输出到缓冲器RAM。
31.如权利要求30所述的存储器系统，其中中央处理单元配置为基于缓冲器RAM的读取错误信息，控制闪存装置以用备用存储器块替换包括读取错误的存储器块。
32.如权利要求30所述的存储器系统，其中存储器块被划分为第一字段存储器块和第二字段存储器块，第一字段的存储器块配置为存储用户数据，并且第二字段的存储器块配置为存储读取错误信息。
33.如权利要求32所述的存储器系统，其中在上电时间根据从闪存装置读取的读取错误信息执行用备用块的替换。
34.如权利要求33所述的存储器系统，其中根据在缓冲器RAM中存储的读取错误信息，中央处理单元操作以确定是否存在具有可校正的读取错误的存储器块。
35.如权利要求34所述的存储器系统，其中中央处理单元配置为控制闪存装置用备用块替换具有可校正的读取错误的存储器块。
36.如权利要求30所述的存储器系统，其中具有读取错误的数据中的错误位的数目等于或小于由错误检查和校正电路允许的错误位的数目。
37.如权利要求30所述的存储器系统，其中中央处理单元配置为根据错误检查和校正电路的检测结果，检测具有错误的数据位是否已经逻辑地从‘1’改变为‘0’。
38.如权利要求37所述的存储器系统，其中通过数据位是否已经逻辑地从‘1’改变为‘0’确定读取错误是否是由读取扰动引起的。
39.如权利要求31所述的存储器系统，其中用备用存储器块替换的存储器块在擦除之后被指定为空的存储器块。
CN2007101999126A 2006-09-06 2007-09-06 包括闪存的存储器系统和操作该系统的方法 Active CN101183563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR85865/06 2006-09-06
KR1020060085865A KR100802059B1 (ko) 2006-09-06 2006-09-06 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN101183563A CN101183563A (zh) 2008-05-21
CN101183563B true CN101183563B (zh) 2012-10-10

Family

ID=39151282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101999126A Active CN101183563B (zh) 2006-09-06 2007-09-06 包括闪存的存储器系统和操作该系统的方法

Country Status (4)

Country Link
US (2) US7826263B2 (zh)
JP (1) JP5138319B2 (zh)
KR (1) KR100802059B1 (zh)
CN (1) CN101183563B (zh)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7937647B2 (en) * 2007-07-27 2011-05-03 Actel Corporation Error-detecting and correcting FPGA architecture
US8650352B2 (en) * 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
WO2009095902A2 (en) * 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8443242B2 (en) 2007-10-25 2013-05-14 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
US8607128B2 (en) * 2007-12-05 2013-12-10 Densbits Technologies Ltd. Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
WO2009074979A2 (en) * 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
KR101406279B1 (ko) * 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
US8972472B2 (en) * 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8031521B1 (en) * 2008-05-20 2011-10-04 Marvell International Ltd. Reprogramming non-volatile memory devices for read disturbance mitigation
TWI473117B (zh) * 2008-06-04 2015-02-11 A Data Technology Co Ltd 具資料修正功能之快閃記憶體儲存裝置
CN101615420B (zh) * 2008-06-26 2014-01-08 威刚科技股份有限公司 具数据修正功能的闪存储存装置
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
KR101483190B1 (ko) * 2008-09-05 2015-01-19 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
WO2010043245A1 (de) * 2008-10-13 2010-04-22 Hyperstone Gmbh Verfahren zur sicherung eines ankerblocks in flashspeichern
CN102855943B (zh) * 2008-11-28 2017-04-12 群联电子股份有限公司 错误校正控制器及其闪存芯片系统与错误校正方法
KR101543325B1 (ko) 2008-12-17 2015-08-10 삼성전자주식회사 플래시 메모리 장치 및 이의 독출 방법
KR20100098969A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 에러 정정 코드들의 신뢰성을 향상시킬 수 반도체 장치, 이를 포함하는 반도체 시스템, 및 에러 정정 코드 처리 방법
DK2228150T3 (da) * 2009-03-13 2012-07-09 Siemens Ag Fremstilling af stablede pladeelementer ved at kombinere en udskærings- og stablingsfremgangsmåde
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US9377960B2 (en) 2009-07-29 2016-06-28 Hgst Technologies Santa Ana, Inc. System and method of using stripes for recovering data in a flash storage system
US8453021B2 (en) * 2009-07-29 2013-05-28 Stec, Inc. Wear leveling in solid-state device
US8266481B2 (en) * 2009-07-29 2012-09-11 Stec, Inc. System and method of wear-leveling in flash storage
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8305812B2 (en) * 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
KR101678909B1 (ko) * 2009-09-17 2016-11-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) * 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) * 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
KR101090394B1 (ko) * 2009-12-24 2011-12-07 주식회사 하이닉스반도체 예비 영역을 유동적으로 관리하는 반도체 스토리지 시스템 및 그 제어 방법
CN102122267A (zh) * 2010-01-07 2011-07-13 上海华虹集成电路有限责任公司 一种可同时进行数据传输及FTL管理的多通道NANDflash控制器
US8700970B2 (en) * 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8516274B2 (en) 2010-04-06 2013-08-20 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
KR101201582B1 (ko) * 2010-09-06 2012-11-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
JP5786702B2 (ja) * 2011-12-16 2015-09-30 大日本印刷株式会社 セキュリティトークン、セキュリティトークンにおける命令の実行方法及びコンピュータプログラム
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US20150248322A1 (en) * 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Memory controller and memory system
KR20150104858A (ko) 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US10891185B2 (en) * 2014-08-08 2021-01-12 Hewlett Packard Enterprise Development Lp Error counters on a memory device
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10014060B2 (en) * 2015-01-30 2018-07-03 Sandisk Technologies Llc Memory system and method for reducing read disturb errors
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10289480B2 (en) * 2015-03-12 2019-05-14 Toshiba Memory Corporation Memory system
US10108472B2 (en) * 2015-05-13 2018-10-23 SK Hynix Inc. Adaptive read disturb reclaim policy
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
KR102661936B1 (ko) 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
US10146604B2 (en) * 2016-08-23 2018-12-04 Oracle International Corporation Bad block detection and predictive analytics in NAND flash storage devices
FR3055714B1 (fr) * 2016-09-08 2018-09-28 Continental Automotive France Procede de correction d'erreur dans une memoire flash
CN110442298B (zh) * 2018-05-02 2021-01-12 杭州海康威视系统技术有限公司 存储设备异常检测方法及装置、分布式存储系统
KR102623234B1 (ko) * 2018-08-14 2024-01-11 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
JP2020047353A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 メモリシステム
KR20200079851A (ko) * 2018-12-26 2020-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN110262522B (zh) * 2019-07-29 2023-03-24 北京百度网讯科技有限公司 用于控制自动驾驶车辆的方法和装置
US10950317B2 (en) * 2019-08-02 2021-03-16 Micron Technology, Inc. Read disturb scan consolidation
US11287998B2 (en) 2019-08-02 2022-03-29 Micron Technology, Inc. Read count scaling factor for data integrity scan
US10877700B1 (en) * 2019-08-16 2020-12-29 Silicon Motion, Inc. Flash memory controller and method capable of efficiently reporting debug information to host device
US11609857B2 (en) * 2020-12-04 2023-03-21 Micron Technology, Inc. Identification and caching of frequent read disturb aggressors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684344B1 (en) * 1998-10-30 2004-01-27 Nec Corporation Control unit of external storage, method for substituting defective block, and storage medium wherein control program for substituting defective block has been stored
CN1571069A (zh) * 2003-02-07 2005-01-26 株式会社瑞萨科技 非易失性存储系统
CN1790292A (zh) * 2004-11-03 2006-06-21 三星电子株式会社 用于提高数据可靠性的数据管理技术
CN1808718A (zh) * 2004-12-27 2006-07-26 旺宏电子股份有限公司 存储单元以及电荷陷入层存储单元的阵列的操作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879690A (en) * 1987-09-07 1989-11-07 Mitsubishi Denki Kabushiki Kaisha Static random access memory with reduced soft error rate
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
JP3238806B2 (ja) * 1993-10-01 2001-12-17 三菱電機株式会社 半導体記憶装置
US5619642A (en) * 1994-12-23 1997-04-08 Emc Corporation Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a main memory device
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
JP4090570B2 (ja) 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
JP2000251483A (ja) 1999-02-24 2000-09-14 Sanyo Electric Co Ltd １チップマイクロコンピュータとそのデータリフレッシュ方法
JP3937214B2 (ja) * 1999-09-17 2007-06-27 株式会社ルネサステクノロジ エラー訂正回数を記録する記憶装置
US6715104B2 (en) * 2000-07-25 2004-03-30 International Business Machines Corporation Memory access system
JP2002150783A (ja) 2000-11-10 2002-05-24 Toshiba Corp 半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法
US7082091B2 (en) * 2001-07-31 2006-07-25 Ricoh Company, Ltd. Information reproducing method judging a multivalued level of a present cell by referring to judged multivalued levels of a preceding cell and an ensuing cell
US7418436B2 (en) * 2002-01-31 2008-08-26 Matsushita Electric Industrial Co., Ltd. Information processing apparatus, memory management apparatus, memory management method, and information processing method
JP4129381B2 (ja) * 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4236485B2 (ja) * 2003-03-06 2009-03-11 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP4256198B2 (ja) 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
US7334159B1 (en) * 2003-09-29 2008-02-19 Rockwell Automation Technologies, Inc. Self-testing RAM system and method
JP4041076B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 データ記憶システム
US7259989B2 (en) * 2004-09-03 2007-08-21 Matsushita Electric Industrial Co., Ltd. Non-volatile memory device
FR2875352B1 (fr) * 2004-09-10 2007-05-11 St Microelectronics Sa Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant
US7308603B2 (en) * 2004-10-18 2007-12-11 International Business Machines Corporation Method and system for reducing memory faults while running an operating system
US20070136640A1 (en) * 2005-12-14 2007-06-14 Jarrar Anis M Defect detection and repair in an embedded random access memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684344B1 (en) * 1998-10-30 2004-01-27 Nec Corporation Control unit of external storage, method for substituting defective block, and storage medium wherein control program for substituting defective block has been stored
CN1571069A (zh) * 2003-02-07 2005-01-26 株式会社瑞萨科技 非易失性存储系统
CN1790292A (zh) * 2004-11-03 2006-06-21 三星电子株式会社 用于提高数据可靠性的数据管理技术
CN1808718A (zh) * 2004-12-27 2006-07-26 旺宏电子股份有限公司 存储单元以及电荷陷入层存储单元的阵列的操作方法

Also Published As

Publication number Publication date
US20110026326A1 (en) 2011-02-03
JP2008065830A (ja) 2008-03-21
CN101183563A (zh) 2008-05-21
KR100802059B1 (ko) 2008-02-12
US20080055989A1 (en) 2008-03-06
JP5138319B2 (ja) 2013-02-06
US7826263B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
CN101183563B (zh) 包括闪存的存储器系统和操作该系统的方法
KR101405741B1 (ko) 스트라이프-기반 비-휘발성 멀티레벨 메모리 동작
EP2106587B1 (en) Programming management data for nand memories
US8125825B2 (en) Memory system protected from errors due to read disturbance and reading method thereof
CN101339526B (zh) 检测由于读干扰而造成的位错误的存储系统及其方法
KR101736792B1 (ko) 플래시 메모리 및 그것의 셀프 인터리빙 방법
KR101633048B1 (ko) 메모리 시스템 및 그것의 데이터 처리 방법
US8055942B2 (en) Data storage devices and methods for power-on initialization
US11194655B2 (en) Storage controller and storage device including the same
MX2012010944A (es) Detección de distribución de paridad no regulada vía etiqueta de metadatos.
US10725863B2 (en) Memory system and method for operating the same
CN112860178B (zh) 存储器装置、存储器控制器、存储器系统及其操作方法
JPH08279295A (ja) 不揮発性半導体記憶部を含む記憶システム
CN113053441A (zh) 存储装置和存储装置的操作方法
US20200409787A1 (en) Error correction scheme in flash memory
US20140115419A1 (en) Memory system that detects bit errors due to read disturbance and methods thereof
CN114255789A (zh) 存储器系统及其操作方法
US11106518B2 (en) Failure mode study based error correction
US11061615B2 (en) Memory system, memory controller and operating method thereof
US11960359B2 (en) Memory system, memory controller and operating method of memory system
US12050533B2 (en) Memory system and operating method of memory system
US20220391139A1 (en) Memory system and operating method thereof
CN113764027A (zh) 存储器系统、存储器控制器以及存储器系统的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant