CN101615420B - 具数据修正功能的闪存储存装置 - Google Patents

Abstract

一种闪存储存装置，是在对一闪存执行一复制回存程序时，进行数据修正功能，闪存具有至少一记忆单元及一记忆页缓冲区，而闪存控制器包括：一传输缓冲区、一错误修正单元、一修正信息暂存器及一微处理单元。微处理单元是在对闪存产生一复制记忆页的读取指令后，读取记忆页缓冲区的数据而暂存至传输缓冲区，进而控制错误修正单元检测及修正传输缓冲区的数据以产生一检测结果。最后依据检测结果中的一数据错误数量来产生相异的一烧录指令，以将修正后的数据烧录至记忆单元。以达到改善可靠度及存取效率的目的。

Description

具数据修正功能的闪存储存装置

技术领域

本发明涉及一种闪存储存装置，特别指一种在对闪存执行复制回存(Copy Back)指令与作业时，能对数据进行修正的闪存储存装置。 

背景技术

近几年来，由于NAND闪存具有成本低、读写速度快、省电及可靠度高等优点，因而广泛地被应用在消费型电子产品作为储存媒体使用。 

而由于NAND型闪存在读写单位容量及抹除单位容量实际上是不同的，因而必须透过特殊的方式(一般称为闪存文件系统(Flash FileSystem，FFS))来分配与管理NAND型闪存的储存空间。其中，读写单位容量是记忆页(Page)，而抹除单位容量则是记忆区块(Block)，并且记忆区块容量较大，通常包含32或64个记忆页。另外，NAND型闪存在更新数据时，其记忆单元必须经过抹除以后，才能写入新的数据，如此一来，在没有同时更新一个记忆区块内的所有记忆页的数据时，就必须将并未更新而仍旧有效的数据，从即将被抹除的记忆区块复制到新的记忆区块。 

为了提高数据从NAND型闪存内的来源记忆区块(Source MemoryBlock)复制到目标记忆区块(Target Memory Block)的速度，NAND型闪存提供了新的控制指令与通讯协定，让原本记录在NAND型闪存的记忆单元的数据，先读取到NAND型闪存内的记忆页缓冲区(Page Buffer)后，在不需将数据传送到NAND型闪存外的控制器的情况下，便可重新传回NAND型闪存的记忆单元的其他位置。亦即，可以先执行读取记忆页(Read Page)的指令，然后再执行写入记忆页(Write Page)的指令(俗称烧录(Program)指令)，以直接将记忆页缓冲区内所保存的数据重新记录到NAND型闪存的记忆单元的其他位置，而且每次可直接复制一个记忆页的数据。而这项指令与通讯协定，即被称为复制回存(CopyBack)指令与作业。 

而由于NAND型闪存的记忆单元的保存数据可靠度有限，因此NAND型闪存厂商通常会在规格书中提出建议采用的错误检查码(Error Correction Code，ECC)的强度。例如，若建议的ECC强度为1bit/512Byte时，即表示每512个位元组若有1个位元的数据发生错误 时，可以侦测到数据错误的状态，并且加以修正。 

值得注意的是，在控制器对NAND型闪存执行复制回存作业时，由于记录在记忆单元中的数据，并未传送到NAND型闪存外，也就是不会经由控制器来进行错误检查。因此，原本存放在NAND型闪存内的数据若发生错误，经过该复制回存指令复制到其他位置时，错误的数据将会直接从来源记忆页被复制到新的目标记忆页的位置，而不会经过侦测错误与修正的程序。 

为了克服这项问题，现有技术提出了在完成复制回存作业后，控制器会进一步透过读取记忆页的指令来读取已复制到新的目标记忆页内的数据，以进行ECC的检查而确定数据的正确性。并且在侦测到数据发生错误的时候，放弃已经完成复制的数据，并进行修正。 

然而此一现有技术，虽能在完成复制回存作业后，发现数据错误并采取修正作业。但是，由于数据已经自来源记忆页复制到目标记忆页，致使错误数据已占用了目标记忆页。因而必须再将已经复制到目标记忆区块内的所有有效数据，重新复制到其他记忆区块，能将已存放错误数据的目标记忆区块予以抹除。于是，在发生数据错误的情况下，将会额外产生许多延迟的时间与修正处理作业，以致严重影响到利用复制回存来提升数据写入与更新速度的效果及目的。 

而为了克服此项问题，目前业界更提出了一种新的控制器作业模式，其是在执行复制回存指令的作业流程中，可以在将NAND型闪存的记忆单元中的数据读取存放到NAND型闪存内的记忆页缓冲区后，控制器可以先将记忆页缓冲区内的数据读取出来，检查其正确性，并于发现错误时，对记忆页缓冲区内的错误数据进行修正，然后才再将记忆页缓冲区内经过修正的数据烧录(Program)到记忆单元中的新的位置。 

但是，上述现有作业流程虽可修正来源数据内的错误，确保复制回存作业将正确的数据烧录到新的位置。然而，当发现错误而进行修正时，则需由控制器透过ECC检查码侦测数据发生错误的位置，并逐一将错误予以修正。由于发生错误的位置不一定连续，为了改变修正错误数据的位置，必须逐一透过输入指令、数据位址与正确数据的方式，来完成修正NAND型闪存的记忆页缓冲区内的错误数据。于是，在错误数据较多状况下，则需要许多额外的作业时间，致使同样无法有效达到缩短作业时间的功效。 

发明内容

有鉴于此，本发明所要解决的技术问题在于，借助闪存控制器的改良，以改变闪存控制器对闪存所执行的复制回存(Copy Back)指令及作业的程序。借此，可依据来源记忆页所储存的数据内容是否发生错误，以及发生错误的数量，而选择不同的处理方式来处理。进而达到确保闪存储存数据的可靠度以及提升闪存控制器的存取速度的目的。

为了达到上述目的，本发明提供一种具数据修正功能的闪存储存装置，包括：一闪存，具有至少一记忆单元及一记忆页缓冲区；一传输缓冲区，用以暂存对该记忆页缓冲区存取的数据；一错误修正单元，连接该传输缓冲区，用以依据一错误检查码来检测及修正该传输缓冲区中的数据，并产生一检测结果；一修正信息暂存器，连接该错误修正单元，用以暂存该检测结果；及一微处理单元，该微处理单元是于该记忆单元发生数据更新时，执行一复制回存程序以对该闪存产生一复制记忆页的读取指令之后，读取该记忆页缓冲区中的数据而暂存至该传输缓冲区，并控制该错误修正单元及该修正信息暂存器进行运作，进而依据该检测结果中的一数据错误数量来产生相应的一复制记忆页的烧录指令或一基本烧录指令；所述的微处理单元进一步利用一第一临界值及一第二临界值来判断该数据错误数量，以产生相应的该复制记忆页的烧录指令或该基本烧录指令；其中当该微处理单元判断该数据错误数量低于等于该第一临界值时，直接将该记忆页缓冲区中的数据烧录至该记忆单元；其中当该微处理单元判断该数据错误数量高于该第二临界值且在该错误修正单元的错误修正能力值以内时，产生该基本烧录指令以将该传输缓冲区中修正后的数据传入该记忆页缓冲区，进而将该记忆页缓冲区中的修正后的数据烧录至该记忆单元。 

换句话说，根据本发明所提出的一方案，提供一种具数据修正功能的闪存储存装置，其在对一闪存执行一复制回存程序时，进行该数据修正功能，其中该闪存具有至少一记忆单元及一记忆页缓冲区(Page Buffer)，而该闪存控制器包括：一传输缓冲区、一错误修正单元、一修正信息暂存器及一微处理单元。其中，传输缓冲区是用以暂存对该记忆页缓冲区存取的数据，错误修正单元连接传输缓冲区，用以依据一错误检查码(ECC)来检测及修正该传输缓冲区中的数据，并产生一检测结果。而修正信息暂存器连接错误修正单元，用以暂存该检测结果。最后，微处理单元在对该闪存产生一复制记忆页的读取指令之后，读取该记忆页缓冲区中的数据而暂存至该传输缓冲区，并控制该错误修正单元及该修正信息暂存器进行运作，进而该微处理单元再依据该检测结果中的一数据错误数量来产生相异的一烧录指令，以将该修正后的数据烧录至该记忆单元。 

为了达到上述目的，根据本发明所提出的另一方案，提供一种闪存控制器的数据修正方法，其应用在对一闪存执行一复制回存程序， 该闪存具有至少一记忆单元及一记忆页缓冲区，而该数据修正方法的步骤包括：首先，对该闪存产生一复制记忆页的读取指令，并读取该记忆页缓冲区的数据至一传输缓冲区，接着进行检测及修正该传输缓冲区的数据，并取得一检测结果。进而依据该检测结果的一数据错误数量来产生相异的一烧录指令，以将该修正后的数据烧录至该记忆单元。 

综上所述，本发明主要是改变闪存控制器对闪存所执行的复制回存(Copy Back)程序。借此，能够提高闪存控制器执行复制回存程序时的效能，省时又能确保数据复制后的正确性。此外，更重要的是本发明能依据读取来源记忆页所保存数据内容是否发生错误，以及发生错误的数量，选择较佳的处理方式，确实改善闪存储存数据的可靠度与存取速度的功效。 

以上的概述与接下来的详细说明及附图，皆是为了能进一步说明本发明为达成预定目的所采取的方式、手段及功效。而有关本发明的其他目的及优点，将在后续的说明及附图中加以阐述。 

附图说明

图1为本发明具数据修正功能的闪存控制器的实施例方块图；及 

图2为本发明闪存控制器的数据修正方法的实施例流程图。 

【附图标记说明】 

闪存控制器1 

内存接口单元11 

传输缓冲区12 

错误修正单元13 

修正信息暂存器14 

微处理单元15 

闪存2 

记忆单元21 

记忆页缓冲区22 

接口控制单元23 

具体实施方式

本发明是设计出一种具数据修正功能的闪存控制器及其数据修正方法，其主要是改变闪存控制器对闪存所执行的复制回存(Copy Back)程序。借此，可依据来源记忆页所储存的数据内容是否发生错误，以及发生错误的数量，而选择不同的处理方式来处理。进而达到确保闪存储存数据的可靠度以及提升闪存控制器的存取速度的目的。而其中 关于复制回存程序的运作原理是本领域技术人员所能了解的技术，在之后的实施例说明时，就不加以赘述。 

请参考图1，为本发明具数据修正功能的闪存控制器的实施例方块图。如图所示，本实施例提供一种具数据修正功能的闪存控制器1，其是可例如应用在具备独立功能，并且以闪存2作为储存媒体的应用装置，(如：多媒体装置、个人数字助理、多功能移动电话、笔记型电脑、工业型电脑及POS机器等)；亦可例如是应用在采用闪存2作为储存媒体的储存装置，(如：固态磁碟机(SSD)、随身碟或记忆卡等装置)。并且在对闪存2执行一复制回存程序时，进行该数据修正功能。 

其中的闪存2是例如为目前最为普遍使用的NAND闪存(NAND Flash)。而在支援复制回存程序的闪存2中是具有至少一记忆单元21、一记忆页缓冲区(Page Buffer)22及一接口控制单元23。其中，记忆单元21是用来存放使用者所储存的数据，而记忆页缓冲区22是用以存放自记忆单元21所读取的记忆页数据，以及在烧录时，是用以存放即将烧录至记忆单元21的数据。而接口控制单元23则是作为闪存2的对外连接接口，并且控制记忆单元21及记忆页缓冲区22的运作。 

而本实施例的闪存控制器1是包括：一内存接口单元11、一传输缓冲区12、一错误修正单元13、一修正信息暂存器14及一微处理单元15。其中，内存接口单元11是用以连接闪存2的接口控制单元23，并且接收微处理单元15的控制而作为存取闪存2的接口。 

传输缓冲区12是连接内存接口单元11，用以暂存对闪存2的记忆页缓冲区22存取的数据。以实际运作来讲，当闪存2中的记忆单元21有数据需更新时，闪存控制器1会对闪存2执行复制回存程序，使得闪存2中的记忆页缓冲区22会先自记忆单元21中读取所欲进行更新的一来源记忆页的数据。于是，此时的传输缓冲区12即是用来暂存读取自记忆页缓冲区22中所存放的数据。 

错误修正单元13是连接传输缓冲区12，用以依据一错误检查码(ECC)来检测及修正传输缓冲区12中的数据，并且产生一检测结果。其中检测结果可例如是包含有数据错误数量、数据错误位置、修正数据及其修正指令等。修正信息暂存器14是连接错误修正单元13，用以暂存检测结果，并提供给微处理单元15进行处理。而附带一提的是，错误修正单元13针对传输缓冲区12中的数据，必须实际经过检测及进行修正之后，才可真正取得数据错误数量。 

微处理单元15则是在执行复制回存程序而对闪存2产生一复制记忆页的读取指令之后，透过内存接口单元11进行读取记忆页缓冲区22中的数据而暂存至传输缓冲区12。并且微处理单元15此时再控制错误修正单元13及修正信息暂存器14的运作，以进一步依据该检测结果 中的数据错误数量来产生相异的一烧录指令，进而得以将修正后的数据烧录至记忆单元21的一目标记忆页，以完成所谓的数据更新。 

而进一步说明的是，在实际设计上，微处理单元15是进一步利用一第一临界值及一第二临界值来判断该数据错误数量，以产生不同的烧录指令。 

其中，第一临界值在设计上是以错误修正单元13的错误检查码的错误修正能力值，及闪存2出厂的一建议修正值之间的差异来设计。例如：若闪存2出厂的规格建议是采用1bit/512Byte的错误检查码，而错误修正单元13所采用的错误检查码的修正能力值是例如为4bit/512Byte时，则第一临界值的数值大小即为3bit/512Byte。此一临界值亦即表示可以容许记忆单元21的来源记忆页的数据发生3bit/512Byte的错误，而直接忽略不加以修正。又例如：若闪存2出厂的规格建议是采用8bit/512Byte的错误检查码，而错误修正单元13所采用的错误检查码的修正能力值是例如为12bit/512Byte时，则第一临界值的数值大小即为4bit/512Byte，表示可以容许记忆单元21的来源记忆页的数据发生4bit/512Byte的错误，而直接忽略不加以修正。 

而第二临界值在设计上是依据微处理单元15将传输缓冲区12中的数据整个传入记忆页缓冲区22所需时间，除以微处理单元15对记忆页缓冲区22直接修正一笔数据所需时间的商数值来设计。例如：若微处理单元15直接对记忆页缓冲区22修正一笔错误数据所需的时间为10微秒(10us)(因为每次修正错误数据均需重新传入控制指令与修正错误的位置，然后才输入修正的数据，因而需要较长时间)；而微处理单元15将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间为100微秒(100us)。此时第二临界值即是设计为100/10=10，也就是当数据错误的数量超过10笔时，即是高于第二临界值。换句话说，当数据错误数量高于第二临界值时，则透过将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间，会比直接对记忆页缓冲区22逐笔进行数据修正所需的时间要快；反之，当数据错误数量低于第二临界值时，则透过将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间，则会比直接对记忆页缓冲区22逐笔进行数据修正所需的时间要慢。 

于是，微处理单元15利用第一临界值及第二临界值来判断数据错误数量之后，所可能产生的状况如下：首先，当微处理单元15判断数据错误数量是低于等于第一临界值时，则表示自记忆页缓冲区22所读取的数据是完全正确或者是发生可以容许的错误数量，而可以直接忽略。因此，微处理单元15便直接产生复制记忆页的烧录指令，以指定记忆单元21中的目标记忆页的位置，并进而执行一开始烧录指令，以 直接将记忆页缓冲区22中的不需经过修正的数据烧录至记忆单元21的目标记忆页。 

而当微处理单元15判断数据错误数量是高于第一临界值且低于等于第二临界值时，则表示数据错误的数量不可径行忽略，而且透过将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间，会比直接对记忆页缓冲区22逐笔进行数据修正所需的时间要慢。因此，微处理单元15会直接产生复制记忆页的烧录指令，以指定记忆单元21中的目标记忆页的位置，并进一步依据该检测结果来下达修正指令、指令修正位置与输入修正数据以逐一修正记忆页缓冲区22中的数据。并且随后即产生该开始烧录指令来将记忆页缓冲区22中的修正后的数据烧录至记忆单元21的目标记忆页的位置。 

另外，当微处理单元15判断数据错误数量是高于第二临界值，并且是属于在错误修正单元13的错误修正能力值以内时，则表示数据错误的数量同样不可径行忽略，而且透过将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间，会比直接对记忆页缓冲区22逐笔进行数据修正所需的时间要快。因此，微处理单元15是产生一基本烧录指令，以指定记忆单元21中的目标记忆页的位置，而将传输缓冲区12中已修正的数据整个传入记忆页缓冲区22，并且进而产生该开始烧录指令来将记忆页缓冲区22中的修正后的数据烧录至记忆单元21的目标记忆页的位置。 

当然，还有另一种状况，就是当微处理单元15判断数据错误数量是高于第二临界值，并且也超出错误修正单元13的错误修正能力值时，则表示错误修正单元13无法依据错误修正码来将发生错误的数据予以修正。也就是表示此时已确定无法将正确的数据复制到目标记忆页的位置。因此微处理单元15是会另外执行一错误处理程序，如：传回错误码、标示不良区块等作业，并结束复制回存程序。然而，此一状况，并非用来限制本发明的数据修正功能，而是让整个闪存控制器1能因应各个状况的产生。 

如此一来，闪存控制器1便可依据来源记忆页所储存的数据内容是否发生错误，以及数据错误的数量，而自动选择不同的处理方式来处理，以在各种状况产生时，闪存控制器1皆可保持一定的存取速度。 

为了进一步说明本发明的详细运作流程，请再参考图2，为本发明闪存控制器的数据修正方法的实施例流程图。如图所示，本实施例提供一种闪存1的数据修正方法，其步骤包括：首先，当闪存2中的记忆单元21发生数据更新的情形时，闪存控制器1会对闪存2开始执行复制回存程序(S201)，并且产生一复制记忆页的读取指令(S203)，以让闪存2中的记忆页缓冲区22进行读取记忆单元21中所欲进行数据 更新的来源记忆页的数据。 

接着，便进行读取记忆页缓冲区22的数据至一传输缓冲区12(S205)。并且紧接着进行检测传输缓冲区12的数据是否发生错误(S207)。若传输缓冲区12的数据发生错误时，则进行修正传输缓冲区12的数据，以取得一检测结果(S209)，并且进一步进行判断该检测结果中的一数据错误数量是否超出闪存控制器1的一错误能力修正值(S211)，以确认是否可以将发生错误的数据进行修正。 

若步骤(S211)的判断结果为否，则表示闪存控制器1可以进行修正数据的动作，于是进一步进行判断数据错误数量是否高于一第一临界值(S213)。此时，若数据错误数量是低于等于第一临界值，则表示记忆页缓冲区22所读取的数据发生可以容许的错误数量，而可以直接忽略。因此，闪存控制器1便直接产生一复制记忆页的烧录指令，以指定记忆单元21中的目标记忆页的位置(S215)，并表示可以直接将原本的记忆页缓冲区22中，未经修正的数据烧录至记忆单元21。而同样的在步骤(S207)的检测结果为否时，则表示记忆页缓冲区22所读取的数据是完全正确，于是同样不需经过修正，而可以直接执行步骤(S215)来产生复制记忆页的烧录指令。 

另外，若步骤(S213)的判断结果为是时，则会进一步进行判断数据错误数量是否高于一第二临界值(S217)。此时，若步骤(S217)的判断结果为否时，则表示数据错误的数量不可径行忽略，并且透过将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间，会比直接对记忆页缓冲区22逐笔进行数据修正所需的时间要慢。因此，闪存控制器1会直接产生复制记忆页的烧录指令，以指定记忆单元21中的目标记忆页的位置，并进一步依据该检测结果来下达修正指令、指令修正位置与输入修正数据以逐一修正记忆页缓冲区22中的数据(S219)。 

而若步骤(S217)的判断结果为是时，则表示数据错误的数量同样不可径行忽略，而且透过将传输缓冲区12中的整个记忆页的数据传入记忆页缓冲区22所需的时间，会比直接对记忆页缓冲区22逐笔进行数据修正所需的时间要快。因此，闪存控制器1会产生一基本烧录指令，以指定记忆单元21中的目标记忆页的位置，进而将传输缓冲区12中已修正的数据整个传入记忆页缓冲区22(S221)。 

而在步骤(S215)、步骤(S219)或步骤(S221)之后，闪存控制器1实际会再产生一开始烧录指令(S223)，以开始将记忆页缓冲区22中的数据依据上述步骤中所指定的目标记忆页的位置而进行烧录写入。如此一来，便可完成对记忆单元21的数据更新，并且结束复制回存程序(S225)。 

最后，若步骤(S211)的判断结果判断出数据错误数量已经超出闪存控制器1的错误能力修正值时，即表示闪存控制器1是无法将发生错误的数据予以修正，也就是确定无法将正确的数据复制到目标记忆页的位置。于是便会执行一错误处理程序(S227)，并直接结束复制回存程序。 

综上所述，本发明主要是改变闪存控制器对闪存所执行的复制回存(Copy Back)程序。借此，能够提高闪存控制器执行复制回存程序时的效能，省时又能确保数据复制后的正确性。此外，更重要的是本发明能依据读取来源记忆页所保存数据内容是否发生错误，以及发生错误的数量，选择较佳的处理方式，确实改善闪存储存数据的可靠度与存取速度的功效。 

但，以上所述，仅为本发明的具体实施例的详细说明及附图而已，并非用以限制本发明，本发明的保护范围应以权利要求书的范围为准，任何本领域技术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在本案所界定的保护范围之内。 

Claims (6)

1.一种具数据修正功能的闪存储存装置，其特征在于，包括：

一闪存，具有至少一记忆单元及一记忆页缓冲区；

一传输缓冲区，用以暂存对该记忆页缓冲区存取的数据；

一错误修正单元，连接该传输缓冲区，用以依据一错误检查码来检测及修正该传输缓冲区中的数据，并产生一检测结果；

一修正信息暂存器，连接该错误修正单元，用以暂存该检测结果；及

一微处理单元，该微处理单元是于该记忆单元发生数据更新时，执行一复制回存程序以对该闪存产生一复制记忆页的读取指令之后，读取该记忆页缓冲区中的数据而暂存至该传输缓冲区，并控制该错误修正单元及该修正信息暂存器进行运作，进而依据该检测结果中的一数据错误数量来产生相应的一复制记忆页的烧录指令或一基本烧录指令；

所述的微处理单元进一步利用一第一临界值及一第二临界值来判断该数据错误数量，以产生相应的该复制记忆页的烧录指令或该基本烧录指令；

其中当该微处理单元判断该数据错误数量低于等于该第一临界值时，直接将该记忆页缓冲区中的数据烧录至该记忆单元；

其中当该微处理单元判断该数据错误数量高于该第二临界值且在该错误修正单元的错误修正能力值以内时，产生该基本烧录指令以将该传输缓冲区中修正后的数据传入该记忆页缓冲区，进而将该记忆页缓冲区中的修正后的数据烧录至该记忆单元。

2.如权利要求1所述的具数据修正功能的闪存储存装置，其特征在于，所述的闪存为NAND闪存。

3.如权利要求1所述的具数据修正功能的闪存储存装置，其特征在于，所述的第一临界值是以该错误修正单元的一错误修正能力值，及该闪存的一建议修正值之间的差异值来设计，该第二临界值是依据该微处理单元将该传输缓冲区中的整个记忆页数据传入该记忆页缓冲区所需时间，除以该微处理单元对该记忆页缓冲区修正一笔数据所需时间的商数值来设计。

4.如权利要求1所述的具数据修正功能的闪存储存装置，其特征在于，所述的微处理单元判断该数据错误数量高于该第一临界值且低于等于该第二临界值时，产生该复制记忆页的烧录指令以进一步依据该检测结果来逐一修正该记忆页缓冲区中的数据，进而将该记忆页缓冲区中的修正后的数据烧录至该记忆单元。

5.如权利要求1所述的具数据修正功能的闪存储存装置，其特征在于，进一步包含：

一内存接口单元，连接该闪存，并且接收该微处理单元的控制而存取该闪存；及

一接口控制单元，连接该内存接口单元，用以控制该记忆单元及该记忆页缓冲区的运作。

6.如权利要求1所述的具数据修正功能的闪存储存装置，其特征在于，在取得该检测结果之后，进一步进行判断该数据错误数量是否超出该错误修正单元的一错误修正能力值，若超出该错误修正能力值时，则执行一错误处理程序，以结束该复制回存程序。

Images