CN101300678A - 交叉点结构的半导体存储装置 - Google Patents

交叉点结构的半导体存储装置 Download PDF

Info

Publication number
CN101300678A
CN101300678A CNA2006800407736A CN200680040773A CN101300678A CN 101300678 A CN101300678 A CN 101300678A CN A2006800407736 A CNA2006800407736 A CN A2006800407736A CN 200680040773 A CN200680040773 A CN 200680040773A CN 101300678 A CN101300678 A CN 101300678A
Authority
CN
China
Prior art keywords
electrode wiring
wiring
electrode
intersection point
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800407736A
Other languages
English (en)
Other versions
CN101300678B (zh
Inventor
大西哲也
林省吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101300678A publication Critical patent/CN101300678A/zh
Application granted granted Critical
Publication of CN101300678B publication Critical patent/CN101300678B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种交叉点结构的半导体存储装置，具有：多个第一电极布线，在相同方向上延伸；多个第二电极布线，与该第一电极布线交叉；存储材料体，用于在第一电极布线和第二电极布线的交点处存储数据，由于因各电极布线的布线电阻引起的电压降，施加在存储材料体上的有效电压在存储单元阵列内产生偏差。到任意交点的第一电极布线的布线电阻值与到该交点的第二电极布线的布线电阻值之和在各任意交点彼此间实质上为恒定，另外，在第一电极布线或第二电极布线的至少任意一个上连接有以调整存储单元阵列内的电极布线电阻的偏差为目的的负载电阻体。

Description

交叉点结构的半导体存储装置
技术领域
本发明涉及一种交叉点结构的半导体存储装置，该半导体存储装置具有在相同方向上延伸的多个第一电极布线、与该第一电极布线交叉的多个第二电极布线、用于在第一电极布线和第二电极布线的交点处存储数据的存储材料体。
背景技术
通常，对于DRAM、NOR型闪存、FeRAM等半导体存储装置来说，具有存储数据的存储元件部分和用于选择该存储元件的选择晶体管而构成一个存储单元。相对于此，交叉点结构的存储单元废弃该选择晶体管而仅配置在位线和字线的交点(交叉点)出存储数据的存储材料体来形成。对于该交叉点结构的存储单元构成来说，由于不使用选择晶体管而直接读出所选择的位线和字线的交点的存储数据，所以，存在由来自连接到与选择存储单元相同的位线或者字线上的非选择存储单元的寄生电流所导致的动作速度的延迟、功耗增大等问题，但是，因为是简单的结构，所以，能够实现大容量化，这一点引人关注。并且，该交叉点结构的存储单元结构的半导体存储装置在MRAM(磁阻存储器)、FeRAM(铁电存储器)、RRAM(电阻存储器)等中被披露。此外，MRAM是利用存储单元的存储材料体所具有的铁磁性隧道磁阻效应(TMR效应：Tunneling Magneto Resistance)、即由磁化方向的不同引起的电阻变化来存储数据的非易失性存储器的一种。另外，FeRAM是利用存储单元的存储材料体所具有的铁电特性(ferroelectric)、即由电场引起的残留极化的不同来存储数据的非易失性存储器的一种。另外，RRAM(注册商标)是利用由电场引起的电阻抗变化效应来存储数据的非易失性存储器的一种。
并且，例如在下述专利文献1的图2等中披露了具有交叉点结构的存储单元结构的MRAM，在下述专利文献2的图2等中披露了具有交叉点结构的存储单元结构的FeRAM，另外，在下述专利文献3的图6等中披露了具有交叉点结构的存储单元结构的RRAM。
在图10中示出交叉点结构的半导体存储装置的一方式的概略方框结构。半导体存储装置500具有控制电路506、读出电路505、位线译码器502、字线译码器503、电压脉冲发生电路504作为存储单元阵列501的外围电路。
控制电路506控制存储单元阵列501的写入、删除、读出。在与地址信号相对应的存储单元阵列501内特定的存储单元中存储数据，该数据经由读出电路505输出到外部装置。控制电路506基于地址信号、写入时的数据输入、控制输入信号来控制位线译码器502、字线译码器503、电压脉冲发生电路504，从而控制存储单元阵列501的读出动作、写入动作以及删除动作。在图10示出的例子中，对于控制电路506来说，虽然未图示，但是，具有一般的地址缓冲电路、数据输入输出缓冲电路、控制输入缓冲电路的功能。
字线译码器503连接到存储单元阵列501的各字线，选择与地址信号相对应的存储单元阵列501的字线，位线译码器502连接到存储单元阵列501的各位线，选择与地址信号相对应的存储单元阵列501的位线。
电压脉冲发生电路504产生存储单元阵列501的读出动作、写入动作以及删除动作所需要的位线、字线的各电压。在写入动作时，以仅在根据地址信号所选择的存储单元的存储材料体的位线和字线间施加比写入所需的电压大的电压的电压脉冲的方式，设定位线、字线的各电压，并从电压脉冲发生电路504分别经由位线译码器502和字线译码器503向选择、非选择位线和选择、非选择字线施加。对于写入电压脉冲来说，以由控制电路506所设定的脉冲宽度来控制施加时间，并被施加在选择存储单元的存储材料体上，进行写入。
图11是以RRAM为一例的存储单元阵列601的等效电路。本例的存储单元阵列601具有M条位线和N条字线，在各位线和各字线的交点配置作为存储材料体的可变电阻体Rver，从而构成M×N个存储单元。位线B1、B2、B3、…、BM与位线译码器602电连接，字线W1、W2、W3、…、WN与字线译码器603电连接，在读出动作、写入动作和删除动作时分别适用的电压被施加给各布线。
作为存储材料体，不仅是可变电阻体Rver，在FeRAM(铁电存储器)的情况下，可以是铁电材料，在MRAM(磁阻存储器)的情况下，可以是具有TMR效应的膜。
专利文献1：日本特开2001-273757号公报
专利文献2：日本特开2003-288784号公报
专利文献3：日本特开2003-68983号公报
为了便于理解现有的交叉点结构的半导体存储装置的问题，利用图12示出的4×4个简单的存储单元阵列进行以下说明。此外在这里，与图11相同地，以将存储材料体作为可变电阻体Rver的RRAM为例。
该存储单元阵列701由与位线译码器703相连接的4条位线(B1、B2、B3、B4)、与字线译码器703相连接的4条字线(W1、W2、W3、W4)、以及在各交点具有可变电阻体的4×4个存储单元构成。
图13是作为该存储单元阵列的一方式的元件结构的平面示意图。作为位线的上部电极布线36和作为字线的下部电极布线34来说，以下部电极布线34与上部电极布线36交叉的方式排列。对于上部电极布线36和下部电极布线34来说，在其端部经由金属布线31和32分别与位线译码器(未图示)和字线译码器(未图示)相连接。
另外，图14的(a)图是沿着图13中的S9-S9线的概略剖视图，(b)图是沿着S10-S10线的概略剖视图。作为存储材料体的可变电阻体35配置在形成于基底衬底33上的下部电极布线34和上部电极布线36之间。另外，上部电极布线36以及下部电极布线34利用隔着在其端部所设置的触点37的金属布线31以及32，电连接到位线译码器或者字线译码器。
但是，上部电极布线36以及下部电极布线34即使是低电阻的导电性材料，也具有些许的布线电阻。因此，在处于离位线译码器以及字线译码器更远位置的交点的存储单元中，该上下电极布线的布线电阻叠加。
因此，例如，如图12所示，将作为位线的上部电极布线36的一交点间的布线电阻值设为RB，将作为字线的下部电极布线34的一交点间的布线电阻值设为RW，另外，将位线Bx和字线Wy的交点的单元的坐标用(x，y)表示，将离位线译码器以及字线译码器最近的位置即(1，1)的单元的布线电阻值设为基准值(＝0)，在该情况下，各交点部的离基准单元(1，1)的相对布线电阻的增加如图15所示。
即，在(2，1)单元中，处于和基准单元(1，1)相同的最接近位线译码器702的位置，所以，没有由作为位线B2的上部电极布线36引起的电阻值的增加。另一方面，对于由作为字线W1的下部电极布线34引起的电阻值的增加来说，相对基准单元(1，1)，附加了一交点的电阻值RW。因此，该位置单元的相对布线电阻值的增加总计为RW。
同样地，当考虑(1，2)单元的布线电阻的增加时，由于仅附加作为位线B2的上部电极布线36的一交点的电阻，所以，相对布线电阻值的增加为RB。
另外，在(4，4)单元中，附加上部电极布线36的3个交点的电阻和下部电极布线34的3个交点的电阻，所以，该位置单元的相对布线电阻值的增加总计为3RW+3RB。因此，如图15所示，在4×4个存储单元中产生(式1)的布线电阻值的偏差。
0～3RW+3RB…(式1)
通常，在N×N个存储单元的情况下，对于上部电极布线36以及下部电极布线34来说，到位于离位线译码器以及字线译码器最远的位置的(N，N)单元，都相对基准单元(1，1)存在(N-1)个交点的布线电阻的增加，因而产生(式2)的布线电阻值的增加。
0～(N-1)×RW+(N-1)×RB…(式2)
对于该电极布线的电阻来说，成为沿着上部以及下部电极布线的电压降，所以，关系到读出动作、写入动作以及删除动作时的动作电压的下降。换言之，实质上施加在作为存储材料的可变电阻体上的有效电压沿上部以及下部电极布线而减少，导致使读出动作、写入动作以及删除动作时的数据的分离特性恶化。
在这里，例如，作为上部电极布线36以及下部电极布线34，选择电阻率尽可能小的材料，伴随微细化、高集成化，与位线以及字线相连的元件数(即，式2中的N)也增大，所以，伴随作为半导体存储装置的容量变大，问题变得更加显著。
为了稍微改善该问题，也存在从位线以及字线的存储单元阵列的两端对来自位线译码器以及字线译码器的金属布线进行连接的方法，但是，仅能将上述的电阻偏差降到一半，不会成为本质的解决方法。另外，也存在使用电阻率较小的多层金属布线，每隔存储单元阵列内的几个单元设置进行上部电极布线或下部电极布线和位线译码器或字线译码器的连接的连接部，来抑制由上下电极布线电阻引起的电压下降的方法，但是，为了补偿元件数的增加，沿着上下电极布线需要多个该连接部，相应地存在存储单元阵列的面积变大或者为了形成多层金属布线而使步骤工艺变得复杂这样的缺点。
另外，特别地，对于作为本例的RRAM或者FeRAM等来说，有时根据其材料更期望使用贵金属材料作为电极材料。对于该贵金属材料来说，与Al、Cu等一般的金属布线材料相比，电阻率(即，式(2)中的RW或RB)较高，因而，在这些存储材料体的情况下，问题更大。
发明内容
本发明鉴于上述问题，其目的在于提供一种具有在相同方向上延伸的多个第一电极布线、与该第一电极布线交叉的多个第二电极布线、用于在第一电极布线和第二电极布线的交点存储数据的存储材料体的交叉点结构的半导体存储装置，在存储单元阵列中，使由第一电极布线或第二电极布线引起的布线电阻的增加均匀，使在读出动作、写入动作以及删除动作时施加在存储材料体上的有效电压相对存储单元阵列内的任意单元为恒定，偏差少并且数据分离特性优良。
为了实现上述目的，在本发明的交叉点结构的半导体存储装置中，具有在相同方向上延伸的多个第一电极布线、与该第一电极布线交叉的多个第二电极布线、用于在第一电极布线和第二电极布线的交点存储数据的存储材料体，其特征在于：到任意交点的第一电极布线的布线电阻值与到该交点的第二电极布线的布线电阻值之和，在各任意交点彼此间实质上为恒定。
另外，在本发明的交叉点结构的半导体存储装置中，具有在相同方向上延伸的多个第一电极布线、与该第一电极布线交叉的多个第二电极布线、用于在第一电极布线和第二电极布线的交点存储数据的存储材料体，其特征在于：对所述多个第一电极布线和所述多个第二电极布线的至少任意一方连接有负载电阻体，该负载电阻体用于使到任意交点的第一电极布线的布线电阻值与到该交点的第二电极布线的布线电阻值之和在各任意交点彼此间实质上为恒定。
另外，在本发明的交叉点结构的半导体存储装置中，具有在相同方向上延伸的多个第一电极布线、与该第一电极布线交叉的多个第二电极布线、用于在第一电极布线和第二电极布线的交点存储数据的存储材料体，其特征在于：在所述多个第一电极布线和所述多个第二电极布线的各交点配置所述存储材料体，形成存储单元阵列，在所述多个第一电极布线和所述多个第二电极布线的至少任意一方的比存储单元阵列更靠外侧的区域连接有调整电极布线的电阻值的负载电阻体。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：负载电阻体的电阻值在各电极布线彼此间依次阶梯性地不同。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：与多个第一电极布线相连接的负载电阻体的电阻值在各负荷电阻彼此间，以如下的值依次阶梯性地不同，即，该值实质上等于与该电极布线交叉的所述第二电极布线延伸的方向上的一交点间的所述第二电极布线的布线电阻值。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：与多个第二电极布线相连接的负载电阻体的电阻值在各负载电阻彼此间，以如下的值依次阶梯性地不同，即，该值实质上等于与该电极布线交叉的所述第一电极布线延伸的方向上的一交点间的所述第一电极布线的布线电阻值。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：负载电阻体由第一电极布线或者第二电极布线的一部分构成。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：第一电极布线的布线长度在该电极布线彼此间不同或者第二电极布线的布线长度在该电极布线彼此间不同。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：第一电极布线包括M条的条数，将该电极布线延伸的方向上的一交点间的间隔设为L1、将一交点间的布线电阻值设为RB、将第二电极布线延伸的方向上的一交点间的该第二电极布线的布线电阻值设为RW的情况下，多个第一电极布线的布线长度在各电极布线彼此间以(m-1)×L1×(RW/RB)的长度依次阶梯性地不同，其中，m＝1，2，3，…，M，M为自然数。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：第二电极布线包括N条的条数，将该电极布线延伸的方向上的一交点间的间隔设为L2、将一交点间的布线电阻值设为RW、将第一电极布线延伸的方向上的一交点间的该第一电极布线的布线电阻值设为RB的情况下，多个第二电极布线的布线长度在各电极布线彼此间以(n-1)×L2×(RB/RW)的长度依次阶梯性地不同，其中，n＝1，2，3，…，N，N为自然数。
另外，在本发明的交叉点结构的半导体存储装置，具有：在相同方向上延伸的多个第一电极布线；与该第一电极布线交叉的多个第二电极布线；交叉点结构的存储单元阵列，在第一电极布线和第二电极布线的各交点具有用于存储数据存储材料体；对该存储单元阵列内的任意存储单元施加动作电压的位线译码器、字线译码器以及电压脉冲发生电路，其特征在于，具有与所述第一电极布线以及所述第二电极布线的至少任意一侧相连接的、电阻值在各电极布线彼此间依次阶梯性地不同的负载电阻体，具有所述负载电阻体，由此，从电压脉冲发生电路至隔着第一电极布线的任意交点的寄生电阻值与从电压脉冲发生电路至隔着第二电极布线的该交点的寄生电阻值之和在各任意交点彼此间实质上为恒定。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：存储数据的存储材料体具有铁电体特性。
另外，在本发明的交叉点结构的半导体存储装置，其特征在于：存储数据的存储材料体具有铁磁性隧道磁阻效应。
另外，在本发明的的交叉点结构的半导体存储装置，其特征在于：存储数据的存储材料体由可变电阻体材料构成。
并且在这里，如上所述的实质上的恒定并不意味着完全地恒定，也包括具有一定范围的大致恒定。
在本发明的交叉点结构的半导体存储装置中，到存储单元阵列内的任意交点的第一电极布线的布线电阻值与到该交点的第二电极布线的布线电阻值之和在各任意交点彼此间实质上为恒定，所以，到各任意交点的由电极布线电阻引起的电压降变为一样，能够实现施加在位于各交点的存储材料体的有效动作电压偏差几乎不存在的存储单元阵列。因此，在本发明的交叉点结构的半导体存储装置中，能够提供一种读出动作、写入动作以及删除动作时的数据分离特性优良的半导体存储装置。
另外，在本发明的交叉点结构的半导体存储装置中，在第一电极布线或者第二电极布线的至少任意一个上连接以调整存储单元阵列内的电极布线电阻值的偏差为目的的负载电阻体，从而能够实现施加在位于各交点的存储材料体的有效动作电压的偏差几乎不存在的存储单元阵列。
附图说明
图1是本发明的交叉点结构的半导体存储装置的M×N个存储单元阵列的等效电路图。
图2是本发明第一实施方式的4×4个存储单元阵列的等效电路图。
图3是本发明第一实施方式的4×4个存储单元阵列的各单元中的相对的布线电阻值的图。
图4是本发明第二实施方式的4×4个存储单元阵列的平面示意图。
图5(a)是沿着图4中的S1-S1线的概略剖视图，(b)是沿着图4中的S2-S2线的概略剖视图，(c)是沿着图4中的S3-S3线的概略剖视图，(d)是沿着图4中的S4-S4线的概略剖视图。
图6(a)是沿着图4中的S5-S5线的概略剖视图，(b)是沿着图4中的S6-S6线的概略剖视图，(c)是沿着图4中的S7-S7线的概略剖视图，(d)是沿着图4中的S8-S8线的概略剖视图。
图7(a)是沿着本发明的第三实施方式的4×4个存储单元阵列的位线B1的概略剖视图，(b)是沿着该存储单元阵列的位线B4的概略剖视图，(c)是沿着该存储单元阵列的字线W1的概略剖视图，(d)是沿着该存储单元阵列的字线W4的概略剖视图。
图8是表示本发明第四实施方式的10×4个存储单元阵列的各单元中的相对布线电阻值的图。
图9是表示本发明第五实施方式的8×8个存储单元阵列的各单元中的相对布线电阻值的图。
图10是表示交叉点结构的半导体存储装置的概略方框结构的框图。
图11是现有的交叉点结构的半导体存储装置的M×N个存储单元阵列的等效电路图。
图12是现有的4×4个存储单元阵列的等效电路图。
图13是现有的4×4个存储单元阵列的平面示意图。
图14(a)是沿着图13中的S9-S9线的概略剖视图，(b)是沿着图13中的S10-S10线的概略剖视图。
图15是现有的4×4个存储单元阵列的各单元中的相对的布线电阻值的图。
符号说明
11、12、21、22、31、32金属布线
13、23、33基底衬底
14、24、34下部电极布线
15、25、35、Rver可变电阻体
16、26、36上部电极布线
17、27、37触点
28、RX1、RX2、…、RXM、RY1、RY2……·、RYN负载电阻体
101、201、501、601、701存储单元阵列
102、202、302、402、502、602、702位线译码器
103、203、303、403、503、603、703字线译码器
500半导体存储装置
504电压脉冲发生电路
505读出电路
506控制电路
B1、B2、…、Bx、…、BM位线
W1、W2、…、Wy、…、WM字线
具体实施方式
下面，根据附图详细地说明本发明的半导体存储装置及其制造方法的实施方式。
(第一实施方式)
图1是本发明的交叉点结构的半导体存储装置的等效电路图。在本发明的交叉点结构的半导体存储装置中，在具有M×N个存储单元的存储单元阵列101内的位线B1、B2、B3、…、BM(相当于第一电极布线和第二电极布线内的一方)和位线译码器103之间、以及在以与各位线交叉的方式排列而成的字线W1、W2、W3、…、WN(相当于第一电极布线和第二电极布线内的另一方)和字线译码器102之间，即，在各位线以及各字线的存储单元阵列的外侧区域，分别配置有负载电阻体RX1、RX2、…、RXM以及RY1、RY2…、RYN，该负载电阻体RX1、RX2、…、RXM以及RY1、RY2…、RYN的目的是进行调整，以降低存储单元阵列内的布线电阻的偏差。
为了利用本发明清楚能够如何降低布线电阻的偏差，与图12同样地，以下，利用4×4个简单的存储单元阵列即图2以及图3进行说明。此外，在这里也将位线的一交点间的布线电阻值设为RB，将字线的一交点间的布线电阻值设为RW。
图2是本发明的第一实施方式的4×4个存储单元阵列的等效电路图。在位线译码器202、以及字线译码器203之间附加有作为本发明特征的负载电阻体RX1、RX2、RX3、RX4以及RY1、RY2、RY3、RY4。
图3是以图2的4×4个存储单元阵列201内的相对的布线电阻的增加为恒定的方式设定各负载电阻体的值的例子。即，设：RX1＝3RW，RX2＝2RW，RX3＝RW，RX4＝0，RY1＝3RB，RY2＝2RB，RY3＝RB，RY4＝0。
离位线译码器202以及字线译码器203最近的位置即基准单元(1，1)的布线电阻值与图15中的现有的基准单元相比，由于新附加的负载电阻体RX1以及RY1，布线电阻增加3RW+3RB。在本实施方式中，将其作为基准值(＝3RW+3RB)。
接着，当考虑(2，1)单元的布线电阻的增加时，对于位线B2的的电阻值的增加来说，比基准单元(1，1)小负载电阻体的差RW。另一方面，对于字线W1的电阻值的增加来说，相对基准单元(1，1)，大字线的一交点的电阻值RW，因而，该位置单元的相对的布线电阻值的增加相抵，与基准单元(1，1)相同。
同样地，在(1，2)单元中，对于字线W2，负载电阻体比基准单元(1，1)小RB，对于位线，大位线的一交点的电阻值RB，因而相抵，与基准单元(1，1)相同。
另外，在(4，4)单元中，对于位线B4，增加位线的三个交点的电阻，但是，字线W4的负载电阻体比基准单元(1，1)小3RB，所以与基准单元(1，1)相抵，没有变化。另一方面，对于字线W4，交点的增加和位线B4的负载电阻体的减少也相同，因而，将位线B4侧以及字线W4侧相加后的布线电阻的增加与基准单元(1，1)相抵，没有变化。
因此，如图3所示，对于4×4个的所有存储单元，布线电阻的相对的增加全都为3RW+3RB这样的恒定值，能够解决作为现有课题的电阻值偏差这样的问题。
(第二实施方式)
本发明第二实施方式的交叉点结构的半导体存储装置示出用于实现第一实施方式的具体方法。即，为了实现图2的4×4个存储单元阵列，如图4所示，使作为位线的上部电极布线14以及作为字线的下部电极布线16的长度分别在位线译码器以及字线译码器方向上延长，由此，形成负载电阻体部。
在图4中，当将作为位线的上部电极布线14的一交点间的长度设为L1、将作为字线的下部电极布线16的一交点间的长度设为L2时，上部电极布线14以及下部电极布线16的平均单位长度的布线电阻值分别为如下的式3以及式4。
RB/L1…(式3)
RW/L2…(式4)
在这里，例如，为了将与位线B3(S3-S3线)相连接的负载电阻体部分的电阻值如图3所示那样作成1RW，使该位线B3在位线译码器方向上加长如下长度来实现，该长度为：将该电阻值RW除以式3所示的平均单位长度的布线电阻值(RB/L1)后的、式5示出的长度。
RW÷(RB/L1)＝L1×(RW/RB)…(式5)
同样地，位线B2(S2-S2线)在位线译码器方向上加长2×L1×(RW/RB)的长度即可，位线B1(S1-S1线)在位线译码器方向上加长3×L1×(RW/RB)的长度即可。另外，对于位线B4(S4-S4线)来说，不需要利用负载电阻体进行增加，所以，以原长度即可。
另一方面，对于字线W3(S7-S7线)，使该字线W3在字线译码器方向上加长如下长度来实现图3示出的负载电阻体，该长度为：将电阻值RB除以式4示出的平均单位长度的布线电阻值(RW/L2)后的、式6示出的长度。
RB÷(RW/L2)＝L2×(RB/RW)…(式6)
同样，字线W2(S6-S6线)在字线方向上加长2×L2×(RB/RW)的长度即可，字线W1(S5-S5线)在字线方向上加长3×L2×(RB/RW)的长度即可。另外，对于字线W4(S8-S8线)来说，不需要利用负载电阻体进行增加，所以，以原长度即可。
在本实施方式中，以与上部或者下部电极布线材料相同的材料形成负载电阻体，所以，对于作为位线的上部电极布线，在上部电极布线彼此间，长度依次阶梯性地相差式5所定义的长度即可，另外，对于作为字线的下部电极布线，在下部电极布线彼此间，长度依次阶梯性地相差式6所定义的长度即可。在这里，特别在RB＝RW的情况下，式5以及式6分别变为L1以及L2，所以，在上部电极布线方向以及下部电极布线方向的一交点间的布线电阻值相同的情况下，对于上部以及下部电极布线来说，分别使长度依次阶梯性地延长其延伸方向上的一交点间的间隔即可。
接着，图5的(a)图～(d)图分别是沿着图4中的S1-S1线～S4-S4线的概略剖视图。在形成在基底衬底13上的下部电极布线14和上部电极布线16之间配置有作为存储材料体的可变电阻体15，上部电极布线16利用隔着触点17的金属布线11连接到位线译码器(未图示)。可以考虑基底衬底13是适宜形成构成半导体存储装置的外围电路等的衬底，但是，为了形成下部电极布线14，优选其表面是绝缘膜。对于从接近位线译码器侧的最端部的单元至触点17的上部电极布线16的长度来说，从图5的(d)图到(c)图、(b)图、(a)图，依次加长式5所定义的长度。此外，在图4以及图5中，用虚线表示该上部电极布线16长度的增加。
另一方面，图6的(a)图～(d)图分别是沿着图4中的S5-S5线～S8-S8线的概略剖视图。在形成在基底衬底13上的下部电极布线14和上部电极布线16之间配置有作为存储材料体的可变电阻体15，下部电极14利用隔着触点17的金属布线12连接到字线译码器(未图示)。对于从接近字线译码器侧的最端部的单元至触点17的下部电极布线14的长度来说，从图6的(d)图到(c)图、(b)图、(a)图，依次加长式6所定义的长度。此外，在图4以及图6中，用虚线表示该下部电极布线14长度的增加。
在以上说明的本发明第二实施方式中，以与上下电极布线材料相同的材料形成负载电阻体，所以，利用上部电极以及下部电极布线的布局变更这样简单的方法，就能够容易地实现在第一实施方式中所说明的效果。
另外，在本发明第二实施方式中，如图4所示，使占据负载电阻体部分的上部以及下部电极布线在位线译码器以及字线译码器方向上直线地延长，但是，布局的自由度并不限于此。例如，利用使更长的负载电阻体部分的布线向负载电阻体部分的布线较短的位线侧或字线侧适当地弯曲这样的布局，能够有效地利用存储单元阵列和位线以及字线译码器之间的区域。
(第三实施方式)
本发明第三实施方式的交叉点结构的半导体存储装置与第二实施方式相同地，涉及用于实现图2的4×4个存储单元阵列的具体方法。
图7是图2的4×4个存储单元阵列的概略剖视图，(a)图是沿着位线B 1的概略剖视图，(b)图是沿着位线B4的概略剖视图。在本实施方式中，与第二实施方式相同地，在形成在基底衬底23上的下部电极布线24和上部电极布线26之间配置有作为存储材料体的可变电阻体25，上部电极布线26利用隔着触点27的金属布线21连接到位线译码器(未图示)。可以考虑基底衬底23是适宜形成构成半导体存储装置的外围电路等的衬底，但是，为了形成下部电极布线24，优选其表面是绝缘膜。在本实施方式中，在触点27内配置具有预定电阻值的材料，并将其作为负载电阻体28。并且，从位线B1到B4依次改变上部电极布线26端部的触点27的大小，从而使负载电阻体28的电阻值阶梯性地变化。即，在最接近字线译码器的位线B1处，是最小的触点的大小，在离字线译码器最远的位线B4处，是最大的触点的大小。
另外，同样地，图7的(c)图是沿着图2的4×4个存储单元阵列的字线W1的概略剖视图，图7的(d)图是沿着该存储单元阵列的字线W4的概略剖视图。在本实施方式中，与第二实施方式相同地，在形成在基底衬底23上的下部电极布线24和上部电极布线26之间配置作为存储材料体的可变电阻体25，下部电极布线24利用隔着触点27的金属布线22而连接到字线译码器(未图示)。并且，从字线W1到W4依次改变下部电极布线24端部的触点27的大小，从而使负载电阻体28的值阶梯性地变化。即，在最接近位线译码器的字线W1处，是最小的触点的大小，在离位线译码器最远的字线W4处，是最大的触点大小。
形成用于具体地实现第一实施方式的负载电阻体的方法并不限于上述的第二以及第三实施方式的方法。例如，在第二实施方式中，使上部电极布线或下部电极布线的延长部分为电阻率比上下电极布线大的材料，由此，能够使负载电阻体部分的占有面积比第二实施方式所记载的方法小。另外，作为负载电阻体，可以由外围电路的栅极电极布线或者利用了半导体衬底上的扩散层的布线形成。
(第四实施方式)
在以上所说明的第一至第三实施方式中，作为负载电阻体的电阻值的具体设定例，以4×4个简单的单元阵列进行了说明，但是，本发明并不限于这种方阵的存储单元阵列。例如，如图8所示，在10×4个的长方矩阵的存储单元阵列的情况下，将位线译码器302和位线B1、B2、…、B10之间的负载电阻体依次设为9RW、8RW、…、1RW、0，将字线译码器303和字线W1、W2、…、W4之间的负载电阻体依次设为3RB、2RB、…、0，由此，在电阻基准单元(1，1)中，与没有负载电阻体的情况相比，布线电阻值相对地大9RW+3RB，另外，其他的存储单元阵列内的任意单元的布线电阻的相对增加值也能够作成与基准单元(1，1)相同的9RW+3RB。
(第五实施方式)
在以上所说明的第一至第四实施方式中，以仅从存储单元阵列的单方向分别连接位线以及字线和位线译码器以及字线译码器的情况为例，但是，为了进一步减小布线电阻的降低，在从存储单元阵列的两侧对这些进行连接的情况下，本发明也能够应用。即，在图9中，具有8×8个存储单元，各位线从上下端两侧连接到位线译码器402，各字线从左右端两侧连接到字线译码器403。位于与字线W1至W4的交点处的单元的位线向位线译码器402的电连接优先是从存储单元阵列的上侧方向，位于与从字线W5至W8的交点处的单元的位线向位线译码器402的电连接优先是从存储单元阵列的下侧方向。另外，位于与位线B1至B4的交点处的单元的字线向字线译码器403的电连接优先是从存储单元阵列的左侧方向，位于与位线B5至B8的交点处的单元的字线向字线译码器的电连接优先是从存储单元的右侧方向。此外，在本图中，省略了从存储单元阵列向位线译码器402以及字线译码器403的具体布线的引绕。
并且，将位线译码器402和位线B1至B8之间的可变电阻体依次设为3RW、2RW、1RW、0、0、1RW、2RW、3RW，另外，将字线译码器403和字线W1至W8之间的可变电阻体依次设为3RB、2RB、1RB、0、0、1RB、2RB、3RB，由此，在基准单元(1，1)，与没有负载电阻体的情况相比，布线电阻值相对地大3RW+3RB，另外，其他的存储单元阵列内的任意单元的布线电阻的相对增加值也能够作成与基准单元(1，1)相同的3RW+3RB。
在以上所说明的第一至第五实施方式中，将位线作为上部电极布线，而将字线作为下部电极布线，但是，也可以是分别相反的组合的结构。
另外，在上述的第一至第五实施方式中，以4至10条左右的比较少条数的位线或者字线为例，但这是为了简化说明，即使成为与能够作为LSI来商用那样的存储单元数相当的位线以及字线的条数，通过以同样的考察顺序适当地设定负载电阻值，由此，也可以实现能够降低存储单元阵列内任意单元的布线电阻偏差这样本发明的效果。
另外，在上述的第一至第五实施方式中，在位线以及字线上都连接了负载电阻体，但是，本发明并不限于此。例如，在第一电极布线的电阻率与第二电极布线的电阻率相比显著大的情况下(例如RB＞RW的情况下)，仅在单侧附加负载电阻体，即，仅在电阻率较小的第二电极布线侧附加负载电阻体，由此，也可以降低存储单元阵列内的到各单元的布线电阻的偏差。在该情况下，各交点的相对的布线电阻的增加在存储单元阵列内并不完全恒定，但是，对问题较大的电极布线侧的布线电阻的影响进行校正，由此，虽然具有一定的范围，但是，实质上能够为恒定。
另外，在上述的第一至第五实施方式中，按各位线或者各字线的每一条依次改变负载电阻体的电阻值，但是，本发明并不限于此。即，可以分别按任意条的组合设定相同的负载电阻值，也可以仅对离位线译码器或字线译码器更近的部分连接负载电阻体。在该情况下，各交点的相对的布线电阻的增加在存储单元阵列内不完全恒定，具有一定的范围，但是，大概接近恒定，由此，与现有的半导体存储装置相比，能够降低布线电阻的偏差。
另外，在上述的第一至第五实施方式中，存在施加在存储材料体上的有效电压因由负载电阻体的附加引起的电压降而相对地比现有的存储单元阵列降低的问题，但是，到各任意单元的布线电阻值与现有的到位于离位线译码器以及字线译码器电气地最远的地方的单元的布线电阻值基本相同，所以，本发明的半导体存储装置的所有单元能够以保证了现有半导体存储装置中所有单元的动作的电压进行动作。因此，根据本发明，不特别需要使由电压脉冲发生电路产生的电压上升，就能起到降低有效电压偏差的这样的效果。
另外，在上述的第一至第五实施方式中，前面记述了从电压脉冲发生电路经由位线译码器以及字线译码器到位线以及字线的电压降小到几乎能够忽略的程度，但是，在这些电压降不能够忽略的情况下，也能够利用本发明的负载电阻体，通过设定对其进行补偿的电阻值，从电压脉冲发生电路到隔着第一电极布线的任意交点的寄生电阻值与从电压脉冲发生电路到隔着第二电极布线的该交点的寄生电阻值之和在存储单元阵列内大概为恒定，对存储单元阵列内所有单元的施加电压实质上也能够为恒定。
另外，在上述的第一至第五实施方式中，以将存储材料体作成电阻由于电压的施加而变化的可变电阻体材料的RRAM为例进行了说明，但是并不限于此，使用具有铁电体特性的材料、具有铁磁性隧道磁阻效应的材料等其他存储材料体，本发明的有效性也并不受到任何损害。
另外，为了降低交叉点结构中的寄生电流，也可以作成在交叉点结构部分串联连接二极管的结构的存储单元。一般是该二极管相对存储材料体串联连接在上部电极或下部电极的外侧的结构，但是，也可以是将二极管配置在存储材料体和上部电极之间、或者配置在存储材料体和下部电极之间的结构。作为二极管，使用示出PN二极管特性或者肖特基二极管特性的材料、或者ZnO或Bi2O3等可变电阻等。

Claims (14)

1.一种交叉点结构的半导体存储装置，具有：多个第一电极布线，在相同方向上延伸；多个第二电极布线，与所述第一电极布线交叉；存储材料体，用于在所述第一电极布线和所述第二电极布线的交点处存储数据，其特征在于：
到任意所述交点的所述第一电极布线的布线电阻值与到该交点的所述第二电极布线的布线电阻值之和在各任意所述交点彼此间实质上为恒定。
2.如权利要求1的交叉点结构的半导体存储装置，其特征在于：
对所述多个第一电极布线和所述多个第二电极布线的至少任意一方连接有负载电阻体，该负载电阻体用于使到任意所述交点的所述第一电极布线的布线电阻值与到该交点的所述第二电极布线的布线电阻值之和在各任意所述交点彼此间实质上为恒定。
3.如权利要求2的交叉点结构的半导体存储装置，其特征在于：
在所述多个第一电极布线和所述多个第二电极布线的各交点配置所述存储材料体，形成存储单元阵列，
在所述多个第一电极布线和所述多个第二电极布线的至少任意一方的、所述存储单元阵列的外侧区域连接有所述负载电阻体。
4.如权利要求2的交叉点结构的半导体存储装置，其特征在于：
所述负载电阻体的电阻值在各电极布线彼此间依次阶梯性地不同。
5.如权利要求4的交叉点结构的半导体存储装置，其特征在于：
与所述多个第一电极布线相连接的所述负载电阻体的电阻值在各负载电阻彼此间，以如下的值依次阶梯性地不同，即，该值实质上等于与该电极布线交叉的所述第二电极布线延伸方向上的一交点间的所述第二电极布线的布线电阻值。
6.如权利要求4或5的交叉点结构的半导体存储装置，其特征在于：
与所述多个第二电极布线相连接的所述负载电阻体的电阻值在各负载电阻彼此间，以如下的值依次阶梯性地不同，即，该值实质上等于与该电极布线交叉的所述第一电极布线延伸方向上的一交点间的所述第一电极布线的布线电阻值。
7.如权利要求2的交叉点结构的半导体存储装置，其特征在于：
所述负载电阻体由所述第一电极布线或者所述第二电极布线的一部分构成。
8.如权利要求7的交叉点结构的半导体存储装置，其特征在于：
所述第一电极布线的布线长度在该电极布线彼此间不同或者所述第二电极布线的布线长度在该电极布线彼此间不同。
9.如权利要求8的交叉点结构的半导体存储装置，其特征在于：
所述第一电极布线包括M条的条数，将该电极布线延伸的方向上的一交点间的间隔设为L1、将一交点间的布线电阻值设为RB、将所述第二电极布线延伸的方向上的一交点间的所述第二电极布线的布线电阻值设为RW的情况下，所述多个第一电极布线的布线长度在各电极布线彼此间以(m-1)×L1×(RW/RB)的长度依次阶梯性地不同，
其中，m＝1，2，3，…，M，
M为自然数。
10.如权利要求8或9的交叉点结构的半导体存储装置，其特征在于：
所述第二电极布线包括N条的条数，将该电极布线延伸的方向上的一交点间的间隔设为L2、将一交点间的布线电阻值设为RW、将所述第一电极布线延伸的方向上的一交点间的所述第一电极布线的布线电阻值设为RB的情况下，所述多个第二电极布线的布线长度在各电极布线彼此间以(n-1)×L2×(RB/RW)的长度依次阶梯性地不同，
其中，n＝1，2，3，…，N，
N为自然数。
11.一种交叉点结构的半导体存储装置，具有：在相同方向上延伸的多个第一电极布线；与所述第一电极布线交叉的多个第二电极布线；交叉点结构的存储单元阵列，在所述多个第一电极布线和所述多个第二电极布线的各交点配置用于存储数据的存储材料体而成；对所述存储单元阵列内的任意存储单元施加动作电压的位线译码器、字线译码器以及电压脉冲发生电路，其特征在于，
具有与所述第一电极布线以及所述第二电极布线的至少任意一方相连接的、电阻值在各电极布线彼此间依次阶梯性地不同的负载电阻体，
具有所述负载电阻体，由此，从所述电压脉冲发生电路至隔着所述第一电极布线的任意所述交点的寄生电阻值与从所述电压脉冲发生电路至隔着所述第二电极布线的该交点的寄生电阻值之和在各任意所述交点彼此间实质上为恒定。
12.如权利要求1～5、7～9、11中任意一项的交叉点结构的半导体存储装置，其特征在于：
所述存储数据的存储材料体具有铁电体特性。
13.如权利要求1～5、7～9、11中任意一项的交叉点结构的半导体存储装置，其特征在于：
所述存储数据的存储材料体具有铁磁性隧道磁阻效应。
14.如权利要求1～5、7～9、11中任意一项的交叉点结构的半导体存储装置，其特征在于：
所述存储数据的存储材料体由可变电阻体材料构成。
CN2006800407736A 2005-11-02 2006-09-27 交叉点结构的半导体存储装置 Expired - Fee Related CN101300678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005319882A JP4231502B2 (ja) 2005-11-02 2005-11-02 クロスポイント構造の半導体記憶装置
JP319882/2005 2005-11-02
PCT/JP2006/319130 WO2007052426A1 (ja) 2005-11-02 2006-09-27 クロスポイント構造の半導体記憶装置

Publications (2)

Publication Number Publication Date
CN101300678A true CN101300678A (zh) 2008-11-05
CN101300678B CN101300678B (zh) 2010-09-08

Family

ID=38005581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800407736A Expired - Fee Related CN101300678B (zh) 2005-11-02 2006-09-27 交叉点结构的半导体存储装置

Country Status (5)

Country Link
US (1) US20100128512A1 (zh)
JP (1) JP4231502B2 (zh)
CN (1) CN101300678B (zh)
TW (1) TW200725616A (zh)
WO (1) WO2007052426A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098138B (zh) * 2010-08-12 2015-09-23 美光科技公司 存储器单元、存储器阵列以及操作存储器单元的方法
CN107026169A (zh) * 2016-01-27 2017-08-08 三星电子株式会社 存储器件以及包括该存储器件的电子设备
US9830970B2 (en) 2010-02-15 2017-11-28 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
CN108091358A (zh) * 2016-11-21 2018-05-29 东芝存储器株式会社 磁存储器和存储器系统
CN111427111A (zh) * 2020-03-30 2020-07-17 Tcl华星光电技术有限公司 量子点图案化方法、装置及系统
CN111951874A (zh) * 2019-05-14 2020-11-17 北京兆易创新科技股份有限公司 一种校验的方法和装置
CN113594203A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法、定位方法和掩膜版

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358526B2 (en) 2008-02-28 2013-01-22 Contour Semiconductor, Inc. Diagonal connection storage array
TWI517156B (zh) 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
KR20100104624A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 반도체 메모리 소자
JP5197512B2 (ja) * 2009-07-02 2013-05-15 株式会社東芝 半導体記憶装置
JP2011040112A (ja) 2009-08-06 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
JP5214693B2 (ja) 2010-09-21 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
JP2012069216A (ja) 2010-09-24 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR102115427B1 (ko) 2013-02-28 2020-05-28 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
GB2541961B (en) * 2015-09-01 2019-05-15 Lattice Semiconductor Corp Multi-time programmable non-volatile memory cell
JP2019053804A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体記憶装置
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
JP2020155647A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
KR102670952B1 (ko) * 2019-07-16 2024-05-30 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US11222695B2 (en) * 2019-11-15 2022-01-11 Micron Technology, Inc. Socket design for a memory device
JP2023135866A (ja) 2022-03-16 2023-09-29 キオクシア株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308457B2 (ja) * 1995-10-02 2002-07-29 松下電器産業株式会社 電気信号供給回路および半導体メモリ装置
US5751650A (en) * 1995-10-02 1998-05-12 Matsushita Electronics Corporation Electric signal supply circuit and semiconductor memory device
JP2002100182A (ja) * 2000-09-27 2002-04-05 Canon Inc 磁気薄膜メモリ
US6480438B1 (en) * 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6569745B2 (en) * 2001-06-28 2003-05-27 Sharp Laboratories Of America, Inc. Shared bit line cross point memory array
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
JP4214708B2 (ja) * 2002-03-27 2009-01-28 セイコーエプソン株式会社 強誘電体記憶装置及びその駆動方法
JP4182671B2 (ja) * 2002-03-29 2008-11-19 セイコーエプソン株式会社 強誘電体記憶装置の調整方法
US6842369B2 (en) * 2002-05-07 2005-01-11 Hewlett-Packard Development Company, L.P. Intermesh memory device
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
JP2005236003A (ja) * 2004-02-19 2005-09-02 Sony Corp 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法
US7339814B2 (en) * 2005-08-24 2008-03-04 Infineon Technologies Ag Phase change memory array having equalized resistance

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360967B2 (en) 2010-02-15 2019-07-23 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US9830970B2 (en) 2010-02-15 2017-11-28 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US10796744B2 (en) 2010-02-15 2020-10-06 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
CN103098138B (zh) * 2010-08-12 2015-09-23 美光科技公司 存储器单元、存储器阵列以及操作存储器单元的方法
CN107026169B (zh) * 2016-01-27 2021-01-15 三星电子株式会社 存储器件以及包括该存储器件的电子设备
US10734450B2 (en) 2016-01-27 2020-08-04 Samsung Electronics Co., Ltd. Memory device and electronic apparatus including the same
CN107026169A (zh) * 2016-01-27 2017-08-08 三星电子株式会社 存储器件以及包括该存储器件的电子设备
CN108091358A (zh) * 2016-11-21 2018-05-29 东芝存储器株式会社 磁存储器和存储器系统
CN108091358B (zh) * 2016-11-21 2021-09-10 东芝存储器株式会社 磁存储器和存储器系统
CN111951874A (zh) * 2019-05-14 2020-11-17 北京兆易创新科技股份有限公司 一种校验的方法和装置
CN111951874B (zh) * 2019-05-14 2022-10-18 兆易创新科技集团股份有限公司 一种校验的方法和装置
CN111427111A (zh) * 2020-03-30 2020-07-17 Tcl华星光电技术有限公司 量子点图案化方法、装置及系统
CN113594203A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法、定位方法和掩膜版

Also Published As

Publication number Publication date
JP4231502B2 (ja) 2009-03-04
TWI310185B (zh) 2009-05-21
TW200725616A (en) 2007-07-01
JP2007129041A (ja) 2007-05-24
CN101300678B (zh) 2010-09-08
US20100128512A1 (en) 2010-05-27
WO2007052426A1 (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
CN101300678B (zh) 交叉点结构的半导体存储装置
JP5016151B2 (ja) 抵抗変化型不揮発性記憶装置
US7724560B2 (en) Nonvolatile memory device having twin memory cells
US9361979B2 (en) Apparatuses including cross point memory arrays and biasing schemes
US8125817B2 (en) Nonvolatile storage device and method for writing into the same
US6781910B2 (en) Small area magnetic memory devices
KR101604042B1 (ko) 자기 메모리 및 그 동작방법
JP5557419B2 (ja) 半導体装置
CN1213453C (zh) 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列
US8320196B2 (en) Semiconductor memory with improved block switching
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
JP5846124B2 (ja) 半導体記憶装置
JP3913258B2 (ja) 半導体記憶装置
JP6810725B2 (ja) 抵抗変化型ランダムアクセスメモリ
KR20200032922A (ko) 페리-언더-셀 구조의 메모리 장치
US8824189B2 (en) Semiconductor device
JP4903919B1 (ja) 抵抗変化型不揮発性記憶装置
JP2011142186A (ja) 抵抗変化メモリ
US7535754B2 (en) Integrated circuit memory devices with MRAM voltage divider strings therein
WO2009108875A1 (en) Storage array with diagonal connection of power supplies
US9230644B2 (en) Electronic device
CN107845399A (zh) 电阻式存储装置及其线选择电路
JP2021089972A (ja) 半導体記憶装置
CN115841839B (zh) 熔丝阵列电路
US9478283B2 (en) Nonvolatile semiconductor storage device having improved reading and writing speed characteristics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20200927