CN111951874A - 一种校验的方法和装置 - Google Patents
一种校验的方法和装置 Download PDFInfo
- Publication number
- CN111951874A CN111951874A CN201910400129.4A CN201910400129A CN111951874A CN 111951874 A CN111951874 A CN 111951874A CN 201910400129 A CN201910400129 A CN 201910400129A CN 111951874 A CN111951874 A CN 111951874A
- Authority
- CN
- China
- Prior art keywords
- bit lines
- detection circuit
- preset number
- detection
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供了一种校验的方法和装置。所述方法包括:在检测电路接收到对存储单元进行存储单元校验操作的校验指令时,根据多个位线与检测电路的物理距离,选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,调整其他位线与检测电路之间连接线的电阻值,响应于校验指令,通过检测电路对多个位线进行存储单元校验操作。本发明的方案使得所有进行校验操作的位线都被施以同样的电压,以同一个标准来进行校验,提高了检测电路扫描的准确度,不会影响Nand flash存储器执行其他的操作,提升了Nand flash存储器的可靠性。
Description
技术领域
本发明涉及存储领域,尤其涉及一种校验的方法和装置。
背景技术
目前Nand flash存储器包括:存储单元阵列和检测电路,存储单元阵列由多个位线组合而成,检测电路用于Nand flash存储器中对存储单元执行扫描,执行扫描的目的是为了验证执行过编程的存储单元是否通过验证。
现有技术Nand flash存储器检测电路执行校验操作时,按照一个位线一个位线扫描的方式进行,有可能得到错误的扫描的结果,即,原本通过验证的存储单元却被错误地当成未通过验证的存储单元,导致检测电路扫描的准确度较低,影响Nand flash存储器执行其他的操作。
发明内容
本发明提供一种校验的方法和装置,提高了Nand flash存储器中检测电路扫描的准确度。
为了解决上述技术问题,本发明实施例提供了一种校验的方法,所述方法应用于Nand flash存储器,所述Nand flash存储器包括:存储单元阵列和检测电路,所述存储单元阵列包括:多个位线,每个位线包括多个存储单元;所述方法包括:
在所述检测电路接收到对所述存储单元进行存储单元校验操作的校验指令时,根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,调整所述多个位线中除所述第一预设数量的位线以外的其他位线与所述检测电路之间连接线的电阻值,使得所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等;
响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
可选地,根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线,包括:
根据所述多个位线与所述检测电路的物理距离,选择所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
通过所述检测电路检测所述第一预设数量的位线中各位线上的检测电压之差是否在预设范围内;
若所述第一预设数量的位线中各位线上的检测电压之差超出所述预设范围,则将所述第一预设数量调整为第二预设数量,并重新选择所述多个位线中与所述检测电路物理距离相对最远的第二预设数量的位线;
根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线,包括:
若所述第一预设数量的位线中各位线上的检测电压之差在所述预设范围内,则选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线。
可选地,所述Nand flash存储器还包括:滑动补偿电阻,所述滑动补偿电阻与所述检测电路和所述存储单元阵列分别连接,以所述第一预设数量的位线与所述检测电路之间连接线的电阻值为标准,调整所述其他位线与所述检测电路之间连接线的电阻值,包括:
调用距离电阻值关系表,所述距离电阻值关系表为所述多个位线中任一位线与所述检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表,离所述检测电路的物理距离越小的位线需要的补偿电阻的阻值越大;
根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,所述使能信号用于控制所述滑动补偿电阻产生补偿电阻值;
利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值。
可选地,在利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值后,所述方法还包括:
通过所述检测电路检测所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压是否相等;
若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压不相等,则返回步骤:调用距离电阻值关系表;以及,根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,并利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值;
若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等,则响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
可选地,所述多个位线中除所述第一预设数量的位线以外的其他位线与所述检测电路之间连接线的电阻值的取值为:
所述其他位线与所述检测电路之间连接线的电阻值加上所述滑动补偿电阻产生的补偿电阻值。
本发明实施例还提供了一种校验的装置,所述装置应用于Nand flash存储器,所述Nand flash存储器包括:存储单元阵列和检测电路,所述存储单元阵列包括:多个位线,每个位线包括多个存储单元;所述装置包括:
接收选中模块,用于在所述检测电路接收到对所述存储单元进行存储单元校验操作的校验指令时,根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
调整电阻模块,用于以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,调整所述多个位线中除所述第一预设数量的位线以外的其他位线与所述检测电路之间连接线的电阻值,使得所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等;
响应校验模块,用于响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
可选地,所述接收选中模块包括:
选择第一数量子模块,用于根据所述多个位线与所述检测电路的物理距离,选择所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
检测电压差值子模块,用于通过所述检测电路检测所述第一预设数量的位线中各位线上的检测电压之差是否在预设范围内;
调整重选子模块,用于若所述第一预设数量的位线中各位线上的检测电压之差超出所述预设范围,则将所述第一预设数量调整为第二预设数量,并重新选择所述多个位线中与所述检测电路物理距离相对最远的第二预设数量的位线;
选中子模块,用于若所述第一预设数量的位线中各位线上的检测电压之差在所述预设范围内,则选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线。
可选地,所述Nand flash存储器还包括:滑动补偿电阻,所述滑动补偿电阻与所述检测电路和所述存储单元阵列分别连接,所述调整电阻模块包括:
调用关系表子模块,用于调用距离电阻值关系表,所述距离电阻值关系表为所述多个位线中任一位线与所述检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表,离所述检测电路的物理距离越小的位线需要的补偿电阻的阻值越大;
发送使能信号子模块,用于根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,所述使能信号用于控制所述滑动补偿电阻产生补偿电阻值;
调整电阻子模块,用于利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值。
可选地,所述装置还包括:
检测电压等值模块,用于通过所述检测电路检测所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压是否相等;
返回校验模块,用于若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压不相等,则返回步骤:调用距离电阻值关系表;以及,根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,并利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值;还用于若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等,则响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
可选地,所述装置还包括:
取值模块,用于所述其他位线与所述检测电路之间连接线的电阻值的取值,其值为:所述其他位线与所述检测电路之间连接线的电阻值加上所述滑动补偿电阻产生的补偿电阻值。
与现有技术相比,本发明提供的一种校验的方法和装置,在通过检测电路对存储单元进行存储单元校验操作时,根据多个位线与检测电路的物理距离,选中与检测电路物理距离相对最远的第一预设数量的位线,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,调整除第一预设数量的位线以外的其他位线与检测电路之间连接线的电阻值,使得加在其他位线上的检测电压与加在第一预设数量的位线上的检测电压相等,之后通过检测电路对多个位线进行存储单元校验操作。本发明的方案使得所有进行校验操作的位线都被施以同样的电压,以同一个标准来进行校验,提高了检测电路扫描的准确度,不会影响Nand flash存储器执行其他的操作,提升了Nand flash存储器的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例的一种校验的方法的流程图;
图2是本发明实施例步骤101的具体流程图;
图3是本发明实施例的一种校验的方法的应用原理示意图;
图4是本发明实施例的一种校验的装置的框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
发明人发现,现有Nand flash存储器存储单元在进行校验操作时会产生一个问题:检测电路使用同一电压进行校验不能准确扫描出检测结果为“1”或“0”的存储单元,将一些应该判断为“1”的存储单元错误判断为“0”的存储单元,从而影响Nand flash存储器的后续操作,导致Nand flash存储器的可靠性较低。
发明人进一步发现产生这个问题的原因是:检测电路产生的检测电压加在每个位线上的电压值不同,从而导致扫描结果可能出错。例如:Nand flash存储器中存储单元阵列共有1000个位线,地址从bl0到bl999,假设这1000个位线是从左至右排列,其占用的物理版图面积较大,检测电路占用的物理版图远小于存储单元阵列,假设其在存储单元阵列的上方,那么这1000个位线与检测电路之间连接线的物理距离是不一样,例如bl0是存储单元阵列的最边缘,与检测电路之间连接线的物理距离相对于其它999个位线最长,bl583与检测电路之间连接线的物理距离相对于其它999个位线最短,则bl0与检测电路之间连接线的电阻值与bl583与检测电路之间连接线的电阻值相差就较大,因此检测电路采用同样的电压对bl0和bl583进行扫描时,由于连接线电阻值的不同,导致加在bl0和bl583上的电压就是不一样,并且相差较大。
由上产生一个问题,因为加在bl0和bl583上的电压不一样,即对bl0和bl583进行扫描时的电压也不一样,那么bl0上进行扫描时判断存储单元是否通过验证的标准就和bl583不同,就会导致bl0或者bl583上存储单元可能是可以通过验证的,却被判断为未通过验证,也可能存储单元本身是未通过验证却被判断为通过验证,这就会影响Nand flash存储器后续各种操作,Nand flash存储器可靠性较低。
基于以上问题,发明人经过深入研究,结合Nand flash存储器中位线排列的特点:位线排列是非常紧密的,bl0与检测电路之间连接线的物理距离与bl1与检测电路之间连接线的物理距离差距极为微小,反映出来的两者的电阻值差距也极为微小,针对两者进行扫描时,加在两者上的电压基本相同。按照这个思路,将存储单元阵列划分出多个区域,不同区域补偿不同电阻,使得所有存储单元都使用相同电压进行扫描,解决了上述问题。以下对发明人提出的解决方案进行详细解释和说明。
图1示出了本发明实施例的一种校验的方法的流程图。该方法应用于Nand flash存储器,Nand flash存储器包括:存储单元阵列和检测电路,存储单元阵列包括:多个位线,每个位线包括多个存储单元;校验的方法包括如下步骤:
步骤101:在检测电路接收到对存储单元进行存储单元校验操作的校验指令时,根据多个位线与检测电路的物理距离,选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线。
本发明实施例中,Nand flash存储器包括:存储单元阵列和检测电路,存储单元阵列包括:多个位线,每个位线都包括多个存储单元,需要对存储单元进行校验操作时,通过上位机向检测电路发送校验指令,检测电路接收到该指令后,对存储单元进行存储单元校验操作,根据多个位线与检测电路的物理距离,选中预设数量的位线,这些位线与检测电路的物理距离相对于其它位线是最远的。如何选中预设数量的位线在下文对应处有详细解释和说明,在此先不做赘述。
例如:如图3中所示,Nand flash存储器中存储单元阵列包括1000个字线,地址从bl0到bl999,假设预设数量为100个,最左边位线离检测电路的物理距离相对最远,即bl0到bl99这100个位线与检测电路的物理距离相对于b100到bl999这些位线与检测电路的物理距离长,假定bl0到bl99中bl0与检测电路的物理距离最远,为6厘米,bl99与检测电路的物理距离为5.01厘米,则bl100到bl999与检测电路的物理距离都小于5.01厘米。
可选地,参照图2,步骤101具体包括:
步骤101a:根据多个位线与检测电路的物理距离,选择多个位线中与检测电路物理距离相对最远的第一预设数量的位线。
步骤101b:通过检测电路检测第一预设数量的位线中各位线上的检测电压之差是否在预设范围内。
本发明实施例中,第一预设数量的位线选择是实现本发明方案一个比较重要的标准。首先在存储单元包括的位线中选择与检测电路物理距离相对最远的第一预设数量的位线,再通过检测电路检测第一预设数量的位线中各位线上的检测电压之差是否在预设范围内,因位线排列是非常紧密的,bl0与检测电路之间连接线的物理距离与bl1与检测电路之间连接线的物理距离差距极为微小,反映出来的两者的电阻值差距也极为微小。那么加在bl0与bl1上的检测电压的差距也就即为微小,而是否可以将bl0与bl1划分在一个区域的标准就是加在两者上的检测电压之差是否小于预设范围。
作为一个示例,如图3中所示,bl0与检测电路之间连接线的物理距离为6厘米,那么bl1(图3未示出)与检测电路之间连接线的物理距离可能为5.99厘米,bl2(图3未示出)与检测电路之间连接线的物理距离可能为5.98厘米,bl99与检测电路之间连接线的物理距离可能为5.01厘米,那么假如bl0与检测电路之间连接线的电阻值为0.00102欧姆(假设连接线为铜,其电阻率为0.017,横截面积为1平方毫米,根据电阻值计算公式得到其电阻值:0.017*0.06/1=0.00102),则bl1(图3未示出)与检测电路之间连接线的电阻值为0.0010183欧姆,bl2(图3未示出)与检测电路之间连接线的电阻值为0.0010166欧姆,bl99与检测电路之间连接线的电阻值为0.0008517欧姆,其电阻值差距即为微小,那么检测电路加在这些位线上的检测电压差距也极为微小。假设检测电路产生的电压为6V,预设范围为0.01V,bl0、bl1(图3未示出)、bl2(图3未示出)、bl99自身的电阻值为0.1V,那么加在bl0上的检测电压为5.93942V,加在bl1(图3未示出)上的检测电压为5.93952V,加在bl2(图3未示出)上的检测电压为5.93962V,加在bl99上的检测电压为5.94933V,其之间差距也极为微小,最大差值只有5.94933V-5.93942V=0.00991V,小于预设范围。
预设范围的设定是经过大量测试、仿真得出的,一般认为超出这个预设范围的bl之间,加在其上的检测电压差距可能会影响到扫描结果的准确度,而认为在这个范围内的bl之间,加在其上的检测电压差距基本不会影响到扫描结果的准确度,或者认为这个检测电压差距产生的影响扫描结果的准确度是十分有限的,可以被接受的。
步骤101c:若第一预设数量的位线中各位线上的检测电压之差超出预设范围,则将第一预设数量调整为第二预设数量,并重新选择多个位线中与检测电路物理距离相对最远的第二预设数量的位线。
本发明实施例中,若是第一预设数量的位线中各位线上的检测电压之差超出预设范围,则将第一预设数量调整为第二预设数量,并重新选择多个位线中与检测电路物理距离相对最远的第二预设数量的位线。沿用上述示例,如图3中所示,假设加在bl99上的检测电压为5.95946V,加在bl98(图3未示出)上的检测电压为5.94943V,加在bl97(图3未示出)上的检测电压为5.94932V,那么bl98(图3未示出)与bl99上的检测电压与bl0上的检测电压5.93942V的差值分别为0.02004V和0.01001V,均不在预设范围0.01V之内,bl97(图3未示出)上的检测电压与bl0上的检测电压5.93942V的差值为0.0099V,在预设范围0.01V之内,则将第一预设数量bl0到bl99调整为第二预设数量bl0到bl97(图3未示出)。虽然加在bl0~bl97(图3未示出)上的检测电压略有差距,但在预设范围内,不会影响到扫描结果的准确度,但加在bl98(图3未示出)和bl99上的检测电压与bl0上的检测电压差距大于预设范围,因此不能将bl98(图3未示出)、bl99与bl0~bl97(图3未示出)放在一个区域,若是放在同一区域,就可能影响bl98(图3未示出)和bl99扫描结果的准确度。
步骤101d:若第一预设数量的位线中各位线上的检测电压之差在预设范围内,则选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线。
本发明实施例中,若是第一预设数量的位线中各位线上的检测电压之差在预设范围内,则选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线。沿用上述示例,如图3中所示,假设加在第一预设数量bl0~bl99上的检测电压之间的差值均在预设范围0.01V之内,则就选中bl0~bl99为一个区域,其与检测电路物理距离相对于剩余的其他位线bl100~bl999(图3未示出)与检测电路物理距离最远。
步骤102:以第一预设数量的位线与检测电路之间连接线的物理距离为标准,调整多个位线中除第一预设数量的位线以外的其他位线与检测电路之间连接线的电阻值,使得其他位线上的检测电压与第一预设数量的位线上的检测电压相等。
本发明实施例中,在选好第一预设数量的位线后,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,调整剩余其他位线与检测电路之间连接线的电阻值,使得其他位线上的检测电压与第一预设数量的位线上的检测电压相等。可以理解的是,其他位线也需要按照上述方法进行划分,将其划分为多个区域,加在一个区域内的各位线上的检测电压之差都在预设范围内,以保证在同一区域内的各个位线的扫描结果不受影响。那么以第一预设数量的位线与检测电路之间连接线的物理距离为标准,调整其他位线与检测电路之间连接线的电阻值,使得其他位线上的检测电压与第一预设数量的位线上的检测电压相等。
沿用上述示例,例如图3中,假设bl0~bl99为选中的第一预设数量的位线,这其中bl0与检测电路之间连接线的物理距离最远,连接线的电阻值相对最大,为0.00102欧姆,bl99与检测电路之间连接线的物理距离最近,连接线的电阻值相对最小,为0.0008517欧姆,则加在bl0上的检测电压相对最大,为5.93942V,加在bl99上的检测电压相对最小,为5.94933V,即加在bl0~bl99上检测电压的差值最大只有0.00991V,小于预设范围,检测电路加在bl0~bl99上的检测电压虽然略有差异,但不影响扫描结果的准确度。
以bl0~bl99与检测电路之间连接线的物理距离为标准,假设bl100~bl199(图3未示出)为另一个区域,则相应的调整bl100~bl199(图3未示出)与检测电路之间连接线电阻值,使得加在bl100~bl199(图3未示出)上的检测电压值与加在bl0~bl99上的检测电压相等。具体如何调整,下文进行详细的解释和说明。
可选地,Nand flash存储器还包括:滑动补偿电阻,滑动补偿电阻与检测电路和存储单元阵列分别连接,步骤102具体包括:
步骤102a:调用距离电阻值关系表,距离电阻值关系表为多个位线中任一位线与检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表,离检测电路的物理距离越小的位线需要的补偿电阻的阻值越大。
本发明实施例中,在选中第一预设数量的位线后,需要对剩余其他位线进行电阻补偿,首先调用距离电阻值关系表,该关系表是经过大量的测试和仿真计算得出的,其为多个位线中任一位线与检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表。一般情况下,Nand flash存储器出厂时,位线与检测电路的物理距离就是固定的,那么位线与检测电路之间连接线的电阻值就被确定了并且不会再变,即加在各位线上的检测电压也就被确定了,因此设定了预设范围后,对所有位线进行区域划分,每一个区域包括的位线数量基本相等,并且也会被确定好,以相对最远的区域的位线与检测电路之间连接线的物理距离为标准,对其它位线只需要按照区域的划分,通过滑动补偿电阻为同一个区域统一提供同一个补偿电阻值,就可以使得加在所有区域中位线上的检测电压相等。而对每个区域提供的补偿电阻值是经过大量的测试以及计算,也同样是可以被确定的,因此就可以形成距离电阻值关系表。
沿用上述示例,例如图3中,假设检测电路产生的电压为6V,预设范围为0.01V,假设bl0~bl99为选中的第一预设数量的位线,即为第一区域,这其中bl0与检测电路之间连接线的物理距离为0.00102欧姆,bl99与检测电路之间连接线的物理距离为0.0008517欧姆,加在bl0上的检测电压为5.93942V,加在bl99上的检测电压为5.94933V,即加在bl0~bl99上检测电压的差值最大只有0.00991V,小于预设范围。
按照相同的方法选中bl100~bl199为第二区域(图3未示出),其中bl100(图3未示出)与检测电路之间连接线的物理距离为5厘米,那么bl101(图3未示出)与检测电路之间连接线的物理距离为4.99厘米,bl199(图3未示出)与检测电路之间连接线的物理距离为4.01厘米,则bl100(图3未示出)与检测电路之间连接线的电阻值为0.00085欧姆,bl101(图3未示出)与检测电路之间连接线的电阻值为0.0008483欧姆,bl199(图3未示出)与检测电路之间连接线的电阻值为0.0006817欧姆。Bl100(图3未示出)、bl101(图3未示出)、bl199(图3未示出)自身的电阻值为0.1V,那么加在bl100(图3未示出)上的检测电压为5.94943V,加在bl101(图3未示出)上的检测电压为5.94953V,加在bl199(图3未示出)上的检测电压为5.95937V,最大差值只有0.00987V,小于预设范围。
由于要使得加在第一区域上的检测电压与加在第二区域上的检测电压相等,那么就需要对bl100~bl199(图3未示出)与检测电路之间连接线的电阻值作电阻补偿,实现的方法就是使得第二区域中各个位线的电阻值与第一区域中各个位线的电阻值一样,因为同一个区域中每个位线位置排列的特性,一个区域只需要使用一个补偿电阻的阻值,就可以满足。
例如bl0与检测电路之间连接线的电阻值为0.00102欧姆,而bl100(图3未示出)与检测电路之间连接线的电阻值为0.00085欧姆,那么补偿一个0.00017欧姆的电阻就使得bl0、bl100(图3未示出)与检测电路之间连接线的电阻值相等,同理bl1(图3未示出)与检测电路之间连接线的电阻值为0.0010183欧姆,bl101(图3未示出)与检测电路之间连接线的电阻值为0.0008483欧姆,也补偿一个0.00017欧姆的电阻就使得bl1(图3未示出)、bl101(图3未示出)与检测电路之间连接线的电阻值相等,bl99与检测电路之间连接线的电阻值为0.0008517欧姆,bl199(图3未示出)与检测电路之间连接线的电阻值为0.0006817欧姆,也补偿一个0.00017欧姆的电阻就使得bl99、bl199(图3未示出)与检测电路之间连接线的电阻值相等。因此整个第二区域统一补偿一个0.00017欧姆的电阻就可以满足第二区域中各个位线与检测电路连接线的电阻值,与第一区域中各个位线与检测电路连接线的电阻值相等的要求,从而加在第二区域中各个位线上的检测电压就与加在第一区域中各个位线上的检测电压完全相等。
存储单元阵列中划分出的其他各个区域采用上述方法一样的过程,得到按区域划分的位线与检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系,就形成了距离电阻值关系表,最终达到了使用同一个检测电压对存储单元阵列中各个位线进行扫描的目的,保证了扫描结果的准确度。
步骤102b:根据距离电阻值关系表,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,向滑动补偿电阻发送使能信号,使能信号用于控制滑动补偿电阻产生补偿电阻值。
步骤102c:利用滑动补偿电阻产生的补偿电阻值,调整其他位线与检测电路之间连接线的电阻值。
本发明实施例中,Nand flash存储器中能产生补偿电阻值的是滑动补偿电阻,滑动补偿电阻与检测电路和存储单元阵列分别连接,需要补偿电阻时,根据距离电阻值关系表,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,由上位机向滑动补偿电阻发送使能信号,该使能信号用于控制滑动补偿电阻产生补偿电阻值。
沿用上述示例,图3中,假若bl100~bl199需要补偿的电阻值为0.00017欧姆,则向滑动补偿电阻发送使能信号,控制滑动补偿电阻产生0.00017欧姆的电阻值补偿给bl100~bl199即可。
可选地,步骤102c后校验的方法还包括:
步骤102d:通过检测电路检测其他位线上的检测电压与第一预设数量的位线上的检测电压是否相等;
本发明实施例中,在通过滑动补偿电阻为除第一预设数量的位线以外的其他位线补偿电阻后,需要通过检测电路检测这些位线上的检测电压是否与加在第一预设数量的位线上的检测电压是否相等。沿用上述示例,图3中,在滑动补偿电阻为bl100~bl199补偿电阻后,检测电路检测bl100~bl199上的检测电压与加在bl0~bl99上的检测电压是否相等。
步骤102e:若其他位线上的检测电压与第一预设数量的位线上的检测电压不相等,则返回步骤:调用距离电阻值关系表;以及,根据距离电阻值关系表,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,向滑动补偿电阻发送使能信号,并利用滑动补偿电阻产生的补偿电阻值,调整其他位线与检测电路之间连接线的电阻值。
步骤102f:若其他位线上的检测电压与第一预设数量的位线上的检测电压相等,则响应于校验指令,通过检测电路对多个位线进行存储单元校验操作。
本发明实施例中,若是除第一预设数量的位线以外的其他位线上的检测电压与第一预设数量的位线上的检测电压相等,则响应于校验指令,通过检测电路对存储单元中的位线进行存储单元校验操作;若是其他位线上的检测电压与第一预设数量的位线上的检测电压不相等,则需要返回步骤102a~102d,直到两者的检测电压相等为止。
沿用上述示例,如图3中,假设加在bl100~bl199(图3未示出)上的检测电压与加在bl0~bl99上的检测电压相等,则响应于校验指令,通过检测电路对bl0~bl199进行校验操作;假设加在bl100~bl199(图3未示出)上的检测电压与加在bl0~bl99上的检测电压不相等,则需要返回步骤102a~102d,重新对bl100~bl199(图3未示出)补偿电阻,最终使得加在bl100~bl199(图3未示出)上的检测电压与加在bl0~bl99上的检测电压相等,这样对bl0~bl199进行校验操作采用的是同一个电压,保证了扫描结果的准确度。
步骤103:响应于校验指令,通过检测电路对多个位线进行存储单元校验操作。
本发明实施例中,在存储单元阵列中位线划分好区域,并且针对每个区域的补偿电阻补偿正确后,响应于校验指令,通过检测电路对存储单元阵列中位线进行存储单元校验操作。
沿用上述示例,如图3中,Nand flash存储器中存储单元阵列包括1000个字线,地址从bl0到bl999,需要对bl0~bl299进行校验操作时,采用上述方法划分出3个区域,分别为:bl0~bl99、bl100~bl199(图3未示出)、bl200~bl299(图3未示出)共3个区域,滑动补偿电阻针对这3个区域进行电阻值补偿后,使得加在bl0~bl99、bl100~bl199(图3未示出)、bl200~bl299(图3未示出)上的检测电压相等,之后响应于校验指令,通过检测电路对bl0~bl99、bl100~bl199(图3未示出)、bl200~bl299(图3未示出)进行存储单元校验操作,因为加在bl0~bl99、bl100~bl199(图3未示出)、bl200~bl299(图3未示出)上的检测电压相等,所以校验时扫描结果的准确度相对于现有技术得到了很大的提高。
参照图3,示出了本发明实施例的一种校验的方法的应用原理示意图,Nand flash存储器包括存储单元阵列、检测电路以及滑动补偿电阻,滑动补偿电阻分别与存储单元阵列和检测电路连接;假设其中存储单元阵列共有1000个位线,地址从bl0到bl999,检测电路在存储单元阵列的上方,假设bl0与检测电路连接线的物理距离最远,bl749与检测电路连接线的物理距离最近;检测电路提供的校验操作的电压为6V,预设范围为0.01V。
在检测电路接收到对存储单元进行存储单元校验操作的校验指令时,根据bl0~bl999与检测电路的物理距离,选择bl0~bl100共101个位线,检测其上的检测电压之差:bl0上的检测电压为5.93942V,bl1(图3未示出)上的检测电压为5.93952V,bl2(图3未示出)上的检测电压为5.93962V,bl99上的检测电压为5.94933V,bl100(图3未示出)上的检测电压为5.94943V,最大差值为5.94943V-5.93942V=0.01001V,大于预设范围,而bl99上的检测电压为5.94933V,最大差值只有5.94933V-5.93942V=0.00991V,小于预设范围,因此选择bl0~bl99为第一区域,剩下的bl100~bl999(图3未示出)按照此规则划分为10个区域,每个区域都有100个位线,分别为:bl0~bl99、bl100~bl199(图3未示出)、bl200~bl299(图3未示出)、bl300~bl399(图3未示出)、bl400~bl499(图3未示出)、bl500~bl599(图3未示出)、bl600~bl699(图3未示出)、bl700~bl799(图3未示出)、bl800~bl899(图3未示出)、bl900~bl999。
上述划分区域的结果在设定预设范围为0.01V的基础上其实是已经确定了的,因为在Nand flash存储器出厂时,位线与检测电路的物理距离已经固定,所以会得到这样的划分结果。那么以bl0~bl99与检测电路之间连接线的物理距离为标准,需要的补偿电阻值是被确定好的,由上位机向滑动补偿电阻发送使能信号,该使能信号控制滑动补偿电阻产生补偿电阻值0.00017欧姆加到bl100~bl199(图3未示出)与检测电路之间连接线的电阻值上,这样就使得bl100~bl199(图3未示出)上的检测电压与bl0~bl99上的检测电压相等。依次方法,其他区域bl200~bl299(图3未示出)、bl300~bl399(图3未示出)、bl400~bl499(图3未示出)、bl500~bl599(图3未示出)、bl600~bl699(图3未示出)、bl700~bl799(图3未示出)、bl800~bl899(图3未示出)、bl900~bl999按照上述方法,就实现了bl200~bl299(图3未示出)、bl300~bl399(图3未示出)、bl400~bl499(图3未示出)、bl500~bl599(图3未示出)、bl600~bl699(图3未示出)、bl700~bl799(图3未示出)、bl800~bl899(图3未示出)、bl900~bl999上的检测电压与bl0~bl99上的检测电压相等。
需要说的是,以上实施中例举的数据只是为了更好的解释本发明实施例而例举的简单数据,并不代表Nand flash存储器实际的具体数据。
图4示出了本发明实施例的一种校验的装置的框图,该装置应用于Nand flash存储器,Nand flash存储器包括:存储单元阵列和检测电路,存储单元阵列包括:多个位线,每个位线包括多个存储单元;校验的装置包括:
接收选中模块310,用于在检测电路接收到对存储单元进行存储单元校验操作的校验指令时,根据多个位线与检测电路的物理距离,选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线;
调整电阻模块320,用于以第一预设数量的位线与检测电路之间连接线的物理距离为标准,调整多个位线中除第一预设数量的位线以外的其他位线与检测电路之间连接线的电阻值,使得其他位线上的检测电压与第一预设数量的位线上的检测电压相等;
响应校验模块330,用于响应于校验指令,通过检测电路对多个位线进行存储单元校验操作。
可选地,接收选中模块包括:
选择第一数量子模块,用于根据多个位线与检测电路的物理距离,选择多个位线中与检测电路物理距离相对最远的第一预设数量的位线;
检测电压差值子模块,用于通过检测电路检测第一预设数量的位线中各位线上的检测电压之差是否在预设范围内;
调整重选子模块,用于若第一预设数量的位线中各位线上的检测电压之差超出预设范围,则将第一预设数量调整为第二预设数量,并重新选择多个位线中与检测电路物理距离相对最远的第二预设数量的位线;
选中子模块,用于若第一预设数量的位线中各位线上的检测电压之差在预设范围内,则选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线。
可选地,Nand flash存储器还包括:滑动补偿电阻,滑动补偿电阻与检测电路和存储单元阵列分别连接,调整电阻模块包括:
调用关系表子模块,用于调用距离电阻值关系表,距离电阻值关系表为多个位线中任一位线与检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表,离检测电路的物理距离越小的位线需要的补偿电阻的阻值越大;
发送使能信号子模块,用于根据距离电阻值关系表,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,向滑动补偿电阻发送使能信号,使能信号用于控制滑动补偿电阻产生补偿电阻值;
调整电阻子模块,用于利用滑动补偿电阻产生的补偿电阻值,调整其他位线与检测电路之间连接线的电阻值。
可选地,校验的装置还包括:
检测电压等值模块,用于通过检测电路检测其他位线上的检测电压与第一预设数量的位线上的检测电压是否相等;
返回校验模块,用于若其他位线上的检测电压与第一预设数量的位线上的检测电压不相等,则返回步骤:调用距离电阻值关系表;以及,根据距离电阻值关系表,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,向滑动补偿电阻发送使能信号,并利用滑动补偿电阻产生的补偿电阻值,调整其他位线与检测电路之间连接线的电阻值;还用于若其他位线上的检测电压与第一预设数量的位线上的检测电压相等,则响应于校验指令,通过检测电路对多个位线进行存储单元校验操作。
可选地,校验的装置还包括:
取值模块,用于其他位线与检测电路之间连接线的电阻值的取值,其值为:其他位线与检测电路之间连接线的电阻值加上滑动补偿电阻产生的补偿电阻值。
通过上述实施例,本发明在通过检测电路对存储单元进行存储单元校验操作时,通过检测电路检测第一预设数量的位线中各位线上的检测电压之差是否在预设范围内,若第一预设数量的位线中各位线上的检测电压之差超出预设范围,则将第一预设数量调整为第二预设数量,并重新选择多个位线中与检测电路物理距离相对最远的第二预设数量的位线;若第一预设数量的位线中各位线上的检测电压之差在预设范围内,则选中多个位线中与检测电路物理距离相对最远的第一预设数量的位线,根据距离电阻值关系表,以第一预设数量的位线与检测电路之间连接线的物理距离为标准,利用滑动补偿电阻产生的补偿电阻值,调整其他位线与检测电路之间连接线的电阻值,使得加在其他位线上的检测电压与加在第一预设数量的位线上的检测电压相等,之后通过检测电路对多个位线进行存储单元校验操作。本发明的方案使得所有进行校验操作的位线都被施以同样的电压,以同一个标准来进行校验,提高了检测电路扫描的准确度,不会影响Nand flash存储器执行其他的操作,提升了Nand flash存储器的可靠性。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (10)
1.一种校验的方法,其特征在于,所述方法应用于Nand flash存储器,所述Nand flash存储器包括:存储单元阵列和检测电路,所述存储单元阵列包括:多个位线,每个位线包括多个存储单元;所述方法包括:
在所述检测电路接收到对所述存储单元进行存储单元校验操作的校验指令时,根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,调整所述多个位线中除所述第一预设数量的位线以外的其他位线与所述检测电路之间连接线的电阻值,使得所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等;
响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
2.根据权利要求1所述的方法,其特征在于,根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线,包括:
根据所述多个位线与所述检测电路的物理距离,选择所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
通过所述检测电路检测所述第一预设数量的位线中各位线上的检测电压之差是否在预设范围内;
若所述第一预设数量的位线中各位线上的检测电压之差超出所述预设范围,则将所述第一预设数量调整为第二预设数量,并重新选择所述多个位线中与所述检测电路物理距离相对最远的第二预设数量的位线;
根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线,包括:
若所述第一预设数量的位线中各位线上的检测电压之差在所述预设范围内,则选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线。
3.根据权利要求1所述的方法,其特征在于,所述Nand flash存储器还包括:滑动补偿电阻,所述滑动补偿电阻与所述检测电路和所述存储单元阵列分别连接,以所述第一预设数量的位线与所述检测电路之间连接线的电阻值为标准,调整所述其他位线与所述检测电路之间连接线的电阻值,包括:
调用距离电阻值关系表,所述距离电阻值关系表为所述多个位线中任一位线与所述检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表,离所述检测电路的物理距离越小的位线需要的补偿电阻的阻值越大;
根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,所述使能信号用于控制所述滑动补偿电阻产生补偿电阻值;
利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值。
4.根据权利要求3所述的方法,其特征在于,在利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值后,所述方法还包括:
通过所述检测电路检测所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压是否相等;
若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压不相等,则返回步骤:调用距离电阻值关系表;以及,根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,并利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值;
若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等,则响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
5.根据权利要求3所述的方法,其特征在于,所述多个位线中除所述第一预设数量的位线以外的其他位线与所述检测电路之间连接线的电阻值的取值为:
所述其他位线与所述检测电路之间连接线的电阻值加上所述滑动补偿电阻产生的补偿电阻值。
6.一种校验的装置,其特征在于,所述装置应用于Nand flash存储器,所述Nand flash存储器包括:存储单元阵列和检测电路,所述存储单元阵列包括:多个位线,每个位线包括多个存储单元;所述装置包括:
接收选中模块,用于在所述检测电路接收到对所述存储单元进行存储单元校验操作的校验指令时,根据所述多个位线与所述检测电路的物理距离,选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
调整电阻模块,用于以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,调整所述多个位线中除所述第一预设数量的位线以外的其他位线与所述检测电路之间连接线的电阻值,使得所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等;
响应校验模块,用于响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
7.根据权利要求6所述的装置,其特征在于,所述接收选中模块包括:
选择第一数量子模块,用于根据所述多个位线与所述检测电路的物理距离,选择所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线;
检测电压差值子模块,用于通过所述检测电路检测所述第一预设数量的位线中各位线上的检测电压之差是否在预设范围内;
调整重选子模块,用于若所述第一预设数量的位线中各位线上的检测电压之差超出所述预设范围,则将所述第一预设数量调整为第二预设数量,并重新选择所述多个位线中与所述检测电路物理距离相对最远的第二预设数量的位线;
选中子模块,用于若所述第一预设数量的位线中各位线上的检测电压之差在所述预设范围内,则选中所述多个位线中与所述检测电路物理距离相对最远的第一预设数量的位线。
8.根据权利要求6所述的装置,其特征在于,所述Nand flash存储器还包括:滑动补偿电阻,所述滑动补偿电阻与所述检测电路和所述存储单元阵列分别连接,所述调整电阻模块包括:
调用关系表子模块,用于调用距离电阻值关系表,所述距离电阻值关系表为所述多个位线中任一位线与所述检测电路之间连接线的物理距离与补偿电阻的阻值之间的关系表,离所述检测电路的物理距离越小的位线需要的补偿电阻的阻值越大;
发送使能信号子模块,用于根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,所述使能信号用于控制所述滑动补偿电阻产生补偿电阻值;
调整电阻子模块,用于利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值。
9.根据权利要求8所述的装置,其特征在于,所述装置还包括:
检测电压等值模块,用于通过所述检测电路检测所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压是否相等;
返回校验模块,用于若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压不相等,则返回步骤:调用距离电阻值关系表;以及,根据所述距离电阻值关系表,以所述第一预设数量的位线与所述检测电路之间连接线的物理距离为标准,向所述滑动补偿电阻发送使能信号,并利用所述滑动补偿电阻产生的补偿电阻值,调整所述其他位线与所述检测电路之间连接线的电阻值;还用于若所述其他位线上的检测电压与所述第一预设数量的位线上的检测电压相等,则响应于所述校验指令,通过所述检测电路对所述多个位线进行存储单元校验操作。
10.根据权利要求8所述的装置,其特征在于,所述装置还包括:
取值模块,用于所述其他位线与所述检测电路之间连接线的电阻值的取值,其值为:所述其他位线与所述检测电路之间连接线的电阻值加上所述滑动补偿电阻产生的补偿电阻值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910400129.4A CN111951874B (zh) | 2019-05-14 | 2019-05-14 | 一种校验的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910400129.4A CN111951874B (zh) | 2019-05-14 | 2019-05-14 | 一种校验的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111951874A true CN111951874A (zh) | 2020-11-17 |
CN111951874B CN111951874B (zh) | 2022-10-18 |
Family
ID=73335715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910400129.4A Active CN111951874B (zh) | 2019-05-14 | 2019-05-14 | 一种校验的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111951874B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116959544A (zh) * | 2023-09-20 | 2023-10-27 | 上海芯存天下电子科技有限公司 | 校验电流的设置方法、操作校验方法及相关设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591692A (zh) * | 2003-09-03 | 2005-03-09 | 夏普株式会社 | 半导体存储装置 |
CN1838312A (zh) * | 2005-07-07 | 2006-09-27 | 复旦大学 | 相变存储单元阵列写电流的字线电压补偿方法 |
CN101199023A (zh) * | 2005-06-17 | 2008-06-11 | 夏普株式会社 | 半导体存储装置 |
CN101300678A (zh) * | 2005-11-02 | 2008-11-05 | 夏普株式会社 | 交叉点结构的半导体存储装置 |
-
2019
- 2019-05-14 CN CN201910400129.4A patent/CN111951874B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591692A (zh) * | 2003-09-03 | 2005-03-09 | 夏普株式会社 | 半导体存储装置 |
CN101199023A (zh) * | 2005-06-17 | 2008-06-11 | 夏普株式会社 | 半导体存储装置 |
CN1838312A (zh) * | 2005-07-07 | 2006-09-27 | 复旦大学 | 相变存储单元阵列写电流的字线电压补偿方法 |
CN101300678A (zh) * | 2005-11-02 | 2008-11-05 | 夏普株式会社 | 交叉点结构的半导体存储装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116959544A (zh) * | 2023-09-20 | 2023-10-27 | 上海芯存天下电子科技有限公司 | 校验电流的设置方法、操作校验方法及相关设备 |
CN116959544B (zh) * | 2023-09-20 | 2023-12-15 | 上海芯存天下电子科技有限公司 | 校验电流的设置方法、操作校验方法及相关设备 |
Also Published As
Publication number | Publication date |
---|---|
CN111951874B (zh) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8111556B2 (en) | Nonvolatile memory device and method of operating the same | |
US9196359B2 (en) | Read distribution management for phase change memory | |
KR101577865B1 (ko) | Mram 감지 기준 트리밍을 위한 방법 및 장치 | |
KR101405726B1 (ko) | 플래시 메모리로부터 데이터를 판독하기 위한 방법 및 장치 | |
KR100951333B1 (ko) | 저항변화 기억소자를 사용한 기억장치 및 이 장치의참조저항값 결정방법 | |
US8711626B2 (en) | Flash memory apparatus and method for generating read voltage thereof | |
US20090040826A1 (en) | Flash memory device and method of operating the same | |
US9105357B2 (en) | Semiconductor memory device and defective judging method thereof | |
CN111951874B (zh) | 一种校验的方法和装置 | |
JP2021044043A (ja) | メモリシステム | |
CN105810709A (zh) | 电阻式存储器的记忆胞阵列 | |
KR20140074552A (ko) | 반도체 장치 및 이의 동작 방법 | |
JP2012169032A (ja) | 不揮発性メモリのビットセルのi−v曲線を取得するためのデジタル方法および装置 | |
US8248838B2 (en) | Semiconductor device | |
US20160372196A1 (en) | Writing method for resistive memory apparatus | |
US20080198674A1 (en) | Method of testing an integrated circuit, method of determining defect resistivity changing cells, testing device, and computer program adapted to perform a method for testing an integrated circuit | |
TWI712046B (zh) | 記憶體晶片 | |
US9292391B2 (en) | Interface calibration using configurable on-die terminations | |
US20200104206A1 (en) | Compensation of read errors | |
US20170337950A1 (en) | Semiconductor memory apparatus and operating method | |
CN115088036A (zh) | 具有用于存储器感测的自动参考微调反馈的存储器内建自测试 | |
US11630155B2 (en) | Keyboard with wire aging self-adaptation, self-adaptation method for keyboard, electronic computing device readable medium with stored program, and electronic computing device program product | |
CN113223596A (zh) | 一种三维非易失性存储器及其数据擦除验证方法 | |
US10726890B2 (en) | Resistive memory apparatus and operating method thereof | |
WO2021118658A1 (en) | Memory built-in self-test with automated multiple step reference trimming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Applicant after: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Applicant before: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |