CN116959544A - 校验电流的设置方法、操作校验方法及相关设备 - Google Patents
校验电流的设置方法、操作校验方法及相关设备 Download PDFInfo
- Publication number
- CN116959544A CN116959544A CN202311217493.XA CN202311217493A CN116959544A CN 116959544 A CN116959544 A CN 116959544A CN 202311217493 A CN202311217493 A CN 202311217493A CN 116959544 A CN116959544 A CN 116959544A
- Authority
- CN
- China
- Prior art keywords
- current
- verification
- setting
- current information
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000005259 measurement Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Read Only Memory (AREA)
Abstract
本发明涉及存储芯片技术领域，具体公开了一种校验电流的设置方法、操作校验方法及相关设备，其中，校验电流的设置方法包括以下步骤：获取第一电流信息和第二电流信息；获取第一数量和第二数量；根据第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流；该方法利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
Description
技术领域
本申请涉及存储芯片技术领域，具体而言，涉及一种校验电流的设置方法、操作校验方法及相关设备。
背景技术
nor flash在执行相关数据改写操作（改变存储单元的阈值电压）后需要执行验证操作，但验证操作中容易受到待校验的存储单元所在位线的其他存储单元的释放的漏电流影响而影响验证结果，以致于无法对待校验的存储单元进行准确验证。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种校验电流的设置方法、操作校验方法及相关设备，以参考漏电流大小来补偿调节校验电流，以获取更准确的校验结果。
第一方面，本申请提供了一种校验电流的设置方法，应用于nor flash中，所述校验电流的设置方法包括以下步骤：
获取第一电流信息和第二电流信息，所述第一电流信息为存储数据为1的存储单元产生的均值漏电流，所述第二电流信息为存储数据为0的存储单元产生的均值漏电流；
获取第一数量和第二数量，所述第一数量为目标位线中待校验存储单元以外的数据为1的存储单元的数量，所述第二数量为所述目标位线中待校验存储单元以外的数据为0的存储单元的数量；
根据所述第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流。
本申请的校验电流的设置方法利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
所述的校验电流的设置方法，其中，所述校验电流的设置方法基于寄存器存储所述第一电流信息和所述第二电流信息，所述第一电流信息和所述第二电流信息在满足第一条件时触发测取并存储在所述寄存器中；
所述第一条件包括：目标位线所在存储区域的cycle次数达到预设次数值，或目标位线所在存储区域的擦除时间达到预设时长。
在该示例中，第一电流信息和第二电流信息可以是根据使用需求在合适的时间节点进行测取，并存储记录在寄存器中，使得本申请的校验电流的设置方法能根据使用需求在寄存器中调用第一电流信息和第二电流信息来更新设定校验电流。
所述的校验电流的设置方法，其中，所述预设次数值为100次、30000次、50000次、70000次和90000次中的一个或多个。
所述的校验电流的设置方法，其中，所述第一电流信息为所述目标位线所在的存储区域内所有存储单元存储数据均为1时的每个存储单元产生的均值漏电流，所述第二电流信息为所述目标位线所在的存储区域内所有存储单元存储数据均为0时的每个存储单元产生的均值漏电流。
所述的校验电流的设置方法，其中，所述校验电流的设置方法基于计数器或寄存器存储所述第一数量和所述第二数量；
所述第一数量和所述第二数量利用所述nor flash在执行强化编程操作时测取，并存储在所述计数器或所述寄存器中。
所述的校验电流的设置方法，其中，所述校验电流为弱编程校验电流、擦除校验电流及编程校验电流中的一种。
第二方面，本申请还提供了一种操作校验方法，应用于nor flash中，所述操作校验方法包括以下步骤：
在对目标存储单元执行操作命令后，基于如第一方面提供的校验电流的设置方法设置的校验电流对所述目标存储单元进行校验。
本申请的操作校验方法利用第一方面提供的校验电流的设置方法设置的校验电流对目标存储单元进行校验，该利用漏电流总值补偿调节目标操作电流而设定的校验电流，能有效提高校验操作的精度，以获取更准确的校验结果。
第三方面，本申请还提供了一种校验电流的设置装置，应用于nor flash中，所述校验电流的设置装置包括：
第一获取模块，用于获取第一电流信息和第二电流信息，所述第一电流信息为存储数据为1的存储单元产生的均值漏电流，所述第二电流信息为存储数据为0的存储单元产生的均值漏电流；
第二获取模块，用于获取第一数量和第二数量，所述第一数量为目标位线中待校验存储单元以外的数据为1的存储单元的数量，所述第二数量为所述目标位线中待校验存储单元以外的数据为0的存储单元的数量；
设定模块，用于根据所述第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流。
本申请的校验电流的设置装置利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
第四方面，本申请还提供了一种存储芯片，所述存储芯片包括控制电路，所述控制电路用于运行如第一方面提供的校验电流的设置方法或如第二方面提供的操作校验方法。
第五方面，本申请还提供了一种电子设备，包括如第四方面提供的存储芯片。
由上可知，本申请提供了校验电流的设置方法、操作校验方法及相关设备，其中，校验电流的设置方法利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
附图说明
图1为本申请实施例提供的校验电流的设置方法的流程图。
图2为本申请实施例提供的校验电流的设置装置的结构示意图。
图3为nor flash的存储阵列的结构示意图。
附图标记：301、第一获取模块；302、第二获取模块；303、设定模块。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
第一方面，请参照图1，本申请一些实施例提供了一种校验电流的设置方法，应用于nor flash中，校验电流的设置方法包括以下步骤：
S1、获取第一电流信息和第二电流信息，第一电流信息为存储数据为1的存储单元产生的均值漏电流，第二电流信息为存储数据为0的存储单元产生的均值漏电流；
S2、获取第一数量和第二数量，第一数量为目标位线中待校验存储单元以外的数据为1的存储单元的数量，第二数量为目标位线中待校验存储单元以外的数据为0的存储单元的数量；
S3、根据第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流。
具体地，漏电流为存储单元的隧道氧化层中少量的电子漂移引起的，存储单元随着使用次数增多，其隧道氧化层中漂移的电子数量会增多，会导致nor flash的存储单元随着使用次数越多会产生更大的漏电流。
更具体地，nor flash的存储单元为MOS管，在MOS管的栅极不施加电压或施加一定电压且MOS管还未导通时所产生的电流，被认为是该存储单元的漏电流，故漏电流属于静态电流；在本申请实施例中，第一电流信息和第二电流信息均为静态电流。
更具体地，均值漏电流为复数存储单元的漏电流的均值，如根据一位线的漏电流总值计算的该位线上每个存储单元所产生的漏电流的均值，该均值漏电流可根据需求选取不同大小区域内不同数量的存储单元所产生的漏电流总值进行计算获取，对于Nor Flash来说比较方便的选取区域为阵列。
更具体地，目标位线为待校验存储单元所在的位线。
更具体地，如图3所示，存储单元的连接方式会使漏电流集中到对应的位线（BitLine，BL，图中的Bit0-Bit7对应为8条位线）上；存储单元的读取操作、校验操作等均是通过对存储单元施加特定电压使对应位线产生输出电流以与校验电流进行大小比较来实现的，而上述漏电流会叠加在该输出电流上，在漏电流足够大时会影响读取操作的读取结果或影响校验操作的校验结果；基于前述内容可知，漏电流并非固定值，其与存储单元的使用程度有关，还与注入电量有关，故cycle次数（P/E cycle次数，擦写循环次数）不同、编程状态（已编程状态和擦除状态，即分别对应于存储数据为0和1）不同的存储单元具有不同的漏电流。
更具体地，目标操作电流为原始的预设校验电流，即根据nor flash的配置信息和校验操作的类型所设定的校验电流的初始值；为了减少漏电流对校验操作的校验结果的影响，本申请实施例的方法设法获取目标位线上除待校验存储单元以外的存储单元所产生的漏电流总值，并以该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行。
更具体地，基于前述内容可知，校验操作为基于目标位线产生的输出电流的大小进行验证的，因此，补偿调节获取校验电流的过程需要考虑目标位线上各个存储单元的状态，实际操作也不能单独获取每一个存储单元产生的漏电流，因此，本申请实施例中，步骤S3利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流。
更具体地，校验操作为在存储单元在完成执行相关执行操作后利用校验电流来验证对应存储单元的阈值电压是否达到目标值的验证操作，如编程校验操作为执行于编程操作后的验证操作。
更具体地，在本申请实施例中，步骤S3中的校验电流可基于下式计算设定：
I=I目标cell+m*I1i+n*I0i，其中，目标位线的存储单元的数量为m+n+1，m为第一数量，n为第二数量,I为校验电流，I目标cell为目标操作电流，I1i为第一电流信息，I0i为第二电流信息。
本申请实施例的校验电流的设置方法利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
在一些优选的实施方式中，该校验电流的设置方法基于寄存器存储第一电流信息和第二电流信息，第一电流信息和第二电流信息在满足第一条件时触发测取并存储在寄存器中；
第一条件包括：目标位线所在存储区域的cycle次数达到预设次数值时，或目标位线所在存储区域的擦除时间达到预设时长。
具体地，在该实施方式中，步骤S1包括：从寄存器中读取目标位线的第一电流信息和第二电流信息。
更具体地，在该实施方式中，第一电流信息和第二电流信息可以是根据使用需求在合适的时间节点进行测取，并存储记录在寄存器中，使得本实施例的校验电流的设置方法能根据使用需求在寄存器中调用第一电流信息和第二电流信息来更新设定校验电流；在更进一步的实施方式中，本申请实施例的方法根据不同类型的校验操作调用相同的第一电流信息和第二电流信息来设定对应的校验电流。
更具体地，基于前述内容可知，cycle次数与存储单元的漏电流的大小密切相关，且随着cycle次数增多，对应的存储单元的漏电流会逐渐变大，故第一电流信息和第二电流信息可基于cycle次数的值触发更新。
更具体地，由于nor flash的擦除操作一般通过选中特定大小的存储区域（如扇区、块）来执行，目标位线所在的存储区域中一些存储单元一般具有相同的cycle次数，故第一电流信息和第二电流信息可基于目标位线所在的存储区域整体cycle次数的值触发更新。
更具体地，nor flash普遍存在使用次数越多越难擦除导致擦除时间增长的特性，也是隧道氧化层的电子漂移产生漏电流影响擦除或弱编程校验而引起的，故擦除时间的变化也能一定程度反映漏电流的变化，使得第一电流信息和第二电流信息可基于擦除时间的时长触发更新；在别的实施方式中，第一条件还可以是：目标位线所在存储区域的擦除时间达到初始擦除时间的预设倍数。
更具体地，在满足第一条件时，本申请实施例的方法触发第一电流信息和第二电流信息的测取，即通过将目标位线所在的存储区域的数据全部编程为数据0并计算获取第二电流信息，并通过将目标位线所在的存储区域的数据全部编程为数据1并计算获取第一电流信息。
更具体地，由于编程操作中包括预编程阶段（将待擦除区域内所有存储单元的数据编程为数据1），因此，本申请实施例的方法可通过一次擦除操作来获取第一电流信息和第二电流信息，其中，第一电流信息和第二电流信息在预编程阶段结束时进行测取，因为此时还未引入擦除，目标擦除区域的存储单元漏电流可控，且便于得到不同位线上0和1的数目n和m，只需要选取不同的位线作为电流监测对象，即可计算得到第一电流信息和第二电流信息，从而简化了第一电流信息和第二电流信息的获取方式，并提高了获取速度。
在一些优选的实施方式中，预设次数值为100次、30000次、50000次、70000次和90000次中的一个或多个。
具体地，一般存储单元的有效擦写次数为100000次，故本申请实施例的方法可在nor flash的生命周期各个使用阶段设置校验电压的更新时机以确保nor flash在不同使用阶段均具有合适的校验电流来进行操作校验；其中，100次以下的cycle次数一般对应于nor flash的出厂测试。
更具体地，在本申请实施例中，预设次数值优选为50000次，使得本申请实施例的方法仅在有效擦写次数的中位数时更新对应的校验电流，其原因是隧道氧化层的电子漂移的增加量与cycle次数具有相对稳定的正相关关系，且nor flash的使用性能的下降现在一般在其生命周期的后期才突显出来，故在有效擦写次数的中位数时更新对应的校验电流便能有效保证校验电流的可用性、精准性。
在一些优选的实施方式中，第一电流信息为目标位线所在的存储区域内所有存储单元存储数据均为1时的每个存储单元产生的均值漏电流，第二电流信息为目标位线所在的存储区域内所有存储单元存储数据均为0时的每个存储单元产生的均值漏电流。
具体地，该实施方式可先获取目标位线所在的存储区域内所有存储单元存储数据均为1时漏电流总值，再根据该存储区域内存储单元的数量来计算均值漏电流以获取第一电流信息，可先获取目标位线所在的存储区域内所有存储单元存储数据均为0时漏电流总值，再根据该存储区域内存储单元的数量来计算均值漏电流以获取第二电流信息。
在一些更优选的实施方式中，第一电流信息为目标位线上所有存储单元存储数据均为1时的每个存储单元产生的均值漏电流，第二电流信息为目标位线上所有存储单元存储数据均为0时的每个存储单元产生的均值漏电流。
具体地，由于不同目标位线上的存储单元可能产生较大差异的漏电流，采用目标位线所在的存储区域内的所有存储单元的漏电流总值计算均值漏电流会存在一定偏差，且步骤S3实际上是根据目标位线上的第一数量和第二数量来计算漏电流引起的偏差的，因此，在本申请实施例中，为了进一步明确目标位线上除待校验存储单元以外的存储单元引起的漏电流，本申请实施例的方法优选为根据目标位线上所有存储单元存储数据均为1时的每个存储单元产生的均值漏电流来确定第一电流信息，根据目标位线上所有存储单元存储数据均为0时的每个存储单元产生的均值漏电流来确定第二流信息；该实施方式在将目标位线所在的存储区域内的数据调节为需求的数据后，通过检测目标位线接地端的电流即可确定该目标位线的漏电流总值，再根据该目标位线内存储单元的数量便能计算相应的第一电流信息或第二电流信息。
在一些优选的实施方式中，该校验电流的设置方法基于计数器或寄存器存储第一数量和第二数量；
第一数量和第二数量利用nor flash在执行强化编程操作时测取，并存储在计数器或寄存器中。
具体地，强化编程操作（PS，Program Strong）需要检测存储区域内存储单元的数据，因此，可基于该操作的检测结果记录第一数量和第二数量，使得nor flash无需设置额外的检测步骤来获取第一数量和第二数量，有效节省芯片资源。
在一些优选的实施方式中，校验电流为弱编程校验电流、擦除校验电流及编程校验电流中的一种。
具体地，本申请实施例的方法适用于各类操作对应的校验电流的设置，从而提高不同操作的校验精度，以减少漏电流对校验结果的影响。
更具体地，在本申请实施例中，步骤S3设定的校验电流优选为弱编程校验电流，弱编程操作（包括soft program和soft soft program两种）为对擦除处理后的存储区域内的存储单元施加轻微的编程电压以略微抬高存储单元的阈值电压，以避免存储单元出现过擦除现象的操作；弱编程操作的存储单元的阈值电压相对较低，其初始设定的弱编程校验电流（对应于本申请的目标操作电流）相对较低，甚至比对应目标位线产生的漏电流总值更低，会导致弱编程校验一直不通过以重复执行弱编程操作，直至校验超时（time out），如soft program的校验电流4uA，基于目标位线进行检验测到的输出电流大于或等于4uA则代表校验不通过，小于4uA代表通过，若该目标位线产生的漏电流总值为4.1uA，则待校验存储单元经历多少次soft program也无法使得输出电流小于4uA，导致soft program的校验一直不通过，直至校验超时而被认为nor flash损坏；本申请实施例的方法则能有效避免softprogram因漏电流过大而引起的校验超时而被认为nor flash损坏的问题出现。
第二方面，本申请一些实施例还提供了一种操作校验方法，应用于nor flash中，操作校验方法包括以下步骤：
在对目标存储单元执行操作命令后，基于如第一方面提供的校验电流的设置方法设置的校验电流对目标存储单元进行校验。
具体地，目标存储单元为需要执行相应操作命令的存储单元，如需要擦除的存储单元，目标存储单元在执行相应操作命令后则为待校验存储单元。
本申请实施例的操作校验方法利用第一方面提供的校验电流的设置方法设置的校验电流对目标存储单元进行校验，该利用漏电流总值补偿调节目标操作电流而设定的校验电流，能有效提高校验操作的精度，以获取更准确的校验结果。
第三方面，请参照图2，本申请一些实施例还提供了一种校验电流的设置装置，应用于nor flash中，校验电流的设置装置包括：
第一获取模块301，用于获取第一电流信息和第二电流信息，第一电流信息为存储数据为1的存储单元产生的均值漏电流，第二电流信息为存储数据为0的存储单元产生的均值漏电流；
第二获取模块302，用于获取第一数量和第二数量，第一数量为目标位线中待校验存储单元以外的数据为1的存储单元的数量，第二数量为目标位线中待校验存储单元以外的数据为0的存储单元的数量；
设定模块303，用于根据第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流。
本申请实施例的校验电流的设置装置利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
在一些优选的实施方式中，本申请实施例的校验电流的设置装置用于执行上述第一方面提供的校验电流的设置方法。
第四方面，本申请还提供了一种存储芯片，存储芯片包括控制电路，控制电路用于运行如第一方面提供的校验电流的设置方法或如第二方面提供的操作校验方法。
第五方面，本申请还提供了一种电子设备，包括如第四方面提供的存储芯片。
综上，本申请实施例提供了校验电流的设置方法、操作校验方法及相关设备，其中，校验电流的设置方法利用作为均值漏电流的第一电流信息和第二电流信息来定义不同编程状态的存储单元的漏电流，并结合目标位线上的第一数量和第二数量来确定目标位线产生的漏电流总值，再利用该漏电流总值补偿调节目标操作电流来获取合适的校验电流，以使校验操作顺利且精确地进行，从而提高校验操作的精度，以获取更准确的校验结果。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种校验电流的设置方法，应用于nor flash中，其特征在于，所述校验电流的设置方法包括以下步骤：
获取第一电流信息和第二电流信息，所述第一电流信息为存储数据为1的存储单元产生的均值漏电流，所述第二电流信息为存储数据为0的存储单元产生的均值漏电流；
获取第一数量和第二数量，所述第一数量为目标位线中待校验存储单元以外的数据为1的存储单元的数量，所述第二数量为所述目标位线中待校验存储单元以外的数据为0的存储单元的数量；
根据所述第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流。
2.根据权利要求1所述的校验电流的设置方法，其特征在于，所述校验电流的设置方法基于寄存器存储所述第一电流信息和所述第二电流信息，所述第一电流信息和所述第二电流信息在满足第一条件时触发测取并存储在所述寄存器中；
所述第一条件包括：目标位线所在存储区域的cycle次数达到预设次数值，或目标位线所在存储区域的擦除时间达到预设时长。
3.根据权利要求2所述的校验电流的设置方法，其特征在于，所述预设次数值为100次、30000次、50000次、70000次和90000次中的一个或多个。
4.根据权利要求1所述的校验电流的设置方法，其特征在于，所述第一电流信息为所述目标位线所在的存储区域内所有存储单元存储数据均为1时的每个存储单元产生的均值漏电流，所述第二电流信息为所述目标位线所在的存储区域内所有存储单元存储数据均为0时的每个存储单元产生的均值漏电流。
5.根据权利要求1所述的校验电流的设置方法，其特征在于，所述校验电流的设置方法基于计数器或寄存器存储所述第一数量和所述第二数量；
所述第一数量和所述第二数量利用所述nor flash在执行强化编程操作时测取，并存储在所述计数器或所述寄存器中。
6.根据权利要求1所述的校验电流的设置方法，其特征在于，所述校验电流为弱编程校验电流、擦除校验电流及编程校验电流中的一种。
7.一种操作校验方法，应用于nor flash中，其特征在于，所述操作校验方法包括以下步骤：
在对目标存储单元执行操作命令后，基于如权利要求1-6任一项所述的校验电流的设置方法设置的校验电流对所述目标存储单元进行校验。
8.一种校验电流的设置装置，应用于nor flash中，其特征在于，所述校验电流的设置装置包括：
第一获取模块，用于获取第一电流信息和第二电流信息，所述第一电流信息为存储数据为1的存储单元产生的均值漏电流，所述第二电流信息为存储数据为0的存储单元产生的均值漏电流；
第二获取模块，用于获取第一数量和第二数量，所述第一数量为目标位线中待校验存储单元以外的数据为1的存储单元的数量，所述第二数量为所述目标位线中待校验存储单元以外的数据为0的存储单元的数量；
设定模块，用于根据所述第一电流信息、第二电流信息、第一数量、第二数量及目标操作电流设定校验电流。
9.一种存储芯片，其特征在于，所述存储芯片包括控制电路，所述控制电路用于运行如权利要求1-6任一项所述的校验电流的设置方法或如权利要求7所述的操作校验方法。
10.一种电子设备，其特征在于，包括如权利要求9所述的存储芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311217493.XA CN116959544B (zh) | 2023-09-20 | 2023-09-20 | 校验电流的设置方法、操作校验方法及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311217493.XA CN116959544B (zh) | 2023-09-20 | 2023-09-20 | 校验电流的设置方法、操作校验方法及相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116959544A true CN116959544A (zh) | 2023-10-27 |
| CN116959544B CN116959544B (zh) | 2023-12-15 |
Family
ID=88460514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311217493.XA Active CN116959544B (zh) | 2023-09-20 | 2023-09-20 | 校验电流的设置方法、操作校验方法及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116959544B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124945A (en) * | 1989-12-14 | 1992-06-23 | Texas Instruments Incorporated | Method and apparatus for verifying the state of a plurality of electrically programmable memory cells |
| CN1494720A (zh) * | 2001-04-09 | 2004-05-05 | �Ƚ�װ�ù�˾ | 闪存阵列中的核心存储单元的软程序及软程序校验 |
| US20040246784A1 (en) * | 2003-06-06 | 2004-12-09 | Fujitsu Limited | Nonvolatile semiconductor memory device |
| JP2006024345A (ja) * | 2004-04-28 | 2006-01-26 | Matsushita Electric Ind Co Ltd | フラッシュメモリとフラッシュメモリのプログラムベリファイ方法 |
| CN1905066A (zh) * | 2005-07-28 | 2007-01-31 | 松下电器产业株式会社 | 非易失性半导体存储器件 |
| US20160027504A1 (en) * | 2014-07-22 | 2016-01-28 | Peter Wung Lee | YUKAI VSL-BASED Vt-COMPENSATION FOR NAND MEMORY |
| US9343156B1 (en) * | 2015-06-25 | 2016-05-17 | Sandisk Technologies Inc. | Balancing programming speeds of memory cells in a 3D stacked memory |
| CN106997317A (zh) * | 2015-10-02 | 2017-08-01 | 希捷科技有限公司 | 通过检测泄漏电流及感测时间的快速软数据读取 |
| CN111951874A (zh) * | 2019-05-14 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种校验的方法和装置 |
| CN113488097A (zh) * | 2021-06-30 | 2021-10-08 | 恒烁半导体(合肥)股份有限公司 | 一种用于存储器芯片的参考电流高效调整方法、装置及应用 |
| US11373715B1 (en) * | 2021-01-14 | 2022-06-28 | Elite Semiconductor Microelectronics Technology Inc. | Post over-erase correction method with auto-adjusting verification and leakage degree detection |
-
2023
- 2023-09-20 CN CN202311217493.XA patent/CN116959544B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124945A (en) * | 1989-12-14 | 1992-06-23 | Texas Instruments Incorporated | Method and apparatus for verifying the state of a plurality of electrically programmable memory cells |
| CN1494720A (zh) * | 2001-04-09 | 2004-05-05 | �Ƚ�װ�ù�˾ | 闪存阵列中的核心存储单元的软程序及软程序校验 |
| US20040246784A1 (en) * | 2003-06-06 | 2004-12-09 | Fujitsu Limited | Nonvolatile semiconductor memory device |
| JP2006024345A (ja) * | 2004-04-28 | 2006-01-26 | Matsushita Electric Ind Co Ltd | フラッシュメモリとフラッシュメモリのプログラムベリファイ方法 |
| CN1905066A (zh) * | 2005-07-28 | 2007-01-31 | 松下电器产业株式会社 | 非易失性半导体存储器件 |
| US20160027504A1 (en) * | 2014-07-22 | 2016-01-28 | Peter Wung Lee | YUKAI VSL-BASED Vt-COMPENSATION FOR NAND MEMORY |
| US9343156B1 (en) * | 2015-06-25 | 2016-05-17 | Sandisk Technologies Inc. | Balancing programming speeds of memory cells in a 3D stacked memory |
| CN106997317A (zh) * | 2015-10-02 | 2017-08-01 | 希捷科技有限公司 | 通过检测泄漏电流及感测时间的快速软数据读取 |
| CN111951874A (zh) * | 2019-05-14 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种校验的方法和装置 |
| US11373715B1 (en) * | 2021-01-14 | 2022-06-28 | Elite Semiconductor Microelectronics Technology Inc. | Post over-erase correction method with auto-adjusting verification and leakage degree detection |
| CN113488097A (zh) * | 2021-06-30 | 2021-10-08 | 恒烁半导体(合肥)股份有限公司 | 一种用于存储器芯片的参考电流高效调整方法、装置及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116959544B (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414146B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| KR101565564B1 (ko) | 비휘발성 저장장치를 위한 데이터 리프레시 | |
| CN101211659B (zh) | 非易失性存储器件及其自补偿方法 | |
| US9019770B2 (en) | Data reading method, and control circuit, memory module and memory storage apparatus and memory module using the same | |
| KR100487031B1 (ko) | 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리 | |
| US7729156B2 (en) | Cycling to mitigate imprint in ferroelectric memories | |
| CN109164978B (zh) | 闪存管理方法、闪存存储设备及计算机可读存储介质 | |
| CN104751887A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
| CN104751886A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
| CN104751888A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
| CN102568578A (zh) | 半导体存储装置及其测试及控制方法 | |
| CN103811070B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
| CN116959544B (zh) | 校验电流的设置方法、操作校验方法及相关设备 | |
| CN102568588A (zh) | 一种非易失存储器的过擦除校验方法和校验系统 | |
| US20230268019A1 (en) | Method and device for testing memory chip | |
| CN113409860B (zh) | 一种非易失型存储器擦除方法、装置、存储介质和终端 | |
| Wei et al. | Experimental verification and analysis of the acceleration factor model for 3-D NAND flash memory | |
| CN117524284B (zh) | 编程校验电压设定方法、编程方法、装置、芯片及设备 | |
| US9996458B1 (en) | Memory sector retirement in a non-volatile memory | |
| CN113409872B (zh) | 一种抑制闪存过擦除的方法、装置、电子设备及存储介质 | |
| US11862259B2 (en) | Electronic device, over-erase detection and elimination methods for memory cells | |
| TW202113850A (zh) | 記憶體系統以及記憶體操作方法 | |
| CN115620760B (zh) | 一种最优读出阈值电压的搜索方法、终端及存储介质 | |
| JP3138557B2 (ja) | 不揮発性記憶回路の初期書込み方法 | |
| CN113421607B (zh) | 一种闪存的校验修复方法、装置和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |