CN100541744C - 制造薄膜晶体管的方法、薄膜晶体管和显示单元 - Google Patents

制造薄膜晶体管的方法、薄膜晶体管和显示单元 Download PDF

Info

Publication number
CN100541744C
CN100541744C CNB2007101388940A CN200710138894A CN100541744C CN 100541744 C CN100541744 C CN 100541744C CN B2007101388940 A CNB2007101388940 A CN B2007101388940A CN 200710138894 A CN200710138894 A CN 200710138894A CN 100541744 C CN100541744 C CN 100541744C
Authority
CN
China
Prior art keywords
film
thin
crystalline silicon
silicon film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101388940A
Other languages
English (en)
Other versions
CN101090073A (zh
Inventor
荒井俊明
稻垣敬夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101090073A publication Critical patent/CN101090073A/zh
Application granted granted Critical
Publication of CN100541744C publication Critical patent/CN100541744C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种能够抑制薄膜晶体管特性改变而不恶化其性能的薄膜晶体管的制造方法以及一种薄膜晶体管以及显示单元。在该方法种，通过经由光热转换层和缓冲层间接热处理形成晶体硅膜。通过图案化该缓冲层和绝缘膜，在晶体硅膜上对应于沟道区域的区域中选择性地形成沟道保护膜。进一步，当选择性地去除n+硅膜和金属层时，沟道保护膜作为刻蚀停止。当形成晶体硅膜时均匀提供热。进一步，在刻蚀中保护晶体硅膜的沟道区域。

Description

制造薄膜晶体管的方法、薄膜晶体管和显示单元
技术领域
本发明涉及一种通过使用以激光束的热处理结晶非晶硅膜的制造薄膜晶体管的方法、通过使用这种结晶获得的薄膜晶体管以及包括这种薄膜晶体管的显示单元。
背景技术
近些年来，作为一种平板显示器，人们已经开始关注通过利用有机电致发光(Electro Luminescence，EL)现象显示图像的有机EL显示单元。由于有机EL显示单元使用有机发光器件自身的发光现象，所以有机EL显示单元具有视角宽和功耗小的优越特性。进一步，有机EL显示单元具有对高分辨率高速视频信号的高响应度，并且因而有机EL显示单元正朝着实际应用的发展尤其是图像领域。
在有机EL显示单元中的驱动方法中，利用薄膜晶体管(TFT)作为驱动器件的有源矩阵法在反应度(responsibility)和分辨率方面比无源矩阵法更加优越。因而，有源矩阵法被认为是尤其适合于具有前述优势的有机EL显示单元的驱动方法。有源矩阵有机EL显示单元具有其中设置有包括有机发光层的有机EL器件和为了驱动有机EL显示装置的驱动器件(前述的薄膜晶体管)的驱动面板。驱动面板和密封面板通过在其间的粘结剂层彼此结合，以使有机EL器件夹在驱动面板和密封面板之间。
众所周知在作为驱动器件的薄膜晶体管中，当连续施加电压到栅电极时，晶体管的阈值电压漂移。当薄膜晶体管的阈值电压漂移时，流入晶体管中的电流量改变。结果，组成每个像素的有机EL装置的亮度改变。然而，有机EL显示单元中的一些薄膜晶体管只要有机EL装置发光就需要维持一导通状态。因而，难以抑制阈值电压的漂移现象。
因而，近来为了抑制阈值电压的漂移现象，发展了以下的有机EL显示单元。在该有机EL显示单元中，薄膜晶体管的沟道区域由晶体硅膜制成。通过用受激准分子激光束照射形成在玻璃衬底上的非晶硅(a-Si)层以提供退火处理来获得晶体硅膜。
然而当通过使用受激准分子激光束的退火处理形成晶体硅膜时，存在以下缺点。也就是，当在照射区域的能量分配或者在激光束脉冲之间的能量变化引起热分配时，在晶体表面中晶体硅膜的结晶度变得不均匀。因此，薄膜晶体管的特性改变。
因而，例如，在日本未审专利申请公开No.60-18913、No.4-332120及No.2002-93702和日本已审专利申请公告No.3-34647中提出了以下技术。在该技术中，在非晶硅膜上形成光热转换层，用受激准分子激光束照射该光热转换层，因而结晶该非晶硅层。根据该技术，能通过使用光热转换间接地提供用于结晶非晶硅膜所需的卡路里。因此实现了晶体硅膜的均匀结晶，能获得具有均匀电特性的薄膜晶体管。
更明确地，在不使用光热转换层的方法中，非晶硅膜直接用激光束照射并且通过使用具有与硅膜相应的吸收波长的激光结晶。在这种情形，然而，例如在一个面是300mm到920mm的大衬底中产生大约10％的膜厚改变。因而，当非晶硅膜被减薄时，激光束的吸收率降低，导致结晶度改变。另一方面，在使用光热转换层的方法中，只要光热转换层的表面反射系数和膜厚均匀，有可能不依赖于激光束的波长和硅膜膜厚而实现均匀结晶。
发明内容
然而当使用这种光热转换层时，往往问题在于，在高温时(至少1410摄氏度，即硅的熔点)光热转换层和硅膜反应，并且因而产生不需要的化合物。因而，为了阻止这样的化合物产生，例如在上述日本未审专利申请公开No.60-18913、No.4-332120和日本已审专利申请公告No.3-34647中，在光热转换层和非晶硅层之间预先形成缓冲层。作为缓冲层，可引用例如氧化硅膜(SiO)、氮化硅膜(SiN)、氮氧化硅膜(SiON)等。进一步，当硅膜重结晶后，缓冲层通过例如使用氟化氢(HF)湿法刻蚀去除。
当硅膜重结晶时，在硅膜的熔点或更高给缓冲层提供热。因此，缓冲层已改变并且因而几乎不能刻蚀。结果，容易产生刻蚀残余物。当刻蚀残余物存在于晶体硅膜上时，从而影响了沟道区域和源/漏区域间的导电性。结果，存在有以下缺点。也就是，在晶体硅膜和其上层之间形成泄漏路径，导致关态电流的增加或者形成界面能级，并且因而薄膜晶体管的阈值电压改变或者所谓的S值(slope value)增加。
另一方面，当为缓冲层提供充足的刻蚀以阻止产生这种刻蚀残余物时存在有以下缺点。也就是，通过存在于晶体硅膜上的针孔进入的氟化氢溶液也刻蚀栅绝缘膜，并且因而栅绝缘膜的层间绝缘性降低。另外，损坏了形成沟道区域的晶体硅膜，并且导通特性降低。
为了减少缓冲层的刻蚀残余物，例如下述方法是有效的。也就是，用氟化氢溶液处理之后进行水洗处理。另外，在通过CVD(化学气相沉积)方法形成缓冲层的上层之前，在CVD腔中通过使用例如氢气和氩气的刻蚀气体做等离子体处理。然而，即使在上述方法中，也损坏作为沟道的结晶硅层，并且当进行过度的处理时，通态电流降低。
如上，在其中在硅膜结晶后去除结晶硅膜所需要的缓冲层的现有技术中，难以在不恶化薄膜晶体管的特性的情况下实现晶体硅膜的均匀结晶以及阻止薄膜晶体管的性能改变。
考虑到前述，在该发明中，期望提供一种在不恶化薄膜晶体管特性的情况下能够阻止特性改变的制造薄膜晶体管的方法，以及提供一种薄膜晶体管以及显示单元。
根据本发明的实施例，提供了包括如下步骤的制造薄膜晶体管的方法：在绝缘衬底上依次形成栅电极、栅绝缘膜、第一非晶硅膜以及第一绝缘层；在该第一绝缘层上形成光热转换层；通过使用光束照射该光热转换层来经由该光热转换层和该第一绝缘层为该第一非晶硅层提供热处理从而结晶该第一非晶硅膜以形成晶体硅膜；去除该光热转换层；通过图案化该第一绝缘层以选择性地仅留下对应于该晶体硅膜的沟道区域的区域以形成沟道保护膜；和，通过在该沟道保护膜和该晶体硅膜上依次形成n+硅膜和金属层，图案化该晶体硅膜和该n+硅膜以选择性地仅留下对应于该栅电极的区域，以及利用使用沟道保护膜作为刻蚀停止选择性地去除在该n+硅膜和该金属层中对应于该沟道区域的区域，由此由该n+硅膜形成源极区域和漏极区域并且由该金属层形成源电极和漏电极。
在发明实施例的制造薄膜晶体管的方法中，经由光热转换层和第一绝缘层间接提供热处理。因而，热被均匀地传输到第一非晶硅层以形成结晶硅层。进一步，由于在第一非晶硅膜和光热转换层之间形成第一绝缘膜，因此不会因为它们的反应产生产物。然后去除光热转换层，图案化该第一绝缘层以选择性地仅留下对应于沟道区域的区域，以及因此这样的区域变成沟道保护膜。此时，由于没有去除将变成沟道保护膜的部分，作为较低层的晶体硅膜中的沟道区域被保护并且不被损坏。然后，作为沟道保护膜的上层，形成n+硅膜和金属膜，并且选择性地去除其对应于沟道区域的区域，以及因此分别形成源极区域、漏极区域、源电极以及漏电极。沟道保护膜作为刻蚀停止。因而，晶体硅膜的沟道区域被保护并且不被损坏。
在根据发明的实施例的制造薄膜晶体管的方法中，优选包括在去除光热转换层的步骤之后在第一绝缘层上形成第二绝缘层的步骤。优选图案化第一和第二绝缘层以选择性地仅保留对应于沟道区域的区域，并且因而形成沟道保护膜。这样，作为刻蚀停止的沟道保护膜的膜厚变大。因此更确实地保护了晶体硅膜的沟道区域。
根据发明的实施例，提供了一种薄膜晶体管包括：晶体硅膜，形成在绝缘衬底之上且在它们之间具有栅电极和栅绝缘膜，并且具有在对应于该栅电极的区域中的沟道区域；绝缘沟道保护膜，在该晶体硅膜上选择性地形成在对应于沟道区域的区域中；n+硅膜，具有在该沟道保护膜和该晶体硅膜上将对应于沟道区域的区域夹在中间的源极区域和漏极区域；金属膜，具有分别对应于该源极区域和漏极区域的源电极和漏电极。
根据发明的实施例，提供了一种包括多个显示器件的显示单元以及为该多个显示器件执行给定的驱动操作的薄膜晶体管。
在发明实施例的薄膜晶体管和显示单元中，在晶体硅膜上对应于沟道区域的区域中选择性地形成绝缘沟道保护膜。因而当形成沟道保护膜时，晶体硅膜的沟道区域被保护并且不被损坏。进一步，当作为沟道保护膜的上层形成源极区域、漏极区域、源电极以及漏电极时，沟道保护层作为刻蚀停止。因而，晶体硅膜的沟道区域被保护并且不被损坏。
在发明实施例的薄膜晶体管和显示单元中，可通过图案化均匀形成在晶体硅膜上的绝缘膜形成上述沟道保护膜。可通过其中经由该光热转换层和该前述绝缘层用光束照射非晶硅膜的热处理形成上述晶体硅膜。在热处理后可去除上述光热转换层。
根据发明的实施例的薄膜晶体管的制造方法、薄膜晶体管以及显示单元，通过经由该光热转换层和该绝缘膜(第一绝缘膜)的热处理形成该晶体硅膜。另外，通过图案化该绝缘膜，在晶体硅膜上方在对应于沟道区域的区域中选择性地形成该沟道保护膜。因而，能通过间接热处理进行结晶。另外，当剥离绝缘膜时，该沟道保护膜能掩蔽该晶体硅膜的沟道区域，并且当n+硅膜和金属膜被选择性地去除时，该沟道保护膜可作为刻蚀停止。因而当晶体硅膜形成时，能均匀地提供热，能保护该晶体硅膜的沟道区域，并且在不恶化其性能的情况下能阻止薄膜晶体管的特性改变。
将由以下描述更加完全地呈现该申请的其它或进一步的目标、特点和优势。
附图说明
图1A和1B为示出根据发明第一实施例的制造薄膜晶体管的方法的部分主要步骤的剖面图；
图2A、2B和2C为示出接着图1A和1B的步骤的剖面图；
图3A和3B为示出接着图2A、2B和2C的步骤的剖面图；
图4为示出接着图3A和3B的步骤的剖面图；
图5A和5B为示出接着图4的步骤的剖面图；
图6A和6B为示出接着图5A和5B的步骤的剖面图；
图7为示出根据比较例的薄膜晶体管结构的剖面图；
图8为示出图7中所示的薄膜晶体管的制造方法的部分主要步骤的剖面图；
图9为示出栅极电压和漏极电流之间关系的特性图表；
图10A和10B为示出根据第二实施例的制造薄膜晶体管的方法的部分主要步骤的剖面图；
图11A和11B为示出接着图10A和10B的步骤的剖面图；
图12A和12B为示出根据发明变形的薄膜晶体管的结构的剖面图；
图13为示出根据发明的实施例的显示单元的结构的剖面图。
具体实施方式
以下将参照附图详细描述发明的实施例。
第一实施例
图1A到图5B是为说明根据发明第一实施例的薄膜晶体管(薄膜晶体管1)的制造方法的视图。
首先，如图1A所示，在由玻璃材料和塑料材料制成的绝缘衬底10上方以依次形成栅电极11、栅绝缘膜12、非晶硅膜13A(第一非晶硅膜)、缓冲层14(第一绝缘膜)以及光热转换层15。
更具体地，如下形成栅电极11。通过例如溅射方法在衬底10上均匀形成大约100nm厚的钼(Mo)膜。然后，以给定的形状刻蚀和图案化钼膜。可通过例如光刻方法等以图案化成这种给定的形状。栅电极11不一定由钼制成，而是可由具有高熔点即几乎不被在随后结晶非晶硅膜13A时(参照图1B)产生的热改变的金属制成。
进一步，如下形成栅绝缘层12。也就是，例如通过等离子体CVD方法在包括栅电极11的衬底10上均匀地形成大约160nm厚的氧化硅(SiO2)。栅绝缘膜12不一定由SiO2制成，而是可由从SiO2、氮化硅(SiN)和氨氧化硅(SiON)构成的组中选出至少一种形成的绝缘材料制成。
通过例如等离子体CVD方法在栅绝缘膜12上均匀形成大约30nm厚的非晶硅膜13A。
进一步，如下形成缓冲层14。通过例如等离子体CVD方法在非晶硅膜13A上均匀形成大约40nm厚的SiO2。此外，缓冲层14不一定由SiO2制成，而是可由从SiO2、SiN以及SiON构成的组中选出至少一种形成的绝缘材料制成。
如下形成光热转换层15。在缓冲层14上均匀形成大约100nm厚的Mo。光热转换层15用于吸收后述的激光束等并且将光能转换到热能。因此，作为光热转换层15，只要满足下列条件和类似条件，可使用任何材料。也就是，可使用任何材料，只要该材料具有对用于随后结晶(图1B)的激光束的高吸收率、具有对缓冲层14和非晶硅层13A的低热扩散率、以及具有高熔点即几乎不被随后结晶中产生的热量所改变。例如，也可使用碳(C)等。
随后，如图1B所示，使用激光束L1均匀照射光热转换层15，并且经由光热转换层15和缓冲层14给非晶硅层13A间接提供热处理。因此，非晶硅膜13A结晶并且变成晶体硅膜(多晶硅膜)13P。进一步，由于经由光热转换层15和缓冲层14给非晶硅膜13A间接提供热处理，所以热均匀传输到非晶硅膜13A，并且因而非晶硅膜13A被均匀结晶。作为光源激光，既可使用连续波也可使用脉冲波。可使用任何波长区域内的激光束，只要该激光束能完全通过光热转换层15，然而期望在光热转换层15中具有高吸收的激光束。在光热转换层15中的反射系数高的情况下，具有适当膜厚的例如SiO2等可作为激光束L1的反射抑制膜形成在光热转换层15上。
随后，如图2A所示，通过刻蚀移除在结晶非晶硅膜13A后不需要的光热转换层15。
随后，如图2B所示，例如通过等离子体CVD方法在缓冲层14上均匀形成大约200nm厚的绝缘膜16(第二绝缘膜)。由从由SiO2、SiN以及SiON构成的组中选择性地至少一种形成的绝缘材料制成绝缘膜16。
随后，如图2C所示，在绝缘膜16上形成光致抗蚀剂膜21，并且以给定的形状图案化。更具体地，光致抗蚀剂膜21选择性地形成在对应于晶体硅膜13P的将成为沟道区域的部分的区域中。
随后，如图3A所示，通过使用氢氟酸溶液的湿法刻蚀去除在缓冲层14和绝缘膜16中的不保留光致抗蚀剂膜21的部分，即去除不同于对应于将成为晶体硅膜13P的沟道区域部分的区域。因而，形成由缓冲层14和绝缘膜16构成的沟道保护膜。然后，通过经沟道保护膜遮掩保护了将变成晶体硅膜的13P的沟道区域的部分，并且因而该部分不被刻蚀损害。
随后，如图3B所示，移除光致抗蚀剂膜21后，通过例如等离子体CVD方法，在包括沟道保护膜的晶体硅膜13P上，均匀形成用于形成稍后描述的源极区域和栅极区域的大约50nm厚的n+硅膜17。
随后，如图4所示，在n+硅膜17上形成光致抗蚀剂膜22并且以给定的形状图案化。更具体地，光致抗蚀剂膜22选择性地形成在对应于栅电极11的区域。
随后，如图5A所示，通过刻蚀去除在晶体硅膜13P和n+硅膜17中不保留光致抗蚀剂膜22的部分，即去除不同于对应于栅电极11的区域的部分。因而，形成由晶体硅膜13P和n+硅膜组成的岛状图案。
随后，如图5B所示，通过例如溅射方法在包括n+硅膜17的栅绝缘膜12上均匀形成三层结构金属层18。更具体的，例如顺序地分层堆叠大约50nm厚的钛(Ti)层18A、大约250nm厚的铝(Al)层18B以及大约50nm厚的钛(Ti)层18C。除了前述材料以外，还可使用钼(Mo)，铬(Cr)或包括Mo/Al/Mo的叠层结构作为金属层18。
随后，如图6A所示，以给定的形状图案化n+硅膜17和金属层18。因而，由n+硅膜17分别形成源极区域17S和漏极区域17D，以及由金属层18分别形成源电极18S和漏电极18D。更具体地，通过刻蚀选择性地移除n+硅膜17和金属层18的两个末端以及在n+硅膜17和金属层18中对应于将成为的晶体硅膜13P的沟道区域的部分。于是，为避免这些层的刻蚀残余物，如图中符号P1显示进行过刻蚀。然后，因为由缓冲层14和具有足够膜厚的绝缘膜16组成的沟道保护膜用作为刻蚀停止，所以晶体硅膜13P的沟道区域被保护并且不被损坏。
最后，如图6B所示，例如通过等离子体CVD方法，在包括源电极18S、漏电极18D以及沟道保护膜的栅绝缘膜12上，均匀形成大约200nm厚的钝化膜19。因而，形成本实施例的薄膜晶体管1。而且，钝化膜19由例如从SiO2、SiN以及SiON构成的组中选出至少一种形成的绝缘材料制成。
在薄膜晶体管1中，当通过未示出的导线层在栅电极11和源电极18S间提供特定的阈值电压或更高的栅电压Vg时，在晶体硅膜13P中形成沟道区域，以及电流(漏极电流Id)通过源极区域17S和漏极区域17D在源电极18S和漏电极18D间流动。因而，薄膜晶体管1发挥了晶体管的功能。
晶体硅膜13P已通过经由已分离的光热转换层15和缓冲层14的间接热处理而结晶。因而，在结晶中提供均匀的热形成晶体硅膜13P。于是，在第一非晶硅膜13A和光热转换层15之间形成缓冲层14。因而，不会由于第一非晶硅膜13A和光热转换层15之间的反应产生产物。结果，晶体管的特性不会因为这样的产物而恶化。
进一步，在晶体硅膜13P上对应于沟道区域的区域中，通过图案化缓冲层14和绝缘膜16选择性地形成沟道保护膜。因而，当剥离绝缘膜16时(参考图4和图5A)，晶体硅膜13P的沟道区域被保护并且不被损坏。进一步，当作为保护膜的上层形成源极区域17S、漏极区域17D、源电极18S以及漏电极18D时，沟道保护膜同样作为刻蚀停止。因而，晶体硅膜13P的沟道区域被保护并且不被损坏。
另一方面，例如，在图7所示的相关技术(比较例)的薄膜晶体管101中，如图8所示在形成晶体硅膜113P后通过用氢氟酸溶液湿法刻蚀完全去除作为其上层的缓冲层。因而，晶体硅膜13P的沟道区域由于刻蚀而被损坏。
因而，例如，如图9所示的晶体管特性图(栅电压Vg和漏极电流Id间的关系)所表明的，当薄膜晶体管1(本实施例)的特性G1与薄膜晶体管101(比较例)的特性G2相互比较，发现薄膜晶体管1的特性比薄膜晶体管101改善。也就是说，在栅电压Vg为0V的点附近，薄膜晶体管1显示该曲线比薄膜晶体管101的曲线更灵敏(漏极电流Id迅速增加)。因而薄膜晶体管1的所谓的S值(斜率值)比薄膜晶体管101的小，并且因而薄膜晶体管1的晶体管特性相比薄膜晶体管101得到改善。其原因可能是，在本实施例的薄膜晶体管1中，如上所述晶体硅膜13P的沟道区域通过沟道保护膜被保护并且不被损坏。
如上，在本实施例中，由通过光热转换层15和缓冲层14的间接热处理形成晶体硅膜13P。另外，在对应于晶体硅膜13P上的沟道区域的区域中，通过图案化缓冲层14以及作为缓冲层14的上层的绝缘膜16选择性地形成沟道保护膜。当选择性地去除作为沟道保护膜的上层的n+硅膜17和金属膜18时，沟道保护膜作为刻蚀停止。因而，在形成晶体硅膜13P中能均匀提供热，并且能保护晶体硅膜13P的沟道区域。因而，可以抑制薄膜晶体管1的特性改变而不恶化其特性(例如，S值的增加、截止电流的增加、关联绝缘性的降低)。
进一步，在缓冲层14上形成绝缘膜16并且因而沟道保护膜的膜厚足够大。所以，即使当图案化n+硅膜17和金属层18时为了避免刻蚀残余物而进行过刻蚀的情况下，也能确实保护晶体硅膜13P的沟道区域。
第二实施例
其次，将给出制造根据发明第二实施例的薄膜晶体管(薄膜晶体管1A)的方法的描述。用相同的符号标记与第一实施例中的元件相同的元件，并且将适当省略其描述。
首先，如图10A所示，以与第一实施例的薄膜晶体管1中相同的方式，在衬底10上依次形成栅电极11、栅绝缘层12、非晶硅层13A、缓冲层14以及光热转换层15。其次，用激光束L1均匀照射光热转换层15并且为非晶硅膜13A间接提供热处理，并且因而形成晶体硅膜13P。其次，以与第一实施例的薄膜晶体管1中相同的方式，图案化缓冲层14和绝缘膜16以形成沟道保护膜。
其次，在本实施例中，通过例如等离子体CVD方法在具有沟道保护膜的晶体硅膜13P和n+硅膜17之间均匀形成大约120nm厚的非晶硅膜17A。期望非晶硅膜17A膜厚尽可能的大。由于膜厚越大，减小稍后描述的薄膜晶体管的关态电流的效果越强烈。
随后，如图10B所示，通过刻蚀去除在晶体硅膜13P、非晶硅膜17A以及n+硅膜17中的不同于对应于栅电极11的区域的部分。由此，形成由晶体硅膜13P、非晶硅膜17A以及n+硅膜17组成的岛状图案。随后，以与薄膜晶体管1中相同的方式在包括n+硅膜17的栅绝缘膜12上均匀形成三层结构金属层18。
随后，如图11A所示，以与薄膜晶体管1中相同的方式，通过使用沟道保护膜作为刻蚀停止，以给定的形状图案化n+硅膜17和金属层18。因而，分别形成源极区域17S、漏极区域17S、源电极18S以及漏电极18D。
最后，如图11B所示，以与薄膜晶体管1中相同的方式，钝化膜19均匀形成在包括源电极18S、漏电18D以及沟道保护膜的栅绝缘膜12上。从而制造了本实施例的薄膜晶体管1A。
在薄膜晶体管1A中，以与薄膜晶体管1中相同的方式，当通过未示出的导线层在栅电极11和源电极18S间提供阈值电压或更高的栅电压Vg时，漏极电流Id在源电极18S和漏电极18D间流动，由此薄膜晶体管1A起到晶体管的功能。
在薄膜晶体管1A中，在具有沟道保护膜的晶体硅膜13P和由n+硅膜17形成的源极区域17S/漏极区域17D之间分别形成非晶硅膜17A。因而，当供给栅电极11负电压时，在非晶硅膜17A中形成在沟道和漏极之间的耗尽层。与结晶硅层13P比较，膜内氢填充在非晶硅层17A中的局限能级(localized order)。因而，由于电子和空穴碰撞产生的电流变小，并且带隙变大。结果，晶体管的关态电流越降低越能抑制薄膜晶体管间的特性变化(参考日本专利申请No.61-138324)。
进一步，当非晶硅膜17A的膜厚增加时，抑制了沟道和漏之间的电场。从而，晶体管的关态电流进一步下降。
如上，在本实施例中，在包括沟道保护膜的晶体硅膜13P和源极区域17S/漏极区域17D之间分别形成非晶硅膜17A。因而，除了第一实施例中的效果外，能进一步抑制在局限能级中产生的电流。结果，晶体管的关态电流越降低越能抑制薄膜晶体管间的特性变化。
虽然发明已参照第一实施例和第二实施例描述，发明并不局限于前述的实施例并且将进行各种变形。
例如，在前述实施例中，已给出由缓冲层14和绝缘膜16构成沟道保护膜的情况的描述。然而，只要在即使在图案化n+硅膜17和金属层18中进行过刻蚀也能充分保护晶体硅膜13P的沟道区域的条件下(缓冲层14的膜厚，过刻蚀的程度或类似)，也可以不形成绝缘膜16并且沟道保护膜仅由缓冲层14组成，例如，如图12A和12B中分别示出的薄膜晶体管1C和1D(分别对应于薄膜晶体管1和1A)。这样，不需要形成绝缘膜16。因而，除了前述实施例的效果之外，还能简化制造薄膜晶体管的步骤。当形成厚的缓冲层14时，存在于形成晶体硅膜13P中热难以传输到非晶硅膜13A的趋势。期望通过考虑这种趋势设置缓冲层14的厚度。
进一步，在前述实施例中，已给出了在形成金属层18之前形成由晶体硅膜13P和n+非晶硅膜17构成的岛状图案的情况的描述。然而，有可能的是，在形成金属层18之后在对应于沟道区域的区域中接着进行去除n+硅膜17时，可以连续地去除在金属层18附近的n+硅膜17和晶体硅膜13P。进一步，可能刚好在形成金属层18之前形成n+硅膜17，在形成金属层18之前形成仅由晶体硅膜13P组成的岛状图案，在形成n+硅膜17和金属层18之后在对应于沟道区域的区域中接着进行n+硅膜17的去除中，去除在金属层18附近的n+硅膜17。
进一步，例如，如图13所示，发明的薄膜晶体管能应用到包括作为显示器件的有机EL器件(有机EL器件32)的有机EL显示单元(有机EL显示单元3)。这样，例如，提供多个在前述实施例(或者1A到1C之一)中描述的薄膜晶体管1，并且多个薄膜晶体管中的每个分别作为有机EL器件32的驱动器件。作为有机EL显示器件3的具体结构，例如可引用以下结构。也就是说，在薄膜晶体管1上在衬底10上均匀形成绝缘平面层31，在其上形成包括反射电极32A、有机发光层32B以及透明电极32C的多个有机EL器件32，通过电极间绝缘膜33将每个有机EL器件32彼此分离，并且在其上再次形成绝缘平面层34，以及该结果产物通过透明衬底30密封。在具有前述结构的有机EL显示单元3中，当在反射电极32A和透明电极32C间施加特定的电压时，有机发光层32B发射在图中向上发射的光如发射光线L2和L3。在有机EL单元中，通过与前述实施例类似的操作可获得与前述实施例类似的效果。在图13中，描述了所谓的顶部发射型有机EL显示单元。另外，例如，可以在所谓的底部发射型有机EL显示单元和双发射型有机EL显示单元中进行应用。
进一步，除包括如图13所示的有机EL器件的有机EL显示单元之外，可应用发明的薄膜晶体管至例如包括液晶器件作为显示器件的液晶显示单元。这样，通过与前述实施例类似的操作也可能获得与前述实施例类似的效果。
进一步，各个元件的材料、厚度、膜形成的方法以及膜形成条件并不限于前述实施例中已描述的各个元件的材料、厚度、膜形成的方法以及膜形成条件。可应用其它材料、厚度、膜形成的方法以及膜形成条件。
进一步，在前述的实施例中，已参考具体的示例描述了薄膜晶体管和有机EL单元的结构。然而并不需要提供所有的层，并且有可能进一步提供其它层。
本领域技术人员应理解，根据设计需要和其它因素，各种变形、组合、子组合以及改变并且在权利要求或其等同特征的范围内。
本发明包含于2006年5月10日在日本专利局提交的日本专利申请JP2006-131056相关的主题内容，在此并入其全部内容作为参考。

Claims (7)

1、一种制造薄膜晶体管的方法包括步骤：
在绝缘衬底上依次形成栅电极、栅绝缘膜、第一非晶硅膜以及第一绝缘层；
在该第一绝缘层上形成光热转换层；
通过使用光束照射该光热转换层来经由该光热转换层和该第一绝缘层为该第一非晶硅层提供热处理从而结晶该第一非晶硅膜以形成晶体硅膜；
去除该光热转换层；
通过图案化该第一绝缘层以选择性地仅留下对应于该晶体硅膜的沟道区域的区域以形成沟道保护膜；和
通过在该沟道保护膜和该晶体硅膜上依次形成n+硅膜和金属层，图案化该晶体硅膜和该n+硅膜以选择性地仅留下对应于该栅电极的区域，以及利用使用沟道保护膜作为刻蚀停止选择性地去除在该n+硅膜和该金属层中对应于该沟道区域的区域，由此由该n+硅膜形成源极区域和漏极区域并且由该金属层形成源电极和漏电极。
2、根据权利要求1所述的制造薄膜晶体管的方法，包括在去除该光热转换层的步骤后在该第一绝缘层上形成第二绝缘层的步骤，
其中通过图案化该第一和该第二绝缘层以选择性地仅留下对应于该沟道区域的区域来形成该沟道保护膜。
3、根据权利要求1所述的制造薄膜晶体管的方法，包括在该沟道保护膜和该晶体硅膜这二者与该n+硅膜之间形成第二非晶硅膜的步骤。
4、根据权利要求1所述的制造薄膜晶体管的方法，其中该第一绝缘层可由从二氧化硅、氮化硅和氮氧化硅构成的组中选出至少一种组成的材料形成。
5、一种薄膜晶体管包括：
晶体硅膜，形成在绝缘衬底之上且在它们之间具有栅电极和栅绝缘膜，并且具有在对应于该栅电极的区域中的沟道区域；
绝缘沟道保护膜，在该晶体硅膜上选择性地形成在对应于沟道区域的区域中；
n+硅膜，具有在该沟道保护膜和该晶体硅膜上将对应于沟道区域的区域夹在中间的源极区域和漏极区域；和
金属膜，具有分别对应于该源极区域和漏极区域的源电极和漏电极。
6、根据权利要求5所述的薄膜晶体管，
其中，该沟道保护膜通过图案化均匀形成在该晶体硅膜上的绝缘膜形成，
该晶体硅膜通过经由光热转换层和该绝缘膜用光束照射该非晶硅膜来为该非晶硅膜提供热处理形成，
该光热转换层在热处理后被去除。
7、一种显示单元包括：
多个显示器件；和
为多个显示器件执行给定驱动操作的薄膜晶体管，
其中该薄膜晶体管具有晶体硅膜，该晶体硅膜形成在绝缘衬底之上，在它们之间具有栅电极和栅绝缘膜，并且该薄膜晶体管具有在对应于该栅电极的区域中的沟道区域；
绝缘沟道保护膜，在该晶体硅膜上选择性地形成在对应于沟道区域的区域中；
n+硅膜，具有在该沟道保护膜和晶体硅膜上将对应于沟道区域的区域夹在中间的源极区域和漏极区域；和
金属膜，具有分别对应于该源极区域和漏极区域的源电极和漏电极。
CNB2007101388940A 2006-05-10 2007-05-10 制造薄膜晶体管的方法、薄膜晶体管和显示单元 Expired - Fee Related CN100541744C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006131056A JP4200458B2 (ja) 2006-05-10 2006-05-10 薄膜トランジスタの製造方法
JP131056/06 2006-05-10

Publications (2)

Publication Number Publication Date
CN101090073A CN101090073A (zh) 2007-12-19
CN100541744C true CN100541744C (zh) 2009-09-16

Family

ID=38839399

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101388940A Expired - Fee Related CN100541744C (zh) 2006-05-10 2007-05-10 制造薄膜晶体管的方法、薄膜晶体管和显示单元

Country Status (5)

Country Link
US (4) US7629208B2 (zh)
JP (1) JP4200458B2 (zh)
KR (1) KR101410402B1 (zh)
CN (1) CN100541744C (zh)
TW (1) TWI374546B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101457705B1 (ko) * 2008-12-08 2014-11-04 엘지디스플레이 주식회사 전자 디바이스의 제조방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101147428B1 (ko) * 2009-02-09 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP2011066243A (ja) * 2009-09-17 2011-03-31 Panasonic Corp 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置
KR101623961B1 (ko) 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101686242B1 (ko) * 2009-12-18 2016-12-28 엘지디스플레이 주식회사 박막트랜지스터 및 평판형 표시장치 제조방법
KR101117730B1 (ko) * 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101599280B1 (ko) * 2009-12-28 2016-03-14 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR20130115208A (ko) * 2010-06-16 2013-10-21 쓰리엠 이노베이티브 프로퍼티즈 컴파니 웨이퍼 지지 시스템을 위한 광학적으로 조정된 금속화된 광-열 변환층
JP5687448B2 (ja) 2010-07-21 2015-03-18 パナソニック株式会社 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
CN103003947A (zh) * 2011-07-13 2013-03-27 松下电器产业株式会社 显示装置、用于显示装置中的薄膜晶体管、及薄膜晶体管的制造方法
WO2013069045A1 (ja) * 2011-11-07 2013-05-16 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018913A (ja) 1983-07-12 1985-01-31 Mitsubishi Electric Corp 半導体装置の製造方法
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
JPH0334647A (ja) 1989-06-30 1991-02-14 Hitachi Ltd データ送信方式
JP2872425B2 (ja) 1990-03-24 1999-03-17 キヤノン株式会社 半導体デバイスの形成方法
JPH04332120A (ja) 1991-05-07 1992-11-19 Ricoh Co Ltd 半導体結晶層の製造方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH0541390A (ja) 1991-08-05 1993-02-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH06132536A (ja) 1992-10-14 1994-05-13 Sharp Corp 薄膜トランジスタ
JPH06163587A (ja) 1992-11-20 1994-06-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2002093702A (ja) 2000-09-14 2002-03-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003100637A (ja) 2001-07-16 2003-04-04 Seiko Epson Corp 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR101192073B1 (ko) * 2005-06-28 2012-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US7629208B2 (en) 2009-12-08
US8222643B2 (en) 2012-07-17
JP4200458B2 (ja) 2008-12-24
TW200805672A (en) 2008-01-16
JP2007305701A (ja) 2007-11-22
US20100038646A1 (en) 2010-02-18
US20120205660A1 (en) 2012-08-16
US8482008B2 (en) 2013-07-09
KR101410402B1 (ko) 2014-06-20
TWI374546B (en) 2012-10-11
US20080142800A1 (en) 2008-06-19
US20120256182A1 (en) 2012-10-11
CN101090073A (zh) 2007-12-19
KR20070109873A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
CN100541744C (zh) 制造薄膜晶体管的方法、薄膜晶体管和显示单元
US20160163746A1 (en) Display device and method of fabricating the same
US20080116787A1 (en) Pixel structure of active matrix organic light emitting display and fabrication method thereof
CN102280445A (zh) 显示装置及其制造方法
JP4923069B2 (ja) 薄膜トランジスタ基板、及び半導体装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
US6773969B2 (en) Method of forming a thin film transistor
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
US10115745B2 (en) TFT array substrate and method of forming the same
US20170263735A1 (en) Method of Manufacturing Thin Film Transistor (TFT) and TFT
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
KR101457705B1 (ko) 전자 디바이스의 제조방법
KR20120088037A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080095540A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR20080047773A (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
JP2002050762A (ja) 表示素子およびその製造方法、並びに表示装置
TWI469359B (zh) 薄膜電晶體基板與其製造方法、顯示器
KR101343501B1 (ko) 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법
KR20070040017A (ko) 박막 트랜지스터 및 이의 제조방법
CN114420707A (zh) 一种阵列基板及其制作方法以及显示面板
KR100807562B1 (ko) 박막 트랜지스터 및 이를 포함하는 평판표시장치
KR20040051006A (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법
KR101035921B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2009283522A (ja) Ｔｆｔの製造方法及びｔｆｔ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20150510

EXPY Termination of patent right or utility model