CN100485915C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100485915C
CN100485915C CNB2007100889843A CN200710088984A CN100485915C CN 100485915 C CN100485915 C CN 100485915C CN B2007100889843 A CNB2007100889843 A CN B2007100889843A CN 200710088984 A CN200710088984 A CN 200710088984A CN 100485915 C CN100485915 C CN 100485915C
Authority
CN
China
Prior art keywords
semiconductor device
interarea
semiconductor wafer
semiconductor
cutting blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100889843A
Other languages
English (en)
Other versions
CN101047155A (zh
Inventor
吉见英章
梅本光雄
恩田和美
堀中和己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101047155A publication Critical patent/CN101047155A/zh
Application granted granted Critical
Publication of CN100485915C publication Critical patent/CN100485915C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，其能提高散热性。半导体装置(10)包括：半导体基板(11)、搭载在半导体基板(11)上表面的散热器(17)及在半导体基板(11)下表面形成的配线(14)等。散热器(17)搭载在半导体基板(11)上表面，其平面大小与半导体基板(11)大体相同。另外，散热器(17)的厚度为500μm～2mm，也可以形成为比半导体基板(11)厚。通过由散热器(17)加强，半导体基板(11)可以变薄到例如50μm左右，因此，其结果可以使半导体装置(10)整体变薄。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别是涉及提高散热性的半导体装置及其制造方法。
背景技术
现在，在电子设备中设置的电路装置由于被使用在便携式电话、便携式计算机等，因此，要求小型化、薄型化及轻量化。为了满足这些条件，正在开发被称为CSP(芯片级封装)的、具有与内置的半导体元件相等尺寸的半导体装置。
在这样的CSP中，还有特别被小型化的WLP(晶片级封装)。参照图6对该WLP的制造方法进行简要说明(例如参照下述专利文献1)。
参照图6(A)，首先，在半导体晶片100上形成有多个半导体装置102。在各半导体装置102上通过扩散工序形成有晶体管等。进一步，在半导体装置部102的上表面形成与基板内部的元件连接的电极103，在使该电极103的上部露出的状态下形成绝缘层101。在绝缘层101的上表面构图配线104。然后，绝缘层101的上表面由覆盖层110覆盖，以覆盖配线104。另外，在形成外部电极105的区域的覆盖层110上设置有开口部。然后，在配线104上表面溶接例如由焊锡等构成的外部电极105。这样构成的半导体晶片100的背面粘贴在切割片106的上表面。
参照图6(B)，接着，用高速旋转的刀片107切断晶片100从而分离各个半导体装置部102。利用刀片107完全切断半导体晶片100及绝缘层101。被分离的半导体装置部102成为半导体装置。
图6(C)表示由上述工序制造的半导体装置108的剖面。由图可知，半导体装置108的平面尺寸与半导体基板109大体相同。半导体装置108的平面尺寸例如为5mm×5mm左右、极其小型化。
专利文献1：(日本)特开2004-172542号公报
但是，在最近的半导体装置中，为了高速地进行信号处理，工作频率变高，发热量增大。另一方面，上述的半导体装置由于装置整体的尺寸小，表面积变小，散热性不充足。因此，伴随着半导体装置的动作，半导体装置的温度急速上升，产生特性劣化或损坏等问题。
作为解决该问题的方法，存在如下的方法：将安装半导体装置的安装基板侧的导电图形局部扩宽，经由该导电图形进行半导体装置的散热。但是，在该方法中，由于扩宽安装基板侧的导电图形的宽度，用于安装半导体装置而实质上需要的安装基板的面积变大，产生安装密度降低的问题。
进而，在上述的制造方法中，存在以下的问题：在使用刀片的切割工序中产生碎屑，在各半导体装置部102的半导体基板109上产生缺口。当该缺口较大时，半导体装置的特性恶化而产生故障。另外，即使该缺口较小，在性能上不成为问题，但在为WLP的半导体装置108的情况下，由于半导体基板109的侧面露出，外观上不美观。
发明内容
本发明是鉴于上述问题而作出的，其主要目的在于提供一种能提高散热性的半导体装置及其制造方法。
本发明的半导体装置，其特征在于，包括：半导体基板，其具有第一主面和第二主面，所述第一主面形成有与电路元件电连接的电极，所述第二主面与所述第一主面相对；散热器，其搭载在所述第二主面上，具有与所述半导体基板相等的平面大小。
本发明的半导体装置的制造方法，其特征在于，包括：准备半导体晶片的工序：所述半导体晶片具有第一主面和第二主面，所述第一主面形成有与电路元件电连接的电极，所述第二主面与所述第一主面相对，所述半导体晶片形成有由切割线划分的多个半导体装置部；粘贴半导体晶片的工序：经由散热板将所述半导体晶片粘贴到切割片上；分离半导体装置部的工序：切割所述半导体晶片及所述散热板而分离所述半导体装置部。
进一步，本发明的半导体装置的制造方法，其特征在于，包括：准备半导体晶片的工序：所述半导体晶片具有第一主面和第二主面，所述第一主面形成有与电路元件电连接的电极，所述第二主面与所述第一主面相对，所述半导体晶片形成有多个半导体装置部；准备切割片的工序：该切割片由经由第一粘接层层积的第一薄片及第二薄片组成，两者的结合面是凹凸面；粘贴半导体晶片的工序：经由第二粘接层将所述半导体晶片粘贴到所述切割片的所述第一薄片表面上；分离半导体装置部的工序：至少使所述半导体晶片及所述第一薄片切断而进行切割，将所述半导体装置部各个分离；分离第一薄片的工序：将粘接在所述半导体装置部的所述第一薄片从所述第二薄片分离。
根据本发明的半导体装置，由于在半导体基板的主面上搭载了散热器，可以增大装置整体的表面积、提高散热性。进一步，当作为散热器采用导热率比半导体基板优良的材料时，在半导体基板上形成的电路元件动作而产生的热量经由散热器被积极地排出到外部。因此，即使进行高速处理的电路内置在半导体装置中，也可以抑制半导体装置的温度上升。
根据本发明的半导体装置的制造方法，经由散热器将半导体晶片粘贴到切割片之后，在半导体晶片上形成的各个半导体装置部各自分离。因此，通过散热器，在切割工序中作用在半导体晶片上的弯曲应力减弱，抑制半导体晶片产生裂纹。
进一步，在本发明中，在粘贴有由金属等构成的散热板的状态下将半导体装置部从切割晶片上剥离。因此，被剥离的半导体装置部即使与相邻的其他半导体装置部接触，由于下部的散热板相互接触，因此，半导体装置部的半导体基板相互不接触，防止产生碎屑。
进一步，根据本发明的半导体装置的制造方法，使用切割片制造半导体装置，该切割片由通过为凹凸面的粘接面而结合的第一薄片及第二薄片构成，。由此，使用该切割片将半导体晶片分割成各半导体装置部之后，使第一薄片与第二薄片分离，可以使第一薄片残留在半导体装置侧。由此，作为切割片的一部分的第一薄片可以作为散热器容易地搭载到半导体装置上。
附图说明
图1是表示本发明的半导体装置的图，(A)是剖面图，(B)是立体图；
图2是表示本发明的半导体装置的制造方法的图，(A)是立体图，(B)是立体图，(C)是剖面图；
图3是表示本发明的半导体装置的制造方法的图，(A)是剖面图，(B)是立体图，(C)是剖面图；
图4是表示本发明的半导体装置的制造方法的图；
图5是表示本发明的半导体装置的制造方法的图，(A)-(C)是剖面图；
图6是表示现有的半导体装置的制造方法的图，(A)-(C)是剖面图；
附图标记
10：半导体装置
11：半导体基板
12：绝缘层
13：电极
14：配线
15：外部电极
16：覆盖层
17：散热器
18：槽
19：散热板
20：第二粘接层
21：切割片
22：半导体晶片
23：晶片环
24：半导体装置部
25：粘接层
26：刀片
27：切割线
28：第一粘接层
29：紫外线
31：第一薄片
32：第二薄片
具体实施方式
下面，参照附图对本实施方式进行详细叙述。
第一实施方式
首先，参照图1对本实施方式的半导体装置10的结构进行说明。图1(A)是半导体装置10的剖面图，图1(B)是其立体图。
参照图1(A)及图1(B)，半导体装置10具有：半导体基板11、在半导体基板11上表面(第二主面)搭载的散热器17(散热体)、在半导体基板11下表面(第一主面)形成的配线14等。
半导体基板11例如由硅等半导体材料构成，在其内部通过扩散工序形成电路元件。例如，在半导体基板11上形成有双极晶体管、MOSFET、二极管、存储器等。半导体基板11的厚度例如为25μm～500μm左右(例如50μm左右)。在本实施方式中，由于例如将铜等金属构成的散热器17搭载在半导体基板11上而进行加强，因此，半导体基板11的厚度可以变薄为50μm左右。半导体基板11的平面大小例如为0.5mm×0.5mm～10mm×10mm左右。
散热器17搭载在半导体基板11上表面，其平面大小与半导体基板11大体相同。另外，散热器17的厚度为500μm～2mm，也可以比半导体基板11更厚地形成。散热器17使用绝缘性粘接材料固定在半导体基板11上表面。另外，形成槽18的散热器17可以通过对铜等金属进行挤出成形而制造。
进一步，作为散热器17的材料，优选导热率比半导体基板11优良的材料。例如，铜或铝等金属适宜作为散热器17的材料。在此，作为半导体基板11的材料的硅的导热率为168W/m/K，铜的导热率为390W/m/K，铝的导热率为236W/m/K。通过采用这样的导热率高的材料作为散热器17，可以提高半导体基板11的散热性。
进一步，另外，作为散热器17的材料，也可以采用树脂。一般情况下，树脂是比金属导热率差的材料，但当采用由树脂构成的散热器17时，由于半导体装置10整体的表面积变大，因此，提高散热性。进一步，当由填充有铝等构成的填充物的树脂形成散热器17时，可以使散热性进一步提高。另外，作为散热器17也可以采用半导体装置制造工序中使用的切割片，其详细内容后面进行叙述。
参照图1(B)，在散热器17上从与半导体基板11不抵接的面(上表面)形成有槽18。该槽18的宽度为20μm～100μm左右，深度为不贯通散热器17的范围(例如，不足400μm～2mm)。进一步，槽18相对半导体基板11的侧边平行延伸，从半导体基板11的前面端部直到后面端部连续形成为直线。在此，槽18可以设置为栅状，这样可以使散热器17的表面积进一步增大、提高散热效果。
在半导体基板11的下表面形成有与内部元件(活性区域)电连接的电极13。除形成该电极13的部分以外，半导体基板11的下表面由绝缘层12覆盖。绝缘层12例如由氮化膜或树脂膜构成。进一步，电极13的下表面从绝缘层12向下方露出。
在绝缘层12的下表面形成有与电极13接触的配线14。在此，电极13设置在半导体装置10的周边部，配线14从周边部朝向内部延伸。配线14的一部分形成为焊盘状，在焊盘状的部分熔接有外部电极15。外部电极15由焊锡等导电性粘接材料形成。如上所述，通过设置配线14，可以将相互接近而配置的电极13作为相互分离的外部电极15再次配置。进一步，除去形成外部电极15的区域，由树脂等绝缘材料构成的覆盖层16覆盖配线14。
另外，当半导体基板11和散热器17的热膨胀系数差异大时，半导体基板11容易产生翘曲。于是，为使半导体基板11的上表面及下表面为相同的热膨胀系数而决定绝缘层12、覆盖膜16及配线14的材料、厚度等。例如，在散热器17以30μm左右的厚度形成的情况下、配线14也以30μm左右的厚度形成，而且，相对配线14的构图，也可以调整槽18的密度。另外，在散热器17以30μm左右的厚度形成、配线14以15μm左右的厚度形成的情况下，可以使槽18的密度变大而形成。即，以使配线12的体积与散热器17的体积相等的方式形成槽18。
第二实施方式
在本实施方式中，参照图2～图4，对在第一实施方式中说明了结构的半导体装置的制造方法进行说明。
参照图2(A)，半导体晶片22具有形成有电极13等的上表面(第一主面)和平坦的下表面(第二主面)。进一步，在半导体晶片22上形成有矩阵状的多个(例如几百个)半导体装置部24。半导体装置部24由规定为栅状的切割线27区分。在此，所谓半导体装置部24是成为一个半导体装置的部分。在各半导体装置部24中，在半导体晶片22的内部形成有所规定的电路元件(活性区域)，与该元件接触的电极13配置在周边部。由硅等半导体材料构成的半导体晶片22的厚度例如为50μm～500μm左右。
参照图2(B)，散热板19由厚度为500μm～2mm左右的铜或铝等金属构成，其平面大小与半导体晶片22相等。散热板19的上表面(第一主面)是与半导体晶片22的下表面抵接的平滑面，在下表面(第二主面)上形成槽18。该槽18的延伸方向优选与上述切割线27平行。由此，槽18的延伸方向可以与半导体装置24的侧边平行，能够使装置的外观良好。进一步，通过使槽18与切割线27重叠，在切割工序中，只除去没有形成槽18的厚度部分的散热板19，就可以切断散热板19。
半导体晶片22与散热板19的粘接通过使用绝缘性树脂等粘接材料进行。即，在散热板19的上表面或半导体晶片22的背面涂敷粘接材料后，使两者贴合在一起而粘接。
参照图2(C)，在各半导体装置部24中，与在半导体晶片22的内部形成的元件连接的电极13形成在周边部。半导体晶片22的上表面在使电极13露出的状态下由树脂等构成的绝缘层12覆盖。另外，在绝缘层12的上表面形成有从各半导体装置部24的周边部朝向中心部延伸的配线14。进一步，在形成为焊盘状的配线14的上表面溶接有由焊锡等构成的外部电极15。另外，在绝缘层12的上表面除了形成有外部电极15的位置以外由覆盖层16全面覆盖。通过该覆盖层16覆盖配线14。
另外，当半导体基板11和散热板19的热膨胀系数差异大时，半导体基板11容易产生翘曲。于是，为使半导体基板11的上表面及下表面变为相同的热膨胀系数而决定绝缘层12、覆盖膜16及配线14的材料、厚度等。例如，在散热板19以30μm左右的厚度形成的情况下、配线14也以30μm左右的厚度形成，而且，相应于配线14的构图，也可以调整槽18的密度。另外，在散热板19以15μm左右的厚度形成、配线14以15μm左右的厚度形成的情况下，可以使槽18的密度变大而形成。即，以使配线12的体积与散热板19的体积相等的方式形成槽18。参照图3，接着，将散热板19及半导体晶片22粘贴到切割片21之后进行切割。图3(A)是表示本工序的剖面图，图3(B)是立体图，图3(C)是进行切割后的剖面图。
参照图3(A)，将上表面粘贴有半导体晶片22的散热板19的下表面粘贴到切割片21上。切割片21由柔软且可以伸缩的树脂材料构成，其厚度例如为50μm～100μm左右。另外，切割片21优选至少使紫外线良好地透过的材料。通过使紫外线透过切割片21，在后续的工序中，从切割片21的下方照射紫外线使粘接层25的粘着力降低，可以使半导体装置部24容易地剥离。
粘接层25覆盖切割片21的上表面全部区域而形成，具有将散热板19粘贴到切割片21的功能。粘接层25的厚度例如为20μm～40μm左右。另外，作为粘接层25优选为当施加外力时硬化而粘着力降低的材料。作为该外力，例如为热或所规定波长的光线(例如紫外线)。作为一例，当被照射紫外线时硬化、粘着力降低的树脂材料适宜于作为粘接层25的材料。将这种类型的粘接层25涂敷在表面的切割片21一般被称为UV薄片。
参照图3(B)，接着，将半导体晶片22及散热板19同时切割，使半导体装置部24各个分离。在此，粘贴有半导体晶片22等的切割片21的周边部由晶片环23机械地支承。在此，晶片环23例如是由不锈钢等构成的金属板加工成环状，其内径比半导体晶片22的直径大。
由于半导体装置部24配置成矩阵状，因此，使用刀片26在一个方向沿着切割线27进行多次切割之后，使晶片环23旋转90°，再次沿着切割线27进行多次切割。
参照图3(C)，在本工序中，至少使覆盖层16、绝缘层12、半导体晶片22、散热板19切断而进行切割。实际上，为了可靠地进行该切断，切除粘接层25，进一步，也可以使切割片21局部被切除而进行切割。
在本实施方式中，通过在半导体晶片22与切割片21之间设置散热板19，防止半导体晶片22破损。具体地，切割片21由柔软的树脂材料组成。因此，当由刀片26从上方施加给半导体晶片22按压力时，刀片26抵接部分的下方的切割片21下沉，对半导体晶片22作用弯曲应力，就有可能发生破损。在本实施方式中，将比切割片21更硬机械强度优良的散热板19设置在半导体晶片22的下表面。因此，通过散热板19降低上述弯曲应力，防止半导体晶片22产生裂纹。
进一步，在本实施方式中，散热板19的槽18位于处于各半导体装置部24彼此之间的切割线27的下方，由此，通过只切割没有设置槽18的厚度部分的散热板19，使散热板19被切断。当使用切割刀片26将由铜等金属构成的散热板19切割时，切割刀片26容易损耗。于是，通过在设置槽18的位置进行切割，切除部分的散热板19变薄，就有可以使刀片26的磨损变小的优点。
根据本工序，从半导体晶片22得到各个半导体装置部24。由于各个半导体装置部24电分离，因此，可以使探头与外部电极15抵接、进行各个半导体装置24的电气特性等试验。
参照图4，接着，将半导体装置部24从切割片21分离。图4是表示本工序的剖面图。
参照图4，在本工序中，从切割片21的下方照射紫外线29。由于切割片21是由相对紫外线透明性高的树脂材料构成，因此，紫外线29透过切割片21到达粘接层25。照射紫外线29的粘接层25硬化、粘着力下降。由此，就形成半导体装置部24容易剥离的状况。
接着，使用未图示的吸附夹头使半导体装置部24从切割片21分离。由于通过上述紫外线的照射使粘接层25的粘着力下降，因此，半导体装置部24可以容易地剥离。
在本工序中，由于在半导体装置部24的半导体基板11的下表面粘贴有散热板19，因此，可以防止在剥离工序中半导体基板11产生裂纹或缺口。具体地，使用未图示的吸附夹头，当将位于中央的半导体装置部24向上方提起时，切割片21也一起向上方被稍微抬起。切割片21被提起的理由是因为粘接层25还残留一点粘着力。
在这种状态下，当中央的半导体装置部24进一步向上方被提起时，被提起的中央部的半导体装置部24就有可能接触到两侧的半导体装置部24。在现有技术中，由于半导体基板11很快地被粘贴到切割片21上，较脆的半导体基板11彼此之间接触而造成缺口或裂纹的产生。在本实施方式中，在半导体基板的下表面粘贴有由金属构成的散热板19。因此，伴随着取出工序，即使邻接的半导体装置部24彼此之间接触，为金属的散热板19彼此之间接触。由此，在半导体基板11上不产生损伤。另外，由于散热板19是由延展性优良的金属构成，因此，不容易产生由于接触的损伤。假设，即使在散热板19上有损伤，在外观上也几乎没有问题。
根据上述的工序，制造图1所示的半导体装置10。另外，从切割片21剥离的半导体装置部24被搬送，通过使外部电极熔化的回流工序安装在安装基板等上。
第三实施方式
参照图5，说明其他实施方式的半导体装置的制造方法。本实施方式的制造方法在将切割片的一部分作为散热器残留在半导体装置的方面与第二实施方式不同。其他的方法与上述的第二实施方式相同。
参照图5(A)，首先，将由扩散工序等形成有多个半导体装置部24的半导体晶片22经由第二粘接层20粘贴到切割片21上。
切割片21由经由第一粘接层28粘接的第一薄片31及第二薄片32构成。第一薄片31和第二薄片32的分界面为凹凸面，在此，为设置成矩形凹凸的截面。因此，在两者的分界面上，在第一薄片31为凸状的部分第二薄片32为凹状，在第一薄片31为凹状的部分第二薄片32为凸状。切割片21的厚度为例如100μm～200μm左右。
通过使第一薄片31与第二薄片32的粘接面呈凹凸形状，提高两者的粘着力，可以防止在制造过程中两者的分离。进一步，由于作为散热器构成装置的一部分的第一薄片31的背面为凹凸形状，因此，表面积增大，提高散热效果。
第一薄片31在切割片21的上层，其上表面经由第二粘接层20粘贴到半导体晶片22的背面。第一薄片31由于作为半导体装置的散热器使用，因此，为了提高导热性可以由混入二氧化硅等无机填充物的树脂构成。第一薄片31的厚度可以为切割片21的一半左右，例如为50μm～100μm左右。
第二薄片32构成切割片21的下层。作为第二薄片32的材料，为了使第一粘接层28的粘着力降低，能良好地透过照射光线(如紫外线)的树脂材料非常适宜。由此，从切割片21的下方照射的光线可以容易地到达第一粘接层28。第二薄片32的厚度与第一薄片31相同，可以为50μm～100μm左右。
第二粘接层20具有将作为散热器构成半导体装置的一部分的第一薄片31粘接到半导体晶片22的功能。作为第二粘接层20可以采用通常的绝缘性粘接树脂。为了在照射紫外线的后续工序以后还维持粘着力，第二粘接层20需要为通过紫外线照射而不降低粘着力的材料。
第一粘接层28优选通过加热或光照射降低粘着力的树脂材料。由此，构成半导体装置的一部分的第一薄片31和用作切割的支承部件而起作用的第二薄片32容易分离。
参照图5(B)，为使半导体装置部24分离，通过切割将半导体晶片22分割。本工序的切割的详细内容与上述的第二实施方式相同。在此，进行切割，至少使覆盖层16、绝缘层12、半导体晶片22、第二粘接层20、第一薄片31被切断而。进一步，为了使该切割可靠地进行，可以进行切割直到第一粘接层28及第二薄片32的一部分被切断。
参照图5(C)，接着，将各个半导体装置部24从切割片21分离。首先，从切割片21的下方照射紫外线29。由此，照射的紫外线29透过第二薄片32到达第一粘接层28，第一粘接层28硬化而使粘着力下降。另外，在第一粘接层28具有由于加热而降低粘着力的性质的情况下，进行加热处理，使第一粘接层28的粘着力下降。另外，即使紫外线29到达第二粘接层20，第二粘接层20的粘着力也不变化。
接着，使用未图示的吸附夹头使半导体装置部24从切割片21分离(取出)。在此，经由第二粘接层20粘贴在半导体基板11下表面的第一薄片31也作为半导体装置部24的一部分从切割片21剥离。
另外，在上述的取出工序中，即使邻接的半导体装置部24彼此之间接触，由树脂材料构成的下部第一薄片31彼此之间接触，半导体基板11彼此之间不接触。因此，抑制本工序中半导体基板11产生裂纹或划伤等。
通过上述工序，制造出具有由树脂材料构成的散热器的半导体装置。
另外，半导体基板11和第一薄片31的热膨胀系数差异大时，半导体基板11容易产生翘曲。于是，为使半导体基板11的上表面及下表面为相同的热膨胀系数，以使绝缘层12、覆盖膜16及配线14与第一薄片31的热膨胀系数相同的方式而决定材料、厚度等。例如绝缘层12、覆盖膜16可以利用与第一薄片31相同的材料形成。

Claims (15)

1.一种半导体装置，其特征在于，包括：半导体基板，其具有第一主面和第二主面，所述第一主面形成有与电路元件电连接的电极，所述第二主面与所述第一主面相对；散热器，其搭载在所述第二主面上，具有与所述半导体基板相等的平面大小。
2.如权利要求1所述的半导体装置，其特征在于，所述散热器由导热率比所述半导体基板高的材料构成。
3.如权利要求1所述的半导体装置，其特征在于，在所述散热器的表面形成有槽。
4.如权利要求1所述的半导体装置，其特征在于，所述散热器由作为切割片而使用的树脂材料构成。
5.如权利要求4所述的半导体装置，其特征在于，在所述树脂材料中混入有填充物。
6.如权利要求3所述的半导体装置，其特征在于，在所述第一主面形成有将所述电路元件与所述电极电连接的配线，相对所述配线的构图调整所述槽的密度。
7.一种半导体装置的制造方法，其特征在于，包括：
准备半导体晶片的工序：所述半导体晶片具有第一主面和第二主面，所述第一主面形成有与电路元件电连接的电极，所述第二主面与所述第一主面相对，所述半导体晶片形成有由切割线划分的多个半导体装置部；
粘贴半导体晶片的工序：经由散热板将所述半导体晶片的第二主面粘贴到切割片上；
分离半导体装置部的工序：切割所述半导体晶片及所述散热板而分离所述半导体装置部。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，具有将粘贴有所述散热板状态下的所述半导体装置部从所述切割片剥离的工序。
9.如权利要求7所述的半导体装置的制造方法，其特征在于，所述散热板具有第一主面和与该主面相对的第二主面，所述散热板的第一主面粘贴在所述半导体晶片的第二主面上，在所述散热板的第二主面上，设置有相对所述半导体晶片的切割线平行延伸的槽。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，使所述槽的位置与所述切割线的位置重叠。
11.如权利要求9所述的半导体装置的制造方法，其特征在于，在所述半导体晶片的第一主面形成有将所述电路元件与所述电极电连接的配线，相对所述配线的构图调整所述槽的密度。
12.一种半导体装置的制造方法，其特征在于，包括：
准备半导体晶片的工序：所述半导体晶片具有第一主面和第二主面，所述第一主面形成有与电路元件电连接的电极，所述第二主面与所述第一主面相对，所述半导体晶片形成有多个半导体装置部；
准备切割片的工序：该切割片由经由第一粘接层层积的第一薄片及第二薄片组成，两者的结合面是凹凸面；
粘贴半导体晶片的工序：经由第二粘接层将所述半导体晶片的第二主面粘贴到所述切割片的所述第一薄片表面上；
分离半导体装置部的工序：至少使所述半导体晶片及所述第一薄片切断而进行切割，从而将所述半导体装置部各个分离；
分离第一薄片的工序：将粘接在所述半导体装置部的所述第一薄片从所述第二薄片分离。
13.如权利要求10所述的半导体装置的制造方法，其特征在于，对所述第一粘接层施加外力使粘接力降低后，使所述第一薄片与所述第二薄片分离。
14.如权利要求10所述的半导体装置的制造方法，其特征在于，所述第一薄片由混入填充物的树脂构成。
15.如权利要求12所述的半导体装置的制造方法，其特征在于，所述第一主面被覆盖膜覆盖，所述覆盖膜的材料是与所述第一薄片相同的材料。
CNB2007100889843A 2006-03-29 2007-03-29 半导体装置及其制造方法 Active CN100485915C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP091170/06 2006-03-29
JP2006091170A JP5165207B2 (ja) 2006-03-29 2006-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101047155A CN101047155A (zh) 2007-10-03
CN100485915C true CN100485915C (zh) 2009-05-06

Family

ID=38557606

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100889843A Active CN100485915C (zh) 2006-03-29 2007-03-29 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US8736047B2 (zh)
JP (1) JP5165207B2 (zh)
CN (1) CN100485915C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266853A (ja) * 2008-04-22 2009-11-12 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP4947111B2 (ja) * 2008-12-10 2012-06-06 株式会社デンソー 半導体装置の製造方法
JP4873002B2 (ja) * 2008-12-12 2012-02-08 株式会社デンソー 半導体装置の製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
US8283776B2 (en) * 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
JP2015070146A (ja) * 2013-09-30 2015-04-13 力成科技股▲分▼有限公司 半導体装置
CN103811365A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装方法
KR102185706B1 (ko) * 2017-11-08 2020-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN110466243B (zh) * 2018-05-11 2022-08-23 重庆莱宝科技有限公司 一种自动丝印方法
KR20210101574A (ko) 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291948A (ja) 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JP2757805B2 (ja) * 1995-01-27 1998-05-25 日本電気株式会社 半導体装置
JPH09148380A (ja) * 1995-11-24 1997-06-06 Sony Corp 半導体装置
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JPH10279845A (ja) * 1997-03-31 1998-10-20 Nippon Paint Co Ltd 遠赤外線輻射塗料
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
JP2000077576A (ja) 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6162659A (en) * 1999-03-05 2000-12-19 International Business Machines Corporation Method for manufacturing a package structure having a heat spreader for integrated circuit chips
JP2001118953A (ja) 1999-10-20 2001-04-27 Nissan Motor Co Ltd 半導体電子部品の製造方法
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002033425A (ja) 2000-07-18 2002-01-31 Matsushita Electric Works Ltd 放熱構造
JP3459622B2 (ja) 2000-07-18 2003-10-20 サンユレック株式会社 電子部品の製造方法
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6874910B2 (en) * 2001-04-12 2005-04-05 Matsushita Electric Works, Ltd. Light source device using LED, and method of producing same
JP2003031725A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003026777A (ja) 2001-07-23 2003-01-29 Kyocera Chemical Corp ヒートシンク形成用樹脂組成物および電子部品封止装置
US7061100B2 (en) 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
US6710442B1 (en) * 2002-08-27 2004-03-23 Micron Technology, Inc. Microelectronic devices with improved heat dissipation and methods for cooling microelectronic devices
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink
WO2005072895A1 (ja) * 2004-01-30 2005-08-11 Mitsubishi Materials Corporation 表面被覆超硬合金製切削工具、及びその製造方法
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
JP2005340655A (ja) 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20060037441A1 (en) 2004-08-19 2006-02-23 Eastman Kodak Company Method for fabrication of electrophotographic cylinder cores
JP4086822B2 (ja) * 2004-08-19 2008-05-14 富士通株式会社 熱伝導構造体及び熱伝導構造体の製造方法
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US7975377B2 (en) * 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
US20080242003A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Integrated circuit devices with integral heat sinks
US20090108437A1 (en) * 2007-10-29 2009-04-30 M/A-Com, Inc. Wafer scale integrated thermal heat spreader
JP4539773B2 (ja) * 2008-03-07 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
DE102012209293B3 (de) * 2012-06-01 2013-06-20 Helmholtz-Zentrum Dresden - Rossendorf E.V. Sputterverfahren
US10008667B2 (en) * 2014-08-29 2018-06-26 Intel Corporation Materials and components in phase change memory devices

Also Published As

Publication number Publication date
JP5165207B2 (ja) 2013-03-21
US8736047B2 (en) 2014-05-27
US20070228554A1 (en) 2007-10-04
JP2007266419A (ja) 2007-10-11
CN101047155A (zh) 2007-10-03
US9917010B2 (en) 2018-03-13
US20140220739A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
CN100485915C (zh) 半导体装置及其制造方法
JP3621093B2 (ja) 集積回路装置を製造するための方法及び装置
CN101930943B (zh) 半导体器件的制造方法
CN101872720B (zh) 制造半导体器件的方法
US6784554B2 (en) Semiconductor device and manufacturing method thereof
TWI484611B (zh) 箔片基底半導體封裝
CN105609430B (zh) 预封装件和制造半导体封装件的方法以及电子装置
CN100474573C (zh) 半导体装置及其制造方法
US20050205973A1 (en) Board-on-chip packages
US20090121323A1 (en) Semiconductor device and method of fabricating the same
TWI698947B (zh) 半導體裝置及其製造方法
JP2009032929A (ja) 半導体装置及びその製造方法
TW201115701A (en) Forming semiconductor chip connections
CN101246893A (zh) 具有高传导面积的集成电路封装体及其制作方法
CN100394566C (zh) 半导体封装物及其制造方法
WO2020094096A1 (zh) 超薄来料封装方法
TWI567894B (zh) 晶片封裝
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP5324121B2 (ja) 半導体装置の製造方法
CN110197815B (zh) 半导体装置以及切割方法
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
CN101131915A (zh) 一种具有保护层的封装结构及其封装方法
JP6360299B2 (ja) 半導体装置及びその製造方法
JP7451028B2 (ja) 保護シートの配設方法
JP3963796B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant