TWI698947B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI698947B TWI698947B TW106123296A TW106123296A TWI698947B TW I698947 B TWI698947 B TW I698947B TW 106123296 A TW106123296 A TW 106123296A TW 106123296 A TW106123296 A TW 106123296A TW I698947 B TWI698947 B TW I698947B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- semiconductor
- adhesive
- wafer
- electrode pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 477
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000011347 resin Substances 0.000 claims abstract description 68
- 229920005989 resin Polymers 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 27
- 230000007017 scission Effects 0.000 claims abstract description 27
- 235000012431 wafers Nutrition 0.000 claims description 335
- 239000002184 metal Substances 0.000 claims description 136
- 229910052751 metal Inorganic materials 0.000 claims description 136
- 239000000853 adhesive Substances 0.000 claims description 77
- 230000001070 adhesive effect Effects 0.000 claims description 77
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 150000002739 metals Chemical class 0.000 description 16
- 238000002844 melting Methods 0.000 description 15
- 230000008018 melting Effects 0.000 description 15
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000002131 composite material Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 7
- 235000019253 formic acid Nutrition 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 235000012149 noodles Nutrition 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明之實施形態提供一種可抑制封裝之裂痕、半導體晶片破裂、外觀不良的半導體裝置及其製造方法。 本實施形態之半導體裝置具備配線基板、第1半導體晶片、第2半導體晶片及樹脂。第1半導體晶片具有第1面、位於該第1面之相反側之第2面、及位於第1面之外緣與第2面之外緣之間之第1側面,且設置於配線基板上方。第1側面成為解理面。第2半導體晶片具有第3面、位於該第3面之相反側之第4面、位於第3面之外緣與第4面之外緣之間之第2側面、及貫通第3面與第4面之間之至少半導體基板之貫通電極。第2側面成為解理面及改質面。第2半導體晶片設置於配線基板與第1半導體晶片之間。樹脂設置於第1及第2半導體晶片之周圍。
Description
本發明之實施形態係關於一種半導體裝置及其製造方法。
半導體記憶體等半導體裝置存在積層經薄膜化之多個半導體晶片並利用樹脂將積層後之半導體晶片封裝(packaging)而製造之情況。於為了將半導體晶片單片化而對半導體晶圓進行刀片切晶之情況下,半導體晶片之側面會大量產生凹凸而成為破碎層。此種於側面具有破碎層之半導體晶片若進行用以連接凸塊等之熱處理(回焊)或用以安裝封裝(package)之熱處理(回焊),則封裝或半導體晶片會翹曲,導致於封裝之端部產生以破碎層為起點之裂痕。
又,具有貫通電極(TSV(Through Silicon Via,矽穿孔))之半導體晶片若被薄膜化,則會因刀片切晶而破裂或產生碎片,或者因矽等之碎屑而產生外觀不良。
本發明之實施形態提供一種可抑制封裝之裂痕、半導體晶片之破裂、外觀不良的半導體裝置及其製造方法。
本實施形態之半導體裝置具備配線基板、第1半導體晶片、第2半導體晶片及樹脂。第1半導體晶片具有第1面、位於該第1面之相反側之第2面、及位於第1面之外緣與第2面之外緣之間之第1側面,且設置於配線基板上方。第1側面成為解理面。第2半導體晶片具有第3面、位於該第3面之相反
側之第4面、位於第3面之外緣與第4面之外緣之間之第2側面、及貫通第3面與第4面之間之至少半導體基板之貫通電極。第2側面成為解理面及改質面。第2半導體晶片設置於配線基板與第1半導體晶片之間。樹脂設置於第1及第2半導體晶片之周圍。
1:半導體裝置
10:第1半導體晶片
20a:第2半導體晶片
20b:第2半導體晶片
20c:第2半導體晶片
21:改質面
30:第3半導體晶片
40:配線基板
50:樹脂
43:金屬配線
60:金屬凸塊
70:金屬球
80:金屬凸塊
80d:虛設凸塊
81:焊墊
83a:電極墊
83b:電極墊
85:金屬凸塊
90:TSV
100:第1半導體晶圓
101:配線層
103:保護帶件
105:雷射振盪器
107:研削磨石
121:改質層
122:改質部分
124:龜裂
130:晶圓環
131:樹脂帶件
132:上推構件
135:晶圓環
136:樹脂帶件
137:上推構件
200:第2半導體晶圓
201:配線層
210:支持基板
220:接著劑
221:改質層
222:改質部分
300:第3半導體晶圓
303:保護帶件
307:研削磨石
330:晶圓環
331:樹脂帶件
350:刀片
400:再配線層
410:接著劑
410a:接著劑
410b:接著劑
420:支持體
430:接著劑
440:樹脂
450:樹脂
460:樹脂膜
DL:切晶線
E50:端部
F1:第1面
F2:第2面
F3:第3面
F4:第4面
F5:第5面
F6:第6面
F41:正面
F42:背面
FS1:第1側面
FS2:第2側面
FS3:第3側面
P1:間距
P2:間距
圖1係表示第1實施形態之半導體裝置之構成例之剖視圖。
圖2(A)及圖2(B)係第1半導體晶片及第2半導體晶片之概略側視圖。
圖3(A)~(C)係表示第1半導體晶片之製造方法之一例之立體圖。
圖4係沿圖3(C)之切晶線之部分之剖視圖。
圖5(A)及(B)係接續於圖3(C)之、表示製造方法之一例之立體圖及剖視圖。
圖6(A)及(B)係接續於圖5(A)及(B)之、表示製造方法之一例之立體圖。
圖7(A)及(B)係表示第2半導體晶片之製造方法之一例之剖視圖。
圖8(A)及(B)係接續於圖7(A)或(B)之、表示製造方法之一例之立體圖。
圖9係接續於圖8(B)之、表示製造方法之一例之立體圖。
圖10係接續於圖9之、表示製造方法之一例之剖視圖。
圖11係接續於圖10之、表示製造方法之一例之立體圖。
圖12(A)及(B)係表示第1及第2半導體晶片之積層方法之一例之剖視圖。
圖13(A)及(B)係接續於圖12(B)之、表示積層方法之一例之剖視圖。
圖14係表示第2實施形態之半導體裝置之構成例之剖視圖。
圖15(A)及(B)係表示第3半導體晶片之製造方法之一例之立體圖。
圖16係接續於圖15(B)之、表示製造方法之一例之立體圖。
圖17(A)及(B)係接續於圖16之、表示製造方法之一例之立體圖。
圖18係接續於圖17(B)之、表示製造方法之一例之剖視圖。
圖19係接續於圖18之、表示製造方法之一例之剖視圖。
圖20~圖30係表示第1或第2實施形態之變化例之半導體裝置之構成例之剖視圖。
圖31係表示第3實施形態之半導體裝置之構成之一例之剖視圖。
圖32(A)及(B)係表示第3實施形態之第2半導體晶片20a~20c之構成之一例之俯視圖。
圖33係表示晶片積層步驟之圖。
圖34係表示第2半導體晶片20a~20c之構成之另一例之俯視圖。
圖35(A)及(B)係表示第3實施形態之變化例之俯視圖。
以下,參照圖式對本發明之實施形態進行說明。本實施形態並不限定本發明。於以下之實施形態中,半導體基板或配線基板之上下方向存在將設置半導體元件之面設為上之情況、或者將進行切晶之面設為上之情況,存在與沿循重力加速度之上下方向不同之情況。
(第1實施形態)
圖1係表示第1實施形態之半導體裝置之構成例之剖視圖。半導體裝置1例如為NAND(Not AND,與非)型EEPROM(Electrically Erasable and Programmable Read-Only-Memory,電子可抹除可程式化唯讀記憶體)等半導體記憶體。於該情形時,第1半導體晶片10、第2半導體晶片20a~20c
例如為具有記憶胞陣列之半導體記憶體晶片。
半導體裝置1具備第1半導體晶片10、第2半導體晶片20a、20b、20c、配線基板40、樹脂50、金屬凸塊60及金屬球70。
第1半導體晶片10具有第1面F1、第2面F2及第1側面FS1。第1半導體晶片10例如使用薄膜化為約50μm以下之矽基板。於第1半導體晶片10之第1面F1,形成有半導體元件(未圖示)。半導體元件例如為記憶胞陣列、電晶體、電阻元件、電容器元件等可形成於矽基板上之元件。於第1半導體晶片10之第1面F1之相反側,設置有第2面F2。第1側面FS1為將第1面F1之外緣與第2面F2之外緣之間連接之側面。
此處,第1側面FS1成為矽基板之解理面,且成為單晶矽之結晶面。因此,第1側面FS1成為幾乎無凹凸之鏡面狀態之面。即,第1側面FS1成為幾乎不存在因刀片切晶所產生之破碎面或因雷射切晶所產生之改質面之平滑之面。
例如於刀片切晶中,刀片將半導體晶圓機械地切斷。因此,利用刀片切晶而單片化之半導體晶片之側面包含具有較多凹凸之破碎面。又,例如於雷射切晶中,雷射一面使半導體晶圓改質,一面將其切斷。因此,利用雷射切晶而單片化之半導體晶片之側面具有改質面。改質面例如為包含非晶矽或多晶矽等使單晶矽改質而成之材料之面。
如下所述,本實施形態之第1半導體晶片10係利用雷射切晶而於半導體晶圓形成改質層後,對半導體晶圓進行研磨至較該改質層更深之位置而單片化。藉此,第1半導體晶片10之第1側面FS1成為幾乎不存在如上所述之破碎面及改質面之解理面。再者,亦存在於第1側面FS1形成有矽氧化膜作為自然氧化膜之情況。
第1半導體晶片10係積層於所積層之多個第2半導體晶片20a~20c之上。又,第1半導體晶片10經由金屬凸塊80而電性連接於第2半導體晶片20a之半導體元件等。金屬凸塊80設置於第2半導體晶片20a之第4面F4或第1半導體晶片10之第1面F1上。於本實施形態中,金屬凸塊80設置於第2半導體晶片20a之第4面F4上。金屬凸塊80例如使用Sn、Ag、Cu、Au、Bi、Zn、In、Ni、Ge等金屬、該等金屬中之兩種以上之複合膜或合金等材料。
第2半導體晶片20a、20b、20c具有第3面F3、第4面F4及第2側面FS2。第2半導體晶片20a、20b、20c例如亦使用薄膜化為約50μm以下之矽基板。第2半導體晶片20a、20b、20c可為各者相同之構造。再者,雖然未圖示,但亦可於第2半導體晶片20c之第3面F3設置再配線層(RDL(Redistribution Layer))。再配線使用Al、Cu、Au、Ag、Ni、Pd、Ti、TiN、Ta、TaN、W、WN等金屬、該等金屬中之兩種以上之複合膜或合金等材料。於第2半導體晶片20a、20b、20c各者之第3面F3,與第1半導體晶片10之第1面F1同樣地形成有半導體元件(未圖示)。於第2半導體晶片20a、20b、20c之第3面F3之相反側,設置有第4面F4。第2側面FS2為將第3面F3之外緣與第4面F4之外緣之間連接之側面。
此處,第2半導體晶片20a、20b、20c各者之第2側面FS2成為包含矽基板之解理面及改質面之兩者之面。即,第2側面FS2具有解理面之層與改質面之層。因此,於第2側面FS2殘留有因雷射切晶產生之改質面。
如下所述,本實施形態之第2半導體晶片20a、20b、20c係藉由於對半導體晶圓進行研磨後,利用雷射切晶於半導體晶圓形成改質層並進行劈裂而單片化。藉此,第2半導體晶片20a、20b、20c之第2側面FS2成為如上所述之具有解理面及改質面之兩者之面。再者,亦存在於第2側面FS2形成有
矽氧化膜作為自然氧化膜之情況。對於改質面,參照圖2(A)及圖2(B)更詳細地進行說明。
第2半導體晶片20a、20b、20c分別於第4面F4上具有金屬凸塊80。金屬凸塊80例如使用Sn、Ag、Cu、Au、Bi、Zn、In、Ni、Ge等金屬、該等金屬中之兩種以上之複合膜或合金等材料。第2半導體晶片20a經由第2半導體晶片20a之第4面F4上之金屬凸塊80而電性連接於第1半導體晶片10之位於第1面F1上之半導體元件等。第2半導體晶片20b經由第2半導體晶片20b之第4面F4上之金屬凸塊80而電性連接於第2半導體晶片20a之半導體元件等。第2半導體晶片20c經由第2半導體晶片20c之第4面F4上之金屬凸塊80而電性連接於第2半導體晶片20b之半導體元件等。
又,雖然第1半導體晶片10不具有TSV,但第2半導體晶片20a~20c具有作為貫通電極之TSV 90。TSV 90貫通第2半導體晶片20a~20c之第3面F3與第4面F4之間,將第3面F3之半導體元件等電性連接於位於第4面F4側之金屬凸塊80。再者,TSV 90亦可為至少貫通半導體晶圓之矽基板之貫通電極,詳情於下文敍述。藉由具有TSV 90,而無須進行打線接合,有助於半導體裝置之小型化。作為用作貫通電極之TSV 90之一例,使用Al、Cu、Au、Ag、Ni、Pd、Ti、TiN、Ta、TaN、W、WN等金屬、該等金屬中之兩種以上之複合膜或合金等材料。
配線基板40具有正面F41、背面F42及設置於配線基板40內部之金屬配線43。第2半導體晶片20c經由金屬凸塊60而電性連接於配線基板40之金屬配線43之任一者。配線基板40使用有機樹脂系、陶瓷系、玻璃、矽等。進而,經由配線43而電性連接於金屬球70。利用金屬球70而將外部裝置與第1及第2半導體晶片10、20a~20c電性連接。樹脂50將所積層之第1及第2
半導體晶片10、20a~20c密封。利用樹脂50,而將第1及第2半導體晶片10、20a~20c於配線基板40上封裝。
再者,於本實施形態中,第2半導體晶片積層有3個,但第2半導體晶片之數量並不限定於此,亦可積層兩個以下或者4個以上。
圖2(A)及圖2(B)係第1半導體晶片10及第2半導體晶片20a~20c之概略側視圖。再者,於圖2(A)及圖2(B)中,省略半導體元件、層間絕緣膜、配線層及金屬凸塊之圖示。
第1半導體晶片10之第1側面FS1成為解理面。第2半導體晶片20a~20c各者之第2側面FS2於解理面之中途具有改質面21。改質面21係遍及第2半導體晶片20a~20c各者之4邊之第2側面FS2而設置。即,改質面21係以包圍第2半導體晶片20a~20c各者之周圍之方式設置。
圖2(B)係改質面21之放大圖。於第2側面FS2之中間部分呈層狀地設置有改質面21。如上所述,改質面21為非晶矽或多晶矽、或者其等之氧化膜之面,成為較矽結晶之解理面凹凸更甚之粗糙之面。另一方面,改質面21之凹凸與因刀片切晶產生之破碎層之凹凸相比較小。
此處,具有TSV 90之半導體晶片例如被薄膜化為50μm以下。因此,半導體晶片10、20a~20c雖然積層,但容易翹曲。如上所述,若積層之半導體晶片翹曲,則容易以凹凸多之破碎層為起點,於半導體晶片10、20a~20c及封裝產生裂痕。又,亦存在以下情況:於組裝中途,當施加回焊等之熱時,亦會使積層體翹曲而於半導體晶片10、20a~20c產生裂痕。此種因晶片之翹曲產生之裂痕尤其於將具有貫通電極之半導體晶片垂直地積層之情況下變得顯著。
本實施形態之第1半導體晶片10積層於所積層之第2半導體晶片20a、
20b、20c之上,位於最遠離配線基板40之最上層。因此,第1半導體晶片10之第1側面FS1較第2半導體晶片20a、20b、20c之第2側面FS2更靠近半導體裝置1之樹脂50之端部E50。藉由使此種第1半導體晶片10之第1側面FS1具有不存在凹凸之解理面,而即便半導體晶片10、20a~20c之積層體翹曲,半導體晶片10、20a~20c及封裝亦不容易產生裂痕。又,於組裝中途,施加回焊等之熱而積層體翹曲時,半導體晶片10、20a~20c亦不容易產生裂痕。進而,由於在第1半導體晶片未形成貫通電極,因此亦具有晶片不易破裂,且即便產生翹曲,晶片亦不容易產生裂痕之優點。又,第2半導體晶片20a~20c積層於第1半導體晶片10之下,較第1半導體晶片10更遠離端部E50。因此,即便第2半導體晶片20a~20c之第2側面FS2包含具有某種程度上之凹凸之改質面,亦不容易成為裂痕之起點。另一方面,於假設第2半導體晶片20a~20c之第2側面FS2之整體與第1半導體晶片10之第1側面FS1同樣地為平滑之解理面之情況下,樹脂50容易自第2側面FS2剝離,反而可能成為不良之原因。因此,藉由於第2半導體晶片20a~20c之第2側面FS2不僅設置解理面,還設置改質面,而可使樹脂50與第2側面FS2之密接性變得良好。其原因在於:藉由使改質面成為凹凸、以及成為非晶矽或多晶矽、或者其等之氧化膜之面,而改善與樹脂之密接。較理想為改質面為第2側面FS2之表面積之5%以上且80%以下之範圍。若小於5%,則有可能產生與樹脂之密接不良,若超過80%,則可能因翹曲等應力而產生裂痕。
又,較理想為裂痕自晶片側面至貫通電極之距離分開50μm以上。若小於50μm,則會因自改質層至貫通電極之距離近而容易產生裂痕。
例如,對本實施形態之半導體裝置1進行溫度循環試驗。溫度循環試驗係反覆執行將半導體裝置1置於-55℃之環境中30分鐘、置於25℃之環境
中5分鐘、置於125℃之環境中30分鐘之循環。其結果為,即便於3000循環後,於第1側面FS1及第2側面FS2附近亦未產生樹脂50之剝離、樹脂50之裂痕、第1及第2半導體晶片10、20a~20c之破裂等缺陷。
如此,根據本實施形態,藉由將第1半導體晶片10之第1側面FS1之整體設為解理面,且於第2半導體晶片20a~20c之第2側面FS2設置改質面,而可抑制樹脂(封裝)50或半導體晶片10、20a~20c之裂痕,並提昇樹脂50與半導體晶片10、20a~20c之密接性。
其次,對第1實施形態之半導體裝置1之製造方法進行說明。
圖3~圖13(B)係表示第1實施形態之半導體裝置之製造方法之一例之立體圖或剖視圖。
(第1半導體晶片10之製造方法)
首先,如圖3(A)所示,於第1半導體晶圓100上形成半導體元件(未圖示)。於半導體元件上設置有層間絕緣膜及配線層101。於多個第1半導體晶片10間存在切晶線DL,如下所述,藉由切斷該切晶線DL,而將第1半導體晶片10單片化。
於第1半導體晶片10之表面形成有電極墊(未圖示)。電極墊例如使用Al、Cu、Au、Ni、Pd、Ti、TiN、Ta、TaN、W、WN等金屬、該等金屬中之兩種以上之複合膜或合金等。於本實施形態中,於第1半導體晶片10之電極墊上未設置金屬凸塊。然而,亦可於電極墊上設置金屬凸塊。於該情形時,金屬凸塊例如使用Sn、Ag、Cu、Au、Bi、Zn、In、Ni、Ge等金屬、該等金屬中之兩種以上之複合膜或合金等即可。
其次,如圖3(B)所示,於第1半導體晶圓100之正面貼附保護帶件103。
其次,如圖3(C)所示,使用雷射振盪器105,對第1半導體晶圓100之
與背面之切晶線對應之部分照射雷射。藉此,如圖4所示,於第1半導體晶圓100之內部(矽基板之內部)形成改質層(非晶層或多晶矽層)121。圖4係沿圖3(C)之切晶線之部分之剖視圖。雷射振盪器105係將雷射聚焦於矽基板之任意深度位置。較佳為雷射以可將單晶矽改質之方式具有800nm以上且3000nm以下之波長。若波長小於800nm,則於矽內部吸收之概率增加而難以形成改質層。若超過3000nm之波長,則透過矽之概率增加而難以形成改質層。例如,雷射亦可為隱形雷射(stealth laser)。藉由對矽基板照射此種雷射,而於雷射之聚焦位置,單晶矽被加熱而改質為非晶矽或多晶矽。
雷射係每隔某間距P1之間隔而照射。藉此,於改質層121中,改質部分122係以某間距P1之間隔形成。於間距P1較窄之情況下,改質部分122相連而成為層狀(帶狀)之改質層121。
其次,如圖5(A),自第1半導體晶圓100之背面利用研削磨石107對矽基板進行研磨。此時,對第1半導體晶圓100進行研削至較圖4之改質層121更深之位置,而去除改質層121。藉此,如圖5(B)所示,將第1半導體晶圓100薄膜化。此時,由於研削時之刺激,來自改質層121之龜裂124會殘留於切晶線。
其次,如圖6(A)所示,將第1半導體晶圓100之背面貼附於張設於晶圓環130內之可撓性之樹脂帶件131。其次,去除位於第1半導體晶圓100上之保護帶件103。
其次,藉由如圖6(B)所示般利用上推構件132自下方將樹脂帶件131上推,而拉伸樹脂帶件131(使其擴展)。藉此,第1半導體晶圓100與樹脂帶件131一起被拉伸。此時,第1半導體晶圓100沿龜裂124劈裂,單片化為各第1半導體晶片10。藉此,完成第1半導體晶片10。如此,第1半導體晶片
10於去除改質層121後藉由劈裂而單片化,因此其第1側面FS1不具有改質面或破碎面,成為解理面。
(第2半導體晶片20a~20c之製造方法)
其次,對第2半導體晶片20a~20c之製造方法進行說明。第2半導體晶片20b、20c之製造方法與第2半導體晶片20a之製造方法相同,或者可根據其容易地想像。因此,對第2半導體晶片20a之製造方法進行說明,省略第2半導體晶片20b、20c之製造方法之說明。
首先,於第2半導體晶圓200之第3面F3上形成半導體元件(未圖示)。半導體元件係形成於每個第2半導體晶片20a。於半導體元件上,形成層間絕緣膜及配線層(圖7(A)及圖7(B)之201)。支持基板使用玻璃、矽、樹脂、陶瓷、金屬等。
其次,利用接著劑220而將第2半導體晶圓200接著於支持基板210上。此時,第2半導體晶圓200係將第3面F3朝向支持基板210而接著。其次,自第2半導體晶圓200之背面起,利用研削磨石而對矽基板進行研磨。藉此,將第2半導體晶圓200薄膜化為例如50μm以下。
其次,如圖7(A)或圖7(B)所示,於第2半導體晶圓200形成TSV 90。於圖7(A)中,TSV 90貫通第2半導體晶圓200及層間絕緣膜及配線層201兩者。於圖7(B)中,TSV 90貫通第2半導體晶圓200,且貫通層間絕緣膜及配線層201之一部分而連接於配線層201。於本實施形態中,亦可使用圖7(A)或圖7(B)所示之TSV 90之任一者。又,TSV 90可藉由自存在半導體元件之第3面F3起形成之正面通孔方式形成,亦可藉由自不存在半導體元件之第4面F4起形成之背面通孔方式形成。正面通孔方式中,亦可為中間通孔方式,於製作電晶體之FEOL(Front End of Line,前道工序)與製作電路配線之
BEOL(Back End of Line,後道工序)之中間點形成通孔。
其次,於TSV 90之第4面F4側之一端部形成金屬凸塊80。
其次,如圖8(A)所示,於張設於晶圓環135內之可撓性之樹脂帶件136貼附第2半導體晶圓200之第4面F4。藉此,第2半導體晶圓200位於支持基板210與樹脂帶件136之間,支持基板210成為第2半導體晶圓200上。
其次,如圖8(B)所示,自第2半導體晶圓200剝離支持基板210。支持基板210之剝離方法並無特別限定,亦可機械地將支持基板210自第2半導體晶圓200剝離。又,亦可對接著劑220照射光、雷射、UV(Ultra Violet,紫外線)燈、電漿等而使接著劑220之接著力變弱後將支持基板210自第2半導體晶圓200剝離。亦可利用藥液而溶解接著劑220。又,亦可藉由對支持基板210進行研削而將其去除。於剝離支持基板210後,亦可視需要將第2半導體晶圓200洗淨。
其次,如圖9所示,使用雷射振盪器105,自第2半導體晶圓200之表面(第3面F3)側對切晶線照射雷射。藉此,如圖10所示,於第2半導體晶圓200之內部(矽基板之內部)形成改質層(非晶層或多晶矽層)221。圖10係沿圖9之切晶線DL之部分之剖視圖。雷射振盪器105使雷射於矽基板之任意深度位置聚焦。藉由以此種方式對矽基板照射雷射,而於雷射之聚焦位置,單晶矽被加熱而改質成為非晶矽或多晶矽。
雷射係每隔某一間距P2之間隔而照射。藉此,於改質層221中,改質部分222係以某一間距P2之間隔形成。於間距P2較窄之情況下,改質部分222相連而成為層狀(帶狀)之改質層221。
其次,如圖11所示,藉由利用上推構件137自下方上推樹脂帶件136,而拉伸樹脂帶件136(使其擴展)。藉此,第2半導體晶圓200與樹脂帶件136
一起被拉伸。此時,第2半導體晶圓200沿切晶線DL之改質層221劈裂,單片化為第2半導體晶片20a。藉此,完成第2半導體晶片20a。如此,第2半導體晶片20a係經薄膜化後形成改質層221,並沿該改質層221劈裂。因此,第2半導體晶片20a之第2側面FS2具有改質面及解理面兩者。再者,改質面為沿改質層221切斷時出現之第2側面FS2之面。
第2半導體晶片20b、20c亦與第2半導體晶片20a同樣地形成。再者,存在半導體晶片10、20a~20c中最靠近配線基板40之第2半導體晶片20c具有連接於圖1之金屬凸塊60之電極墊或再配線層之情況。於該情形時,半導體晶片20c係於半導體晶圓上形成電極墊或再配線層(未圖示)後,如上所述藉由雷射切晶而單片化。
(積層方法)
其次,對將第1半導體晶片10及第2半導體晶片20a~20c積層於配線基板40上之方法進行說明。
首先,如圖12(A)所示,準備第1半導體晶片10。
其次,於第1半導體晶片10之第1面F1上積層第2半導體晶片20a。此時,第2半導體晶片20a係使存在金屬凸塊80之第4面F4朝向第1半導體晶片10之第1面F1而積層。
其次,於第2半導體晶片20a之第3面F3上積層第2半導體晶片20b。此時,第2半導體晶片20b係使存在金屬凸塊80之第4面F4朝向第2半導體晶片20a之第3面F3而積層。
其次,於第2半導體晶片20b之第3面F3上積層第2半導體晶片20c。此時,第2半導體晶片20c係使存在金屬凸塊80之第4面F4朝向第2半導體晶片20b之第3面F3而積層。藉此,如圖12(B)所示,形成包含第1半導體晶片10
及第2半導體晶片20a~20c之積層體。於積層時,使用覆晶接合機等,對該積層體加壓並加熱至金屬凸塊之熔點以上而使金屬凸塊80熔融,從而將上下相鄰之第1及第2半導體晶片10、20a~20c連接。或者,利用覆晶接合機等對積層體加壓,於金屬凸塊80之熔點以下進行預壓接,然後,使用還原氣氛回焊爐等加熱至金屬凸塊80之熔點以上而使金屬凸塊80熔融,從而將上下相鄰之第1及第2半導體晶片10、20a~20c連接。或者,亦可僅利用覆晶接合機等對積層體加壓,於金屬凸塊80之熔點以下進行預壓接。作為還原氣氛回焊,使用氫、氬電漿、甲酸等氣氛。亦可視需要於氫、氬電漿、甲酸等氣氛中添加氮氣等。
晶片間之金屬凸塊80亦可形成於上側之半導體晶片,並連接於下側之半導體晶片之電極墊(未圖示)。金屬凸塊80亦可形成於下側之半導體晶片,並連接於上側之半導體晶片之電極墊(未圖示)。金屬凸塊80亦可形成於上側之半導體晶片與下側之半導體晶片兩者,並以金屬凸塊彼此連接。TSV 90經由金屬凸塊80而電性連接於其他半導體晶片之TSV 90或半導體元件等。再者,第2半導體晶片之數量並無特別限定,亦可積層4個以上。
其次,如圖13(A)所示,與積層體分開準備配線基板40。配線基板40具有設置於正面F41上且連接於再配線層之金屬凸塊60。
其次,如圖13(B)所示,將圖12(B)之積層體安裝(覆晶安裝)於配線基板40上。此時,積層體係使第2半導體晶片20c之第3面F3朝向配線基板40之正面F41而安裝。藉此,如圖13(B)所示,將金屬凸塊60電性連接於第2半導體晶片20c之焊墊81。此時,使用覆晶接合機等,對積層體及配線基板40加壓並加熱至金屬凸塊60之熔點以上,使金屬凸塊60熔融,從而於焊墊81連接金屬凸塊60。或者,利用覆晶接合機等對積層體加壓,於金屬凸塊
60之熔點以下進行預壓接,然後,使用還原氣氛回焊爐等加熱至金屬凸塊60之熔點以上而使金屬凸塊60熔融,從而於焊墊81連接金屬凸塊60。作為還原氣氛回焊,使用氫、氬電漿、甲酸等氣氛。亦可視需要於氫、氬電漿、甲酸等氣氛中添加氮氣等。焊墊81例如使用Al、Cu、Au、Ni、Pd、Ti、TiN、Ta、TaN、W、WN等金屬、該等金屬中之兩種以上之複合膜或合金等。金屬凸塊80例如使用Sn、Ag、Cu、Au、Bi、Zn、In、Ni、Ge等金屬、該等金屬中之兩種以上之複合膜或合金等即可。
再者,於本實施形態中,金屬凸塊60係設置於配線基板40,但金屬凸塊60亦可設置於第2半導體晶片20c之焊墊81上。或者,金屬凸塊60亦可設置於配線基板40及第2半導體晶片20c兩者。
又,於本實施形態中,金屬凸塊80係設置於第2半導體晶片20a~20c之第4面F4上,但金屬凸塊80亦可設置於第1半導體晶片10之第1面F1上以及第2半導體晶片20a及20b之第3面F3上。於該情形時,於第2半導體晶片20c,亦可不設置金屬凸塊80。
其次,利用樹脂50將第1及第2半導體晶片10、20a~20c密封。樹脂50可為塑模樹脂,亦可為底部填充材。
然後,藉由於配線基板40之背面F42設置金屬球70,而完成圖1所示之半導體裝置1。
根據本實施形態,將第1半導體晶片10之第1側面FS1整體設為解理面,且於第2半導體晶片20a~20c之第2側面FS2設置改質面。藉由使靠近樹脂50之端部(封裝之端部)之第1半導體晶片10之第1側面FS1為解理面,而可抑制樹脂50或半導體晶片10、20a~20c之裂痕。並且,藉由於第2半導體晶片20a~20c之第2側面FS2設置改質面,而可提昇樹脂50與第2半導
體晶片20a~20c之密接性。
又,根據本實施形態,半導體晶片10、20a~20c並不依靠刀片切晶,而是以雷射切晶單片化。因此,可抑制半導體晶片10、20a~20c本身之破裂、碎片、異物之附著所導致之外觀不良等缺陷。
(第2實施形態)
圖14係表示第2實施形態之半導體裝置之構成例之剖視圖。第2實施形態之半導體裝置2進而具備第3半導體晶片30及金屬凸塊85。第3半導體晶片30例如係控制第1及第2半導體晶片10、20a~20c之NAND控制器。第2實施形態之半導體裝置2之其他構成可與第1實施形態之半導體裝置1之對應構成相同。
第3半導體晶片30具有第5面F5、第6面F6及第3側面FS3。第3半導體晶片30設置於配線基板40與第2半導體晶片20c之間。第3半導體晶片30例如使用薄膜化為約50μm以下之矽基板。於第3半導體晶片30之第5面F5,形成有半導體元件(未圖示)。於第3半導體晶片30之第5面F5之相反側,設置有第6面F6。第3側面FS3係將第5面F5之外緣與第6面F6之外緣之間連接之側面。
此處,第3半導體晶片30之第5面F5及第6面F6之各者之面積小於第1半導體晶片10之第1面F1及第2面F2之各者之面積,且小於第2半導體晶片20a~20c之第3面F3及第4面F4之各者之面積。因此,第3側面FS3位於較第1及第2側面FS1、FS2更靠近半導體裝置2之中心之位置。因此,第3側面FS3較第1側面FS1更遠離樹脂50之端部E50,不會成為樹脂50之裂痕之原因。而且,第3側面FS3位於較第2側面FS2更靠近半導體裝置2之中心之位置,因此與樹脂50之密接性基本不存在問題。因此,第3側面FS3可為解理
面、改質面及破碎面之任一種。即,第3側面FS3可為因刀片切晶形成之破碎面、因雷射切晶形成之改質面與解理面、不存在改質面之解理面之任一種。
金屬凸塊85設置於第2半導體晶片20c與第3半導體晶片30之間,將第2半導體晶片20c之TSV 90與設置於第3半導體晶片30上之半導體元件等電性連接。藉此,第3半導體晶片30例如可作為NAND控制器而控制第1及第2半導體晶片10、20a~20c。
第3半導體晶片30亦可與第1半導體晶片10或第2半導體晶片20a~20c之製造方法同樣地利用雷射切晶而自第3半導體晶圓單片化。藉此,第3半導體晶片30之第3側面FS3成為解理面,或者成為包含改質面及解理面之面。
又,第3半導體晶片30亦可藉由利用刀片切晶將第3半導體晶圓單片化而形成。以下,對利用刀片切晶進行之第3半導體晶片30之形成方法進行說明。
圖15(A)~圖19係表示第3半導體晶片30之製造方法之圖。
首先,於第3半導體晶圓300之第5面F5上形成半導體元件(未圖示)。於半導體元件上,形成層間絕緣膜及配線層。
其次,如圖15(B)所示,於第3半導體晶圓300之正面(第5面F5)貼附保護帶件301。
其次,如圖16所示,自第3半導體晶圓300之背面(第6面F6)利用研削磨石307對矽基板進行研磨。藉此,將第3半導體晶圓300例如薄膜化為50μm以下。
其次,如圖17(A)所示,於張設於晶圓環330內之可撓性之樹脂帶件331
貼附第3半導體晶圓300之背面。其次,去除位於第3半導體晶圓300上之保護帶件303。
其次,如圖17(B)所示,利用刀片350切斷第3半導體晶圓300之切晶線DL,將第3半導體晶圓300單片化為第3半導體晶片30。藉此,完成第3半導體晶片30。若以此種方式使用刀片切晶,則第3半導體晶片30之第3側面FS3成為具有凹凸之破碎面。又,亦可使用於切晶後進行晶圓研削之先切晶法而將晶片單片化。
其次,對將第1~第3半導體晶片10、20a~20c、30積層於配線基板40上之方法進行說明。
首先,將第1及第2半導體晶片10、20a~20c以參照圖12(A)及圖12(B)說明之方式積層。
其次,如圖18所示,於第2半導體晶片20c之第3面F3上積層第3半導體晶片30。此時,第3半導體晶片30係使存在金屬凸塊85之第5面F5朝向第2半導體晶片20c之第3面F3而積層。藉此,如圖18所示,形成包含第1~第3半導體晶片10、20a~20c、30之積層體。此時,使用覆晶接合機等,對第1~第3半導體晶片10、20a~20c、30之積層體加壓並加熱至金屬凸塊80、85之熔點以上而使金屬凸塊80、85熔融,藉此,將上下相鄰之第1~第3半導體晶片10、20a~20c、30連接。或者,使用覆晶接合機等對第1~第3半導體晶片10、20a~20c、30之積層體加壓,於金屬凸塊80、85之熔點以下進行預壓接,然後使用還原氣氛回焊爐等加熱至金屬凸塊之熔點以上而使金屬凸塊80、85熔融,從而將上下相鄰之第1~第3半導體晶片10、20a~20c、30連接。或者,亦可僅利用覆晶接合機等對積層體加壓,於金屬凸塊80、85之熔點以下進行預壓接。作為還原氣氛回焊,使用氫、氬電漿、甲
酸等氣氛。亦可視需要於氫、氬電漿、甲酸等氣氛中添加氮等。第2半導體晶片20c之TSV 90之一端經由金屬凸塊85而電性連接於第3半導體晶片30之配線或半導體元件等。再者,第2半導體晶片之數量並無特別限定,亦可積層兩個以下或者4個以上之第2半導體晶片。
其次,如參照圖13(A)所說明般,與積層體分開準備配線基板40。配線基板40具有設置於正面F41上之金屬凸塊60。
其次,如圖19所示,將圖18之積層體安裝(覆晶安裝)於配線基板40上。此時,積層體係將第3半導體晶片30之第6面F6朝向配線基板40之正面F41而安裝。藉此,如圖19所示,將金屬凸塊60電性連接於第2半導體晶片20c之焊墊81。此時,使用覆晶接合機等,對積層體及配線基板40加壓並加熱至金屬凸塊60之熔點以上而使金屬凸塊60熔融,從而將金屬凸塊60連接於焊墊81。或者,利用覆晶接合機等對積層體加壓,於金屬凸塊60之熔點以下進行預壓接,然後使用還原氣氛回焊爐等加熱至金屬凸塊60之熔點以上而使金屬凸塊60熔融,從而將金屬凸塊60連接於焊墊81。作為還原氣氛回焊,使用氫、氬電漿、甲酸等氣氛。亦可視需要於氫、氬電漿、甲酸等氣氛中添加氮等。
其次,以樹脂50將第1~第3半導體晶片10、20a~20c、30密封。樹脂50可為塑模樹脂,亦可為底部填充材。
然後,藉由於配線基板40之背面F42設置金屬球70,而完成圖14所示之半導體裝置2。
根據第2實施形態,第3半導體晶片30係設置於配線基板40與第2半導體晶片20c之間,但第2實施形態之其他構成可與第1實施形態之對應構成相同。即,將第1半導體晶片10之第1側面FS1整體設為解理面,且於第2半導
體晶片20a~20c之第2側面FS2設置改質面。因此,第2實施形態可獲得與第1實施形態相同之效果。
(變化例)
圖20~圖30係表示第1或第2實施形態之變化例之半導體裝置之構成例之剖視圖。
圖20所示之半導體裝置於與配線基板40對向之第2半導體晶片20c之第3面F3上具備再配線層400。再配線層400經由焊墊81而電性連接於金屬凸塊60。
圖21所示之半導體裝置於第1及第2半導體晶片10、20a~20c間設置有接著劑410。接著劑410係於將第1及第2半導體晶片10、20a~20c積層時,用於將第1及第2半導體晶片10、20a~20c間接著。藉由接著劑410而提昇第1及第2半導體晶片10、20a~20c間之密接性。接著劑410例如為感光性接著劑,使用微影技術而於第4面F4上加工為任意圖案。
圖22所示之半導體裝置具備設置於第1半導體晶片10之第2面F2上之支持體420。支持體420例如使用金屬、樹脂、矽、玻璃等。作為金屬,例如使用Cu、Ni、Fe、Co或其等之合金、複合體等。金屬亦可為42合金等。藉由設置支持體420,而可抑制晶片之翹曲。支持體42與第1半導體晶片係利用晶粒黏著膜等樹脂膜或接著劑(未圖示)而接著。
圖23所示之半導體裝置於第2半導體晶片20c與配線基板40之間具備接著劑430。接著劑430於將第1及第2半導體晶片10、20a~20c之積層體安裝於配線基板40上時提昇積層體與配線基板40之密接性。於使用第3半導體晶片30之情況下,藉由於第3半導體晶片30與配線基板間亦形成接著劑430,而提昇第3半導體晶片30與配線基板間之密接性。
圖24所示之半導體裝置於將第1及第2半導體晶片10、20a~20c之積層體安裝於配線基板40上之前利用樹脂440密封。將利用樹脂440密封之積層體安裝於配線基板40上之後,利用樹脂50而將積層體及配線基板40一併密封。於將第1及第2半導體晶片10、20a~20c之積層體安裝於配線基板40上時,第1及第2半導體晶片10、20a~20c受樹脂440保護。
圖25所示之半導體裝置於將第1及第2半導體晶片10、20a~20c之積層體安裝於配線基板40上之前利用樹脂440密封。於將利用樹脂440密封之積層體安裝於配線基板40上時,將樹脂450塗佈於配線基板40上。藉此,可利用樹脂450而將積層體與配線基板40之間接著,從而可提昇積層體與配線基板40之密接性。
圖26所示之半導體裝置於第1及第2半導體晶片10、20a~20c間設置有樹脂膜460。如此,於第1及第2半導體晶片10、20a~20c之積層時,亦可利用樹脂膜460而將第1及第2半導體晶片10、20a~20c接著。藉此,提昇第1及第2半導體晶片10、20a~20c間之密接性。
圖27所示之半導體裝置於將圖26所示之積層體安裝於配線基板40上時,於配線基板40上塗佈樹脂450。藉此,可利用樹脂450而將積層體與配線基板40之間接著,從而可提昇積層體與配線基板40之密接性。
於圖28所示之變化例中,於配線基板40上依序直接積層第2半導體晶片20c、20b、20a、第1半導體晶片10。於該情形時,不需要金屬凸塊60。如此,亦可製造半導體裝置。再者,於該變化例中,於第1及第2半導體晶片10、20a~20c之積層時,利用樹脂膜460而將第1及第2半導體晶片10、20a~20c接著。
圖29所示之半導體裝置係對圖26之變化例進一步附加第3半導體晶片
30而成之變化例。圖29所示之半導體裝置係利用樹脂膜460而將第1~第3半導體晶片10、20a~20c、30間接著。
圖30所示之半導體裝置係對圖27之變化例進一步附加第3半導體晶片30而成之變化例。於本變化例中,於將圖29所示之積層體安裝於配線基板40上時,於配線基板40上塗佈樹脂450。藉此,可利用樹脂450而將積層體與配線基板40之間接著,從而可提昇積層體與配線基板40之密接性。
如上所述之變化例亦可獲得與上述第1或第2實施形態相同之效果。
(第3實施形態)
圖31係表示第3實施形態之半導體裝置之構成之一例之剖視圖。圖32(A)~圖32(C)係表示第3實施形態之第2半導體晶片20a~20c之構成之一例之俯視圖。
第3實施形態之半導體裝置3於第1~第3半導體晶片10、20a~20c、30間具備接著劑410。接著劑410係於將第1~第3半導體晶片10、20a~20c、30積層時,用於將第1~第3半導體晶片10、20a~20c、30間接著。利用接著劑410而提昇第1~第3半導體晶片10、20a~20c、30之積層體之密接性。第3實施形態之其他構成可與圖14所示之半導體裝置2之構成相同。
如圖32(A)所示,於第2半導體晶片20c之第3面F3上,設置有電極墊83a及83b。虛線框C內之電極墊83a連接於圖31之TSV 90之一端,以與TSV 90相對應之方式設置。因此,雖然於圖32(A)中並未圖示,但於電極墊83a之下設置有TSV 90。電極墊83a例如用作電源用焊墊。另一方面,電極墊83b為連接於未圖示之再配線層(RDL)之電極墊。於電極墊83b之下未設置TSV 90。
如圖32(B)所示,於第2半導體晶片20a~20c之第4面F4上,設置有金
屬凸塊80及接著劑410。虛線框C內之電極凸塊80連接於圖31之TSV 90之另一端,以與TSV 90相對應之方式設置。因此,金屬凸塊80經由TSV 90而與電極墊83a電性連接。即,虛線框C表示設置有金屬凸塊80及TSV 90之區域。再者,由於在第2半導體晶片20a、20b設置有TSV 90,因此於第3面F3設置有電極墊83a。然而,由於在第2半導體晶片20a、20b未設置再配線層,因此未設置電極墊83b。如此,雖然未設置電極墊83b,但第2半導體晶片20a~20c已被薄膜化。因此,為了使積層體整體不變形,而於第2半導體晶片20a、20b之第4面F4,與第2半導體晶片20c之第4面F4同樣地設置有接著劑410。
接著劑410係設置於第4面F4中未設置金屬凸塊80及TSV 90之空白區域(虛線框C以外之區域)。接著劑410例如為感光性接著劑,使用微影技術而於第4面F4上加工為任意圖案。接著劑410配置於虛線框C以外之第4面F4之整體。接著劑410具有面積相對較小之接著劑410a及較接著劑410a面積更大之接著劑410b。如圖32(B)所示,接著劑410b配置於金屬凸塊80附近,接著劑410a配置於遠離金屬凸塊80之區域。面積較大之接著劑410b配置於與圖32(A)之金屬焊墊83b相對應之位置。即,接著劑410b係以可承受對金屬焊墊83b施加之荷重之方式,設置於金屬焊墊83b之相反側。另一方面,面積較小之接著劑410a設置於未設置金屬焊墊83a、83b之區域之相反側。藉此,如圖33所示,於利用覆晶接合機等而對於第1及第2半導體晶片10、20a~20c之積層體將晶片間接著時,第1及第2半導體晶片10、20a~20c間之間隙變得均勻。
若於與電極墊83對向之第4面未設置接著劑410,或者接著劑410之配置面積過小之情況下,於圖33所示之利用覆晶接合機積層晶片之步驟中,
與電極墊83對向之面之接著劑410與金屬凸塊80相比被壓扁而其厚度變薄。若接著劑410被壓扁,則會產生較大之荷重施加於金屬凸塊80而導致凸塊間短路之不良。於該情形時,於安裝至圖31之配線基板40時,存在如下可能性:與電極墊83對向之面之接著劑410被壓扁,半導體晶片產生起伏,而金屬凸塊60無法連接於金屬焊墊83a。
與此相對,根據第3實施形態,以第1及第2半導體晶片10、20a~20c間之間隙變得均勻之方式,於與形成有電極墊83之區域對向之第4面F4上之部分,相比於與其他未形成電極墊83之區域對向之第4面F4之部分,以更高密度且更大面積地配置接著劑410。接著劑410之密度、配置面積、圖案等根據金屬凸塊80之密度、配置面積等而不同,但於晶片積層步驟中,第1及第2半導體晶片10、20a~20c間之間隙變得均勻。藉此,不會對金屬凸塊80施加不均之荷重,且第1及第2半導體晶片10、20a~20c不會變形而保持大致平坦地被壓接。其結果為,於安裝至配線基板40時,可利用金屬焊墊83a而確實地連接金屬凸塊60。
再者,接著劑410a、410b各者之面積不同。然而,亦可使接著劑410a、410b之面積相等而變更其等之配置密度。即,亦可於金屬焊墊83b之相反側,以相對較高之密度配置接著劑,且於未設置金屬焊墊83b之區域之相反側,以相對較低之密度配置接著劑。
如圖34所示,亦可將接著劑410b大致均等地配置於虛線框C以外之第4面F4整體。於該情形時,亦由面積較大之接著劑410b支持第2半導體晶片20a~20c之第4面F4整體,因此可於晶片積層步驟中抑制第1及第2半導體晶片10、20a~20c之變形。再者,雖然圖示了未設置金屬凸塊80及TSV 90之空白區域(虛線框C以外之區域),但亦可於金屬凸塊80與金屬凸塊之間形
成接著劑410。不過,於該情形時,亦可於金屬焊墊83b之相反側以相對較高之密度配置接著劑410,且於未設置金屬焊墊83b之區域之相反側以相對較低之密度配置接著劑410。又,於第2半導體晶片與配線基板之間亦可存在第3半導體晶片。
(變化例1)
圖35(A)係表示第3實施形態之變化例1之第2半導體晶片20a~20c之構成之一例之俯視圖。再者,第2半導體晶片20c之第3面F3可與圖32(A)所示之佈局相同。
本變化例與第3實施形態之不同點在於:於第2半導體晶片20a~20c之第4面F4上進而設置有虛設凸塊80d。本變化例之其他構成可與第3實施形態之對應構成相同。
於圖35(A)中,虛設凸塊80d係設置於位於隔著虛線框C對稱之位置之兩個虛設區域D內。虛設凸塊80d亦可包含與金屬凸塊80相同之材質,且具有相同大小及形狀。另一方面,虛設凸塊80d與TSV 90或配線等電性分離,成為電性浮動狀態。因此,於虛設凸塊80d之下未設置TSV。
虛設凸塊80d與圖32(B)之接著劑410b同樣地配置於與圖32(A)之金屬焊墊83b對應之位置。即,虛設凸塊80d係以可承受對金屬焊墊83b施加之荷重之方式,於金屬焊墊83b之相反側,相比於其他凸塊部分,密度更高或面積更大地設置。另一方面,於虛線框C及D以外之區域,設置有接著劑410a。即,於未設置金屬焊墊83b之區域之相反側,設置有接著劑410a。藉此,於積層第1及第2半導體晶片10、20a~20c時,第1及第2半導體晶片10、20a~20c間之間隙變得均勻。因此,變化例1可獲得與第3實施形態相同之效果。
(變化例2)
圖35(B)係表示第3實施形態之變化例2之第2半導體晶片20a~20c之構成之一例之俯視圖。再者,第2半導體晶片20c之第3面F3可與圖32(A)所示之佈局相同。
於圖35(B)中,虛設凸塊80d設置於位於隔著虛線框C對稱之位置之兩個虛設區域D內。另一方面,於虛設凸塊80d之周圍,配置有接著劑410b。虛設凸塊80d係使用與金屬凸塊80相同之材料,且形成為相同大小及形狀。
虛設凸塊80d及接著劑410b配置於與圖32(A)之金屬焊墊83b相對應之位置。即,虛設凸塊80d及接著劑410b係以可承受對金屬焊墊83b施加之荷重之方式,密度較高或面積較大地設置於金屬焊墊83b之相反側。另一方面,於除此以外之區域,設置有接著劑410a。即,於未設置金屬焊墊83b之區域之相反側,設置有接著劑410a。藉此,於積層第1及第2半導體晶片10、20a~20c時,第1及第2半導體晶片10、20a~20c間之間隙變得均勻。因此,變化例2可獲得與第3實施形態相同之效果。
第3實施形態、變化例1或變化例2可與第1或第2實施形態組合。於該情形時,第3實施形態亦可獲得第1或第2實施形態之效果。
對本發明之若干個實施形態進行了說明,但該等實施形態係作為示例而提出者,並非意圖限定發明之範圍。該等實施形態可以其他各種方式實施,且可於不脫離發明主旨之範圍內,進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨中,且同樣包含於申請專利範圍所記載之發明及與其均等之範圍內。
本申請享受以日本專利申請2017-56234號(申請日:2017年3月22日)
為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
10‧‧‧第1半導體晶片
20a‧‧‧第2半導體晶片
20b‧‧‧第2半導體晶片
20c‧‧‧第2半導體晶片
21‧‧‧改質面
F1‧‧‧第1面
F2‧‧‧第2面
F3‧‧‧第3面
F4‧‧‧第4面
FS1‧‧‧第1側面
FS2‧‧‧第2側面
Claims (9)
- 一種半導體裝置,其具備:配線基板;第1半導體晶片,其具有第1面、位於該第1面之相反側之第2面、及位於上述第1面之外緣與上述第2面之外緣之間之第1側面,上述第1側面成為平滑的解理面,且上述第1半導體晶片設置於上述配線基板上方;第2半導體晶片,其具有第3面、位於該第3面之相反側之第4面、位於上述第3面之外緣與上述第4面之外緣之間之第2側面、及貫通上述第3面與上述第4面之間之至少半導體基板之貫通電極,上述第2側面包含平滑的解理面及與其相較凹凸較大之改質面,且上述第2半導體晶片設置於上述配線基板與上述第1半導體晶片之間;以及樹脂,其係設置於上述第1及第2半導體晶片之周圍。
- 如請求項1之半導體裝置,其中上述第2半導體晶片進而具有將上述貫通電極與上述第1半導體晶片或另一第2半導體晶片電性連接之第1金屬凸塊。
- 如請求項1或2之半導體裝置,其進而具備第3半導體晶片,該第3半導體晶片具有第5面、位於該第5面之相反側之第6面、及位於上述第5面之外緣與上述第6面之外緣之間之第3側面,且設置於上述配線基板與上述第2半導體晶片之間。
- 如請求項1或2之半導體裝置,其中於上述第1半導體晶片與第2半導體晶片間具備接著劑。
- 如請求項1或2之半導體裝置,其中於上述第2半導體晶片之位於配線基板側之第3面側具有電極墊,於上述第1半導體晶片與上述第2半導體晶片之間具有接著劑,且與上述電極墊對向之第4面之接著劑之密度高於與未配置電極墊之第3面對向之第4面之部位。
- 如請求項5之半導體裝置,其中上述第1半導體晶片與上述第2半導體晶片之間之接著劑包含面積大的第1接著劑及面積比上述第1接著劑小的第2接著劑,於與上述電極墊對向之第4面之部位配置上述第1接著劑,於與第3面之未配置電極墊之部分對向之第4面之部位配置上述第2接著劑。
- 如請求項1或2之半導體裝置,其中於上述第2半導體晶片之位於配線基板側之第3面側具有電極墊,於上述第1半導體晶片與上述第2半導體晶片之間具有虛設凸塊及接著劑,上述虛設凸塊配置於與上述電極墊對向之第4面之部位,上述接著劑配置於與未配置電極墊之第3面對向之第4面之部位。
- 如請求項1或2之半導體裝置,其中於上述第2半導體晶片之位於配線基板側之第3面側具有電極墊,於上述第1半導體晶片與上述第2半導體晶片之間具有虛設凸塊、面積大的第1接著劑及面積比上述第1接著劑小的第2接著劑,於與上述電極墊對向之第4面之部位配置上述虛設凸塊及上述第1接著劑,於與未配置電極墊之第3面對向之第4面之部位配置上述第2接著 劑。
- 一種半導體裝置之製造方法,其包括:對第1半導體晶圓之切晶線照射雷射而於該第1半導體晶圓內形成改質層;將上述第1半導體晶圓研磨至較上述改質層更深之位置並去除改質層;藉由於上述第1半導體晶圓貼附帶件且拉伸該帶件,而將上述第1半導體晶圓單片化為第1半導體晶片;於第2半導體晶圓貼附支持基板,對上述第2半導體晶圓進行研磨,形成至少貫通第2半導體晶圓之半導體基板之貫通電極後,剝離上述支持基板;對上述第2半導體晶圓之切晶線照射雷射而於該第2半導體晶圓內形成改質層;藉由於上述第2半導體晶圓貼附帶件且拉伸該帶件,而將上述第2半導體晶圓在殘留有改質層之狀態下單片化為第2半導體晶片;於配線基板上依序積層上述第2半導體晶片及上述第1半導體晶片;以樹脂被覆所積層之上述第1及第2半導體晶片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP??2017-056234 | 2017-03-22 | ||
JP2017056234A JP6649308B2 (ja) | 2017-03-22 | 2017-03-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201836035A TW201836035A (zh) | 2018-10-01 |
TWI698947B true TWI698947B (zh) | 2020-07-11 |
Family
ID=63581943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106123296A TWI698947B (zh) | 2017-03-22 | 2017-07-12 | 半導體裝置及其製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10354977B2 (zh) |
JP (1) | JP6649308B2 (zh) |
CN (1) | CN108630739B (zh) |
TW (1) | TWI698947B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4166271A1 (de) | 2016-03-22 | 2023-04-19 | Siltectra GmbH | Verfahren zum erzeugen von mindestens einer zumindest abschnittweise gewölbten oder gebogenen festkörperschicht |
WO2018108938A1 (de) * | 2016-12-12 | 2018-06-21 | Siltectra Gmbh | Verfahren zum dünnen von mit bauteilen versehenen festkörperschichten |
JP2020136463A (ja) * | 2019-02-19 | 2020-08-31 | 株式会社ディスコ | ウエーハの加工方法 |
JP2020145231A (ja) * | 2019-03-04 | 2020-09-10 | キオクシア株式会社 | 半導体装置およびその製造方法 |
JP2020150224A (ja) * | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 半導体装置 |
CN110870062A (zh) * | 2019-04-30 | 2020-03-06 | 长江存储科技有限责任公司 | 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法 |
US11069661B1 (en) * | 2020-06-23 | 2021-07-20 | Siliconware Precision Industries Co., Ltd. | Electronic package |
CN113314510A (zh) * | 2021-07-02 | 2021-08-27 | 西安紫光国芯半导体有限公司 | 一种堆叠芯片及制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200306622A (en) * | 2002-03-12 | 2003-11-16 | Hamamatsu Photonics Kk | Substrate slicing method |
TW201104797A (en) * | 2009-07-31 | 2011-02-01 | Stats Chippac Ltd | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP |
TW201246482A (en) * | 2010-09-24 | 2012-11-16 | Stats Chippac Ltd | Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer |
TW201320259A (zh) * | 2011-10-04 | 2013-05-16 | Samsung Electronics Co Ltd | 半導體封裝及其製造方法 |
TW201342587A (zh) * | 2011-12-20 | 2013-10-16 | Intel Corp | 矽上iii-v族半導體裝置之混合整合 |
JP2016167618A (ja) * | 2016-04-26 | 2016-09-15 | 株式会社東京精密 | ウェハ割断方法及びウェハ割断装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4514490B2 (ja) * | 2004-03-29 | 2010-07-28 | 日東電工株式会社 | 半導体ウエハの小片化方法 |
KR101336523B1 (ko) * | 2004-03-30 | 2013-12-03 | 하마마츠 포토닉스 가부시키가이샤 | 레이저 가공 방법 및 반도체 칩 |
JP4917257B2 (ja) * | 2004-11-12 | 2012-04-18 | 浜松ホトニクス株式会社 | レーザ加工方法 |
JP2007134454A (ja) * | 2005-11-09 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法 |
US7897487B2 (en) * | 2006-07-03 | 2011-03-01 | Hamamatsu Photonics K.K. | Laser processing method and chip |
KR100880242B1 (ko) * | 2007-01-16 | 2009-01-28 | 삼성전자주식회사 | 반도체 소자 적층 패키지 및 그 형성 방법 |
JP5543125B2 (ja) | 2009-04-08 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置および半導体装置の製造方法 |
KR20120032254A (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자주식회사 | 반도체 적층 패키지 및 이의 제조 방법 |
KR101692955B1 (ko) * | 2010-10-06 | 2017-01-05 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP5819605B2 (ja) * | 2010-12-17 | 2015-11-24 | 株式会社ディスコ | 基板の分割方法 |
JP5860217B2 (ja) * | 2011-03-04 | 2016-02-16 | 株式会社ディスコ | レーザー加工装置 |
KR20120123919A (ko) * | 2011-05-02 | 2012-11-12 | 삼성전자주식회사 | 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지 |
JP5878362B2 (ja) * | 2011-12-22 | 2016-03-08 | 新光電気工業株式会社 | 半導体装置、半導体パッケージ及び半導体装置の製造方法 |
WO2014054451A1 (ja) * | 2012-10-02 | 2014-04-10 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
KR101401708B1 (ko) * | 2012-11-15 | 2014-05-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US20140252632A1 (en) * | 2013-03-06 | 2014-09-11 | Hans-Joachim Barth | Semiconductor devices |
JP5847749B2 (ja) * | 2013-03-21 | 2016-01-27 | 株式会社東芝 | 積層型半導体装置の製造方法 |
DE112014002322T5 (de) * | 2013-05-07 | 2016-04-07 | Ps4 Luxco S.A.R.L. | Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren |
JP2015005637A (ja) * | 2013-06-21 | 2015-01-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP2015008210A (ja) * | 2013-06-25 | 2015-01-15 | マイクロン テクノロジー, インク. | 半導体装置の製造方法 |
JP2015018897A (ja) * | 2013-07-10 | 2015-01-29 | マイクロン テクノロジー, インク. | 半導体装置の製造方法 |
JP6208521B2 (ja) * | 2013-10-07 | 2017-10-04 | 株式会社ディスコ | ウエーハの加工方法 |
US9159861B2 (en) * | 2013-10-21 | 2015-10-13 | Oracle International Corporation | Method for singulating hybrid integrated photonic chips |
KR102147354B1 (ko) * | 2013-11-14 | 2020-08-24 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2015126035A (ja) * | 2013-12-25 | 2015-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6230422B2 (ja) * | 2014-01-15 | 2017-11-15 | 株式会社ディスコ | ウエーハの加工方法 |
JP6250429B2 (ja) * | 2014-02-13 | 2017-12-20 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
JP2015176958A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR102171286B1 (ko) * | 2014-07-11 | 2020-10-29 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
JP6366393B2 (ja) * | 2014-07-15 | 2018-08-01 | 株式会社ディスコ | ウェーハの加工方法 |
TWI543283B (zh) * | 2014-07-18 | 2016-07-21 | 矽品精密工業股份有限公司 | 中介基板之製法 |
JP2016115800A (ja) * | 2014-12-15 | 2016-06-23 | 株式会社ディスコ | ウエーハの加工方法 |
JP6560040B2 (ja) * | 2015-07-06 | 2019-08-14 | 株式会社ディスコ | ウエーハの加工方法 |
KR20170041333A (ko) * | 2015-10-06 | 2017-04-17 | 삼성전자주식회사 | 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지 |
KR102570582B1 (ko) * | 2016-06-30 | 2023-08-24 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
-
2017
- 2017-03-22 JP JP2017056234A patent/JP6649308B2/ja active Active
- 2017-07-12 TW TW106123296A patent/TWI698947B/zh active
- 2017-08-04 CN CN201710659683.5A patent/CN108630739B/zh active Active
- 2017-09-12 US US15/702,055 patent/US10354977B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200306622A (en) * | 2002-03-12 | 2003-11-16 | Hamamatsu Photonics Kk | Substrate slicing method |
TW201104797A (en) * | 2009-07-31 | 2011-02-01 | Stats Chippac Ltd | Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP |
TW201246482A (en) * | 2010-09-24 | 2012-11-16 | Stats Chippac Ltd | Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer |
TW201320259A (zh) * | 2011-10-04 | 2013-05-16 | Samsung Electronics Co Ltd | 半導體封裝及其製造方法 |
TW201342587A (zh) * | 2011-12-20 | 2013-10-16 | Intel Corp | 矽上iii-v族半導體裝置之混合整合 |
JP2016167618A (ja) * | 2016-04-26 | 2016-09-15 | 株式会社東京精密 | ウェハ割断方法及びウェハ割断装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2018160522A (ja) | 2018-10-11 |
CN108630739A (zh) | 2018-10-09 |
JP6649308B2 (ja) | 2020-02-19 |
US20180277515A1 (en) | 2018-09-27 |
CN108630739B (zh) | 2021-12-21 |
US10354977B2 (en) | 2019-07-16 |
TW201836035A (zh) | 2018-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI698947B (zh) | 半導體裝置及其製造方法 | |
TWI556349B (zh) | 半導體裝置的結構及其製造方法 | |
US7560302B2 (en) | Semiconductor device fabricating method | |
JP5798834B2 (ja) | 半導体装置の製造方法 | |
TWI733049B (zh) | 半導體封裝及其製造方法 | |
TW201822330A (zh) | 晶片封裝結構 | |
JP4992904B2 (ja) | 半導体装置の製造方法 | |
TW200805569A (en) | Process for manufacturing semiconductor device | |
TWI684222B (zh) | 半導體裝置之製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
WO2014054451A1 (ja) | 半導体装置及びその製造方法 | |
TWI590398B (zh) | 製造包含高可靠性晶粒底膠之積體電路系統的方法 | |
TWI549171B (zh) | 施加於切割膠帶上之底部填充膜的預切割晶圓 | |
JP2015008210A (ja) | 半導体装置の製造方法 | |
TW201250923A (en) | Pre-cut wafer applied underfill film | |
TWI689056B (zh) | 封裝結構及其製造方法 | |
CN109524358B (zh) | 半导体装置及其制造方法 | |
JP2012114214A (ja) | 半導体装置及びその製造方法 | |
JP2015018897A (ja) | 半導体装置の製造方法 | |
JP2013171916A (ja) | 半導体装置の製造方法 | |
JP2011054648A (ja) | 半導体装置の製造方法 | |
JP2003124431A (ja) | ウェーハ状シート、チップ状電子部品、およびそれらの製造方法 | |
US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
TW202133697A (zh) | 半導體裝置及其製造方法 | |
JP2016119331A (ja) | 半導体装置及び半導体装置の製造方法 |