CN100416801C - 在存储器件中制造三沟道晶体管的方法 - Google Patents
在存储器件中制造三沟道晶体管的方法 Download PDFInfo
- Publication number
- CN100416801C CN100416801C CNB2005101187497A CN200510118749A CN100416801C CN 100416801 C CN100416801 C CN 100416801C CN B2005101187497 A CNB2005101187497 A CN B2005101187497A CN 200510118749 A CN200510118749 A CN 200510118749A CN 100416801 C CN100416801 C CN 100416801C
- Authority
- CN
- China
- Prior art keywords
- active region
- field oxide
- depressed part
- gate electrode
- described active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 13
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000000994 depressogenic effect Effects 0.000 claims description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000012212 insulator Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical class [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/056—Making the transistor the transistor being a FinFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明所揭露的是一种制造存储器件的晶体管的方法，该方法在形成低电阻的栅电极时能防止孔隙的生成。这种方法包括通过蚀刻半导体衬底形成有源区域，在半导体衬底中形成场氧化层以及通过蚀刻场氧化层形成相对于未被蚀刻的部分场氧化层凹陷的凹陷部。栅极绝缘层沿着有源区域的上表面和有源区域暴露的部分形成。栅电极在场氧化层上形成，使得栅电极穿过有源区域的上部延伸，同时与沟道区凹陷部重迭。将要被构图的第一导电层具有相同的厚度，使得低电阻栅电极可以轻易制作而不会形成孔隙。
Description
技术领域
本发明涉及一种制造半导体器件的方法。具体而言，本发明涉及在存储器件内制造具有三沟道的晶体管(a transistor having a triple channel)的方法。
背景技术
最近，当半导体器件的集成度已经非常高时，晶体管的沟道长度和沟道宽度显著地缩短。因为半导体器件装有一个短沟道结构，阈值电压对沟道宽度发生严重影响。因此，传统的二维平面的沟道结构对获得特定半导体器件所需的晶体管目标阈值电压带来了限制。
为了解决上述问题，已经积极地进行各种关于应用在逻辑器件里的三维晶体管的研究。尤其，具有三沟道特征的鳍状晶体管(fin transistor)最近已经引起注意，认为它具有发展成下一代纳米尺度晶体管的可能。
由于鳍状晶体管的三沟道结构的三个表面被用作沟道，鳍状晶体管提供了优良的开-关特性和卓越的电流可驱动性，并且降低了阈值电压对反向偏压(back bias)的依赖性。因此，把鳍状晶体管应用于逻辑器件的研究得到积极开展。
图1A到1E说明制造一传统鳍状晶体管的过程。
如图1A所示，在一半导体衬底1的隔离层内形成一个沟槽，使得一有源区域1a垂直地突出于半导体衬底1预定的部分。另外，一个场氧化层2在沟槽中形成。
然后，如图1B所示，通过湿法蚀刻过程和干法蚀刻过程来对场氧化层2蚀刻一预定的厚度，而暴露有源区域1a的上部。
之后，如图1C所示，一个栅极绝缘层3在有源区域1a的露出面之上形成。
然后，如图1D所示，多晶硅的第一导电层4a和一种低电阻材料的第二导电层4b依次在栅极绝缘层3和场氧化层2上淀积。第二导电层4b包括硅化钨类(WSiX)或者钨(W)。
之后，如图1E所示，第一和第二导电层4a和4b的预定部份被依次蚀刻，因此形成一低电阻的栅电极4，该栅电极4具有一第一和第二导电层4a和4b的堆栈结构，并且跨过有源区域1a上部上的栅极绝缘层3延伸，同时重叠沟道区域。其中，参考字母S和D分别代表鳍状晶体管的源区和漏区。
不过，若是由上述过程制造鳍状晶体管，当在形成第二导电层4b时，如图1E所示的孔隙V，可能在低电阻的栅电极4的『I』部分里形成，因为在场氧化层2和位于场氧化层2上方垂直突出的有源区域1a之间在高度上存在差别。所有这些因素都会使低电阻的栅电极4的电阻不当地增加。
为了解决上述问题，另一种传统的鳍状晶体管已经被建议。图2A到2G说明制造另一种传统的鳍状晶体管的过程。
如图2A所示，如此在一半导体衬底1的隔离层中形成一沟槽，使得有源区域1a垂直地从半导体衬底1的预定部分突出。另外，在沟槽中形成一个场氧化层2。
然后，如图2B所示，通过湿法蚀刻和干法蚀刻对场氧化层2蚀刻一预定的厚度，以暴露有源区域1a的上部。
之后，如图2C所示，一个栅极绝缘层3在有源区域1a的被暴露的上部上形成。
然后，如图2D所示，一多晶硅第一导电层4a在栅极绝缘层3和场氧化层2上淀积。
此后，如图2E所示，藉由化学机械抛光(chemical mechanical polishing，CMP)工艺，第一导电层4a被平面化。因此，在有源区域1a之上的部分，第一导电层4a将具有″t1″的厚度，而位于场氧化层2之上的部分将具有″t1+α″的厚度。因为第一导电层4a被平面化，可以忽略存在于有源区域1a和场氧化层2之间的高度差别。因此，可以防止随后在被平面化的第一导电层4之上淀积的层(例如，如图2F所示，淀积第二导电层4b的过程)上形成孔隙。
如图2F所示，由一种低电阻材料制成的第二导电层4b在被平面化的第一导电层4a之上淀积。第二导电层4b的材料包括硅化钨类(WSix)或者钨(W)。
之后，如图2G所示，第一和第二导电层4a和4b预定的部份被依次蚀刻，因此形成一低电阻的栅电极4，该栅电极4具有一第一和第二导电层4a和4b的堆栈结构，并且跨过有源区域1a上部上的栅极绝缘层3延伸，同时重叠沟道区域。其中，参考字母S和D分别代表鳍状晶体管的源区和漏区。
如果低电阻的栅电极4通过在经由CMP工艺平面化的下层上淀积上层的方式制造，防止孔隙在低电阻的栅电极4里生成是可能的，但是它带来其它工艺问题。就是，因为第一导电层4a位于场氧化层2之上的厚度(t1+α)大于第一导电层4a在有源区域1a上的厚度(t1)，将很难通过蚀刻第一和第二导电层4a和4b以制造低电阻的栅电极4，而且将导致晶体管产率的降低。
发明内容
因此，做出本发明来解决上述在现有技术方面发生的问题，本发明的一个目的是提供一种制造存储器件的晶体管的方法，此方法能使形成栅电极时导电层的蚀刻过程变容易，而且通过使用一种能使多晶谷(poly valley)减到最小的技术由多晶硅形成导电层可以改善晶体管的产率。
本发明的另一个目的为提供一种方法用以制造存储器件的晶体管，在由多晶硅制成的第一导电层之上淀积由低电阻材料制成的第二导电层时，通过防止在栅电极里生成孔隙而能够防止栅电极的电阻增加。
为了完成上述目的，根据本发明的一方面，提供了一种制造存储器件的晶体管的方法，此方法包括：通过蚀刻半导体衬底，以形成突出于半导体衬底的预定部份的有源区域；在半导体衬底里形成界定有源区域的场氧化层；通过蚀刻栅电极穿过的场氧化层的预定部份，形成相对于未被蚀刻的部分场氧化层凹陷的凹陷部；沿着有源区域的上表面和有源区域暴露的部分形成栅极绝缘层；并且在包括栅极绝缘层的场氧化层上，形成栅电极，使得有第一和第二导电层堆栈结构的栅电极跨过有源区域的上部延伸且同时与有源区域的沟道区和凹陷部重迭。
根据本发明的优选实施例，场氧化层有大约2000到6000的厚度。凹陷部的深度被调整，使得厚度对应于场氧化层厚度一半(1/2)的氧化物层在凹陷部的底部上形成。第一导电层由多晶硅制成，第二导电层由一种从由钨(W)，氮化钨(WN)，硅化钨类(WSix)和硅化钛类(TiSix)构成的组中选出的低电阻材料制成。第一导电层有大约300到1500
的厚度。
根据本发明的另一方面，提供一种制造存储器件的晶体管的方法，此方法包括：通过蚀刻半导体衬底而形成从半导体衬底的预定部份突出的有源区域；在半导体衬底里形成界定有源区域的场氧化层；在设置于有源区域中的沟道区中形成第一凹陷部；藉由蚀刻栅电极所穿过的场氧化层的预定部份形成第二凹陷部，使得第二凹陷部的深度比第一凹陷部的深度大，第一凹陷部和第二凹陷部相对于未被蚀刻的部分场氧化层是凹陷的；沿着有源区域的上表面和有源区域暴露的部分形成栅极绝缘层，有源区域的暴露部分藉由第一和第二凹陷部暴露于外部；以及在包括栅极绝缘层的场氧化层上形成栅电极，使得具有第一和第二导电层的堆栈结构的栅电极跨过有源区域的上部延伸，同时与第一和第二凹陷部重迭。
根据本发明的优选实施例，场氧化层具有大约2000到6000
的厚度。第一凹陷部的深度对应于场氧化层厚度的三分之一。第二凹陷部的深度被调整，使得具有对应于场氧化层厚度二分之一到三分之二的场氧化层保留在第二凹陷部的底部上。形成第一凹陷部的步骤可与形成第二凹陷部的步骤交换。第一导电层由多晶硅制成，第二导电层由一种从由钨(W)，氮化钨(WN)，硅化钨类(WSix)和硅化钛类(TiSix)构成的组中选出的低电阻材料制成。第一导电层具有大约300到1500
的厚度。
如果藉由上述工艺制造晶体管，场氧化层的预定部份被选择性地蚀刻以允许栅电极由此通过。因此，将被构图的第一导电层可以具有相同的厚度，以便当在第一导电层之上淀积由低电阻材料制成的第二导电层时，无法形成孔隙。另外，可轻易地通过蚀刻第一和第二导电层制造低电阻的栅电极。
附图说明
通过结合附图对本发明进行以下详细描述，本发明的上述和其他目的、特征和优点将更加明显，附图中：
图1A到1E为用于说明一种制造鳍状晶体管的传统方法的透视图；
图2A到2G是用于说明另一种制造鳍状晶体管的传统方法的透视图；
图3A为阐释根据本发明的一个实施例中淀积在凹陷部中的多晶硅层的截面图；
图3B为阐释根据如图3A所示的多晶硅层的淀积厚度的多晶谷深度变化的曲线图；
图4A到4F为阐释根据本发明第一实施例的制造存储器件晶体管的过程的透视图；
图5A和5B显示根据本发明第一实施例的过程所制造的晶体管的结构，其中图5A是在图4F中沿着A-A’线的截面图；而图5B则是在图4F中沿着线B-B’线的截面图；
图6A到6G为根据本发明第二实施例制造存储器件的晶体管过程的透视图；以及
图7A到7D显示根据本发明第二实施例的过程所制造的晶体管的结构，其中图7A是在图6G中沿着A-A’线的截面图；而图7B则是在图6G中沿着线A1-A1’线的截面图；图7C是在图6G里沿着B-B’线的截面图；以及图7D是在图6G里沿着B1-B1’线的截面图。
组件名称与符号对照
1：半导体衬底
1a：有源区域
2：场氧化层
3：栅极绝缘层
4：栅电极
4a：第一导电层
4b：第二导电层
12：多晶硅层
g：凹陷部
g1：第一凹陷部
g2：第二凹陷部
S：源区
D：漏区
V：孔隙
l：多晶谷深度
d1：第一凹陷部深度
d2：第二凹陷部深度
h1：氧化层2的厚度
Hc：有源区域1a沟道区的高度
Hs：源区S的高度
Hd：漏区D的高度
具体实施方式
以下，将参考相关图示，详细描述介绍本发明。
图3A和3B用于阐释本发明的技术原理，其中图3A为阐释根据本发明的一个实施例中淀积在凹陷部中的一多晶硅层的截面图，图3B为阐释根据多晶硅层不同的淀积厚度的多晶谷深度l的变化的曲线图。
参考图3A和3B，当凹陷部g的宽度W减少且多晶硅层12的淀积厚度t增大时，多晶硅层12的多晶谷深度l减少，使得凹陷部g易于填满多晶硅层12。亦即，如果根据图3B选择适当厚度的多晶硅层12淀积在凹陷部g的整个宽度W的上方，凹陷部g可易于填满多晶硅层12而无须考虑多晶谷。在图3A中，参考数字10代表半导体衬底。
以下将描述根据本发明的第一和第二实施例制造存储器件的晶体管的方法。
图4A到4F为阐释根据本发明第一实施例的制造存储器件晶体管的过程的透视图。在下文中，藉由参考图4A到4F，将详细描述根据本发明第一实施例的一种制造存储器件的晶体管的方法。
首先，如第4A图所示，半导体衬底1被蚀刻以形成一有源区域1a，接下来，沟槽在垂直突出的有源区域1a两边上形成。在有源区域1a的两边上形成的被蚀刻的部份(也就是沟槽)，为一隔离区。厚度h1介于大约2000到6000
之间的场氧化层2在沟槽或隔离区内形成。
然后，如图4B所示，一凹陷部g通过蚀刻场氧化层2的预定部份而在有源区域1a的两边上以直线形式形成。然后栅电极(例如图4F中的4)可以利用凹陷部g而形成。低于凹陷部g的场氧化层的部份有减小的厚度h2，比场氧化层2的深度h1小。优选地，减小的厚度h2是场氧化层2厚度h1的一半。例如，若场氧化层2的厚度h1是3000，低于凹陷部g的场氧化层2内减小的厚度h2优选是1500。但是，在不背离根据本发明的各个实施例的发明概念下，场氧化层2的厚度h2可能有不同的调整。
之后，如图4C所示，栅极绝缘层3在有源区域1a的上表面和通过凹陷部g而暴露的有源区域1a的部分上形成。
然后，如图4D所示，由多晶硅制成的第一导电层4a(厚度大约在300到1500
之间)，在包括凹陷部g的场氧化层2和栅极绝缘层3上形成。多晶谷可能会沿着凹陷部分g形成。但是，如已参考图3A和3B而提及的那样，不必考虑多晶谷，因为多晶谷的深度可通过有适当厚度的多晶硅层而减到最小。因此，厚度为t2的第一导电层4a在有源区域1a上和场氧化层2上，在除了由凹陷部g形成的部分之外形成。
然后，如图4E所示，由低电阻材料制成的第二导电层4b在第一导电层4a上形成。此时，导电层4b包括钨(W)，氮化钨(WN)，硅化钨类(WSix)或硅化钛类(TiSix)，通过化学气相淀积(CVD)工艺或物理气相淀积(PVD)工艺淀积在第一导电层4a上。
之后，如图4F所示，第一和第二导电层4a和4b的预定部分(在沿着凹陷部g或在凹陷部g内形成的4a和4b的部分之外)被依次蚀刻以形成低电阻的栅电极4，栅电极4以重迭的方式穿过有源区域1a的上部。低电阻的栅电极4具有第一和第二导电层4a和4b堆栈的结构。源区S和漏区D通过离子注入工艺在低电阻的栅电极4两侧的有源区域1a上形成。
图5A和5B说明根据本发明的第一实施例的过程制造的晶体管的结构，其中图5A是在图4F中沿着A-A’线的截面图，而图5B是在图4F中沿着B-B’线的截面图。
从图5A和5B可理解，根据本发明第一实施例的晶体管具有如下结构：即，此晶体管包括从半导体衬底1的预定部分垂直突出的有源区域1a，并且场氧化层2在有源区域1a的两侧形成。另外，与有源区域1a内所提供的沟道区集成地形成的凹陷部g在场氧化层2内形成，使得栅电极穿过凹陷部g。穿过有源区域1a的上部延伸并与有源区域1a的沟道区和凹陷部g重迭的低电阻的栅电极4在场氧化层2之上形成。另外，栅极绝缘层3插置在低电阻的栅电极4和有源区域1a之间。源区和漏区S和D在栅电极4两侧的有源区域1a上形成。
如果通过上述过程制造晶体管，将要被构图的第一导电层4a可以相同的厚度t2形成，以使低电阻的栅电极4可轻易通过蚀刻第一和第二导电层4a和4b来制造。这解决了如图2G图描绘的现有技术中的问题，现有技术需要通过两种不同高度″t1″和″t1+α″来蚀刻图2G中的电极4a。
更进一步地，当在制造低电阻的栅电极4时，防止了孔隙的产生，因为有源区域1a和场氧化层2之间在高度上没有差别，而这允许具有均匀厚度t2的第一导电层4a在有源区域1a上形成。
图6A到6G阐述根据本发明第二实施例的在存储器件里制造晶体管的过程的透视图。在下文，将藉由参考图6A到6G，详细描述根据本发明第二实施例的制造存储器件的晶体管的方法。
首先，如图6A所示，藉由蚀刻半导体衬底1的预定部分，沟槽在半导体衬底1的隔离层内形成。因此，有源区域1a垂直从半导体衬底1的预定部分突出。因此沟槽部分是一隔离区域。之后，厚度h1大约介于2000到6000
之间的场氧化层2在沟槽内形成。
然后，如图6B所示，具有预定深度d1的第一凹陷部g1在有源区域1a的沟道区形成。优选地，第一凹陷部g1的深度d1是场氧化层2的厚度h1的三分之一。例如，如果场氧化层2的厚度h1是3000
，第一凹陷部g1的深度d1优选是1000
。但是，第一凹陷部g1的深度d1可能在不背离根据本发明各个实施例的发明概念的情形下有不同的调整。
之后，如图6C所示，连接到第一凹陷部g1的第二凹陷部g2通过蚀刻场氧化层2的预定部份而形成。然后栅电极(例如图6G中的4)可以重迭的形式穿过有源区域1a在凹陷部g1和g2之内形成。第二凹陷部g2具有比第一凹陷部深度d1大的第二凹陷部深度d2。场氧化层2低于凹陷部g2的部分的厚度是h2。亦即，场氧化层2的厚度h1是厚度d2和h2之和。优选地，场氧化层2低于第二凹陷部g2的部分的厚度h2是场氧化层2的最初厚度h1的三分之一到二分之一。例如，如果场氧化层2的厚度h1是3000
，低于第二凹陷部g2底部的场氧化层2的厚度h2优选地设定为1000。但是，场氧化层2的厚度h2可能在不背离根据本发明各个实施例的发明概念的情形下有不同的调整。因为第二凹陷部g2的第二凹陷部深度d2比第一凹陷部g1的第一凹陷部深度d1大，当晶体管被沿着栅极线切割时，能在晶体管的三个表面上形成沟道。
根据本发明的另一个实施例，在图6B中显示的形成第一凹陷部g1的工艺步骤，可与图6C中显示的形成第二凹陷部g2的步骤交换。另外，可藉由光刻工艺同时形成第一和第二凹陷部g1和g2，例如，通过利用在硅和氧化物之间有足够的蚀刻选择性的化学制品一次形成。
现在参考图6D，栅极绝缘层3在有源区域1a的上表面以及通过凹陷部g1和g2暴露的有源区域1a的诸部分上形成。
另外，如图6E所示，由厚度在大约300到1500
范围内的多晶硅制成的第一导电层4a在包括第一和第二凹陷部g1和g2的场氧化层2上和在栅极绝缘层3上形成。此时，多晶谷可能会沿着凹陷部的部分形成。不过，正如已藉由图3A和3B提及的，不必考虑多晶谷，因为多晶谷深度可通过有适当厚度的多晶硅层减到最小。因此，厚度为t2的第一导电层4a在有源区域1a和场氧化层2上形成。
然后，如图6F所示，由低电阻材料制成的第二导电层4b通过化学气相淀积(CVD)工艺或物理气相淀积(PVD)工艺在第一导电层4a之上形成。此时，导电层4b可以包括钨(W)、氮化钨(WN)、硅化钨类(WSix)和硅化钛类(TiSix)。
之后，如图6G所示，第一和第二导电层4a和4b的预定部分(亦即，在凹陷部g里和沿着凹陷部g形成的4a和4b层之外的部分)被依次蚀刻以形成以重迭方式跨过有源区域1a上部的低电阻栅电极4。低电阻的栅电极4具有第一和第二导电层4a和4b的堆栈结构。源区S和漏区D通过离子注入工艺在低电阻栅电极4两侧的有源区域1a内形成。
图7A到7D阐释根据本发明第二实施例所制造的晶体管的结构，其中图7A是在图6G中沿着A-A’线的截面图；图7B是图6G中沿着A1-A1’线的截面图；图7C是在图6G里沿着B-B’线的截面图；以及图7D是图6G中沿着B1-B1’线的截面图。
从图7A到7D可获悉，根据本发明第二实施例的晶体管有下列结构。即，晶体管包括从半导体衬底1的预定部分垂直突出的有源区域1a，并且场氧化层2在有源区域1a的两侧形成。另外，具有深度d1的第一凹陷部g1在有源区域1a的沟道区形成。因此，有源区域1a的沟道区的高度Hc(图7C)比有源区域1a的源区S/漏区D的高度HS/D(图7D)低了d1的深度(图7A)。具有深度d2并且连接到第一凹陷部g1的第二凹陷部g2在场氧化层2内形成，使得栅电极4(图7A-7B)穿过第二凹陷部g2。第二凹陷部g2的第二凹陷部深度d2比第一凹陷部g1的第一凹陷部深度d1大。另外，在场氧化层2上形成低电阻栅电极4，该栅电极4以重迭的方式跨过沿着第一和第二凹陷部g1和g2或位于其内的有源区域1a的上部。栅极绝缘层3在低电阻的栅电极4和有源区域1a之间设置。源区和漏区S和D在栅电极4的两侧在有源区域1a上形成。
如果通过上述工艺制造晶体管，将要被构图的第一导电层4a可以相同的厚度t2形成，以使低电阻栅电极4可轻易通过蚀刻第一和第二导电层4a和4b来制造。因此，有可能提高晶体管的产率而同时降低晶体管的缺陷。
另外，因为从半导体衬底1突出的有源区域1a和场氧化层2之间，在高度上没有差别，并且第一导电层4a在有源区域1a之上以均匀的厚度t2形成，所以在淀积第二导电层4b时，防止了孔隙的生成，因此，防止了低电阻栅电极4的电阻增加。
如上所述，根据本发明，场氧化层的预定部份被选择性地蚀刻，以允许栅电极由此通过，多晶谷可通过有适当厚度的多晶硅层减到最小。因此，将被构图的第一导电层可有相同的厚度，从而低电阻的栅电极可通过蚀刻导电层轻易地制造。因此，改进晶体管的产率是可能的。另外，由于在第一导电层上淀积由低电阻材料制成的第二导电层时不能形成孔隙，因此可防止低电阻的栅电极的电阻增加，则工艺的可靠性可得到改进。
尽管在前文中描述本发明的优选实例以作介绍，然而本领域的技术人员都了解，在不违背本发明的范围与精神下，仍有可能有不同的修改、变化、增附或替代。本发明的范围与精神将由以下的权利要求所限定。
Claims (14)
1. 一种在具有半导体衬底的存储器件中制造晶体管的方法，该方法包括步骤：
蚀刻所述半导体衬底形成有源区域，其中在所述有源区域的两侧形成两个沟槽；在每个沟槽中形成场氧化层；
在所述有源区的一侧上通过蚀刻一部分所述场氧化层形成第一凹陷部，并在所述有源区的另一侧上通过蚀刻一部分所述场氧化层形成第二凹陷部，其中所述第一凹陷部和第二凹陷部相对于未被蚀刻的部分所述场氧化层是凹陷的，所述第一凹陷部和第二凹陷部在所述有源区域两侧沿同一直线延伸，且其中所述第一和第二凹陷部暴露所述有源区域的预定侧面部分；
在所述有源区域的上表面上和所述有源区域的暴露侧面部分上形成栅极绝缘层；以及
在沿着所述第一和第二凹陷部的所述场氧化层上以及所述有源区域上形成栅电极，使得所述栅电极跨过所述有源区域同时与所述有源区域的沟道区重迭。
2. 如权利要求1所述的方法，其中所述场氧化层具有2000到
的厚度。
3. 如权利要求1所述的方法，其中所述第一和第二凹陷部的每个的深度为所述场氧化层厚度的一半。
4. 如权利要求1所述的方法，其中所述栅电极具有第一和第二导电层的堆栈结构。
5. 如权利要求4所述的方法，其中所述第一导电层由多晶硅制成，具有300到
的厚度。
6. 如权利要求4所述的方法，其中所述第二导电层由W、WN、WSix或TiSix材料制成。
7. 一种在具有半导体衬底的存储器件中制造晶体管的方法，该方法包括步骤：
通过蚀刻所述半导体衬底形成有源区域，其中在所述有源区域的两侧上形成两个沟槽；
在每个沟槽中形成场氧化层；
在所述有源区域的沟道区中形成沟道凹陷部；
在所述有源区域的一侧上通过蚀刻所述场氧化层的一部分形成第一凹陷部，并在所述有源区域的另一侧上通过蚀刻所述场氧化层的一部分形成第二凹陷部，
其中所述第一凹陷部和第二凹陷部相对于未被蚀刻的部分所述场氧化层是凹陷的，所述第一凹陷部、所述沟道凹陷部和所述第二凹陷部沿同一条直线延伸，且
其中所述第一和第二凹陷部暴露所述有源区域的所述沟道凹陷部之下的预定侧面部分；
在所述有源区域的上表面和所述有源区域的暴露侧面部分上形成栅极绝缘层；以及
沿着所述第一凹陷部、沟道凹陷部和第二凹陷部在所述场氧化层和所述有源区域上形成栅电极，使得所述栅电极跨过所述有源区域且同时与所述有源区域的沟道区重迭。
8. 如权利要求7所述的方法，其中所述场氧化层具有2000到
的厚度。
9. 如权利要求7所述的方法，其中所述沟道凹陷部的深度是所述场氧化层厚度的三分之一。
10. 如权利要求7所述的方法，其中所述第一和第二凹陷部的每个的深度为所述场氧化层厚度的二分之一到三分之二。
11. 如权利要求7所述的方法，其中所述栅电极具有第一和第二导电层的堆栈结构。
12. 如权利要求11所述的方法，其中所述第一导电层由多晶硅制成，具有300到
的厚度。
13. 如权利要求11所述的方法，其中所述第二导电层由W、WN、WSix或TiSix材料制成。
14. 如权利要求7所述的方法，其中所述第一和第二凹陷部使用在硅和氧化物之间具有蚀刻选择性的化学制品执行一次光刻工艺同时形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050036794A KR100608377B1 (ko) | 2005-05-02 | 2005-05-02 | 메모리 소자의 셀 트랜지스터 제조방법 |
| KR36794/05 | 2005-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1858900A CN1858900A (zh) | 2006-11-08 |
| CN100416801C true CN100416801C (zh) | 2008-09-03 |
Family
ID=37184948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101187497A Active CN100416801C (zh) | 2005-05-02 | 2005-10-31 | 在存储器件中制造三沟道晶体管的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7687361B2 (zh) |
| JP (1) | JP4992018B2 (zh) |
| KR (1) | KR100608377B1 (zh) |
| CN (1) | CN100416801C (zh) |
| DE (1) | DE102005028640B4 (zh) |
| TW (1) | TWI263258B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295904A (zh) * | 2012-03-02 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 具有LDD延伸的FinFET设计 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442609B2 (en) * | 2004-09-10 | 2008-10-28 | Infineon Technologies Ag | Method of manufacturing a transistor and a method of forming a memory device with isolation trenches |
| TWI277210B (en) * | 2004-10-26 | 2007-03-21 | Nanya Technology Corp | FinFET transistor process |
| US20080012067A1 (en) * | 2006-07-14 | 2008-01-17 | Dongping Wu | Transistor and memory cell array and methods of making the same |
| KR100945499B1 (ko) * | 2006-12-01 | 2010-03-09 | 주식회사 하이닉스반도체 | 상변환 기억 소자의 트랜지스터 및 그의 제조방법 |
| KR100855870B1 (ko) | 2007-01-31 | 2008-09-03 | 재단법인서울대학교산학협력재단 | 핀과 리세스 혼합 채널을 가진 전계효과트랜지스터 및 그제조방법 |
| JP2008205185A (ja) * | 2007-02-20 | 2008-09-04 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法、及び半導体記憶装置 |
| JP2008282901A (ja) * | 2007-05-09 | 2008-11-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US20080283910A1 (en) * | 2007-05-15 | 2008-11-20 | Qimonda Ag | Integrated circuit and method of forming an integrated circuit |
| TW200847292A (en) * | 2007-05-29 | 2008-12-01 | Nanya Technology Corp | Method of manufacturing a self-aligned FinFET device |
| DE102007045734B3 (de) * | 2007-09-25 | 2008-11-13 | Qimonda Ag | Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis |
| JP5602340B2 (ja) * | 2007-10-30 | 2014-10-08 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| KR100945925B1 (ko) * | 2007-12-20 | 2010-03-05 | 주식회사 하이닉스반도체 | 새들 핀 구조의 트랜지스터 형성방법 |
| US7915659B2 (en) * | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| JP5491705B2 (ja) * | 2008-05-22 | 2014-05-14 | 株式会社東芝 | 半導体装置 |
| CN102361011B (zh) * | 2008-06-11 | 2016-06-22 | 美格纳半导体有限会社 | 形成半导体器件的栅极的方法 |
| JP5099087B2 (ja) * | 2009-07-31 | 2012-12-12 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5718585B2 (ja) * | 2010-05-19 | 2015-05-13 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法、並びにデータ処理システム |
| US9287179B2 (en) * | 2012-01-19 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite dummy gate with conformal polysilicon layer for FinFET device |
| CN104217947B (zh) * | 2013-05-31 | 2018-11-06 | 中国科学院微电子研究所 | 半导体制造方法 |
| CN104733307A (zh) * | 2013-12-18 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| KR102400361B1 (ko) | 2016-03-18 | 2022-05-20 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620681B1 (en) * | 2000-09-08 | 2003-09-16 | Samsung Electronics Co., Ltd. | Semiconductor device having desired gate profile and method of making the same |
| CN1503372A (zh) * | 2002-11-26 | 2004-06-09 | 台湾积体电路制造股份有限公司 | 具有多重闸极及应变的通道层的晶体管及其制造方法 |
| US6767813B2 (en) * | 2000-10-28 | 2004-07-27 | Samsung Electronics Co., Ltd. | Integrated circuit devices having active regions with expanded effective widths and methods of manufacturing same |
| US20040262676A1 (en) * | 2003-06-30 | 2004-12-30 | Deok-Hyung Lee | Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto |
| US6838322B2 (en) * | 2003-05-01 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a double-gated semiconductor device |
| CN1855539A (zh) * | 2005-04-29 | 2006-11-01 | 海力士半导体有限公司 | 存储器的晶体管结构及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226466A (ja) * | 1992-02-10 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
| TW382147B (en) * | 1996-05-31 | 2000-02-11 | United Microeletronics Corp | Trench-type condensed junction-less flash memory and manufacturing method thereof |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6218701B1 (en) * | 1999-04-30 | 2001-04-17 | Intersil Corporation | Power MOS device with increased channel width and process for forming same |
| IT1318145B1 (it) * | 2000-07-11 | 2003-07-23 | St Microelectronics Srl | Processo per fabbricare una cella di memoria non-volatile con unaregione di gate flottante autoallineata all'isolamento e con un alto |
| KR100389918B1 (ko) * | 2000-11-14 | 2003-07-04 | 삼성전자주식회사 | 빠른 프로그램 속도를 갖는 고집적 불활성 메모리 셀 어레이 |
| US6605506B2 (en) * | 2001-01-29 | 2003-08-12 | Silicon-Based Technology Corp. | Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays |
| JP2002289871A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6649481B2 (en) * | 2001-03-30 | 2003-11-18 | Silicon-Based Technology Corp. | Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits |
| KR100458288B1 (ko) * | 2002-01-30 | 2004-11-26 | 한국과학기술원 | 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법 |
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| KR100481209B1 (ko) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
| KR100520222B1 (ko) * | 2003-06-23 | 2005-10-11 | 삼성전자주식회사 | 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법 |
| KR100576365B1 (ko) * | 2004-05-24 | 2006-05-03 | 삼성전자주식회사 | 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법 |
| TWI277210B (en) * | 2004-10-26 | 2007-03-21 | Nanya Technology Corp | FinFET transistor process |
| KR100652384B1 (ko) * | 2004-11-08 | 2006-12-06 | 삼성전자주식회사 | 2비트 형태의 불휘발성 메모리소자 및 그 제조방법 |
| KR100612718B1 (ko) * | 2004-12-10 | 2006-08-17 | 경북대학교 산학협력단 | 안장형 플래시 메모리 소자 및 제조방법 |
| KR100689211B1 (ko) * | 2004-12-11 | 2007-03-08 | 경북대학교 산학협력단 | 안장형 엠오에스 소자 |
-
2005
- 2005-05-02 KR KR1020050036794A patent/KR100608377B1/ko active IP Right Grant
- 2005-06-17 US US11/155,833 patent/US7687361B2/en active Active
- 2005-06-20 JP JP2005178793A patent/JP4992018B2/ja active Active
- 2005-06-20 DE DE102005028640A patent/DE102005028640B4/de active Active
- 2005-06-21 TW TW094120611A patent/TWI263258B/zh active
- 2005-10-31 CN CNB2005101187497A patent/CN100416801C/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620681B1 (en) * | 2000-09-08 | 2003-09-16 | Samsung Electronics Co., Ltd. | Semiconductor device having desired gate profile and method of making the same |
| US6767813B2 (en) * | 2000-10-28 | 2004-07-27 | Samsung Electronics Co., Ltd. | Integrated circuit devices having active regions with expanded effective widths and methods of manufacturing same |
| CN1503372A (zh) * | 2002-11-26 | 2004-06-09 | 台湾积体电路制造股份有限公司 | 具有多重闸极及应变的通道层的晶体管及其制造方法 |
| US6838322B2 (en) * | 2003-05-01 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a double-gated semiconductor device |
| US20040262676A1 (en) * | 2003-06-30 | 2004-12-30 | Deok-Hyung Lee | Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto |
| CN1855539A (zh) * | 2005-04-29 | 2006-11-01 | 海力士半导体有限公司 | 存储器的晶体管结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295904A (zh) * | 2012-03-02 | 2013-09-11 | 台湾积体电路制造股份有限公司 | 具有LDD延伸的FinFET设计 |
| CN103295904B (zh) * | 2012-03-02 | 2016-04-20 | 台湾积体电路制造股份有限公司 | 具有LDD延伸的FinFET设计 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005028640B4 (de) | 2010-06-02 |
| TWI263258B (en) | 2006-10-01 |
| JP2006313869A (ja) | 2006-11-16 |
| TW200639919A (en) | 2006-11-16 |
| CN1858900A (zh) | 2006-11-08 |
| US20060246671A1 (en) | 2006-11-02 |
| KR100608377B1 (ko) | 2006-08-08 |
| US7687361B2 (en) | 2010-03-30 |
| DE102005028640A1 (de) | 2006-11-16 |
| JP4992018B2 (ja) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100416801C (zh) | 在存储器件中制造三沟道晶体管的方法 | |
| KR100567495B1 (ko) | 종형 ｍｏｓ 트랜지스터를 구비한 ｄｒａｍ 셀 장치 및제조 방법 | |
| US7332755B2 (en) | Transistor structure of memory device and method for fabricating the same | |
| KR100985412B1 (ko) | 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체장치 및 그 제조 방법 | |
| US8435855B2 (en) | Methods of manufacturing semiconductor devices | |
| US8415738B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US20140117440A1 (en) | Semiconductor device with impurity region with increased contact area | |
| JP4658977B2 (ja) | 半導体装置の製造方法 | |
| CN1983638A (zh) | 晶体管、存储单元、存储单元阵列及其形成方法 | |
| KR20090045687A (ko) | 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법 | |
| TWI743784B (zh) | 形成三維水平ｎｏｒ記憶陣列之製程 | |
| JPH0475390A (ja) | 半導体記憶装置 | |
| US20060011971A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US7312114B2 (en) | Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell | |
| JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7273790B2 (en) | Method for fabricating trench capacitor with insulation collar electrically connected to substrate through buried contact, in particular, for a semiconductor memory cell | |
| JP5623005B2 (ja) | 半導体装置及びその製造方法 | |
| TW202423248A (zh) | 半導體設備 | |
| JP2006526284A (ja) | ビット線構造およびその製造方法 | |
| US7195973B2 (en) | Method for fabricating a trench capacitor with an insulation collar and corresponding trench capacitor | |
| US20060003536A1 (en) | Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell | |
| JP4459955B2 (ja) | ビット線構造およびその製造方法 | |
| JP2011199084A (ja) | 半導体記憶装置及びその製造方法 | |
| US7056802B2 (en) | Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell | |
| JP4499679B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |