TWI263258B - Method of fabricating a transistor having a triple channel in a memory device - Google Patents

Method of fabricating a transistor having a triple channel in a memory device Download PDF

Info

Publication number
TWI263258B
TWI263258B TW094120611A TW94120611A TWI263258B TW I263258 B TWI263258 B TW I263258B TW 094120611 A TW094120611 A TW 094120611A TW 94120611 A TW94120611 A TW 94120611A TW I263258 B TWI263258 B TW I263258B
Authority
TW
Taiwan
Prior art keywords
layer
active region
oxide layer
field oxide
groove portion
Prior art date
Application number
TW094120611A
Other languages
English (en)
Other versions
TW200639919A (en
Inventor
Se-Aug Jang
Yong-Soo Kim
Jae-Geun Oh
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TWI263258B publication Critical patent/TWI263258B/zh
Publication of TW200639919A publication Critical patent/TW200639919A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Description

九、發明說明： 【發明所屬之技術領域】 本發明與-種製造半導體元件的方法有關。尤其 是’本發明與製造-記憶元伽且具有_個三倍通道之 電晶體的方法有關。 【先前技術】 最近，當半導體元件的整合度已經非常高時，電晶 體的通道長度和通道寬度顯著地縮短。因為半導體元件 趴有一個短通道結構，臨界電壓對通道寬度發生嚴重影 響。因此，傳統的二維平面的通道結構限制了獲得電晶 體的目標臨界電壓。 為了解決上述問已經積極地進行各種關於應用 在邏輯元件裡的三維電晶體的研究。尤其，具有三ς寬 通道之特徵的鰭狀電晶體（fintransistor)最近已經 引起注意’認為它具有發展成下一代奈米尺度電晶體之 可能。 自從鰭狀電晶體的三倍寬通道結構的三個表面被 用作通道，鰭狀電晶體提供優良的開一關特性和卓越的 電流可驅動性，並且降低臨界電壓對逆向偏壓（back bias)之相關性。因此，把鰭狀電晶體應用於邏輯元件 之研究經被積極進行。 第1A到1E圖說明製造一傳統之鰭狀電晶體的過程。 如第1A圖所示，在一半導體基座丨之隔離層内形成 一個溝槽，使得一活性區域la垂直地突出於半導體基板 1263258 1預定的部分。另外，一個場氧化層2在溝槽形成。 、然後，如第1B圖所示，透過濕式蝕刻過程和乾式蝕 刻幸程來對場氧化層2侧-預定的厚度，而暴露活性 區域la的上部。 之後，如第1C圖所示，一個閘絕緣層3在活性區 la之露出面之上形成。
然後，如第1D圖所示，多晶石夕的第一導體層知和 -種低電阻材料的第二導體層4b已經接續地在問絕緣 層3和場氧化層2上沈積。第二導體層化包括石夕化 (WSIX)或者鶏（w> 之後，如第1E圖所示，第一和第二導體層如和牝 的預定部份被_地侧，因此職—低電_閑電極 4 ’具有-個堆疊第一和第二導體層4a純的結構，並 且在重疊通道區時，延長穿過在活性區域la上的閘絕緣 層3。其中’參考字母挪分別代表錯狀電晶體的源區 和汲區。
不過，若是由上述過程製造鰭狀電晶體，當在形成 第二導體層4b時，如第1E圖所示之裂縫V，可能在低電 阻的閘電極4的『I』部分裡形成，因為在場氧化層泳 位於場氧化層2上方垂直突㈣活性區域k之間在高度 上的差別。所有這些因素都會使低電阻之閘電極4的電 阻的不當地增加。 為了解決上述問題，另一種傳統的鰭狀電晶體已經 被建議。雜擊圖·製造另-種傳統之鰭狀電晶 體的過程。 8 Ϊ263258 如第2A圖所示，如此在一半導體基板丨的隔離層中 形成一溝槽，使得活性區域la垂直地從半導體基板 預定部分突出。另外，在溝槽中形成一個場氧化層2。 然後，如第2 B圖所示，透過濕式蝕刻和乾式蝕 刻對場氧化層2蝕刻一預定的厚度，以暴露活性區域la 的上部。 之傻，如弟2C圖所示，一個閘絕緣層3在活性區域 la的被暴露的上部上形成。 然後，如第2D圖所示，一多晶矽的第一導體層乜 在閘絕緣層3和場氧化層2上沈積。 此後，如第2E圖所示，藉由化學機械拋光（chemical mechanical polishing，CMP)過程，第一導體層如被 拋光磨平。因此，在活性區域la之上的部分，第一導體 層4a將具有ti的厚度，而位於魏化層2之上的部分 將具有tl+α的厚度。因為第—導體層姻皮抛光磨 平’可以不理會存在活性區域la和場氧化層2之間的高 度（厚度）差別。因此，可止在被拋光磨平的第-導體層4之上後來接續沈積的層（例如，如第湖所示， 沈積第二導騎4b的獅）±形成裂縫。 =第2F圖所示，由—種低電阻材料製成的第二導體 ^在被抛光磨平的第—導«層4a之上沈積。第二體 層化的材料包括石夕化鶴類（WSix)或者鎮（W)。 箱— ΛΑ後如第2㈣所示，第—和第二導體層4a和必 二’部份被接g地糊’因此形成—低電阻的問電極 4具有一個堆疊第-和第二導體層4a和⑽結構，並且 1263258 在重疊通道地區時，延長穿過在活性區域1&上的閘絕緣 層3。其中，參考字母S和D分別代表鰭狀電晶體的源區 和沒區。 如果低電阻的閘電極4透過在經由CMp過程拋光磨 平的下層上沈積上層的方式製造，防止裂縫在低電阻的 閘電極4裡生成是可能的，但是它有其他過程的問題。 就是，因為第一導體層4a位於場氧化層2之上的厚度 (tl+α)大於第一導體層4a在活性區域匕上的厚度 (tl)，將很困難透過蝕刻第一和第二導體層如和牝以 製造低電阻的閘電極4,而且將導致電晶體產率的降低。 【發明内容】 因此，本發明乃被創造來解決上述之在已知技術方 面發生的問題，本發明的一個目標乃為提供一種製造 記憶兀件之電晶體的方法，此法能使形成閘電極時導體 層的餘刻過程變容易，而且透過由多晶秒形成導體層 時’使用-種能使凹溝（pQly valley)減到最小的技 術，可以改善電晶體的產率。 本發明的另一個目的為提供一種方法用以製造記 te元件的電晶體’在由多晶石夕製成的第一導體層之上沈 積由低電阻材料製成的第二導體層，能透過防止在閑電 極裡生成裂縫而防止閘電極的電阻的增加。 為了元成上述目的，根據本發明的一個重點，我 們提供製造峨元件之電晶_ —财法，此方法包 括·k過钮刻半導體基板，以形成突出於半導體基板之 I263258
It 性區域；形成在料體基板_分活性區 ㈣崎，透親酬電極通過㈣氧化層之預定 ϋΓ成凹溝部；沿著活性區域的上表面和活性區域 形成—個_緣層；並且在包括閘絕緣層的 =構的閘電極，在與通道區重疊時，延長穿t雜 區域的上部。
根，發明的最佳實施例，場氧化層有大約2酬 至〇〇〇的厚度。凹溝部的深度被調整，使得厚度符合 場氧化層的厚度之—半（1/2)的氧化物層在凹溝部的 底。/成。第—導體層由多晶梦製成，第二導體層由 -種從鶴（W)，氮化鶴⑽），魏賴（WSix)和石夕 化鈦類（TiSix)中選出的低電阻的材料製成。第一導 體層有大約300到1500A的厚度。 根據本發明的另一個重點，我們提供一種製造記憶
元件之電㈣的方法，此方法包&透過_半導體基 板而形成彳之半導體基板之預定部份突出的活性區域；形 成一個場氧化層區分在半導體基板裡的活性區域；在由 活性區域所提供之通道地區形成第一凹溝部；藉由蝕刻 閘電極所通過場的氧化層之預定部份形成第二凹溝 部，使得第二凹溝部之深度比第一凹溝部之深度大；沿 著一個活性區域的上表面和活性區域暴露的部分形成 一個閘絕緣層，在此活性區域之暴露部分藉由第一和第 二凹溝部暴1：於外部；以及在包括閘絕緣層的場氧化層 上形成一個閘電極，使得有第一和第二導體層之堆疊結 11 1263258 構的閘電極穿過活性區域的上部而延伸，並與第一和第 二凹溝部重疊。 、 根據本發明的最佳實施例，場氧化層有大約2000 到6000A的厚度。第一凹溝部的深度符合場氧化層之厚 勺刀之 苐一凹溝部的深度被調整，使的且有對 ，的場氧化層厚度之三分之—到二分之—的場氧化層 維持在第二凹溝部的底部上。形成溝部的步驟可 與形成第二凹溝部的步驟交換。第-導體層由多晶石夕製 成，第二導體層由一種從鎢（w)，氮化鎢（WN)，矽化 鎢類（WSix)和矽化鈦類（TiSix)中選出的低電阻的 材料製成。第—導體層有大約3GG到15GGA的厚度。 八、，果藉由上述過程製造電晶體，場氧化層的預定部 知破選擇性地钱刻以允許閘電極由此通過。因此，將製 f圖案形式的第-導體層可有相同的厚度，以便當在第 導體層之上沈積由低電阻材料製成的第二導體層 時’裂縫無法形成。另外，可輕易地透過I虫刻第-和第 一導體層製造低電阻的閘電極。 【實施方式】 在下文，將參考相關圖示，詳細描述介紹本發明。
第3A和3B圖乃用於闡釋本發明之技術原則。第3A 為，釋根據本發明的—個實施例中沈積在凹溝部中 ^多晶石夕層的截面圖。第3B圖乃在闡釋根據多晶石夕層 、同的沈積厚度之凹溝（pQlyvaUey)深度⑴的變 化。 12 1263258 參考第3A和3B11，當凹溝部g的寬度w減少時，多晶 石夕層12的凹溝（p〇iyvalley)深度⑴亦減少，而多 晶石夕層12的沈積厚度t被增大，以使凹溝部g易於填滿多 晶石夕層12。亦即，如果根據第_選擇適當的厚度的多 晶矽層12沈積在凹溝部g的整個寬度w的上方，凹溝部呈 可易於填滿多晶秒層12而無須考慮凹溝（p〇ly valley)。在第3A®中，參考數字職表半導體基板。 下列將描述根據本發明的第一和第二實施例製造 記憶元件的電晶體之方法。 第4A到4F圖為闡釋根據本發明之第一實施例的製 造記憶元件電晶體的過程之透視圖。 在下文，藉由參考第4A到4F圖，將詳細描述根據本 發明之第-實施例的—種製造記憶耕之電晶體的方 法， 首先，如第4A圖所示，半導體基板丨被姓刻以形成 -活性區域la，接下來，—個溝槽在垂直突出的活性區 域la之兩邊上形成。在活性區域la的兩邊上形成之被餘 刻的部份（也就是溝槽），乃一隔離區。厚度hi介於大 約2〇__A之間的場氧化層2在溝槽或隔離區内形 成。 然後’如第侧所示，一凹溝部g透過侧場氧化 層2的之預定部份而在活性區域㈣兩邊上以直線形式 形成。然後-個閘電極（如第中的4)能利用凹溝 部g而形成。低於凹溝部g的場氧化層的部份有減小的厚 度h2，比場氧化層2的深度則、。儘可能地，減小的厚 13 1263258 度h2疋場氧化層2厚度hi的一半。例如，若場氧化層2 的厚度hi是3000 A低於凹溝部g之場氧化層2内減小的 厚度h2最好是1500A。但是，在不背離根據本發明的各 個實施例之發明概念下，場氧化層2的厚度旧可能有不 同之調整。 之後，如第4C圖所示，一個閘絕緣層3在透過凹溝 部g而暴露的活性區域la的上表面上形成。 然後，如第4D圖所示，由多晶矽製成的第一導體層 4a (厚度大約在3〇〇在15〇〇A之間），在包括凹溝部g和 閘絕緣層3的場氧化層2上形成。一個凹溝（p〇ly valley)可沿著被凹溝部的部分§形成。但是，便如已 藉由參考第3A和湖*提及轉樣，考慮凹溝（p〇ly valley)是不必要的，因為凹溝（poly valley)深度 可透過有適當厚度的多晶石夕層而減到最小。因此，厚度 為t2的第-導體層4a在活性區域la上和場氧化層2上， 在除了由凹溝部g形成之部分之外，形成。 然後，如第4E圖所示，由低電阻材料製成的第二導 體層4b在第-導體層4让形成。此時，導體祕包括鶴 (W) 氮化鎢⑽），石夕化鶴類（WSix)或石夕化鈦類 (TiSix)，透過-化學汽相沈積(CVD)過程或物理汽相 沈積(PVD)過程，被沈積在第一導體層乜上。 之後，如第4F騎示，第-和第二導電4a和4b層 的預定部分（在沿著㈣部g或在凹溝部g⑽成的4a 和4b部分之外）被接續地餘刻以形成低電阻的閉電極 4，閘電極4以重疊的方式穿過活性區域㈣上部。 14 1263258 在活性區域la上的形成。 第6A到6G圖闡述根據本發明之第二實施例之在記 fe元件裡製造電晶體之過程的透視圖。 在下文，將藉由參考第6A到6G圖，詳細描述根據本 發明第二實施例的製造記憶元件的電晶體的方法。 首先’如第6A圖所示，藉由蝕刻半導體基板丨的預 疋部分，一溝槽在半導體基板1的隔離層内形成。因此， 活性區域la垂直從半導體基板1的預定的部分突出。因 此溝槽部分是一隔離地區。之後，厚度匕丨大約介於2〇〇〇 到6000 A之間的場氧化層2在溝槽内形成。 然後，如第6B圖所示，具有預定深度di的第一凹溝 4gl在活性區域la的通道區形成。儘可能地，第一凹溝 部gl的dl深度是場氧化層2之厚度hi的三分之一。例 如，如果場氧化層2之厚度hi是3000A，第一凹溝部gl 的/未度dl儘可能是looo A。但是，第一凹溝部gi的深 度dl可能在不背離根據本發明各個的實施例的發明概 念之情形下有不同的調整。 之後’如第6C圖所示，第二凹溝部g2連接第一凹溝 部gl透過蝕刻場氧化層2之預定部份而形成。然後閘電 極（例如第6G®中的4)能在以重疊的形式穿過活性區 域la的凹溝部gl和g2之内形成。第二凹溝部玫具有比第 -凹溝部深度dl大的第二凹溝部深度d2。場氧化層2低 於凹溝部叙部分的厚度細。亦即，魏化層2的厚 度hi是厚度d2和h2的總合。儘可能地，場氧化層2低於 第二凹溝部g之部分的厚度h2是場氧化層2的最初厚度 16 1263258 hi的一半到三分之一。例如，如果場氧化層2的厚度μ 是3000 A，低於第二凹溝部g2底部之場氧化層2的厚度 h2儘可能地設定為ioqqA。但是，場氧化層2的厚度h2 可能在不背離根據本發明各個的實施例的發明概念之 情形下有不同的調整。因為第二凹溝部g2的第二凹溝部 深度d2比第一凹溝部gi的第一凹溝部深度dl大，當電晶 體被沿著閘線切割時，通道能在電晶體的三個表面上形 成。 根據本發明的另一個實施例，在第6B圖中顯示的形 成第一凹溝部gl的過程步驟，可與第6C圖中顯示之形成 第二凹溝部g2的步驟交換。另外，可藉由光微影過程同 時形成第一和第二凹溝部gl和g2，例如，透過利用在石夕 和氧化物之間有足夠的姓刻選擇性的化學製品。 現在參考第6D圖，閘絕緣層3在活性區域la的上表 面上形成，並透過凹溝部gl和g2暴露活性區域ia的該部 分。 另外，如第6E圖所示，由厚度在大約3〇〇到 範圍内的多晶矽製成的第一導體層4a在包括第一和第 二凹溝部gl和g2的場氧化層2上和在閘絕緣層3上形 成。此時，一個凹溝（poly valley)可沿著凹溝部的 部分形成。不過，正如已藉由第3A和3B圖提及的，把凹 溝（poly valley)考慮進去不是必要的，因為凹溝（阳以 va 11 ey )深度可透過有適當的厚度的多晶矽層使減到最 小。因此，厚度t2的第一導體層4a在活性區域la和場氧 化層2上形成。 17 1263258 然後，如第6F圖所示，由低電阻材料製成的第二導 體層4b透過化學汽相沈積（CVD)過程或物理汽相沈積 (PVD)過程在第一導體層4a之上形成。此時，導體層 4b可以包括鎢（W)，氮化鎢（顺），矽化鎢類（WSix) 和石夕化鈦類（TiSix)。 之後，如第6G圖所示，第一和第二導體層如和此 之預定部分（亦即，在凹溝部g裡和沿著凹溝部忌形成的 4a和4b層外邊的部分）被接續地姓刻以形成以重疊的模 式穿過活性區域la上部之低電阻的閘電極4。低電阻的 閘電極4具有一個堆疊第一和第二導體層乜和牝的結 構。源區8和>及區D透過離子植入過程在低電阻閘電極4 之兩侧的在活性區域la内形成。 第7A到7D圖闡釋根據本發明第二實施例所製造的 電晶體的結構，其中第7A圖是在第6G圖中沿著A-A，線的 截面圖；第7B圖是第6G圖中沿著A1-ΑΓ線的截面圖；第 7C圖是在第6G圖裡沿著B-B’線的截面圖；以及第7D圖是 第6G圖中沿著ΒΗΒΓ線的截面圖。. 從第7A到7D圖可獲悉，根據本發明第二實施例之電 晶體有下列結構。那就是，電晶體包括垂直從半導體基 板1的預定的部分突出的活性區域la，並且場氧化層2 在活性區域la的兩側形成。另外，具有深度dl的第一 凹溝部gl在活性區域la的通道區形成。因此，活性區域 la的通道區之高度He (第7C圖），比活性區域la的源區 S/汲區D之高度Hs/d(第7DSJ)低了dl的深度（第7A圖）。 具有深度d2並且連接第一凹溝部gl的第二凹溝部g2在 18 1263258 場氧化層2内形成，使得閘電極4 (第7A-7B圖）穿過第 凹溝。卩g2。弟一凹溝部g2的弟二凹溝部深度也比第一 凹溝部gl的第-凹溝部深度di大。另外，沿著活性區域 la的第一和第二凹溝部§1和玫或位於其内的，並以重疊 的模式穿過活性區域la上部的低電阻閘電極4，在場氧 化層2上形成。閘絕緣層3在低電阻的閘電極4和活性區 域la之間沈積。源區和汲區S*D在閘電極4的兩側在活 性區域la上形成。 如果透過上述過程製造電晶體，將製成圖案形式的 第導體層知可以相同的厚度t2形成，以使低電阻的閘 電極4可輕易透過蝕刻第一和第二導體層乜和牝來製 造。因此，在降低電晶體之識別（defects)下改善電 晶體的產率是可能的。 另外，因為從半導體基板1突出的活性區域la和場 氧化層2之間，在高度（厚度）上沒有差別，並且和第 一導體層4a在活性區域la之上以均勻的厚度t2形成，當 在沈積第二導體層4b時，裂縫被防止生成，因此，低電 阻的閘電極4之電阻被防止增加。 如上所述，根據本發明，場氧化層的預定部份被選 擇性地蝕刻，以允許閘電極由此通過，凹溝（p〇ly valley)可被透過有適當的厚度的多晶矽層使減到最 小。因此，將被製成圖案的的第一導體層可有相同的厚 度，以使低電阻的閘電極可透過蝕刻導體層輕易地製 造。因此，改進電晶體的產率是可能的。另外，既然在 第一導體層上沈積由低電阻材料製成的第二導體層 19 I263258 時 力口 :===電__之電阻增 切前文中描述她的優先實例以作為介 圍===皆瞭解，在不違背本發明的 替代。杯明^ 此有不同的修改、變化、增附或 X 蝴與精神將由以下财請專利範圍來
20 【圖式簡單說明】 第1A到1E圖乃用於說明一種製造鰭狀電晶體之傳 統方法的透視圖； 第2 A到2 G圖是用於說明另一種製造鰭狀電晶體之 傳統方法的透視圖； 第3A圖為闡釋根據本發明的一個實施例中沈積在 凹溝部中的一多晶矽層的截面圖。 第3 B圖乃在闡釋根據如第3 a圖所示之多晶矽層的 沈積厚度之凹溝（p〇ly valley)深度的變化； 第4 A到4 F圖為闡釋根據本發明之第一實施例的製 造記憶元件電晶體的過程之透視圖； 第5A和5B圖顯示根據本發明之第一實施例的過程 所製造之電晶體的結構，其中第^圖是在第4F圖中沿著 A-A’線的截面圖；而第5B圖則是在第4F圖中沿著線B—B, 線的截面圖； 第6A到6G圖為根據本發明第二實施例製造記憶元 件的電晶體過程之透視圖；以及 第7A到7D圖顯不根據本發明之第二實施例的過程 所製造之電晶體的結構，其中糾圖是在第6 G圖中沿 ¥A-A’線;而第7B圖則是在第阳圖中沿著線 =-Α1’線的截賴；第7C11是在第6G圖裡沿著B_B，線的 截面圖；以及第7D圖是在_圖裡沿細_βι，線的截面 [圖式中元件名稱與符號對照】 1263258 1 :半導體基板 la :活性區域 2:場氧化層 3:閘絕緣層 4 :閘電極 4a:第一導體層 4b:第二導體層 12 :多晶矽層 g :凹溝部 gl :第一凹溝部 g2 :第二凹溝部 5 :源區 D · >及區 V :裂縫 4 ··凹溝（poly valley)深度 dl :第一凹溝部深度 d2 :第二凹溝部深度 hi :氧化層2之厚度
He :活性區域la通道區之高度
Hs :源區S之高度
Hd · >及區D之南度 22

Claims (1)

1263258 十、申請專利範圍： L 一種半導體記憶元件之電晶體的製造方法，此方 法包括··透過蝕刻半導體基板，形成從半導體基板的所 在區域突出的活性區域的第1步驟； 在所述活性區域之周圍部份的半導體基板上，形成 一個場氧化層的第2步驟； 在％氧化層内，將通過閘極電極的部份予以餘刻， 而形成預定深度的凹溝部的第3步驟；
/在活性區域的上表面和活性區域的被暴露的部分 上形成一個閘絕緣層的第4步驟；以及 在場氧化層上沿著活性區域上的凹溝部形成一個 閘電極，使得閘電極通過活性區域，而與活性區域内的 通道區及前述凹溝部重疊的第5步驟。 2. 根據申請專利範圍第丨項的方法，其中場氧化層 具有2000到6000A的厚度。
3. 根據申請專利範圍第1項的方法，其中第3步驟之 蝕刻時，第-和第二凹溝部之每個深度為場氧化層厚度 白 V '一" 〇 且右ίΐΓϊ申請翻範細項的方法，射的閘電極 八有—個第—和第二導體層的堆疊結構。 灿據申明專利範圍第4項的方法，其中的第一導 肢層由夕晶石夕製成，具有大約3GG到15GGA的厚度。 6.根據申請專利範圍第4項的方法，其=二 月豆層由低電阻的材料製成。 7·—種半導體域元件之電晶造方法，此方 23 I263258 法包括·· 透過蝕刻半導體基板，形成從半導體基板的所在區 域突出的活性區域的第〗步驟； 在所述活性區域之周圍部份的半導體基板上，形成 一個場氧化層的第2步驟； 在活性區域的通道區形成一第一凹溝部的第3步
透過蝕刻場氧化層中使閘電極通過的部份 第1凹溝部深的第2凹溝部的第4步驟； 在活性區_上表面和形絲第】凹溝部與第2凹 溝部的活舰域的被暴露的部分上，形成—個閘絕， 的第5步驟；以及 9 在場氧化層上沿著活性區域上的第一和第二 部相疊處，以及魏緣層與·化層之上 門 電極的第6步驟。 風_ 8. 根據申請專利範圍第7項的方法
具有20__GA的厚l T㈣化層 9. 根據申請專利範圍第7項的方 =第丨凹溝部之深度基本上轉氧化層之厚= 10. 根射請專利顧幻項的方法，里由〜 凹溝部之深度為場氧化層厚度的 11·根據申請專利範圍第7項的 可以在第3步驟之前進行者。 法，其中弟4步驟 24 1263258 13. 根據申請專利細第财的方法，其中 ¥體層由多祕製成’具有3_15默的厚度。 14. 根據申請專利翻第12項的方法，^第 體層由低電阻材料製成。
15·根據申睛專利範圍第7項的方法，其中的第一和 第二凹溝部，藉由進行-次使用在矽和氧化物之間具有 蝕刻選擇性之化學物的光微影過程同時被製成。
25
TW094120611A 2005-05-02 2005-06-21 Method of fabricating a transistor having a triple channel in a memory device TWI263258B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036794A KR100608377B1 (ko) 2005-05-02 2005-05-02 메모리 소자의 셀 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
TWI263258B true TWI263258B (en) 2006-10-01
TW200639919A TW200639919A (en) 2006-11-16

Family

ID=37184948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094120611A TWI263258B (en) 2005-05-02 2005-06-21 Method of fabricating a transistor having a triple channel in a memory device

Country Status (6)

Country Link
US (1) US7687361B2 (zh)
JP (1) JP4992018B2 (zh)
KR (1) KR100608377B1 (zh)
CN (1) CN100416801C (zh)
DE (1) DE102005028640B4 (zh)
TW (1) TWI263258B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
US20080012067A1 (en) * 2006-07-14 2008-01-17 Dongping Wu Transistor and memory cell array and methods of making the same
KR100945499B1 (ko) * 2006-12-01 2010-03-09 주식회사 하이닉스반도체 상변환 기억 소자의 트랜지스터 및 그의 제조방법
KR100855870B1 (ko) 2007-01-31 2008-09-03 재단법인서울대학교산학협력재단 핀과 리세스 혼합 채널을 가진 전계효과트랜지스터 및 그제조방법
JP2008205185A (ja) * 2007-02-20 2008-09-04 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法、及び半導体記憶装置
JP2008282901A (ja) 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit
TW200847292A (en) * 2007-05-29 2008-12-01 Nanya Technology Corp Method of manufacturing a self-aligned FinFET device
DE102007045734B3 (de) * 2007-09-25 2008-11-13 Qimonda Ag Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
JP5602340B2 (ja) * 2007-10-30 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR100945925B1 (ko) * 2007-12-20 2010-03-05 주식회사 하이닉스반도체 새들 핀 구조의 트랜지스터 형성방법
US7915659B2 (en) * 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
JP5491705B2 (ja) * 2008-05-22 2014-05-14 株式会社東芝 半導体装置
CN102361011B (zh) * 2008-06-11 2016-06-22 美格纳半导体有限会社 形成半导体器件的栅极的方法
JP5099087B2 (ja) * 2009-07-31 2012-12-12 ソニー株式会社 半導体装置の製造方法
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
US9287179B2 (en) * 2012-01-19 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Composite dummy gate with conformal polysilicon layer for FinFET device
US8865560B2 (en) * 2012-03-02 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with LDD extensions
CN104217947B (zh) * 2013-05-31 2018-11-06 中国科学院微电子研究所 半导体制造方法
CN104733307A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102400361B1 (ko) 2016-03-18 2022-05-20 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226466A (ja) * 1992-02-10 1993-09-03 Nec Corp 半導体装置の製造方法
TW382147B (en) * 1996-05-31 2000-02-11 United Microeletronics Corp Trench-type condensed junction-less flash memory and manufacturing method thereof
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6218701B1 (en) * 1999-04-30 2001-04-17 Intersil Corporation Power MOS device with increased channel width and process for forming same
IT1318145B1 (it) * 2000-07-11 2003-07-23 St Microelectronics Srl Processo per fabbricare una cella di memoria non-volatile con unaregione di gate flottante autoallineata all'isolamento e con un alto
US6620681B1 (en) * 2000-09-08 2003-09-16 Samsung Electronics Co., Ltd. Semiconductor device having desired gate profile and method of making the same
KR100338783B1 (en) * 2000-10-28 2002-06-01 Samsung Electronics Co Ltd Semiconductor device having expanded effective width of active region and fabricating method thereof
KR100389918B1 (ko) * 2000-11-14 2003-07-04 삼성전자주식회사 빠른 프로그램 속도를 갖는 고집적 불활성 메모리 셀 어레이
US6605506B2 (en) * 2001-01-29 2003-08-12 Silicon-Based Technology Corp. Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays
JP2002289871A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
US6649481B2 (en) * 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
KR100458288B1 (ko) * 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
KR100520222B1 (ko) * 2003-06-23 2005-10-11 삼성전자주식회사 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법
KR100521382B1 (ko) 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
KR100576365B1 (ko) * 2004-05-24 2006-05-03 삼성전자주식회사 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
KR100652384B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 2비트 형태의 불휘발성 메모리소자 및 그 제조방법
KR100612718B1 (ko) * 2004-12-10 2006-08-17 경북대학교 산학협력단 안장형 플래시 메모리 소자 및 제조방법
KR100689211B1 (ko) * 2004-12-11 2007-03-08 경북대학교 산학협력단 안장형 엠오에스 소자
KR100691006B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법

Also Published As

Publication number Publication date
CN1858900A (zh) 2006-11-08
DE102005028640A1 (de) 2006-11-16
JP4992018B2 (ja) 2012-08-08
TW200639919A (en) 2006-11-16
DE102005028640B4 (de) 2010-06-02
JP2006313869A (ja) 2006-11-16
US20060246671A1 (en) 2006-11-02
CN100416801C (zh) 2008-09-03
KR100608377B1 (ko) 2006-08-08
US7687361B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
TWI263258B (en) Method of fabricating a transistor having a triple channel in a memory device
TWI358821B (en) Transistor, memory cell array and method of manufa
TWI317174B (en) A programmable non-volatile memory device and process
TWI261303B (en) Transistor structure of memory device and method for fabricating the same
TWI255506B (en) Method and structure for buried circuits and devices
TWI270985B (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
TWI344692B (en) Non-volatile memory device
TWI310593B (en) Method and structure for a 1t-ram bit cell and macro
TWI302729B (en) Semionductor device having cell transistor with recess channel structure and method of manufacturing the same
TWI375327B (zh)
TW201112315A (en) Direct contact in trench with three-mask shield gate process
TWI296145B (en) Non-volatile memory and fabricating method thereof
TW201242012A (en) FinFET
TW201013838A (en) Method of forming finned semiconductor devices with trench isolation
TW201225294A (en) Semiconductor device and method of manufacturing the same
JP2008153685A (ja) 半導体装置の製造方法
TW521431B (en) Semiconductor memory device silicide layer formed selectively
TW591741B (en) Fabrication method for multiple spacer widths
TWI338947B (en) Semiconductor device and method of fabricating the same
TWI298946B (en) Semiconductor device and manufacturing method thereof
TW200901378A (en) Recess channel MOS transistor device and fabricating method thereof
TW200921854A (en) Non-volatile memory and method of manufacturing thereof
TW201003903A (en) Semiconductor memory device and method of manufacturing the same
TW200931663A (en) Structure of trench MOSFET and method for manufacturing the same
JP2003007820A (ja) 半導体素子のプラグ製造方法