BR102016008182A2 - método e aparelho para a retenção digital i/o hiper densa - Google Patents

Abstract

sistema e método para codificar e decodificar os dados em bruto. o método de codificação inclui a recepção de um bloco de dados não codificados, decompor o bloco de dados não codificados em uma pluralidade de vetores de dados, mapear cada uma dentre a pluralidade de vetores de dados para um marcador de bits; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados. codificar pode incluir ainda decompor o bloco de dados não codificados em dados padrão e dados não-padrão e mapear apenas os dados não-padrão. em algumas modalidades, os marcadores de bits podem incluir um valor de semente e regra de replicação ou um padrão fracionado.

Description

MÉTODO E APARELHO PARA A RETENÇÃO DIGITAL I/O HIPER

DENSA

REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS

[001] Este pedido reivindica o benefício de Pedido de Patente Provisória n° de Série 62/148.160, depositado em 15 de Abril, 2015, o conteúdo total da qual é aqui incorporado por referência na sua totalidade.

FUNDAMENTOS

[002] No início de 1980, a indústria de computadores emergente incorporou o modelo de computação teorizado distribuído do matemático e físicos John Von Neumann. As teorias de Von Neumann estavam muito à frente de seu tempo e foram concebidas muito antes da era da computação pessoal ter se tornado uma realidade. O modelo de Von Neumann permitiu que a noção de que muitos computadores menores poderíam escalar e produzir maior poder computacional do que um único computador caro centralizado (por exemplo, mainframe). Conforme a Era Digital se iniciou, o computador pessoal não só se tornou poderoso, mas também cresceu em presença em casas e escritórios, trazendo a utilidade das aplicações. Com o tempo, o computador pessoal (PC) superou somente ser um dispositivo desktop e expandiu-se para o data center e se transformou em servidores. Servidores no data center se transformara, no mercado de cliente-servidor e o modelo de computação distribuída bem conhecido que John Von Neumann teorizou quarenta e cinco anos antes tornou-se realidade.

[003] Durante décadas, PC, laptops e servidores foram conhecidos por usar RISC, PowerPC, ARM® e arquiteturas x86 para poder de processamento (CPU), memória limitada (por exemplo, Random Access Memory RAM) e dispositivos disco rígido (HDA) para meios de armazenamento. Como a era digital continuou a se expandir, o conteúdo criado através de computadores continuou a se diversificar, maior em densidade e impulsionou a inovação anual e atualizações no poder de processamento de computador (CPU), capacidade de RAM e densidades de disco rígido. Continua a haver detrimentos vários para essa abordagem; (1) nem todos os componentes estão ganhando desempenho ao ganhar densidade [Lei de Moore - Moore'S Law]; (2) as interfaces l/O desses elementos não estão na mesma velocidade, criando gargalos de l/O [Lei de Kryder].

[004] Uma técnica de atualização bem conhecida na indústria de computadores era a de atualizar a memória dos computadores (RAM) para obter mais desempenho de uma máquina. Por outro lado, as capacidades de memória (RAM) foram limitadas por vários fatores importantes, o processador de CPU, as limitações de densidade nanométricas do silício e dissipação de energia. Pelos padrões de hoje o maior módulo de memória disponível é de apenas 128 GB de capacidade, em contraste, o maior disco rígido de computador é de 6 TB de capacidade. Nesse exemplo, o disco rígido é 93,75X maior do que o módulo de memória; essa é a questão densidade. Ao contrário, a velocidade de transferência de entrada/saída (l/O) máxima para módulos de memória (isto é, RAM) é atualmente de 56,7 GB por segundo e a velocidade de transferência de l/O máxima para uma interface Serial Attached SCSI (SAS-II) é atualmente de 750 MB por segundo. Assim, o módulo de memória é 76,8X mais rápido do que o disco rígido SAS-II atual.

[005] Sob cargas de computação de leves, um sujeito pode não perceber esse desequilíbrio ou batalha de densidade vs. desempenho. No entanto, sob uma carga de computação pesada não há equalização desse grande desequilíbrio da densidade vs. desempenho e gargalos de l/O inevitavelmente ocorrerão. Isso, eventualmente, retardará toda a operação de computação para a velocidade do disco rígido. A tentativa fútil para evitar isso é adicionar mais sistemas no problema e reescrever aplicações para distribuir ainda mais as aplicações através de mais núcleos de processador.

[006] A resposta para esse problema quintessencial seria adicionar mais memória (RAM) e escrever algoritmos de aplicativos para aliviar os gargalos.

[007] No entanto, o próximo desafio se materializa, custar. A memória (RAM), em geral, pode ser muito caro dependendo da densidade do módulo de memória RAM. Um exemplo do mundo real de quão caro RAM é que o maior módulo de memória disponíveis atualmente disponível é de 64 GB. Um único módulo de memória RAM de 64 GB atualmente é vendido por cerca de 1.000,00 USD por módulo. A placa-mãe média de servidores x86 atualmente é vendida por cerca de 700,00 USD e pode usar até 16 ou 24 módulos de RAM. Mediante preenchimento completo de uma placa mãe x86 de baixo custo com 16 módulos atualmente custaria cerca de 16.000,00 USD; isso faz RAM cerca de 20 vezes mais caro do que a placa-mãe de baixo custo e produzirá apenas 1 TB de RAM.

[008] Em um mundo sem falhas, os computadores somente precisariam apenas memória (RAM) e altas velocidades de processadores. Caso o desafio de densidade e custo não existisse, então, os computadores sem dispositivos de armazenamento seriam possíveis. O obstáculo torna-se como os módulos de memória (RAM) funcionam. Todos os módulos de memória hoje são considerados uma tecnologia volátil, o que significa que quando você desliga um sistema de computador, a memória perde potência e a memória fica apagada. Os meios de dispositivos de armazenamento atuais não têm esse problema - quando a energia for removida, os meios de dispositivos de armazenamento retêm as informações que foram escritas aos mesmos. Quando se combina todos os fatores de densidade, desempenho, custo e volatilidade, pode-se rapidamente deduzir a realidade de um computador com somente CPU e RAM não é atingível.

[009] O que é necessário é um sistema de computação melhorado para superar os inconvenientes da técnica convencional descrita acima.

BREVE SUMÁRIO

[0010] As modalidades de acordo com a presente invenção fornecem um aparelho de computação e de armazenamento computador de baixo custo que conta com CPU e RAM, sem a necessidade de um dispositivo de armazenamento magnético, tal como um disco rígido rotativo convencional. As modalidades fornecem um aparelho de computação e armazenamento e sistema que fornecem um salto quântico além dos obstáculos mencionados em torno de computação e armazenamento. As modalidades de acordo com a presente invenção permitem que um computador que possa ter um nível de l/O constante de 57,6 GB que é 76,8X mais rápido do que qualquer x86 e o computador de alta performance existente hoje em dia.

[0011] As modalidades de acordo com a presente invenção fornecem um sistema e método para codificar e descodificar os dados brutos. O método de codificação inclui a recepção de um bloco de dados não codificados, decompor o bloco de dados não codificados em uma pluralidade de vetores de dados, mapear cada uma dentre a pluralidade de vetores de dados para um marcador de bits; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados. O método para decodificar inclui obter uma pluralidade de marcadores de bits a partir de uma memória, mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos, combinar os vetores de dados respectivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e produzir o bloco de dados não codificados composto como os dados decodificados.

[0012] O anterior é um resumo simplificado das modalidades da divulgação para fornecer uma compreensão de alguns aspectos da divulgação. Este resumo é uma visão não exaustiva nem extensa da divulgação e suas várias modalidades. Pretende-se identificar elementos chaves ou críticos da divulgação nem para delimitar o âmbito da divulgação, mas apresentar conceitos selecionados da divulgação de uma forma simplificada como uma introdução para a mais detalhada descrição apresentada abaixo. Como será apreciado, outras modalidades da divulgação são possíveis utilizando, sozinho ou em combinação, uma ou mais das características acima ou descritos em detalhes abaixo.

BREVE DESCRIÇÃO DAS FIGURAS

[0013] As características e vantagens acima referidas e ainda da presente invenção se tornarão aparentes mediante consideração da seguinte descrição detalhada das modalidades, especialmente quando tomado em conjunto com os desenhos acompanhamento onde como referência numerais nas várias figuras são utilizados para designar como componentes, e no qual: [0014] A FIG. 1 ilustra um diagrama de blocos funcional de um sistema de computador pessoal (PC) tal como conhecido na técnica;

[0015] A FIG. 2 ilustra um diagrama de blocos funcional de um sistema PC de acordo com uma modalidade da presente invenção;

[0016] A FIG. 3A ilustra um método para codificar dados de acordo com uma modalidade da presente invenção; e [0017] A FIG. 3B ilustra um método para descodificar os dados de acordo com uma modalidade da presente divulgação.

[0018] Os títulos usados neste documento são apenas para fins organizacionais e não se destinam a serem usados para limitar o escopo da descrição ou das reivindicações. Conforme usado em todo este aplicativo, a palavra "pode" é usada num sentido permissivo (isto é, que significa ter o potencial para), ao invés do sentido obrigatório (isto é, que significa deve). De forma semelhante, as palavras "incluir", "incluindo" e "inclui" significam incluindo, mas não limitado a. Para facilitar a compreensão, como números de referência foram utilizados, onde possível, para designar como elementos comuns para as figuras. Porções opcionais das figuras podem ser ilustradas usando linhas tracejada ou pontilhada, a menos que o contexto de uso indique o contrário.

DESCRIÇÃO DETALHADA

[0019] Na seguinte descrição das modalidades, inúmeros detalhes específicos são estabelecidos a fim de fornecer uma compreensão completa das modalidades e outros exemplos descritos neste documento. Em algumas instâncias, métodos, procedimentos, componentes e circuitos bem conhecidos não foram descritos em detalhes a fim de não ofuscar a descrição a seguir. Adicionalmente, os exemplos divulgados são apenas para fins exemplificativos e outros exemplos podem ser empregados em lugar de ou em combinação com os exemplos divulgados. Também deve ser observado que os exemplos apresentados neste documento não deverão ser interpretados como limitando o escopo das modalidades da presente invenção, pois outros exemplos igualmente efetivos são possíveis ou prováveis.

[0020] Conforme usado neste documento, o termo "módulo" se refere geralmente a uma sequência lógica ou associação de etapas, processos ou componentes. Por exemplo, um módulo de software pode compreender um conjunto de rotinas ou sub-rotinas associadas dentro de um programa de computador. Alternativamente, um módulo pode compreender uns dispositivos de hardware significativamente autônomo. Um módulo também pode compreender um conjunto lógico de processos independente de qualquer implementação de software ou hardware.

[0021] Um módulo que executa uma função também pode ser referido como sendo configurado para executar a função, por exemplo, um módulo de dados que recebe os dados também pode ser descrito como sendo configurado para receber dados. A configuração para executar uma função pode incluir, por exemplo: fornecer e executar o código de computador que executa a função; fornecer parâmetros de configuração passiveis de fornecimento que controlam, limitam, ativam ou desativam capacidades do módulo (por exemplo, definir uma sinalização, definir permissões, definir níveis de limite usados em pontos de decisão, etc.); fornecer uma conexão física, como um jumper para selecionar uma opção, ou para ativar/desativar uma opção; anexar um enlace de comunicação físico; habilitar um enlace de comunicação sem fios; alimentar um circuito que executa a função (por exemplo, fornecer de potência para um circuito emissor-receptor para receber dados); e assim por diante.

[0022] A FIG. 1 ilustra um diagrama de blocos funcional de um sistema de computador convencional 100 tal como é conhecido na técnica. O sistema 100 pode ser usado, por exemplo, num sistema de computador baseado numa arquitetura compatível com Intel®. Com o avanço da tecnologia de fabricação, vários componentes funcionais podem ser fabricados em diferentes configurações de circuito integrado (IC), dependendo dos fatores como a geração de chipset, relação preço-desempenho do consumidor alvo, aplicação desejada (por exemplo, dispositivos móveis, servidores, etc) e assim por diante. Algumas funções podem ser combinadas em várias configurações tal como em um único IC, tal como um IC 116.

[0023] O sistema 100 inclui um processador 102, que pode ser um processador de uso geral, tais como Xeon®, Intel Core i7®, i5®, i3® ou processadores da Advanced Micro Devices® (AMD), tais como Athlon64® e semelhantes. Em outras modalidades, o processador 102 pode ser uma unidade de processamento gráfico (GPU). No diagrama de blocos funcional da FIG. 1, o processador 102, tal como aqui utilizado pode referir-se as funções de um processador, e / ou referem-se a um ou mais núcleos de um processador de hardware. O processador 102 pode incluir vários núcleos de processamento que operam em múltiplas velocidades de GHz. O processador 102 pode incluir uma memória cache 103 (por exemplo, cache L1 ou L2). O processador 102 também pode ser programado ou configurado para incluir um sistema de operação 104. Exemplos de sistema operacional 104 incluem várias versões de Windows®, Mac OS®, Linux® e / ou sistemas operacionais ou extensões do sistema operacional de acordo com uma modalidade da presente descrição e assim por diante. A marca registrada Windows é uma marca comercial da Microsoft Inc. A marca registrada Mac OS é uma marca comercial Apple Inc. A marca registrada Linux é usado de acordo com uma sublicença de LMI, licença exclusiva de Linus Torvalds, proprietário da marca em uma base mundial. O sistema operacional 104 executa as funções convencionais que incluem a execução de um programa de aplicação (não mostrado na FIG. 1). Funcionalmente, o sistema operacional 104 é ilustrado como sendo uma parte do processador 102, mas as porções de sistema operacional 104 podem residir fisicamente numa memória não-volátil (por exemplo, um disco rígido), não ilustrado na FIG. 1, e pelo menos as porções do sistema operacional 104 podem ser lidas na memória RAM, conforme necessário para a execução pelo processador 102.

[0024] O processador 102 pode utilizar vários barramentos internos e externos para fazer interface com uma variedade de componentes funcionais. O sistema 100 inclui o barramento de comunicação 105 que liga o processador 102 ao controlador de memória 106. O controlador de memória 106 também pode ser referido como uma northbridge. Barramento de comunicação 105 pode ser implementado como parte de um barramento frontal (FSB), um barramento de acesso à memória não uniforme (NUMA), um barramento EV6, um ônibus de interconexão de componentes periféricos (PCI), e assim por diante.

[0025] O sistema 100 inclui ainda uma memória não volátil 122 (por exemplo, uma memória CMOS) acoplada ao processador 102. A memória CMOS 122 pode incluir um sistema básico de entrada/saída (BIOS) 124, o que ajuda a gerenciar a comunicação de baixo nível entre os componentes do computador e pode incluir o armazenamento de código de computador para executar um POST (power-on self-test).

Convencionalmente, um POST pode incluir um teste de integridade dos dados da RAM instalada.

[0026] O hub controlador de memória 106 normalmente lida com as comunicações entre o processador 102 e vários componentes funcionais de alta velocidade, tal como a memória RAM externa instalada no slot de módulo de memória em linha dupla (DIMM) 108a, 108b através do barramento de comunicação 107 e da placa gráfica de vídeo 110 através do barramento de comunicação 109. Os barramentos de comunicação 107 e 109 podem ser interfaces de alta velocidade, tal como os Peripheral Component Interconnect Express (PCIe) ou Accelerated Graphics Port (AGP). O hub controlador de memória 106 também pode lidar com a comunicação entre o processador 102 e hub controlador 114, através do barramento de comunicação 112. O hub controlador 114 também pode ser conhecido por outros nomes, tal como southbridge, um Hub Controlador l/O (ICH), um Hub Controlador de Fusão (FCH), um Hub Controlador de Plataforma (PCH) e assim por diante. O hub controlador 114 por sua vez gerencia a comunicação com os dispositivos ou interfaces de l/O adicionais e/ou mais lento, como portas USB 131, unidades de disco 132 com interfaces padrão (por exemplo, ATA/SATA, mSATA, SAS, etc). Os transceptores Ethernet 133, portas de áudio 134, outros dispositivos PCI 135 e assim por diante.

[0027] Em algumas configurações de sistema 100 (não ilustradas), o processador 102 é projetado para ignorar o controlador de memória 106 e se comunicar diretamente com hub controlador 114 através de uma Direct Media Interface (DMI). Tais configurações também podem integrar as funções de processador 102 e memória de controlador 106 em um único IC 116. Nessas configurações, o hub controlador 114 é tipicamente um Platform Controller Hub (PCH).

[0028] Embora os chips de memória que compõem a memória RAM instalada nos slots DIMM 108a, 108b podem ter uma velocidade de acesso máxima muito elevada (por exemplo, cerca de 57 GBytes/seg), o barramento de comunicação 109 normalmente não pode suportar tais velocidades rápidas. Por exemplo, a velocidade de PCIe 4.0 em um slot de 16 linhas está limitado a 31,508 Gbytes/seg. AGP é ainda mais lento do que o PCIe. Portanto, o barramento de comunicação 107 é um gargalo que impede o acesso de memória mais rápida.

[0029] O gargalo de acesso à memória é uma desvantagem da técnica convencional. Outros inconvenientes descritos acima de um computador convencional inclui a incompatibilidade em tamanho de armazenamento entre o tamanho da memória RAM (tipicamente na ordem de uns poucos Gbytes) e o tamanho do armazenamento de um disco rígido convencional (tipicamente na ordem de algumas Tbytes), e o tamanho de armazenamento relativamente pequeno da memória RAM ao tamanho de armazenamento de um disco rígido convencional. Outra desvantagem da técnica convencional é a natureza volátil da memória RAM.

[0030] As modalidades de acordo com a presente divulgação corrigem o problema da densidade que a RAM tem atualmente. As modalidades de acordo com a presente divulgação endereçam esses inconvenientes da técnica convencional fornecendo-se uma interface de hardware inovadora para as unidades de armazenamento e uma interface de driver inovadora para a interface de hardware.

[0031] Fora da CPU, a RAM é o elemento mais rápido em sistemas x86 e x64 de computação, por isso, as modalidades permitem o alinhamento do desempenho RAM de alta velocidade atual com um novo método de ganho de densidade. Conforme esse efeito é aplicado, altera-se completamente o paradigma de custo e permite que os módulos de memória de baixo custo substituam a necessidade de módulos de memória de alto custo e alta densidade.

[0032] A questão remanescente é a volatilidade dos módulos de memória padrão. Uma vez que toda a RAM é volátil, não se presta a tornar- se um meio de armazenamento de longo prazo. As modalidades são semelhantes a porém se diferem da tecnologia RAM não-volátil (NVRAM), que contorna o problema da volatilidade encontrado em dispositivos DIMM padrão.

[0033] As modalidades de acordo com a presente divulgação usam uma placa-mãe x64 de baixo custo básica que pode ser equipada com processadores CPU Intel® ou AMD®. A placa-mãe tem uma CME modificado e BIOS que lhe dá a inteligência necessária para reconhecer a memória não volátil. Além disso, a placa-mãe fornece a cada módulo de memória com uma voltagem de alimentação DC (por exemplo, 1,2v, 1,35v, 1,5v, etc.) que pode ser usada para carregar capacitores de baixa carga e drenagem lenta ambientalmente seguros. Esse projeto permite que o estado de desligamento (por exemplo, perda de energia ou desligamento seguro) mantenha a persistência de dados dentro do módulo de memória, tornando assim o módulo de memória um dispositivo de armazenamento de longo prazo viável.

[0034] A FIG. 2 ilustra um diagrama de blocos funcional de um sistema de computador 200 de acordo com uma modalidade da presente invenção. Os componentes funcionais já descritos na FIG. 1 são designados na FIG. 2, o mesmo número de referência como o ilustrado na FIG. 1. O sistema 200 inclui uma interface de memória 218, que pode ser fisicamente acoplada a um slot DIMM (por exemplo, o slot DIMM 108b) através da utilização de um conector 208 tal como um conector Molex®. A interface de memória 218 se comunica com processador 202 através do slot DIMM 108b através da utilização dos protocolos convencionais no barramento de comunicação 107. A interface de memória 218 é acoplado fisicamente e comunicativamente a unidade de armazenamento RAM 220. As funções de interface de memória de 218 incluem a unidade de armazenamento RAM 220 se acoplar comunicativamente ao barramento de comunicação 107, monitorar certos eventos como o estado de saúde relacionados à unidade de armazenamento RAM 220, outros eventos de hardware, tomar certas ações com base em sinais detectados ou eventos de hardware, e assim por diante. As funções de interface de memória de 218 também pode incluir funções de processamento e de limpeza simples, tais como a resolução de endereços de memória, relatar o tamanho de memória, controle de l/O, manter o controle de e relatar os ciclos de potência total, tempo de execução em um momento, relatar o número de DIMMs, relatar o status tal como voltagem de corrente ultra-capacitor (cap), barramento pronto, último sucesso ou fracasso restauração, dispositivo pronto, status de flash da área de NAND, cap conectado, status de carga de cap, imagem válida atual, DIMM init executado, ler registos e assim por diante. NAND pode ser conhecido como um tipo de tecnologia de armazenamento não-volátil baseado em IC que não necessita de energia para manter os dados.

[0035] O sistema 200 inclui ainda uma memória não volátil 222 (por exemplo, uma memória CMOS) acoplada ao processador 202. A memória CMOS 222 pode incluir um sistema básico de entrada/saída (BIOS) 224, o que ajuda a gerenciar a comunicação de baixo nível entre os componentes do computador e pode incluir o armazenamento de código de computador para executar um POST (power-on self-test). Convencionalmente, um POST pode incluir um teste de integridade dos dados da RAM instalada. As modalidades de acordo com a presente divulgação pode incluir um POST modificado (em comparação ao POST do BIOS 124), de modo que o POST pode ignore o teste para pelo menos alguns módulos de memória pré-determinados, por exemplo, caso o teste fosse incompatível com a natureza dos dados armazenados no módulo de memória predeterminado.

[0036] As modalidades de acordo com a presente divulgação também endereçam a deficiência da volatilidade de RAM da técnica conhecida através do acoplamento de uma fonte de energia 219 com a unidade de armazenamento RAM 220. A fonte de energia 219 pode ser incorporado à interface de memória 218. A fonte de energia 219 é uma fonte de energia de reserva, de tal modo que, se uma fonte de alimentação externa para a unidade de armazenamento RAM 220 for perdida (por exemplo, por meio de uma falha de energia de CA que afeta todo o sistema de computação 200, a remoção de uma bateria de alimentação de um sistema de comunicações móveis 200, falha na placa, etc.), a fonte de energia 219 pode fornecer energia suficiente para manter a integridade dos dados armazenados na unidade de armazenamento de memória RAM 220.

[0037] Um processo de desescalonamento envolve a transferência de dados entre a mídia física. As modalidades de acordo com a presente divulgação implementam um processo de desescalonamento através da utilização de ambos os componentes de hardware e de software. Os componentes de hardware incluem o conector 208, a interface de memória de 218, a fonte de energia 219 e o armazenamento RAM 220. O conector 208 pode incluir um pino predeterminado usado para fornecer energia operacional para interface de memória 218. A interface de memória 218 pode incluir potência de processamento limitada (por exemplo, uma pequena CPU) para gerenciar os processos de detecção e notificação, tal como para o status de carga da fonte de energia 219, detecção das anomalias e para luzes LED (por exemplo, verde, amarelo, vermelho). Se uma perda de energia for indicada, um switch pode ser ativado para iniciar uma transferência para o armazenamento protegido dos dados de interface de memória 218 críticos para a operação do sistema (por exemplo, informações de configuração, status de sistema, etc.). Uma vez que o desescalonamento está concluído, a interface de memória 218 pode entrar em um modo de consumo reduzido de energia e/ou desligar. A potência para execução do processo de desescalonamento pode ser fornecida pelo menos em parte pela fonte de energia 219. A integridade dos dados será mantida através da utilização de energia a partir de fonte de energia 219.

[0038] Se conector 208 for removido do slot DIMM respectivo 108, o conector 208 e / ou a interface de memória 218 poderá incluir recursos para ajudar a garantir que, se / quando conector 208 for removido de um slot DIMM predeterminado 108, o conector 208 quando reinserido será reinserido no mesmo slot DIMM respectivo 108. Esses recursos podem agir como recursos de segurança, de tal forma que se a reinserção incorreta ocorrer, os bits armazenados efetivamente serão embaralhados e ilegíveis.

[0039] As modalidades de acordo com a presente divulgação também fornecem um processo de restauração. O procedimento de restauração é utilizável para a recuperação de uma falha total do sistema ou perda de potência. Por exemplo, se uma placa-mãe falhar, as modalidades entram em um modo de baixo consumo de energia e reparação de sistema (por exemplo, uma substituição da placa mãe) ou recuperação de componentes (por exemplo, a remoção de conector 208, de interface de memória 218, de fonte de energia 219 e de unidade de armazenamento RAM 220 para a colocação em uma nova unidade). O processo de restauração inclui módulos de memória reinstalando nos mesmos locais de slot respectivos que ocuparam na unidade defeituosa. Os módulos de memória podem incluir física ou lógica de chaveamento de modo que os módulos de memória serão inutilizáveis caso estejam instalados em locais de slot diferentes dentro da unidade de substituição. Por exemplo, os módulos de memória instalados em locais de slot diferentes podem produzir bits embaralhados (isto é, "embaralhamento de bits") se for feito uma tentativa de ler os dados dos módulos de memória inseridos. A assinatura é associada ao módulo na ranhura. Assim, por exemplo, se você tiver um módulo de memória instalado originalmente no slot B1, e tentar reinstalar no slot E1, ou vice-versa, então, a máquina não iniciaria. Os módulos de dados são compatíveis com um número de slot. Outra razão para uma associação difícil entre os módulos de memória e os números de slot é que a tentativa de restaurar os dados com módulos de memória instalados nos slots errados pode destruir os dados, portanto, as modalidades detectam uma condição de slot errada e impedem o acesso de dados.

[0040] Os processos de backup de segurança e de restauração podem ser implementados por meio de um módulo de API (isto é, "chamadas de chips"). As funções de API podem incluir backup e restauração. As funções da API podem ser desencadeadas após a ocorrência de certos eventos predeterminados, por exemplo, uma chamada de API "no disparador". Por exemplo, um programa de aplicação pode incluir um checkpoint, em que o sistema verifica a existência de uma ocorrência de uma condição ou um evento que pode representar um risco para os dados. Mediante tal detecção, um API de backup pode ser acionado, que pode copiar determinados dados críticos, informações de configuração, metadados, etc., em uma memória protegida e não volátil tal como uma memória NAND. Os exemplos de eventos que podem desencadear um backup incluem a inicialização de um processo de inicialização, recuperação de uma falha de hardware ou software, e assim por diante.

[0041] Na inicialização de sistema, a potência de circuito é fornecida e os componentes do sistema recebem potência. A fonte de energia 219 vai começar a recarregar. Os indicadores de status (por exemplo, LEDs de várias cores, como verde, amarelo, vermelho, etc.) podem ser fornecidos para o benefício visual dos usuários. Os indicadores de status podem indicar o progresso numa primeira fase (por exemplo, executar uma soma de verificação). Se um problema pode ser indicado, as modalidades podem proceder a um procedimento alternativo e/ou mais abrangente, por exemplo, verificar a imagem de dados para comparar cuidadosamente cada bit e byte. Utilizando métodos convencionais, isso pode ser um processo muito lento, devido a limites de velocidade NAND, por exemplo, uma inicialização de dez minutos. As condições de falha podem ser detectadas e causarem uma parada de sistema, falta de módulo, incompatibilidade de módulo, etc. Como observado anteriormente, se interface de memória 218 e unidade de armazenamento RAM 220 não forem substituídas corretamente (por exemplo, slot errado ou ordem errada) ou estiverem instaladas em um sistema errado (isto é, um sem bitmarkers necessários), os dados podem não ser recuperados. Esse comportamento é necessário a fim de fornecer alta segurança. Um indicador separado pode indicar quando uma função de API está completa.

[0042] Voltagem e fluxo de energia (por exemplo, 1,2v, 1,35v, 1,5v, etc.) são aplicados através do conector 208 a um pino DIMM designado ou elemento alternativo, que por sua vez sob a operação normal energiza a fonte de energia 219. O projeto térmico da interface de memória 218 pode incluir um elemento para resfriar a fonte de energia 219, por exemplo, pelo uso de um dissipador de calor.

[0043] A fonte de energia 219 pode ter energia suficiente para manter a integridade dos dados durante um período de tempo de pelo menos vários meses. A fonte de energia 219 pode ser um condensador de grande capacitância conhecido como um "super cap", por exemplo, pelo menos 600 Farads. Alternativamente, a fonte de energia 219 pode ser uma bateria. No entanto, uma fonte de energia baseada em bateria como uma bateria de lítio é propensa a falha catastrófica (por exemplo, formação de arco, fogo) se danificadas ou um curto-circuito interno se desenvolver. A fonte de energia 219 pode ser continuamente carregada em condições normais através da potência principal ao sistema 200 quando a fonte de energia 219 não estiver fornecendo energia para a unidade de armazenamento RAM 220.

[0044] O estado de sistema pode ser restaurado, desde que o estado do sistema seja armazenado na unidade de armazenamento RAM 220. Em algumas modalidades, uma fonte de energia de segurança separada também pode fornecer energia a outras porções de um sistema de computação (por exemplo, um processador e cache), de tal modo que um estado de sistema ou outros estados adicionais possam ser conservados durante uma falha de energia. Quando a fonte de alimentação externa for restaurada, o sistema de computação pode ser reiniciado ou restaurado a partir de um estado persistente ou com estado. Em algumas modalidades, o sistema pode entrar ou existir num estado de consumo reduzido de energia, enquanto o estado do sistema é preservado pela fonte de energia de segurança.

[0045] As funções de interface de memória de 218 podem ainda incluir o monitoramento de um estado de saúde da fonte de energia 219, por exemplo, um nível de voltagem uma vez que os níveis de voltagem podem se deteriorar ao longo do tempo ou antes de uma falha. Tal estado de saúde pode ser comunicado de volta para um sistema de monitoramento através do barramento de comunicação 107. A interface de memória de 218 e armazenamento RAM 220 pode operar sem a necessidade de modificação para memória cache 103.

[0046] O sistema 200 inclui ainda o sistema operacional 204, que é adaptado para armazenar e recuperar dados de / para a unidade de armazenamento RAM 220. O sistema operacional 204 inclui o módulo de adaptação de dados 211 como parte de uma interface de driver inovadora. O módulo de adaptação de dados 211 executa o software gerador de bit, que fornece as funções do módulo de adaptação de dados 211 aqui descrito. O software de geração de bits pode ser carregado em tempo real, durante o processo de inicialização do processador 202. A memória RAM convencional (por exemplo, memória acoplada ao slot DIMM 108a) e / ou a memória cache 103 pode ser usada para suportar as funções do módulo de adaptação de dados 211. Quando se armazena os dados, o módulo de adaptação de dados 211 adapta os dados a serem armazenados na unidade de armazenamento de memória RAM 220 através da codificação de dados brutos em dados codificados e, então, armazena os dados codificados na unidade de armazenamento RAM 220. Tipicamente, para os dados em bruto de um tamanho pré-determinado (isto é, uma quantidade predeterminada de bits de dados brutos), os dados codificados são menores, isto é, os dados codificados podem ser representados por uma quantidade menor de bits de dados codificados que a quantidade de bits de dados brutos. O módulo de adaptação de dados 211 pode armazenar na unidade de armazenamento RAM 220 uma quantidade de dados que, se representada na sua forma em bruto, excedería a capacidade de armazenamento da unidade de armazenamento RAM 220. Uma capacidade de armazenamento eficaz da unidade de armazenamento RAM 220, por exemplo, conforme medido por um número equivalente de bits de dados brutos, pode ser superior a uma capacidade de armazenamento físico da unidade de armazenamento de memória RAM 220. O processador 202 pode utilizar memória RAM convencional e / ou memória cache 103, a fim de suportar a operação de processador 202 para as funções convencionais, por exemplo, como um servidor.

[0047] A transferência de dados codificados pelo módulo de adaptação de dados 211 na unidade de armazenamento de memória RAM 220 pode ocorrer em uma taxa de transferência que, se representada pela transferência dos bits de dados brutos equivalentes, iria exceder a taxa máxima de transferência dos dados do processador, a unidade de armazenamento de RAM 220 e o barramento de comunicação que liga o processador à memória unidade de armazenamento RAM 220.

[0048] Da mesma forma, quando a recuperação de dados armazenados da unidade de armazenamento RAM 220, o módulo de adaptação de dados 211 adapta os dados lidos da unidade de armazenamento de RAM 220 através da decodificação dos dados codificados em dados brutos, em seguida, fornece os dados brutos para outros usos, por exemplo, através do processador 202 ou programas de aplicação em execução no processador 202.

[0049] O módulo de adaptação de dados 211 adapta os dados a uma velocidade suficientemente elevada de modo a que os recursos gastos na codificação dos dados (por exemplo, o tempo de processamento pelo processador 202) seja menor que os recursos salvos (por exemplo, o tempo de transmissão no canal de comunicação 107) mediante transmissão dos dados codificados em vez dos dados brutos para a unidade de armazenamento RAM 220. Da mesma forma, o tempo de processamento gasto decodificando os dados é menor do que a o tempo salvo resultante da transmissão de dados codificados em vez de dados em bruto da unidade de armazenamento RAM 220.

[0050] As modalidades de acordo com a presente descrição, quando em produção, podem executar um OS fino especializado no módulo de adaptação de dados 211 que permite que a plataforma seja um sistema de computação e armazenamento híbrido. O OS também vai oferecer uma plataforma de virtualização de servidor embutida para permitir que várias máquinas virtuais executem simultaneamente na plataforma. Um dos muitos exemplos desses seria um sistema único executando dez a quinze ou mais instâncias do Microsoft Windows de forma independente e, simultaneamente, todos sem nunca experimentando um lag l/O que de outra forma seria inerente a plataformas de computação virtuais conhecidas convencionais.

[0051] As modalidades de acordo com a presente divulgação também podem ser usadas quando a execução de processamento das transação de extremamente alto desempenho encontrado nos sistemas de bases de dados complexos. Essas aplicações permitem a possibilidade de executar uma grande parte, ou totalmente, do banco de dados de sistema puramente na RAM.

[0052] O teste e/ou simulação preliminares das modalidades indicam que um sistema configurado corretamente poderia alcançar mais de 4 TB de RAM de armazenamento RAM de velocidade extremamente alta com somente 48 GB de NVRAM.

[0053] Os processos para codificar os dados em bruto, e para decodificar os dados processados para produzir os dados em bruto, conforme é descrito aqui podem ser realizados por invocar módulos dentro do módulo de adaptação de dados 211. Esses módulos podem ser invocados pelo sistema operacional 204 ou outro programa de aplicação em execução no processador 202.

[0054] Uma modalidade da codificação dos dados brutos é descrita em Publicação do Pedido de Patente n° U.S. 2014/0223118 para Ignomirello (“the Ί18 Publication"), que é comumente atribuída com o presente pedido e o conteúdo total do qual é aqui incorporado por referência.

[0055] Outras modalidades podem codificar os dados brutos através da utilização de um método de marcador de bits, conforme como descrito na Publicação '118, que permite que a capacidade de armazenamento eficaz da unidade de armazenamento RAM 220 torne-se mais elástica, e permita que a capacidade de armazenamento e densidade eficazes cresça muito rapidamente. A capacidade de armazenamento pode ser elástica no sentido em que uma quantidade equivalente de dados em bruto pode ser armazenada não seja um valor fixo, mas possa mudar, dependendo das características dos dados em bruto, por exemplo, quão bem os dados em bruto correspondem aos marcadores de bits. A capacidade dos dados em bruto que não é controlada ou conhecida antecipadamente pelo sistema operacional ou software de nível inferior, tal como o sistema básico de entrada/saída (BIOS). As modalidades podem reduzir a necessidade de chips RAM de altíssima capacidade física e projeto de característica nanométrica muito densa concomitantes, permitindo assim o uso de menor densidade e / ou gerações mais velhas de chips de memória RAM para unidade de armazenamento RAM 220.

[0056] Um marcador de bits pode ser derivado de, ou com base, pelo menos em parte, de uma característica dos dados em bruto ou uma característica derivada dos dados em bruto. A característica dos dados em bruto pode ser, por exemplo, o tipo de dados em bruto (por exemplo, um arquivo de áudio, um arquivo gráfico, um arquivo de vídeo, um arquivo ZIP, um arquivo Word, PDF, etc.), um formato de arquivo (por exemplo, para arquivos gráficos, bitmap, GIF, TIF, JPEG, etc.), o conteúdo do arquivo (por exemplo, para um arquivo de áudio MP3, se for um MP3 da música clássica, jazz, rap, música rock, palavras ditas tal como um livro de áudio, etc.), os atributos do arquivo (por exemplo, para um arquivo de áudio MP3, taxa de bits, mono ou estéreo, metadados, comprimento total, codificador usado, alcance dinâmico, tempo de duração, etc.), as estatísticas de arquivo (por exemplo, tamanho, idade, data de modificação, distribuição de probabilidade de bytes ou sequências de bytes no interior do arquivo, etc) e assim por diante. Por exemplo, um arquivo MP3 pode conter certos bits de dados em bruto (isto é, sequências de bytes) mais frequentemente que um tipo diferente de arquivo (por exemplo, um arquivo JPG), portanto, conhecimento de que um arquivo é um arquivo MP3 pode afetar os marcadores de bit selecionados e os bits de dados em bruto que cada marcador de bits representa. O módulo de adaptação de dados 211 pode mudar adaptativamente, ao longo do tempo ou sobre a quantidade de dados em bruto processada, os marcadores de bits usados para representar os dados em bruto em resposta às mudanças nas características dos dados em bruto, por exemplo, caso as características dos dados brutos se tornem mais conhecidas ou não sejam estacionárias no sentido estatístico.

[0057] Um marcador de bits pode representar um vetor de dados em bruto, isto é, uma sequência predeterminada de bits de dados em bruto. O vetor de dados em bruto também pode ser referido como um segmento de dados. Diferentes marcadores de bits podem representar vetores de diferentes tamanhos. Os dados em bruto podem ser decompostos em vetores de dados brutos e, então, os vetores mapeados para um marcador de bits. Em algumas modalidades, os vetores concatenados podem representar os dados em bruto. Em outras modalidades, os vetores podem sobrepor-se de tal modo que uma combinação de vetores (por exemplo, Boolean, AND, OR, XOR, NAND, etc.) podem representar os dados em bruto. Os dados em bruto podem ser representados por uma pluralidade de camadas (por exemplo, para um arquivo gráfico, camadas separadas para cada componente de cor, tais como: R, G, B; ou C, Y, Μ, K; ou outras camadas lógicas, etc), e marcadores de bits podem ser usados para representar os bits de dados em bruto separadamente dentro de cada camada de cor. Em algumas modalidades, os dados em bruto podem ser representados como uma estrutura de dados multidimensionais (por exemplo, uma matriz 2-D, um cubo 3-D, uma estrutura n-dimensional, etc) e um vector pode representar uma porção contígua da estrutura de dados multidimensionais (por exemplo, uma porção retangular de uma matriz 2-D dos dados em bruto). Um marcador de bits pode ser visto como uma função de translação que translada entre um ponteiro de vetor e os dados em bruto de vetor em si.

[0058] Em algumas modalidades, o conhecimento de um marcador de bits (por exemplo, característica derivada dos dados em bruto) podem ser suficientes para gerar vectores modelos para corresponderem aos dados em bruto. Por exemplo, suponha que um conjunto de bits em bruto (por exemplo, um arquivo ou informações recebidas a partir de um enlace de comunicação) representa mídia de streaming de vídeo. Pode ser suposto, deduzido ou de outra forma configurado que os bits em bruto representam mídia de streaming de vídeo que apresentam características particulares (por exemplo, taxa de quadros, resolução, dimensões de pixels, paleta de cores, etc.) e um marcador de bits pode ser selecionado para indicar que os dados é mídia de streaming de vídeo dessas características. Conhecimento de que o marcador de bits representa a mídia de streaming de vídeo dessas características pode ser usado para gerar vetores de modelo preditivamente correspondidos às características da mídia de streaming de vídeo, por exemplo, taxa de quadros, resolução, dimensões de pixels, paleta de cores, etc. Uma vantagem de uma tal modalidade é que uma vez que o marcador de bits é conhecido, a codificação pode ser realizada em tempo real, por exemplo, através do processamento de mídia de streaming em tempo real. Para o processamento de um arquivo (por exemplo, um arquivo MP3, um disco de vídeo DVD, etc.), o tratamento pode ser realizado sem a necessidade de ler completamente o arquivo (por exemplo, em uma base de seção-por-seção) e precisa somente de um buffer de um tamanho relativamente modesto. Os dados codificados podem ser armazenados na unidade de armazenamento RAM 220, uma vez que produzidos.

[0059] Em algumas modalidades, um objeto pode ser um objeto composto, isto é, um objeto de um tipo de arquivo e ainda englobar um outro tipo de arquivo. Por exemplo, um objeto de e-mail pode incluir dentro dele um objeto incorporado como uma PDF anexado, um arquivo ZIP anexado, um documento Word anexado, um outro objeto e-mail, etc. O conhecimento de que um objeto é um objeto composto pode ser útil para ajudar a selecionar os vetores e marcadores de bits apropriados para o tipo embutido de objeto, e para as porções separadas do objeto composto.

[0060] Em algumas modalidades, os dados em bruto podem ser convertidos de uma estrutura tridimensional para uma estrutura multidimensional através da análise dos dados em bruto para determinar limites úteis entre as várias seções antes do particionamento. As várias seções após particionamento formam a estrutura multidimensional. Em algumas modalidades, a análise pode levar em conta tamanho do cache de processador disponível, por exemplo, a fim de ajudar a garantir que a análise pode ser realizada rapidamente.

[0061] Em algumas modalidades, um marcador de bits pode representar um núcleo (isto é, um conjunto relativamente pequeno de bits de dados em bruto de semente, um valor de partida, um padrão de teste, etc) em conjunto com uma regra de replicação para como produzir os dados adicionais a partir da semente, por exemplo, para expandir o núcleo para um número arbitrariamente grande de bits de dados em bruto. A regra para produzir os dados adicionais pode incluir, por exemplo, a replicação de um número predeterminado de vezes ou para um comprimento predeterminado, uma replicação baseada em fractal, replicação de comprimento de execução e assim por diante. Tal representação pode ser útil para um mapeamento baseado em fractal de bits de dados em bruto para um padrão fractal renderizado em um tamanho particular, por exemplo, se uma porção de uma estrutura de dados em bruto multidimensional 2-D puder ser representada por um padrão fractal. Como o usado pelas modalidades, os padrões fractais para a codificação e decodificação de dados podem existir para os dados em bruto em outra dimensionalidade, por exemplo, 1-D (um padrão linear), 3-D e assim por diante.

[0062] Em algumas modalidades, um marcador de bits pode representar um ou mais submarcadores de DNA, em conjunto com uma regra para a combinação dos submarcadores de DNA. Por exemplo, um marcador de bits pode representar um vetor V4 concatenado com o produto de XOR de V3 e Vi. O marcador de bits resultante pode, então, funcionar como um submarcador para combinar com outros submarcadores para formar um outro marcador.

[0063] Inicialmente, os vetores e os seus marcadores de bit correspondentes podem ser armazenados em um campo de vetores. O campo de vetor é normalmente armazenado em uma memória separada, separado unidade de armazenamento RAM 220. Por exemplo, se a unidade de armazenamento RAM 220 for acoplada ao terminal DIMM 108b, então, o campo de vetor pode ser armazenado em uma memória DIMM convencional acoplada ao soquete DIMM 108a ou na memória cache 103 e assim por diante. Um grupo de bits de dados em bruto pode ser transmitido ao módulo de adaptação de dados 211, que, então, mapeia ou correlaciona os bits de dados em bruto ou uma porção dos mesmos para vetores no campo de vectores. Corresponder os marcadores de bits, então, podem ser recuperados do campo de vectores e armazenados na unidade de armazenamento RAM 220 no lugar dos bits de dados em bruto equivalentes. Os marcadores de bits podem ser reusados ou "amplificados", de tal modo que se os dados em bruto incluírem vários exemplos de bits de dados em bruto, o marcador de bits correspondente poderá ser armazenado na unidade de armazenamento RAM 220 com uma indicação que é usado para as múltiplas instâncias dos bytes de dados em bruto. A amplificação refere-se a uma proporção entre o tamanho de um marcador de bits (por exemplo, tal como medida pela quantidade de bits ou bytes) e o tamanho dos bits (ou bytes) de dados em bruto equivalentes substituídos por instâncias do uso do marcador de bits.

[0064] Em algumas modalidades, a unidade de armazenamento RAM 220 pode ser particionada logicamente, de tal modo que uma porção da unidade de armazenamento de memória RAM 220 (por exemplo, uma porção fisicamente endereçável) possa armazenar os marcadores de bits, enquanto que uma outra porção da unidade de armazenamento RAM 220 pode operar como memória tradicional. Em algumas modalidades, a unidade de armazenamento RAM 220 acoplada a um dos slots DIMM (por exemplo, Slot DIMM 108b) pode operar para armazenar os marcadores de bits e um módulo de RAM acoplado a outro slot DIMM (por exemplo, slot DIMM 108a) pode funcionar como memória convencional.

[0065] Outras modalidades de acordo com a presente divulgação incluem um gerador de bits que codifica os dados de forma longa em marcadores de bits de forma curta durante o preenchimento de dados e decodifica os marcadores de bits forma curta em dados de forma longa em tempo real quando solicitado.

[0066] Em algumas modalidades, um ou mais padrões podem ser discernidos em um conjunto de dados em bruto. O padrão pode ser, por exemplo, uma periodicidade nos bits em bruto quando os bits em bruto forem expressos como uma série linear de "0" e "1". Os padrões também podem estar na forma de uma periodicidade nos dados em bruto quando os dados em bruto forem expressos como uma série linear de bytes ou uma periodicidade multidimensional quando os dados em bruto forem expressos como um conjunto multidimensional de dados em bruto. A periodicidade pode ser expressa como um padrão predeterminado de um padrão nos dados em bruto. As características da periodicidade pode incluir uma frequência e uma fase. Os dados multidimensionais podem ser caracterizados de forma independente em cada dimensão. Um período (ou, inversamente, uma frequência) pode ser expressa como bits em bruto por repetição do ciclo do padrão predeterminado, por exemplo, 256 bits por ciclo, 65.536 bits por ciclo, etc. Uma fase pode indicar um ponto de partida do padrão com relação a uma cópia de referência do padrão predeterminado (por exemplo, uma cópia de dicionário). As modalidades podem usar as características de frequência e de fase como as características de identificação (por exemplo, um marcador de bits, uma impressão digital, etc.).

[0067] Em algumas modalidades, uma periodicidade em dados em bruto unidimensional pode ser modelada ou analisada como uns dados em bruto multidimensionais. Por exemplo, um traço de dados que representa um eletrocardiograma inclui uma periodicidade inerente representada pela taxa de batimentos cardíacos. A periodicidade não é perfeita, devido ao fato de que a frequência (por exemplo, batidas por minuto) pode mudar ao longo do tempo e a forma exata do eletrocardiograma pode mudar de um batimento para outro. No entanto, o traço de eletrocardiograma pode ser modelado como uma estrutura multidimensional, com o eletrocardiograma para uma batida (por exemplo, um primeiro batimento ou um batimento de referência ou um batimento ideal, etc), que representa um plano (isto é, dois eixos) de voltagem versus tempo e uma terceira dimensão que representa a quantidade de batimentos ordinal. Os dados podem ser codificados em parte analisando-se as diferenças na terceira dimensão, depois de considerar alterações nos fatores, tais como a frequência indicada acima.

[0068] Em algumas modalidades, o padrão pode representar uma combinação linear de uma ou mais funções de base ou vetores de base. Em matemática, uma função de base é um elemento de uma base particular para um espaço funcional. Cada função contínua no espaço de função pode ser representada como uma combinação linear de funções de base. Da mesma forma, cada vetor num espaço vetorial pode ser representado como uma combinação linear de vetores de base. Os vetores de base são conhecidos como um conjunto de vetores linearmente independentes num espaço vetorial e cada outro vetor no espaço vetorial é linearmente dependente desses vetores.

[0069] Por exemplo, os dados em bruto podem ser decompostos em uma combinação de vetores de base. Cada vetor de base é um padrão binário mensurável. De um modo preferido, um vetor de base deve ser muito longo em comparação com um marcador de bits (isto é, um ponteiro para um vetor com base em um mapa de vetor) usado para fazer referência ao vetor de base, mas o vetor de base pode ser mais curto do que a totalidade dos dados em bruto. A representação dos dados em bruto como vetores de base pode incluir um ou mais pares de dados de (a) um marcador de bit para um vetor de base e (b) uma posição de partida nos dados em bruto do vetor de base. Um pool de genes está relacionado ao mapa de vetor, em que o pool de genes pode incluir informações sobre como reconstruir os dados em bruto a partir de vetores. Por exemplo, um pool de genes pode indicar um tipo de arquivo a ser reconstruído (por exemplo, um arquivo MP3), o conhecimento de que seria útil na reconstrução do arquivo. Uma analogia a um quebra-cabeça, os vetores podem representar peças individuais de um quebra-cabeça e um pool de gene pode representar uma foto que todo o quebra-cabeça deve parecer quando concluído.

[0070] Em algumas modalidades, os dados em bruto não representam por um vetor de base podem ser considerados para ser um valor predeterminado, por exemplo, um byte 0x00 ou OxFF. Isso pode ser útil se os dados em bruto tiverem uma grande quantidade de bits ou bytes consecutivos do valor predeterminado, por exemplo, uma grande quantidade de bytes consecutivos 0x00.

[0071] Em algumas modalidades, os dados em bruto podem ser decompostos em vetores de base que podem, pelo menos parcialmente, se sobrepor. Os vetores de base de sobreposição podem ser combinados por padrão como um boolean OR, mas podem ser usadas outras funções boolean (por exemplo, AND, XOR, NAND, etc.).

[0072] Em algumas modalidades, o dicionário de vetor pode ser adaptável a mudanças nas estatísticas dos dados em bruto. Por exemplo, se o tipo de informações a ser armazenado se altera (por exemplo, de vídeo para MP3), as estatísticas dos dados em bruto podem também alterar. Tais mudanças podem significar que certos vetores de base são usados com menos frequência e outros vetores de base podem ser usados com mais frequência. As modalidades podem reconhecer as mudanças em uso e atualizar um dicionário de base adequado, por exemplo, pela remoção de alguns vetores de base e adicionando outros vetores de base. O decodificador estará ciente das mudanças no dicionário vetor, por exemplo, pela inclusão de uma atualização de dicionário.

[0073] Em algumas modalidades, as entradas no dicionário de vetor pode ter diferentes, mas comprimentos fixos. Os comprimentos podem depender das estatísticas dos dados em bruto. Por exemplo, os marcadores de bits podem ter diferentes comprimentos, de modo que os marcadores de bits correspondentes a vetores de ocorrência mais comum nos dados em bruto possam ser mais curtos (isto é, o marcador de bits compreende menos bits) que os marcadores de bits que correspondem a vectores de menor ocorrência comum nos dados em bruto. Alternativamente, os marcadores de bits podem ter comprimentos iguais, mas alguns marcadores de bits podem corresponder a um vetor mais longo porém de ocorrência mais comum dos dados em bruto que os outros marcadores de bits que representam um vector mais curto porém de ocorrência menos comum dos dados em bruto.

[0074] Em algumas modalidades, os marcadores de bits podem ser representados em um paradigma de árvore e folha, que podem ser inerentemente hierárquicos. Nesse paradigma, cada marcador de bits é representado por uma folha, com um tamanho e/ou a posição da folha na árvore correspondendo a uma característica do marcador de bits que representa. Por exemplo, um marcador de bits de ocorrência mais comum pode ser representado como uma folha menor ou uma folha mais próxima à raiz da árvore. Por outro lado, um marcador de bits de ocorrência menos comum pode ser representado como uma folha maior ou uma folha mais longe da raiz da árvore. O objetivo pode ser a utilização de folhas que são tão pequenas quanto possível, ou usar as folhas tão próximas da raiz quanto possível, ou usar as folhas que tendem a minimizar uma função matemática, tal como um produto do tamanho da folha vezes a quantidade de vezes que a folha é usada.

[0075] A decodificação dos dados envolve a leitura dos dados codificados da unidade de armazenamento RAM 220 e, em seguida, executar as funções para reverter os processos de codificação. As funções de decodificação podem ser fornecidas por módulos dentro do módulo de adaptação de dados 211. Por exemplo, para restaurar os dados, um bloco de dados codificados pode ser lido a partir da unidade de armazenamento RAM 220. O bloco de dados codificados pode ser temporariamente armazenado numa memória de alta velocidade, enquanto os processos de decodificação são realizados. Os processos de decodificação são fornecidos por módulos dentro do módulo de adaptação de dados 211. Esses módulos podem ser chamados pelo sistema operacional 204.

[0076] Mais particularmente, quando se recupera os dados de unidade de armazenamento RAM 220 e decodificá-os, o módulo de adaptação de dados 211 adapta os dados a serem armazenados na unidade de armazenamento RAM 220 através da decodificação de dados em bruto em dados decodificados. A memória RAM convencional (por exemplo, memória acoplada ao slot DIMM 108a) e/ou memória cache 103 pode ser usada para suportar funções de decodificação do módulo de adaptação de dados 211.

[0077] A FIG. 3A ilustra um processo de decodificação 300, em conformidade com uma modalidade da divulgação presente. O processo 300 pode ser realizado através do sistema operacional 204 e o módulo de adaptação de dados 211.

[0078] O processo de 300 começa na etapa 301, em que um bloco de dados em bruto a ser armazenado é recebido a partir de um programa de aplicação que se deseja armazenar os dados em bruto. Os dados em bruto podem estar na forma de um arquivo, uma mídia de streaming, um bloco de dados de tamanho fixo ou tamanho variável e assim por diante.

[0079] Em seguida, o processo 300 transita para a etapa 303, em que as porções dos dados em bruto foram apresentadas na etapa 301 podem ser mapeadas ou combinadas com vetores candidatos de dados em bruto. Os vectores candidatos podem ser armazenados como uma tabela de (marcador, vetor) pares na memória convencional. O objetivo é representar cada bit ou byte nos dados em bruto por pelo menos um vetor. Certos bytes de dados em bruto, tais como 0x00 ou OxFF podem ser considerados um valor padrão e para quaisquer bytes de dados em bruto iguais ao valor padrão, é opcional representar os bytes padrão com um vetor.

[0080] Em seguida, o processo 300 transita para a etapa 305, em que os vectores determinados na etapa 303 podem ser mapeados para um marcador de bits respectivo da tabela (marcador, vector) de pares. O marcador de bits é uma forma abreviada para se referir ao vector associado.

[0081] Em seguida, o processo 300 transita para a etapa 307, em que o marcador de bits da tabela (marcador, vector) de pares é armazenado na memória, tal como a unidade de armazenagem RAM 220.

[0082] A FIG. 3B ilustra um processo de decodificação 350, em conformidade com uma modalidade da divulgação presente. O processo 350 pode ser realizado através do sistema operacional 204 e o módulo de adaptação de dados 211.

[0083] O processo de 350 começa na etapa 351, em que um bloco de dados codificados a ser descodificado é lido a partir de uma memória, tal como uma unidade de armazenamento RAM 220. Os endereços podem ser administrados por meio de métodos e tabelas de ajustamento de endereço virtual, como é conhecido para os versados na técnica.

[0084] Em seguida, o processo 350 transita para a etapa 353, em que os marcadores de bits são extraídos a partir dos dados codificados.

[0085] Em seguida, o processo 350 transita para a etapa 355, em que os marcadores de bits extraídos da etapa 353 são procurados na tabela (marcador, vector) de pares.

[0086] Em seguida, o processo 350 transita para a etapa 357, em que um vector de dados em bruto é extraído a partir de uma entrada na tabela (marcador, vetor) de pares, correspondendo ao marcador de bits extraído a partir da etapa 353.

[0087] Em seguida, o processo 350 transitar para a etapa 359, em que os vectores de dados brutos extraídos a partir da etapa 357 são combinados para formar os dados descodificados reconstruídos. Se os vetores de dados brutos combinados não cobrirem todos os endereços dentro de todo um intervalo de endereço esperado dos dados decodificados reconstruídos, os endereços descobertos podem ser considerados para assumir um valor padrão nos dados descodificados, por exemplo, bytes 0x00 ou OxFF.

[0088] Ao analisar a capacidade de l/O, os sistemas convencionais podem permitir velocidade de l/O contínua até 57,6 GB por segundo. Em contrapartida, para um sistema de acordo com uma modalidade da presente descrição, o sistema testado com processadores Intel Ivy Bridge 2697 v2, as modalidades podem ter 24 núcleos de processo físicos e até 40 núcleos hyper thread, 6144 KB de cache de processador L2, 60 MB de cache de processador L3 tudo em 5,4 GHz com uma capacidade de boost de 7,6 GHz. Comparando o desempenho das modalidades vs. qualquer outro servidor Ivy Bridge 2697 v2 mostra um aumento de l/O de 76,8X mais rápido. Os ganhos de desempenho proporcionais são alcançáveis com outros ambientes de computação, incluindo arquiteturas de placas-mãe Haswell e memória DDR4.

[0089] Embora o que precede é direcionado para as modalidades da presente invenção, outra e mais modalidades da presente invenção pode ser concebida sem partir de seu o âmbito de aplicação básica. Entende-se que várias modalidades aqui descritas podem ser utilizadas em combinação com quaisquer outras modalidades descritas, sem partir do âmbito aqui contido. Ainda, a descrição acima não se pretende ser exaustiva ou limitar a invenção para a forma exata divulgada. Modificações e variações são possíveis tendo em conta os ensinamentos acima, ou podem ser adquiridas a partir da prática da invenção. Certas modalidades exemplares podem ser identificadas pelo uso de uma lista aberta que inclui formulação para indicar que os itens da lista são representativos das modalidades e que a lista não serve para representar uma lista fechada, excluindo outras modalidades. Tal formulação pode incluir "p. ex.", "etc.", "como", "por exemplo", "e assim por diante", "e similares", etc., e outras menções, como será evidente a partir do contexto circundante.

[0090] Nenhum elemento, ato ou instrução usado na descrição do presente pedido deve ser interpretado como crítico ou essencial para a invenção, a menos que explicitamente descrito como tal. Além disso, como usado aqui, o artigo "a" destina-se a incluir um ou mais itens. Onde destina-se apenas um item, o termo "um" ou linguagem semelhante é usada. Além disso, os termos "qualquer" seguido de uma listagem de uma pluralidade de itens e/ou uma pluralidade de categorias de itens, como usado aqui, destinam-se a incluir "qualquer de," "qualquer combinação de," "qualquer múltiplo de," ou "qualquer combinação de múltiplos de" os itens e/ou as categorias de itens, individualmente ou em conjunto com outros itens e/ou outras categorias de itens.

[0091] Além disso, as reivindicações não devem ser lidas como limitantes a ordem descrita ou elementos a menos que indicado para o efeito. Além disso, a utilização do termo "significa" em qualquer das reivindicações destina-se a invocar 35 U.S.C. §112, H 6, e qualquer reivindicação sem a palavra "significa" não é assim pretendido.

REIVINDICAÇÕES

Claims (26)

1. Método de codificação caracterizado pelo fato de que compreende: receber um bloco de dados não codificados; decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; derivar um marcador de bits a partir de uma característica dos dados não codificados; mapear cada um da pluralidade de vetores de dados para um marcador de bits derivado respectivo; e armazenar o marcador de bits derivado numa memória para produzir uma representação codificada dos dados não codificados.

2. Método de codificação caracterizado pelo fato de que compreende: receber um bloco de dados não codificados; decompor o bloco de dados não codificados em dados padrão e dados não-padrão; mapear os dados não-padrão a uma pluralidade de vetores de dados; mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados.

3. Método de codificação caracterizado pelo fato de que compreende: receber um bloco de dados não codificados; decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados, em que, pelo menos, parte da pluralidade dos vetores de dados se sobrepõem uns aos outros quando representam o bloco de dados não codificados.

4. Método de codificação caracterizado pelo fato de que compreende: receber um bloco de dados não codificados; decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados, em que o marcador de bits compreende um valor de semente e uma regra de replicação.

5. Método de codificação caracterizado pelo fato de que compreende: receber um bloco de dados não codificados; decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados, em que que o marcador compreende a pluralidade de outros marcadores de bits e uma regra de combinação.

6. Método de codificação caracterizado pelo fato de que compreende: receber um bloco de dados não codificados; decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e armazenar o marcador de bits numa memória para produzir uma representação codificada dos dados não codificados, em que o referido vetor de dados compreende um padrão fracionado.

7. Método de codificação, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pelo fato de que o bloco de dados não codificados representa um objeto composto.

8. Método de codificação, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pelo fato de que o bloco de dados não codificados representa um objeto de dados multi-dimensionais.

9. Método de descodificação, caracterizado pelo fato de que compreende: recuperar uma pluralidade de marcadores de bits de uma memória; mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e combinar o bloco de dados não codificados composto com dados padrão para produzir os dados decodificados.

10. Método de descodificação, caracterizado pelo fato de que compreende: recuperar uma pluralidade de marcadores de bits de uma memória; mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e produzir o bloco de dados composto não codificados como os dados decodificados, em que pelo menos parte da pluralidade de vetores de dados se sobrepõem uns aos outros quando se formam os dados decodificados.

11. Método de descodificação, caracterizado pelo fato de que compreende: recuperar uma pluralidade de marcadores de bits de uma memória; mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e produzir o bloco de dados composto não codificados como os dados decodificados, em que um marcador de bits compreende um valor de semente e uma regra de replicação.

12. Método de descodificação, caracterizado pelo fato de que compreende: recuperar uma pluralidade de marcadores de bits de uma memória; mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e produzir o bloco de dados composto não codificados como os dados decodificados, em que um marcador compreende uma pluralidade de outros marcadores de bits e uma regra de combinação.

13. Método de descodificação, caracterizado pelo fato de que compreende: recuperar uma pluralidade de marcadores de bits de uma memória; mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e produzir o bloco de dados composto não codificados como os dados decodificados, em que o referido vetor de dados compreende um padrão fracionado.

14. Método de decodificação, de acordo com qualquer das reivindicações 9 a 13, caracterizado pelo fato de que os dados decodificados representa um objeto composto.

15. Método de decodificação, de acordo com qualquer das reivindicações 9 a 13, caracterizado pelo fato de que os dados decodificados representa um objeto de dados multi-dimensionais.

16. Sistema para codificar dados, caracterizado pelo fato de que compreende: uma interface de dados para receber um bloco de dados não codificados; e um processador acoplado a uma memória, o processador configurado: para decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; para derivar uma pluralidade de marcadores de bits de uma característica dos dados não codificados; para mapear cada um dentre a pluralidade dos vetores de dados a um dentre a pluralidade de marcadores de bits; e para armazenar a pluralidade dos marcadores de bits na memória para produzir uma representação codificada dos dados não codificados.

17. Sistema para codificar dados, caracterizado pelo fato de que compreende: uma interface de dados para receber um bloco de dados não codificados; e um processador acoplado a uma memória, o processador configurado: para decompor o bloco de dados não codificados em dados padrão e dados não-padrão; para mapear os dados não-padrão para uma pluralidade de vetores de dados; para mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e para armazenar o marcador de bits respectivo na memória para produzir uma representação codificada dos dados não codificados.

18. Sistema para codificar dados, caracterizado pelo fato de que compreende: uma interface de dados para receber um bloco de dados não codificados; e um processador acoplado a uma memória, o processador configurado: para decompor o bloco de dados não codificados em uma pluralidade de vetores de dados; para mapear cada um da pluralidade de vetores de dados para um marcador de bits respectivo; e para armazenar o marcador de bits respectivo na memória para produzir uma representação codificada dos dados não codificados, em que, pelo menos, parte da pluralidade dos vetores de dados se sobrepõem uns aos outros quando representam o bloco de dados não codificados.

19. Sistema, de acordo com qualquer uma das reivindicações 16 a 18, caracterizado pelo fato de que o bloco de dados não codificados representa um objeto composto.

20. Sistema, de acordo com qualquer uma das reivindicações 16 a 18, caracterizado pelo fato de que o bloco de dados não codificados representa um objeto de dados multi-dimensionais.

21. Sistema, de acordo com qualquer uma das reivindicações 16 a 18, caracterizado pelo fato de que o marcador de bits compreende um valor de semente e uma regra de replicação.

22. Sistema, de acordo com qualquer uma das reivindicações 16 a 18, caracterizado pelo fato de que o marcador compreende a pluralidade de outros marcadores de bits e uma regra de combinação.

23. Sistema, de acordo com qualquer uma das reivindicações 16 a 18, caracterizado pelo fato de que o referido vetor de dados compreende um padrão fracionado.

24. Sistema para decodificar dados caracterizado pelo fato de que: uma interface de dados para recuperar uma pluralidade de marcadores de bits de uma memória; e um processador acoplado a uma memória, o processador configurado: para mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; para combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e para produzir o bloco de dados composto não codificados como os dados decodificados, em que que o marcador compreende a pluralidade de outros marcadores de bits e uma regra de combinação.

25. Sistema para decodificar dados caracterizado pelo fato de que: uma interface de dados para recuperar uma pluralidade de marcadores de bits de uma memória; e um processador acoplado a uma memória, o processador configurado: para mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; para combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e para produzir o bloco de dados composto não codificados como os dados decodificados, em que o referido vetor de dados compreende um padrão fracionado.

26. Sistema para decodificar dados caracterizado pelo fato de que: uma interface de dados para recuperar uma pluralidade de marcadores de bits de uma memória; e um processador acoplado a uma memória, o processador configurado: para mapear os marcadores de bits na pluralidade de marcadores de bits aos vetores de dados respectivos; para combinar os vetores de dados respetivos com um bloco de dados não codificados para produzir um bloco de dados não codificados composto; e para produzir o bloco de dados composto não codificados como os dados decodificados, em que pelo menos parte da pluralidade de vetores de dados se sobrepõem uns aos outros quando se formam os dados decodificados.