CN114930271A - 用于存储器的电力输送定时 - Google Patents
用于存储器的电力输送定时 Download PDFInfo
- Publication number
- CN114930271A CN114930271A CN202080091883.5A CN202080091883A CN114930271A CN 114930271 A CN114930271 A CN 114930271A CN 202080091883 A CN202080091883 A CN 202080091883A CN 114930271 A CN114930271 A CN 114930271A
- Authority
- CN
- China
- Prior art keywords
- enable signal
- primary
- circuitry
- power
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
Abstract
一种系统可包括:存储器装置;及定序电路系统,其经配置以联合将经定序电力信号提供到所述存储器装置而将启用信号提供到数个电压调节器。所述系统可包含电压阈值检测电路系统,所述电压阈值检测电路系统经配置以:检测初级供应电压事件;及响应于检测到初级供应电压事件,取消断言提供到定时电路系统的定时器启用信号。所述定时电路系统经配置以响应于所述定时器启用信号的所述取消断言:取消断言提供到所述定序电路系统的初级启用信号;及在重新断言所述初级启用信号之前将所述初级启用信号维持在经取消断言状态达特定时间量。
Description
技术领域
本公开的实施例大体上涉及存储器子系统,且更具体来说,涉及用于存储器的电力输送定时。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。所述存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说,主机系统可利用存储器子系统来将数据存储在所述存储器装置处及从所述存储器装置检索数据。
附图说明
从下文所给出的详细描述及从本公开的各个实施例的附图将更全面地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2说明根据本公开的一些实施例的用于定序网络的电力输送定时电路系统的实例。
图3说明根据本公开的一些实施例的定序电路系统的实例。
图4是根据本公开的一些实施例的用于电力输送定时的实例方法的流程图。
图5是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面涉及包含电力输送定时电路系统的存储器子系统。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合体。下文结合图1描述存储装置及存储器模块的实例。一般来说,主机系统可利用包含一或多个组件的存储器子系统,所述组件例如存储数据的存储器装置。主机系统可提供待存储在存储器子系统处的数据且可请求待从存储器子系统检索的数据。
存储器子系统,例如双列直插式存储器模块(DIMM)、非易失性双列直插式存储器模块(NVDIMM)、固态驱动器(SSD)等通常在不确定及/或可变质量的输入电力下操作。此类存储器子系统的各种组成组件通常具有特定上电/下电要求,例如序列要求。电力供应信号的变动可能导致违反所述要求,这可能使所述子系统及/或数个组成组件无法操作。作为实例,瞬态低电压可能致使一些但不是所有电力轨下降到低于操作电压阈值,这可能引起违反上电/下电要求的部分集成电路重新启动。如本文中所使用,电力轨(或轨电压)可用以指代针对特定负载配置的电压调节器的输出电压。
常规存储器子系统可包含用以控制电力供应到组件的顺序的一或多个定序器。然而,传统定序器电路在其承受快速瞬态电力供应事件而不违反上电/下电要求的能力方面可能受到限制。即,现有定序器电路可能受到不确定质量的电力的不利影响。
本公开的方面通过防止瞬态供应电压变化不利地影响通常依赖于特定电力序列要求的组成系统组件来解决以上及其它缺陷。本公开的实施例可提供可用以例如防止瞬态低电压事件使电力(例如,到电力序列相依装置)不当地循环的电压阈值检测及定时电路系统。实施例还可通过在不违反上电/下电要求的情况下允许系统及/或其组成组件从瞬态低电压事件自动地恢复来提供优于现有定序电路的改进性能。各个实施例可通过消除对目的为修复锁定组件(例如,由于初级输入电压的瞬态变化而锁定的组件)的人工干预的需要来降低操作成本。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体,例如一或多个易失性存储器装置(例如,存储器装置140)、一或多个非易失性存储器装置(例如,存储器装置130)或其组合。
存储子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合体。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储装置(UFS)驱动器、安全数字(SD)卡及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如,汽车、飞机、无人机、火车或其它运输工具)、物联网(IoT)启用装置、嵌入式计算机(例如,包含在交通工具、工业设备或联网商业装置中的计算机)或包含存储器及处理装置(例如,处理器)的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的实例。如本文中所使用,“耦合到”或“与…耦合”通常是指组件之间的连接,其可为间接通信连接或直接通信连接(例如,没有中介组件),无论是有线的还是无线的,包含例如电连接、光学连接、磁性连接等。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如,NVDIMM控制器)及存储协议控制器(例如,PCIe控制器、SATA控制器等)。主机系统120使用存储器子系统110例如以将数据写入到存储器子系统110及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外周组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双倍数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如,支持DDR的DIMM插槽接口)、开放式NAND快闪接口(ONFI)、DDR、低功耗DDR(LPDDR)或任何其它接口。物理主机接口可用以在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时,主机系统120可进一步利用NVM高速(NVMe)接口以存取组件(例如,存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1将存储器子系统110作为实例进行说明。一般来说,主机系统120可经由同一通信连接、多个单独通信连接及/或通信连接组合存取多个存储器子系统。
存储器装置130/140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如,存储器装置140)可为但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如,存储器装置130)的一些实例包含与非(NAND)型快闪存储器及原位写入存储器,例如三维交叉点(“3D交叉点”)存储器装置,其是非易失性存储单元的交叉点阵列。非易失性存储器的交叉点阵列可基于体电阻的变化,结合可堆叠的交叉网格数据存取阵列一起执行位存储。另外,与许多基于快闪的存储器相比,交叉点非易失性存储器可执行原位写入操作,其中可对非易失性存储器单元进行编程,而无需事先擦除非易失性存储器单元。NAND型快闪存储器包含例如二维NAND(2D NAND)及三维NAND(3DNAND)。
存储器装置130中的每一者可包含存储器单元的一或多个阵列。一种类型的存储器单元,例如单电平单元(SLC)可每单元存储一位。其它类型的存储器单元,例如多电平单元(MLC)、三电平单元(TLC)及四电平单元(QLC)可每单元存储多位。在一些实施例中,存储器装置130中的每一者可包含存储器单元,例如SLC、MLC、TLC、QLC或其任何组合的一或多个阵列。在一些实施例中,特定存储器装置可包含存储器单元的SLC部分、及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可被分组为可指代用以存储数据的存储器装置的逻辑单位的页面。对于一些类型的存储器(例如,NAND),页面可经分组以形成块。
尽管描述例如非易失性存储器单元的3D交叉点阵列及NAND型存储器的非易失性存储器装置,但存储器装置130可基于任何其它类型的非易失性存储器,例如只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FETRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器及电可擦可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见,控制器115)可与存储器装置130及/或140进行通信以在存储器装置130及/或140处执行例如读取数据、写入数据或擦除数据的操作及其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路及/或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即,硬编码)逻辑以执行本文中所描述的操作的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适处理器。
存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令的处理装置,例如处理器117。在所说明实例中,存储器子系统控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器。
在一些实施例中,本地存储器119可包含存储存储器指针、经提取数据等的存储器寄存器。例如,本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已被说明为包含存储器子系统控制器115,但在本公开的另一实施例中,存储器子系统110不包含存储器子系统控制器115,且可代替地依赖于外部控制(例如,由外部主机,或由与存储器子系统110分开的处理器或控制器提供)。
一般来说,存储器子系统控制器115可从主机系统120接收命令或操作且可将命令或操作转换成指令或适当命令以实现对存储器装置130的所期望存取。存储器子系统控制器115可负责其它操作,例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓冲存储操作及与存储器装置130相关联的逻辑地址(例如,逻辑块地址(LBA)、命名空间)与物理地址(例如,物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含用以经由物理主机接口与主机系统120进行通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130及/或140以及将与存储器装置130/140相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中,存储器子系统110可包含可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130的高速缓存或缓冲器(例如,DRAM)及地址电路系统(例如,行解码器及列解码器)。
在一些实施例中,存储器装置130/140包含结合存储器子系统控制器115操作以在存储器装置130/140的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如,存储器子系统控制器115)可在外部管理存储器装置130/140(例如,在所述存储器装置上执行媒体管理操作)。在一些实施例中,存储器装置130是受管理存储器装置,其是与同一存储器装置封装内用于媒体管理的本地控制器(例如,本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统控制器115还可包含耦合到定序电路系统163(例如,例如下文结合图2进一步描述的定序网络263)的电力输送定时电路系统162。
如下文在图2中所描述,电力输送定时电路系统162(例如,图2中的262)可包含电压阈值检测电路系统(例如,260)及定时器电路系统(例如,261)且可用以控制定序电路系统163以确保即使在存在瞬态输入电力供应事件的情况下也可满足各种不同组件(例如,存储器装置130/140、输入/输出(I/O)电路系统、存储器阵列核心电路系统、外围组件等)的上电/下电要求。电压阈值检测电路系统可负责断言及取消断言提供到定时器电路系统的定时器启用信号(例如,243)。例如,在系统110初始通电时,电压阈值检测电路系统可断言提供到定时器电路系统的定时器启用信号以触发定时器电路系统断言提供到定序电路系统163的初级启用信号。断言提供到定序网络163的初级启用信号可经由相关联调节器启用信号起始电力输送网络(PDN)的多个电压调节器的启动定序。
电压阈值检测电路系统可监测提供到系统100的电压(例如,初级供应电压)。电压阈值检测电路系统可取消断言定时器启用信号。响应于取消断言定时器启用信号,定时器电路系统可取消断言提供到定序电路系统的初级启用信号。定时器电路系统可经配置以在(由电压阈值检测电路系统)检测到电力供应电压事件之后且在重新断言初级启用信号之前将初级启用信号维持在经取消断言状态达特定时间量(例如,恢复时间段)。如下文进一步描述,定时电路系统可经配置以在先前恢复时间段到期之前检测到后续电力供应电压事件的情况下复位恢复时间段。可选择恢复时间段以便足以允许定序电路系统有时间安全地断电且确保残余电压已根据特定存储器装置规范从电力轨抽干。因此,本公开的实施例可确保在存在电力供应电压事件,例如瞬态低电力事件(例如,电力供应电压下降到低于阈值电平的情况下符合电力序列相依存储器装置的通电/断电序列要求。
图2说明根据本公开的一些实施例的耦合到定序电路系统263(例如,定序网络)的电力输送定时电路系统262的实例。图2还包含经配置以将电力供应轨提供到电力序列相依装置266(例如,例如图1中所描述的130/140的存储器装置)的数个电压调节器265-1到265-6。
如图2中所说明,电力输送定时电路系统262可包含电压阈值检测电路系统260及定时器电路系统261。电压阈值检测电路系统260可经配置以监测提供到其的初级供应电压259。初级供应电压259可用作存储器子系统(例如,110)的初级电力供应且可经调节(例如,经由调节器265-1到265-6)以将多个电力轨提供到装置266。作为实例,初级供应电压可为12伏(V);然而,实施例不限于特定供应电压。在操作中,电压阈值检测电路系统260可检测初级电力供应事件的发生且响应于初级电力供应事件的发生而断言定时器启用信号243。初级电力供应事件可指初级供应电压达到阈值电平。例如,初级供应电压瞬时下降到低于阈值电平(例如,10V、9V等)可被视为初级电力供应事件。在各种例子中,初级供应电压259的波动可能会不利地影响电力序列相依存储器装置266的操作。例如,瞬态低初级电力供应电压可能致使一或多个电力轨(经由电压调节器265提供)下降到低于存储器装置266的一或多个组成组件的操作阈值电压及/或可能致使电力轨未能满足最小抑制电压及/或持续时间。由于装置266可具有特定电力序列相依上电/下电要求,瞬态供应电压降可能导致一或多个装置组件的故障(例如,锁定)及/或违反装置266的上电/下电要求。
如图2中所展示,定时电路系统261可将初级启用信号251提供到定序电路系统263。定序电路系统263经配置以按特定序列将启用信号(例如,264-1、264-2、264-3、264-4、264-5、264-6)提供到相应电压调节器(例如,265-1、265-2、265-3、265-4、265-5、265-6)以便根据特定装置上电/下电规范将多个电力轨提供到装置266。按错误顺序及/或在错误持续时间内提供电力轨可能引起组件锁定问题及/或损坏电路系统。所述调节器(被统称为调节器265)可包含降压调节器、升压调节器及/或低压差(LDO)调节器,以及其它调节器类型。调节器输出电压可对应于用于存储器装置及/或存储器子系统的其它组件的各种电压轨(例如,267-1到267-6)。一些常见电压轨可包含1V、2.5V、3.3V及5V;然而,本公开的实施例不限于特定轨电压值。如本文进一步描述,电压阈值检测电路系统260及定时电路系统261可操作以避免或降低违反装置266的电力定序规范及/或由于例如瞬态低供应电压事件的电力供应事件所致的组件锁定的可能性。
在图2中所展示的实例中,定序电路系统263包括两个3通道定序器253-1及253-2。如下文进一步描述,定序器253-1及253-2可为分离的集成电路且可呈链式配置耦合在一起(例如,经由逻辑电路系统255及256)使得定序网络可将六个输出通道提供到装置266。定序器253-1经由启用信号231-1启用且定序器253-2经由启用信号231-2启用。在这个实例中,逻辑门256(OR)的输出用作启用信号231-1且逻辑门255(AND)的输出用作启用信号231-2。初级启用信号251作为输入提供到两个门255及256。在这个实例中,定序器253-2的输出264-4作为输入提供到OR门256且定序器253-1的输出264-3作为输入提供到AND门255。因此,响应于初级启用信号251或定序器输出264-4被断言(例如,逻辑“1”)而断言定序器启用信号231-1,且响应于初级启用信号251及定序器输出264-3被断言而断言定序器启用信号231-2。
作为实例,可响应于(例如,例如NVDIMM的存储器子系统的)通电事件而断言初级启用信号251。由于定序网络263的链式配置,将响应于初级启用信号251的断言而断言定序器启用信号231-1,但定序器启用信号231-2将保持在经取消断言状态直到定序器输出264-3被断言。一旦定序器启用信号231-2被断言(例如,响应于信号251及264-3的断言),就断言定序器输出264-4、264-5及264-6以根据特定电力序列启用相应电压调节器265-4、265-5及265-6。在断电序列期间及/或由于瞬态低电力事件,取消断言初级启用信号(例如,逻辑“0”)。定序网络263的链式配置还可提供电力轨267-1、267-2、267-3、267-4、267-5及267-6的合适(例如,安全)断电定序。例如,响应于初级启用信号251的取消断言,可断言定序器启用信号231-1以便尽管信号251被取消断言,但仍断言调节器启用信号264-1、264-2及264-3。例如,即使信号251被取消断言,也响应于提供到OR门256的信号264-4的断言而断言定序器启用信号231-1。
因此,如本文中进一步描述,定序网络263以及电力输送及定时电路系统262经配置以根据对应于装置266的电力序列规范安全地对装置266通电及/或断电。在数个实施例中,断电序列可为通电序列的倒序。
装置266的电力序列规范可包含激活电力轨267-1到267-6(例如,响应于启用信号264-1到264-6的断言)的顺序及/或在启用下一(或前一)调节器之前提供电力轨的持续时间。作为实例,考虑包含图2中所展示的组件的存储器子系统的初始通电事件。在检测到初级电力供应电压259已达到特定电平(例如,12V)时,可断言提供到定时电路系统261的定时器启用信号243且所述定时电路系统可响应于所述信号而断言初级启用信号251以便起始通电序列(例如,经由定序电路系统263及调节器265-1到265-6)。即,响应于初级启用信号251的断言,将断言定序器启用信号231-1,这将导致调节器启用信号264-1、264-2及264-3的断言以及调节器启用信号264-4、264-5及264-6的后续断言(例如,在定序器启用信号231-2由于在初级启用信号251被断言时调节器启用信号264-3的断言而被断言之后)。
电压阈值检测电路系统260经配置以监测初级供应电压259且检测初级供应电压事件,其可为例如其中初级供应电压下降到低于阈值电平或上升到高于阈值电平的瞬态电力事件。在数个实施例中,电压阈值检测电路系统经配置以检测初级供应电压何时下降到低于特定阈值电平(例如,10V、9V等)。例如,特定阈值电平可对应于可能引起装置266的电力供应定序问题的初级供应电压电平。此类问题可包含不当电力循环事件及/或违反装置电力序列规范,这可能导致锁定及/或损坏装置266的组件。在数个实施例中,响应于检测电路系统260检测到初级供应电压事件,可取消断言定时器启用信号243,这可触发定时电路系统261取消断言提供到定序电路系统263的初级启用信号251。
定时电路系统261还经配置以响应于定时器启用信号243的取消断言,在重新断言初级启用信号251之前将初级启用信号251维持在经取消断言状态达特定时间量。例如,定时电路系统261经配置以响应于经检测初级供应电压事件而将初级启用信号251维持在经取消断言状态达最小时间段。在数个实施例中,定时电路系统261经配置以将初级启用信号251维持在经取消断言状态(响应于初级供应电压事件)的特定时间量是基于定序电路系统263关闭且从电力轨抽干残余电压所需的时间量来确定。例如,此时间段可基于装置规范。特定时间量可称为“恢复时间段”。
如果在恢复时间段期间发生后续初级供应电压事件(例如,由电路系统260检测到),那么电路系统261可经配置以复位恢复时间段使得初级启用信号251保持被取消断言(响应于检测到后续初级供应电压事件)达对应于恢复时间段的额外时间量。应注意,在其中初级供应电压是非单调电压斜坡的例子中,低于电压阈值(例如,“开”电平)的每一偏移可作为初级供应电压事件呈现给定时电路系统261。
在缺乏定时电路系统261的情况下,瞬态低电力事件可能导致例如使到电力序列相依装置266及/或其组件电力不当地循环的问题。本公开的实施例可防止瞬态电力供应事件使电力不当地循环,这可防止电力序列相依装置的锁定且减少或消除对人工干预的需要,这可降低操作成本并且带来其它益处。
图3说明根据本公开的一些实施例的定序电路系统的实例。图3中所说明的定序电路系统可用于例如图2中所描述的存储子系统的存储子系统中。在这个实例中,定序电路系统包括耦合到用以控制定序器353的断言及取消断言(例如,启用及停用)(例如,经由相应定序器启用信号SEQ1_EN、SEQ2_EN、SEQ3_EN、…、SEQn_EN)的逻辑电路系统352的数个定序器353-1、353-2、353-3、…、353-N(被统称为定序器353)。定序器353经由逻辑352呈链式配置耦合使得按特定顺序(例如,正向及反向)断言定序器输出。定序器353的相应输出可为提供到组件354-1、354-2、354-3、…、354-N(被统称为组件354)的启用信号。作为实例,组件354可为电压调节器。
逻辑电路系统352包含数个AND门355-1、355-2、…、355-N-1(被统称为门355)及数个OR门356-1、356-2、356-3(被统称为门356)。如图3中所展示,除了链中的第一定序器353-1及最后一个定序器353-N之外,定序器353中的每一者具有对应于其的AND门355及OR门356。可类似于初级启用信号251的主控启用信号351提供到所有OR门356以及对应于链353-N中的最后一个定序器的AND门355-N-1。
如图3中所展示且如上文结合图2所描述,定序器的输出提供到对应于呈链式配置的下一及/或前一定序器353的特定逻辑门355/356以促进按特定顺序(例如,由于主控启用信号351的断言)或相反顺序(例如,由于信号351的取消断言)启用定序器输出。例如,从定序器353-1提供到组件“SEQ1_m”的输出信号也提供到对应于定序器353-2的AND门355-1的输入,从定序器353-2提供到组件“SEQ2_m”的输出信号也提供到对应于定序器353-3的AND门355-2的输入,且从定序器353-3提供到组件“SEQ3_m”的输出信号也提供到对应于定序器353-N的AND门355-N-1的输入。类似地,从定序器353-N提供到组件“SEQn_1”的输出信号也提供到对应于定序器353-3的OR门356-3的输入,从定序器353-3提供到组件“SEQ3_1”的输出信号也提供到对应于定序器353-2的OR门356-2的输入,且从定序器353-2提供到组件“SEQ2_1”的输出信号也提供到对应于定序器353-1的OR门356-1的输入。
在操作中,逻辑电路系统352及定序电路系统的配置响应于主控启用信号351的断言而按顺序从第一定序器353-1到最后一个定序器353-N提供定序输出信号。另外,逻辑电路系统352及定序电路系统的配置响应于主控启用信号351的取消断言而按相反顺序从最后一个定序器353-N到第一定序器353-1提供定序输出信号。在其中组件354是例如结合图2所描述的电压调节器的实施例中,所述电路系统可用以将经定序电力轨提供到电力序列相依装置(例如,266)。即,可在所述装置通电期间按第一顺序且在断电(例如,由于瞬态低电力事件或其它原因)期间按相反顺序提供经定序电力信号以便符合所述装置的电力序列规范。
图4是根据本公开的一些实施例的用于电力输送定时的实例方法403的流程图。方法403可由处理逻辑来执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如,在处理装置上运行或执行的指令)或其组合。在一些实施例中,方法403是由图2的电力输送定时电路系统262执行。尽管按特定序列或顺序展示,但除非另有指定,否则可修改过程的顺序。因此,所说明实施例应被理解为仅作为实例,且所说明过程可按不同顺序执行,且一些过程可并行执行。另外,在各种实施例中可省略一或多个过程。因此,并非在每个实施例中均需要所有过程。其它过程流程也是可能的。
在操作442处,电力输送定时电路系统可检测初级供应电压事件的发生,所述事件可包含其中例如初级供应电压下降到低于阈值电平的瞬态低电力事件。
在操作444处,电力输送定时电路系统响应于检测到初级供应电压事件的发生,取消断言提供到电压检测电路系统所耦合到的定时电路系统的定时器启用信号。
在操作446处,电力输送定时电路系统响应于定时器启用信号的取消断言,经由定时电路系统取消断言提供到定序电路系统的初级启用信号,及在重新断言初级启用信号之前将初级启用信号维持在经取消断言状态达特定时间量。定序电路系统可响应于初级启用信号的断言而断言到数个电压调节器的经定序启用信号,且可响应于初级启用信号的取消断言而取消断言经定序启用信号。在数个实施例中,所述方法可包含响应于定时器启用信号的重新断言及特定时间量已过去而重新断言初级启用信号。
在数个实施例中,初级供应电压事件是第一(例如,初始)初级供应电压事件且包含提供到电压阈值检测电路系统的初级供应电压已下降到低于阈值电平。在此类例子中,所述方法可包含响应于电压阈值检测电路系统在特定时间量到期之前检测到第二初级供应电压事件:重新断言提供到定时电路系统的定时器启用信号;及复位定时电路系统使得尽管定时器启用信号被重新断言,但仍将初级启用信号维持在经取消断言状态达额外的特定时间量。在各种实施例中,初级启用信号被取消断言的特定时间量足以根据存储器装置规范从供应到存储器装置的电力轨抽干残余电压。在重新断言初级启用信号之前将初级启用信号维持在经取消断言状态达特定时间量可防止违反存储器装置的电力序列相依组件的上电或下电要求中的一或多者。
图5说明计算机系统590的实例机器,在所述计算机系统内可执行用于致使所述机器执行本文中所论述的一或多种方法论的一组指令。在一些实施例中,计算机系统590可对应于包含、耦合到或利用存储器子系统(例如,图1的存储器子系统110)的主机系统(例如,图1的主机系统120)或可用以执行控制器的操作(例如,以执行操作系统以执行对应于图1的电力输送定时电路系统162及/或定序网络163的操作)。在替代实施例中,所述机器可连接(例如,联网)到LAN、内联网、外联网及/或因特网中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作,作为对等(或分布式)网络环境中的对等机器,或作为云计算基础设施或环境中的服务器或客户端机器。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设施、服务器、网络路由器、交换机或网桥,或能够执行一组指令(循序或其它)的另一机器,所述指令指定待由那个机器采取的动作。此外,虽然说明单个机器,但术语“机器”也应被理解为包含个别地或联合地执行一组(或多组)指令以执行本文中所论述的一或多种方法论的机器的集合。
实例计算机系统590包含经由总线597彼此进行通信的处理资源592(例如,处理装置)、主存储器594(例如,只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM),例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器598(例如,快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统599。
处理装置592表示一或多个通用处理装置,例如微处理器、中央处理单元等。更特定来说,所述处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器,或实施其它指令集的处理器,或实施指令集组合的处理器。处理装置592也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置592经配置以执行指令593以用于执行本文中所论述的操作及步骤。计算机系统590可进一步包含用以通过网络596进行通信的网络接口装置595。
数据存储系统599可包含机器可读存储媒体591(也被称为计算机可读媒体),所述机器可读存储媒体上存储有体现本文中所描述的一或多种方法论或功能的一或多组指令593或软件。指令593还可在其由计算机系统590执行期间完全地或至少部分地驻留在主存储器594及/或处理装置592内,所述主存储器594及处理装置592也构成机器可读存储媒体。机器可读存储媒体591、数据存储系统599及/或主存储器594可对应于图1的存储器子系统110。
在一个实施例中,指令593包含用以实施对应于图1的电力输送定时电路系统162的功能性的指令。所述指令可包含与操作图1中的电力输送定时电路系统162及/或定序器电路系统163相关联的命令589。虽然机器可读存储媒体591在实例实施例中被展示为单个媒体,但术语“机器可读存储媒体”应被理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被理解为包含能够存储或编码由机器执行且引起机器执行本公开的一或多种方法论的的一组指令的媒体。因此,术语“机器可读存储媒体”应被理解为包含但不限于固态存储器、光学媒体及磁性媒体。
已依据计算机存储器内的数据位的操作的算法及符号表示来呈现前文详细描述的一些部分。这些算法描述及表示是数据处理领域的技术人员用以最有效地向所属领域的其它技术人员传达他们工作的实质的方式。算法在本文且通常被认为是导向所期望结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的操作。通常,尽管不一定,但这些量采用能够被存储、组合、比较及以其它方式操纵的电或磁性信号的形式。有时,主要是出于常用原因,将这些信号称为位、值、元素、符号、字符、术语、数字等已被证明是方便的。
然而,应记住,所有这些及类似术语与适当物理量相关联且仅仅是应用于这些量的方便标签。本公开可涉及将在计算机系统的寄存器及存储器内表示为物理(电子)量的数据操纵及变换成在计算机系统存储器或寄存器或其它此类信息存储系统类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作及过程。
本公开还涉及用于执行本文中的操作的设备。这个设备可出于预期目的而专门构造,或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中,例如但不限于若干类型的磁盘(包含软盘、光盘、CD-ROM及磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适合于存储电子指令的媒体类型,其各自耦合到计算机系统总线。
本文中所提出的算法及显示并非与特定计算机或其它设备固有地相关。各种通用系统可与根据本文中的教示的程序一起使用,或构造更专业设备来执行所述方法可被证明是方便的。多种这些系统的结构将如下文描述中所阐述那样出现。另外,本公开未参考特定编程语言进行描述。将明白,可使用多种编程语言以实施如本文中所描述的本公开的教示。
本公开可作为可包含其上存储有指令的机器可读媒体的计算机程序产品或软件而提供,所述指令可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于呈机器(例如,计算机)可读的形式存储信息的机构。在一些实施例中,机器可读(例如,计算机可读)媒体包含机器(例如,计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中,已参考本公开的特定实例实施例描述本公开的实施例。将显而易见的是,在不脱离如所附权利要求书中所阐述的本公开的实施例的更广泛精神及范围的情况下,可对本公开的特定实施例进行各种修改。因此,说明书及附图被认为是说明意义而非限制意义。
Claims (20)
1.一种系统,其包括:
存储器装置;
定序电路系统,其经配置以联合将经定序电力信号提供到所述存储器装置而将启用信号提供到数个电压调节器;
电压阈值检测电路系统,其经配置以:
检测初级供应电压事件;及
响应于检测到初级供应电压事件,取消断言提供到定时电路系统的定时器启用信号;且
其中所述定时电路系统经配置以响应于所述定时器启用信号的所述取消断言:
取消断言提供到所述定序电路系统的初级启用信号;及
在重新断言所述初级启用信号之前将所述初级启用信号维持在经取消断言状态达特定时间量。
2.根据权利要求1所述的系统,其中所述初级供应电压事件包括对应于所述系统的初级供应电压达到阈值电平的发生。
3.根据权利要求2所述的系统,其中响应于所述电压阈值检测电路系统在所述定时电路系统将所述初级启用信号维持在所述经取消断言状态达所述特定时间量时检测到后续初级供应电压事件,复位所述特定时间量使得将所述初级启用信号维持在所述经取消断言状态达额外的特定时间量。
4.根据权利要求1到3中任一权利要求所述的系统,其中所述存储器装置包括电力序列相依存储器装置,所述电力序列相依存储器装置包括经配置以根据特定通电及/或断电序列要求从所述数个电压调节器接收所述经定序电力信号的组件。
5.根据权利要求1到3中任一权利要求所述的系统,其中所述系统包括可耦合到主机的非易失性双列直插式存储器模块(NVDIMM)。
6.根据权利要求1到3中任一权利要求所述的系统,其中所述特定时间量经选择以便足以允许所述定序电路系统关闭及从自所述数个电压调节器提供到所述存储器装置的电力轨抽干残余电压。
7.根据权利要求1到3中任一权利要求所述的系统,其中所述定序电路系统包括链式定序器网络,所述链式定序器网络包括多个定序器。
8.一种方法,其包括:
经由电压阈值检测电路系统,检测初级供应电压事件的发生;
响应于检测到所述初级供应电压事件的所述发生,取消断言提供到所述电压检测电路系统所耦合到的定时电路系统的定时器启用信号;及
响应于所述定时器启用信号的取消断言:
经由所述定时电路系统,取消断言提供到定序电路系统的初级启用信号;及
在重新断言所述初级启用信号之前将所述初级启用信号维持在经取消断言状态达特定时间量。
9.根据权利要求8所述的方法,其中所述方法进一步包括:
响应于所述初级启用信号的断言,经由所述定序电路系统断言到数个电压调节器的经定序启用信号;及
响应于所述初级启用信号的取消断言,经由所述定序电路系统取消断言所述经定序启用信号。
10.根据权利要求8所述的方法,其中所述方法进一步包括响应于以下项而重新断言所述初级启用信号:
所述定时器启用信号的重新断言;及
所述特定时间量已过去。
11.根据权利要求8所述的方法,其中所述初级供应电压事件是第一初级供应电压事件且包括提供到所述电压阈值检测电路系统的初级供应电压已下降到低于阈值电平,且其中所述方法进一步包括:
响应于所述电压阈值检测电路系统在所述特定时间量到期之前检测到第二初级供应电压事件:
重新断言提供到所述定时电路系统的所述定时器启用信号;及
复位所述定时电路系统使得尽管所述定时器启用信号被重新断言,但仍将所述初级启用信号维持在经取消断言状态达额外的特定时间量。
12.根据权利要求8到11中任一权利要求所述的方法,其中所述定序电路系统经配置以将经定序启用信号提供到数个电压调节器,所述电压调节器的输出经提供到包括多个电力序列相依组件的存储器装置,且其中所述方法进一步包括响应于所述初级供应电压事件的检测:
将所述初级启用信号维持在所述经取消断言状态达足以根据存储器装置规范从供应到所述存储器装置的电力轨抽干残余电压的时间量。
13.根据权利要求8到11中任一权利要求所述的方法,其中所述定序电路系统包括呈链式配置的数个电力定序器,且其中所述方法进一步包括响应于所述初级启用信号的断言而以特定序列启用所述数个电力定序器。
14.根据权利要求8到11中任一权利要求所述的方法,其中在重新断言所述初级启用信号之前将所述初级启用信号维持在所述经取消断言状态达所述特定时间量防止违反存储器装置的电力序列相依组件的上电或下电要求中的一或多者。
15.一种系统,其包括:
存储器装置,其包括多个电力序列相依组件;
电力定序电路系统,其经配置以响应于提供到其的初级启用信号的断言而将启用信号提供到耦合到多个电力定序相依组件的数个电压调节器;及
定时电路系统,其经配置以:
将所述初级启用信号提供到所述电力定序电路系统;
响应于提供到所述定时电路系统的定时器启用信号的第一次断言,断言所述初级启用信号;及
响应于由于经检测初级供应电压事件所致的所述定时器启用信号的后续取消断言,取消断言所述初级启用信号且将所述初级启用信号维持在经取消断言状态达恢复时间段。
16.根据权利要求15所述的系统,其中所述系统进一步包括电压阈值检测电路系统,所述电压阈值检测电路系统经配置以:
将所述定时器启用信号提供到所述定时电路系统,其中在所述系统通电时提供所述定时器启用信号的所述第一次断言;
检测所述初级供应电压事件,其中所述初级供应电压事件包括检测到对应于所述系统的初级供应电压已下降到低于阈值电平;及
响应于后续初级供应电压事件而重新断言所述定时器启用信号。
17.根据权利要求16所述的系统,其中响应于在所述恢复时间段到期之前所述后续初级供应电压事件的所述检测,所述定时电路系统进一步经配置以:
在额外的恢复时间段内防止重新断言所述初级启用信号。
18.根据权利要求15到17中任一权利要求所述的系统,其中所述恢复时间段及所述额外的恢复时间段是相同时间量。
19.根据权利要求15到17中任一权利要求所述的系统,其中所述定序电路系统包括非单片电力定序器。
20.根据权利要求19所述的系统,其中所述系统包括非易失性双列直插式存储器模块(NVDIMM),且其中所述存储器装置包括动态随机存取存储器(DRAM)装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/729,808 US10877541B1 (en) | 2019-12-30 | 2019-12-30 | Power delivery timing for memory |
US16/729,808 | 2019-12-30 | ||
PCT/US2020/065601 WO2021138065A1 (en) | 2019-12-30 | 2020-12-17 | Power delivery timing for memory |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114930271A true CN114930271A (zh) | 2022-08-19 |
Family
ID=74039785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080091883.5A Withdrawn CN114930271A (zh) | 2019-12-30 | 2020-12-17 | 用于存储器的电力输送定时 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10877541B1 (zh) |
CN (1) | CN114930271A (zh) |
WO (1) | WO2021138065A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10877541B1 (en) * | 2019-12-30 | 2020-12-29 | Micron Technology, Inc. | Power delivery timing for memory |
US11544203B2 (en) * | 2019-12-30 | 2023-01-03 | Micron Technology, Inc. | Sequencer chaining circuitry |
KR20210111073A (ko) * | 2020-03-02 | 2021-09-10 | 삼성전자주식회사 | 듀얼 핀 인터페이스를 갖는 멀티플 전력 관리 집적 회로들 및 장치 |
TWI784748B (zh) * | 2021-10-14 | 2022-11-21 | 茂達電子股份有限公司 | 電源管理系統及方法 |
US20230261649A1 (en) * | 2022-02-11 | 2023-08-17 | Pratt & Whitney Canada Corp. | Logic circuit for providing a signal value after a predetermined time period and method of using same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856556B1 (en) * | 2003-04-03 | 2005-02-15 | Siliconsystems, Inc. | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host |
CN1856762A (zh) * | 2003-08-01 | 2006-11-01 | 桑迪士克股份有限公司 | 用于多电压存储系统的带有旁路器的电压调节器 |
CN104412224A (zh) * | 2012-05-30 | 2015-03-11 | 先进微装置公司 | 在从低电力状态恢复时处理系统从易失性存储器的重新初始化 |
US20160077579A1 (en) * | 2014-09-15 | 2016-03-17 | Apple Inc. | Method for preparing a system for a power loss |
CN107272875A (zh) * | 2012-07-26 | 2017-10-20 | 亚特米斯购并有限公司 | 存储器装置的超深断电模式 |
US20180032390A1 (en) * | 2016-07-28 | 2018-02-01 | Dell Products L.P. | Triggering power loss protection on solid-state storage devices |
CN108536622A (zh) * | 2017-03-06 | 2018-09-14 | 爱思开海力士有限公司 | 存储装置、数据处理系统以及操作存储装置的方法 |
CN109256169A (zh) * | 2017-07-12 | 2019-01-22 | 闪迪技术有限公司 | 用于管芯上控制存储器命令、时序和/或控制信号的系统和方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7039821B1 (en) | 1998-12-31 | 2006-05-02 | Potega Patrick H | Hardware for configuring and delivering power |
US7058484B1 (en) | 1998-12-31 | 2006-06-06 | Patrick Henry Potega | Software for configuring and delivering power |
US7187600B2 (en) * | 2004-09-22 | 2007-03-06 | Freescale Semiconductor, Inc. | Method and apparatus for protecting an integrated circuit from erroneous operation |
AU2009228204B2 (en) | 2008-03-26 | 2015-01-15 | Zonit Structured Solutions, Llc | Power distribution systems and methodology |
US8009502B2 (en) * | 2009-06-24 | 2011-08-30 | Seagate Technology Llc | Systems, methods and devices for power control in mass storage devices |
US8680710B2 (en) * | 2010-12-17 | 2014-03-25 | Texas Instruments Incorporated | Analog power sequencer and method |
US8847777B2 (en) * | 2011-03-25 | 2014-09-30 | Apple Inc. | Voltage supply droop detector |
KR101939701B1 (ko) * | 2012-02-14 | 2019-01-18 | 삼성전자주식회사 | 전원 공급 회로 및 전원 공급 방법 |
US8724422B1 (en) * | 2012-02-29 | 2014-05-13 | Western Digital Technologies, Inc. | System and method for charging back-up charge storage element for data storage device using spindle phase switching elements |
KR20150047854A (ko) * | 2013-10-25 | 2015-05-06 | 삼성전자주식회사 | 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치 |
US9606742B1 (en) * | 2015-12-14 | 2017-03-28 | Oracle International Corporation | Variable pulse widths for word line activation using power state information |
US10921996B2 (en) * | 2019-03-22 | 2021-02-16 | Micron Technology, Inc. | Data lines updating for data generation |
US10877541B1 (en) * | 2019-12-30 | 2020-12-29 | Micron Technology, Inc. | Power delivery timing for memory |
-
2019
- 2019-12-30 US US16/729,808 patent/US10877541B1/en active Active
-
2020
- 2020-12-17 CN CN202080091883.5A patent/CN114930271A/zh not_active Withdrawn
- 2020-12-17 WO PCT/US2020/065601 patent/WO2021138065A1/en active Application Filing
- 2020-12-18 US US17/126,651 patent/US11353942B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856556B1 (en) * | 2003-04-03 | 2005-02-15 | Siliconsystems, Inc. | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host |
CN1856762A (zh) * | 2003-08-01 | 2006-11-01 | 桑迪士克股份有限公司 | 用于多电压存储系统的带有旁路器的电压调节器 |
CN104412224A (zh) * | 2012-05-30 | 2015-03-11 | 先进微装置公司 | 在从低电力状态恢复时处理系统从易失性存储器的重新初始化 |
CN107272875A (zh) * | 2012-07-26 | 2017-10-20 | 亚特米斯购并有限公司 | 存储器装置的超深断电模式 |
US20160077579A1 (en) * | 2014-09-15 | 2016-03-17 | Apple Inc. | Method for preparing a system for a power loss |
US20180032390A1 (en) * | 2016-07-28 | 2018-02-01 | Dell Products L.P. | Triggering power loss protection on solid-state storage devices |
CN108536622A (zh) * | 2017-03-06 | 2018-09-14 | 爱思开海力士有限公司 | 存储装置、数据处理系统以及操作存储装置的方法 |
CN109256169A (zh) * | 2017-07-12 | 2019-01-22 | 闪迪技术有限公司 | 用于管芯上控制存储器命令、时序和/或控制信号的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2021138065A1 (en) | 2021-07-08 |
US11353942B2 (en) | 2022-06-07 |
US20210200292A1 (en) | 2021-07-01 |
US10877541B1 (en) | 2020-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10877541B1 (en) | Power delivery timing for memory | |
US11404092B2 (en) | Cross point array memory in a non-volatile dual in-line memory module | |
US11809721B2 (en) | Memory sub-system temperature regulation by modifying a data parameter | |
US11854628B2 (en) | Power-on-reset for memory | |
US20200371690A1 (en) | Scan frequency modulation based on memory density or block usage | |
US20240087651A1 (en) | Adaptive pre-read management in multi-pass programming | |
US11664082B2 (en) | Capacitor health check | |
US11921647B2 (en) | Sequencer chaining circuitry | |
US20240201893A1 (en) | Input voltage degradation detection | |
US11829613B2 (en) | Power behavior detection in a memory device | |
US20240281368A1 (en) | Periodic and activity-based memory management | |
US20240036596A1 (en) | Voltage regulation system | |
US12027227B2 (en) | Low power management for sleep mode operation of a memory device | |
US20240201891A1 (en) | Input voltage degradation detection | |
US20230393760A1 (en) | Safe area for critical control data | |
US20240006001A1 (en) | Resumption of program or erase operations in memory | |
US20230043775A1 (en) | Power-on read demarcation voltage optimization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220819 |
|
WW01 | Invention patent application withdrawn after publication |