WO2016128860A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2016128860A1
WO2016128860A1 PCT/IB2016/050534 IB2016050534W WO2016128860A1 WO 2016128860 A1 WO2016128860 A1 WO 2016128860A1 IB 2016050534 W IB2016050534 W IB 2016050534W WO 2016128860 A1 WO2016128860 A1 WO 2016128860A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
electrode
oxide semiconductor
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2016/050534
Other languages
English (en)
French (fr)
Inventor
三宅博之
兼安誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN202210029672.XA priority Critical patent/CN114185216B/zh
Priority to JP2016574520A priority patent/JP6749252B2/ja
Priority to CN201680009371.3A priority patent/CN107209429B/zh
Priority to CN202211147382.1A priority patent/CN115542621B/zh
Priority to US15/545,411 priority patent/US10539839B2/en
Priority to CN202210029583.5A priority patent/CN114326211B/zh
Priority to CN202510228687.2A priority patent/CN120076406A/zh
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of WO2016128860A1 publication Critical patent/WO2016128860A1/ja
Anticipated expiration legal-status Critical
Priority to US16/698,426 priority patent/US10824028B2/en
Priority to US17/061,876 priority patent/US11187944B2/en
Priority to US17/061,870 priority patent/US11092856B2/en
Priority to US17/326,675 priority patent/US11493808B2/en
Priority to US17/949,396 priority patent/US11796866B2/en
Priority to US18/380,817 priority patent/US12105384B2/en
Priority to US18/896,991 priority patent/US20250020960A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Definitions

  • One embodiment of the present invention relates to a display device.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, a technical field of one embodiment of the present invention disclosed in this specification more specifically includes a semiconductor device, a display device, a liquid crystal display device, a light-emitting device, a power storage device, an imaging device, a driving method thereof, or
  • An example of the production method is as follows.
  • a vertically aligned (VA) type liquid crystal display device In recent years, as a liquid crystal display device with improved viewing angle characteristics and display quality, a vertically aligned (VA) type liquid crystal display device has been provided.
  • a multi-domain liquid crystal display device including a plurality of pixel electrodes per pixel and a transistor connected to each pixel electrode and controlling the potential of the pixel electrode is provided.
  • the orientation of the liquid crystal can be made different depending on each pixel electrode, so that the viewing angle can be further widened as compared with a conventional VA liquid crystal display device. Yes (see Patent Document 1).
  • liquid crystal display devices tend to increase in screen size to a diagonal of 60 inches or more, and further developments are being made with a screen size of a diagonal of 120 inches or more in mind.
  • the resolution of the screen is a high-definition image quality (FHD, 1920 ⁇ 1080), 4K image quality (3840 ⁇ 2160), and a high-definition trend, and a liquid crystal having a so-called 8K high resolution with a pixel number of 7680 ⁇ 4320
  • FHD high-definition image quality
  • 4K image quality 3840 ⁇ 2160
  • 8K high resolution with a pixel number of 7680 ⁇ 4320
  • the driving speed has been increased to double speed (also referred to as double speed driving), and further, high speed driving of quadruple speed or higher has been studied.
  • double speed driving also referred to as double speed driving
  • high speed driving of quadruple speed or higher has been studied.
  • the liquid crystal display device is operated at a high speed operation of at least double speed driving. Is required.
  • the liquid crystal display device is increased in size and definition, the number of required pixels is remarkably increased and the writing time per pixel is shortened. For this reason, a transistor that controls the potential of the pixel electrode is required to have a high-speed operation and a high on-current.
  • the increase in parasitic capacitance between the wirings causes a delay in signal transmission to the end of the signal line.
  • display quality decreases such as display unevenness and gradation defects, and power consumption increases.
  • an object of one embodiment of the present invention is to provide a display device that can reduce parasitic capacitance between wirings. Another object of one embodiment of the present invention is to provide a display device with improved display quality. Another object of one embodiment of the present invention is to provide a display device that can reduce power consumption. Another object of one embodiment of the present invention is to provide a novel semiconductor device, a novel display device, or the like.
  • a signal line intersecting with the signal line, a first electrode electrically connected to the signal line, a second electrode facing the first electrode, A third electrode opposed to the first electrode, a first pixel electrode electrically connected to the second electrode, a second pixel electrode electrically connected to the third electrode,
  • the first electrode has a region which is in contact with the electrode to the third electrode and is provided between the scan line and the first electrode to the third electrode, and the first electrode has a region overlapping with the scan line.
  • a gate insulating film is provided between the scan line and the semiconductor film, and the first electrode is formed by the scan line, the gate insulating film, the semiconductor film, the first electrode, and the second electrode.
  • a transistor is formed, and a second transistor is formed using a scan line, a gate insulating film, a semiconductor film, a first electrode, and a third electrode.
  • One embodiment of the present invention includes a first capacitor wiring electrically connected to the first pixel electrode and a second capacitor wiring electrically connected to the second pixel electrode.
  • the signal line includes a region overlapping between the first pixel electrode and the second pixel electrode, and the signal line does not have a region overlapping with the first capacitor wiring and the second capacitor wiring.
  • one embodiment of the present invention is the above display device in which the first electrode is provided between the second electrode and the third electrode in the top surface shape.
  • Another embodiment of the present invention is the above display device in which the semiconductor film includes an oxide containing In, M (M is aluminum, gallium, yttrium, or tin) and Zn.
  • M is aluminum, gallium, yttrium, or tin
  • the semiconductor film includes a first semiconductor film and a second semiconductor film including a region overlapping with the first semiconductor film, and the first semiconductor film includes the second semiconductor film
  • the display device includes an oxide having a composition in which the atomic ratio of In is larger than the atomic ratio of M than the semiconductor film.
  • parasitic capacitance between wirings of the display device can be reduced.
  • display quality of the display device can be improved.
  • power consumption of the display device can be reduced.
  • a novel semiconductor device, a novel display device, or the like can be provided. Note that the description of these effects does not disturb the existence of other effects.
  • FIG. 6 is a top view and a circuit diagram of one embodiment of a pixel.
  • FIGS. 5A and 5B are a top view and a circuit diagram of a pixel illustrating one embodiment of the present invention.
  • FIGS. FIG. 6 is a top view and a circuit diagram of one embodiment of a pixel.
  • FIG. 6 is a cross-sectional view of one embodiment of a pixel.
  • FIG. 6 is a top view of one embodiment of a pixel.
  • FIG. 6 is a top view of one embodiment of a pixel.
  • FIG. 6 is a top view and a circuit diagram of one embodiment of a pixel.
  • FIG. 6 is a top view and a circuit diagram of one embodiment of a pixel.
  • FIG. 6 is a top view and a circuit diagram of one embodiment of a pixel.
  • FIG. 5A and 5B are a top view and a circuit diagram of a pixel illustrating one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of one embodiment of a pixel.
  • 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
  • 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
  • 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
  • 9 is a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device.
  • 10A and 10B are a cross-sectional view illustrating an example of a manufacturing process of a semiconductor device, a top view, and a cross-sectional view illustrating one embodiment of a semiconductor device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a semiconductor device.
  • FIG. 8A and 8B are a top view and cross-sectional views illustrating one embodiment of a semiconductor device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a semiconductor device. The figure explaining a band structure.
  • FIG. 6 is a Cs-corrected high-resolution TEM image in a cross section of a CAAC-OS and a schematic cross-sectional view of the CAAC-OS. The Cs correction
  • FIG. 14 is a top view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • the figure explaining a display module. 10A and 10B each illustrate an electronic device.
  • the word “film” and the word “layer” can be interchanged with each other depending on circumstances or circumstances.
  • the term “conductive layer” may be changed to the term “conductive film”.
  • the term “insulating film” may be changed to the term “insulating layer” in some cases.
  • FIG. 1A is a top view of one pixel 100 of the liquid crystal display device having a multi-domain structure described in this embodiment, and a circuit diagram of the pixel 100 illustrated in FIG. 1A is illustrated in FIG. .
  • 2A is a top view of a pixel 200 of a conventional multi-domain liquid crystal display device, and FIG. 2B is a circuit diagram of the pixel shown in FIG.
  • the pixel 100 includes a scanning line 103 and a signal line 121 that intersects the scanning line 103.
  • a capacitor wiring 105 a and a capacitor wiring 105 b extending in the same direction as the scan line 103 are included. Note that the scan line 103 is provided between the capacitor wiring 105a and the capacitor wiring 105b.
  • a transistor 136 and a transistor 137 are provided in the vicinity of the intersection of the scanning line 103 and the signal line 121.
  • the transistor 136 includes a semiconductor film 135 that overlaps with the scan line 103, and a first electrode 123 and a second electrode 125 a that overlap with the semiconductor film 135.
  • the first electrode 123 is electrically connected to the signal line 121.
  • the first electrode 123 functions as one of a source electrode and a drain electrode in the transistor 136.
  • the second electrode 125 a functions as the other of the source electrode and the drain electrode in the transistor 136.
  • the transistor 137 includes a semiconductor film 135 that overlaps with the scan line 103, and a first electrode 123 and a third electrode 125 b that overlap with the semiconductor film 135.
  • the first electrode 123 functions as one of a source electrode and a drain electrode in the transistor 137.
  • the third electrode 125b functions as the other of the source electrode and the drain electrode in the transistor 137.
  • FIG. 1A illustrates the transistor 136 and the transistor 137 which are located outside the scanning line 103 in which part of an end portion of the semiconductor film 135 functions as a gate electrode in the top surface shape; however, the present invention is not limited to this. .
  • the end portion of the semiconductor film 135 may be inside the end portion of the scan line 103.
  • the second electrode 125a included in the transistor 136 is electrically connected to the pixel electrode 139a through the opening 144a. That is, the transistor 136 is connected to the liquid crystal element 142 including the pixel electrode 139a through the second electrode 125a. Further, one electrode of the capacitor 140 is electrically connected to the pixel electrode 139a and the second electrode 125a of the transistor 136, and the other electrode is electrically connected to the capacitor wiring 105a (see FIG. 1B). .
  • the third electrode 125b included in the transistor 137 is electrically connected to the pixel electrode 139b through the opening 144b.
  • the transistor 137 is connected to the liquid crystal element 143 including the pixel electrode 139b through the third electrode 125b.
  • one electrode of the capacitor 141 is electrically connected to the pixel electrode 139b and the third electrode 125b of the transistor 137, and the other electrode is electrically connected to the capacitor wiring 105b (see FIG. 1B). .
  • the opening 144a and the opening 144b are provided in an insulating film 116 described later.
  • the pixel electrode 139a and the pixel electrode 139b are not hatched in FIG. 1A and FIG. Yes.
  • the transistor 136 and the transistor 137 are located approximately at the center of the pixel 100 in the top surface shape, and are formed between the pixel electrode 139a and the pixel electrode 139b of each sub-pixel in the pixel 100.
  • the signal line 121 includes the electrode 139b and the semiconductor film 135, intersects with the scanning line 103, the first electrode 123 is electrically connected to the signal line 121, and the first electrode 125a includes the scanning line.
  • the second electrode 125 a faces the first electrode 123
  • the third electrode 125 b faces the first electrode 123
  • the first pixel electrode 139 a The second pixel electrode 139b is electrically connected to the third electrode 125b
  • the semiconductor film 135 includes the first electrode 123, the second electrode 125a, and the third electrode 125b.
  • the semiconductor film 135 is in contact with the electrode 125b and is scanned
  • 103 is provided between the first electrode 123 to the third electrode 125b, a display device.
  • the gate insulating film 107, the transistor 136, and the transistor 137 are provided.
  • the gate insulating film 107 is provided between the scan line 103 and the semiconductor film 135.
  • the transistor 136 includes the scan line 103 and the gate insulating film.
  • the transistor 137 includes the film 107, the semiconductor film 135, the first electrode 123, and the second electrode 125a.
  • the transistor 137 includes the scan line 103, the gate insulating film 107, the semiconductor film 135, the first electrode 123, and the third electrode.
  • the display device including 125b is also one embodiment of the present invention.
  • the transistor 136 and the transistor 137 have a common first electrode 123 that is one of a source electrode and a drain electrode, and the first electrode 123 overlaps with the scan line 103. With such a structure, parasitic capacitance generated between one electrode of the transistor 136 and the transistor 137 and the scan line 103 in one pixel 100 included in the display device can be reduced.
  • a parasitic capacitance C1 is generated in the overlapping portion of the scan line 103 and the second electrode 125a.
  • a parasitic capacitance C2 is generated in the overlapping portion of the scanning line 103 and the third electrode 125b.
  • parasitic capacitance C5, parasitic capacitance C6, and parasitic capacitance C7 are generated in the overlapping portion of the signal line 121 and the scanning line 103, the capacitance wiring 105a, and the capacitance wiring 105b, respectively.
  • FIG. 200 a top view of a pixel 200 in which each of two transistors included in one pixel is electrically connected to a signal line and the electrode does not overlap with a scan line is illustrated in FIG. Shown in A circuit diagram of the pixel 200 is shown in FIG. In the description of the pixel 200, the same components as those of the pixel 100 are denoted by the same reference numerals, and description of the configuration is omitted.
  • the pixel 200 includes a scanning line 203 and a signal line 221 that intersects the scanning line 203. Further, a capacitor wiring 105 a and a capacitor wiring 105 b extending in the same direction as the scanning line 203 are provided. Note that the scan line 203 is provided between the capacitor wiring 105a and the capacitor wiring 105b.
  • a transistor 236 and a transistor 237 are provided in the vicinity of the intersection of the scanning line 203 and the signal line 221.
  • the transistor 236 includes a gate electrode protruding from the scan line 203, a fourth electrode 223 a protruding from the signal line 221, and a second electrode 125 a connected to the liquid crystal element 142.
  • one electrode of the capacitor 140 is electrically connected to the pixel electrode 139a included in the liquid crystal element 142 and the second electrode 125a of the transistor 236, and the other electrode of the capacitor 140 is electrically connected to the capacitor wiring 105a. Connected (see FIG. 2B).
  • the transistor 237 includes a gate electrode protruding from the scanning line 203, a fifth electrode 223 b protruding from the signal line 121, and a third electrode 125 b connected to the liquid crystal element 143.
  • one electrode of the capacitor 141 is electrically connected to the pixel electrode 139b included in the liquid crystal element 143 and the third electrode 125b of the transistor 237, and the other electrode of the capacitor 141 is electrically connected to the capacitor wiring 105b. Connected (see FIG. 2B).
  • the transistor 236 and the transistor 237 are different from the transistor 136 and the transistor 137 in the pixel 100 in that each of the transistor 236 and the transistor 237 includes a fourth electrode 223a and a fifth electrode 223b which are one of a source electrode and a drain electrode. Further, the fourth electrode 223 a and the fifth electrode 223 b protruding from the signal line 221 do not overlap with the scan line 203.
  • a parasitic capacitance C11 is generated in the overlapping portion of the scanning line 203 and the second electrode 125a. Further, a parasitic capacitance C13 is generated in the overlapping portion of the scanning line 203 and the fourth electrode 223a. In the transistor 237, a parasitic capacitance C12 is generated in the overlapping portion of the scanning line 203 and the third electrode 125b. In addition, a parasitic capacitance C14 is generated in the overlapping portion of the scanning line 203 and the fifth electrode 223b.
  • a parasitic capacitance C15, a parasitic capacitance C16, and a parasitic capacitance C17 are generated in the overlapping portion of the signal line 221 and the scanning line 203, and the capacitance wiring 105a and the capacitance wiring 105b, respectively.
  • the parasitic capacitance C1 and the parasitic capacitance The capacitance C11 is substantially the same.
  • the parasitic capacitance C2 and the parasitic capacitance C12 are substantially the same.
  • the parasitic capacitance C5 and the parasitic capacitance C15 are substantially the same.
  • the parasitic capacitance C6 and the parasitic capacitance C16 are substantially the same.
  • the parasitic capacitance C7 and the parasitic capacitance C17 are substantially the same.
  • an electrode which is one of a source electrode and a train electrode is different (a fourth electrode 223a in the transistor 236 and a fifth electrode 223b in the transistor 237). Therefore, a parasitic capacitance C13 is generated between the scanning line 203 and the fourth electrode 223a, and a parasitic capacitance C14 is generated between the scanning line 203 and the fifth electrode 223b.
  • the electrode which is one of the source electrode and the drain electrode (the first electrode 123) in the transistor 136 and the transistor 137 is common, and the electrode is the signal line 121 and the scan line 103.
  • the parasitic capacitance generated in the overlapping portion of the electrode and the scanning line 103 is included in the above-described parasitic capacitance C5. Since the parasitic capacitance C5 is substantially the same as the parasitic capacitance C15, the pixel 100 has less parasitic capacitance than the pixel 200 by the amount of the parasitic capacitance C13 and the parasitic capacitance C14. From the above, the display device of one embodiment of the present invention can reduce parasitic capacitance generated between wirings in one pixel 100.
  • the pixel 100 described in this embodiment includes a common semiconductor film in the transistor 136 and the transistor 137; therefore, the transistor 136 and the transistor 137 share a region where the first electrode 123 and the semiconductor film 135 are in contact with each other. Can do. As a result, the area occupied by the transistor 136 and the transistor 137 in the pixel 100 can be reduced.
  • the pixel 100 may have a structure in which the capacitor wiring 105a and the capacitor wiring 105b are shared with adjacent pixels. With such a structure, the number of capacitor wirings included in the display device can be reduced.
  • the capacitance of the capacitor 140 can be increased by increasing the area of the overlapping portion of the pixel electrode 139a and the capacitor wiring 105a.
  • the capacitance of the capacitor 141 can be increased by increasing the area of the overlapping portion of the pixel electrode 139b and the capacitor wiring 105b.
  • FIG. 4 illustrates a cross-sectional structure of the transistor 136 and the capacitor 140 along a dashed-dotted line AB illustrated in FIG.
  • the transistor 136 includes a scan line 103, a semiconductor film 135, a gate insulating film 107 provided between the scan line 103 and the semiconductor film 135, a first electrode 123 in contact with the semiconductor film 135, a semiconductor, A second electrode 125a in contact with the film 135;
  • the capacitor element 140 includes a capacitor wiring 105a, a second electrode 125a, and a gate insulating film 107 provided between the capacitor wiring 105a and the second electrode 125a over the substrate 101.
  • the insulating film 116 is provided over the gate insulating film 107, the semiconductor film 135, the first electrode 123, and the second electrode 125a.
  • a pixel electrode 139a electrically connected to the second electrode 125a is provided over the insulating film 116 through an opening 144a provided in the insulating film 116.
  • the transistor 137 has a structure similar to that of the transistor 136.
  • the capacitor 141 has a structure similar to that of the capacitor 140.
  • the substrate 101 a glass substrate, a ceramic substrate, a plastic substrate having heat resistance enough to withstand the processing temperature of the manufacturing process, and the like can be used.
  • a surface of a metal substrate such as stainless steel provided with an insulating film may be used.
  • an alkali-free glass substrate such as barium borosilicate glass, aluminoborosilicate glass, or aluminosilicate glass may be used.
  • the size of the substrate 101 is not limited, and for example, a 3rd generation to 10th generation glass substrate often used in a liquid crystal display device can be used.
  • a material used for the substrate 101 a material used for the substrate 502 described later in Embodiment 2 can be referred to.
  • a part of the scanning line 103 functions as a gate electrode of the transistor 136.
  • the scan line 103 is formed as a single layer or stacked layers using a metal material such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, neodymium, scandium, or nickel, or an alloy material containing these as a main component. be able to.
  • a semiconductor typified by polycrystalline silicon doped with an impurity element such as phosphorus, an Ag—Pd—Cu alloy, an Al—Nd alloy, an Al—Ni alloy, or the like may be used.
  • the two-layer structure of the scanning line 103 includes a two-layer structure in which a molybdenum film is stacked on an aluminum film, a two-layer structure in which a molybdenum film is stacked on a copper film, or titanium nitride on a copper film.
  • a two-layer structure in which a manganese alloy film and a copper film are stacked, a two-layer structure in which a copper-manganese alloy film and a copper film are stacked, and the like are preferable.
  • the three-layer structure is preferably a three-layer structure in which a tungsten film or a tungsten nitride film, an alloy film of aluminum and silicon or an alloy film of aluminum and titanium, and a titanium nitride film or a titanium film are stacked.
  • a metal film functioning as a barrier film By stacking a metal film functioning as a barrier film on a film with low electrical resistance, electrical resistance can be reduced and diffusion of a metal element from the metal film to the semiconductor film can be prevented.
  • a material used for the scan line 103 a material used for the conductive film 504 described later in Embodiment 2 can be referred to.
  • capacitor wiring 105 a and the capacitor wiring 105 b have the same material and stacked structure as the scan line 103.
  • the gate insulating film 107 is a single layer or a stack of a silicon oxide film, a silicon oxynitride film, a silicon nitride film, a silicon nitride oxide film, an aluminum oxide film, an aluminum nitride film, an aluminum oxynitride film, or an aluminum nitride oxide film. Can be formed.
  • the gate insulating film 107 has a stacked structure of a gate insulating film 107a and a gate insulating film 107b.
  • materials used for the gate insulating film 107a and the gate insulating film 107b materials used for the insulating film 506 and the insulating film 507 described later in Embodiment 2 can be referred to, respectively.
  • a silicon film or an oxide semiconductor film can be used.
  • an amorphous structure, a polycrystalline structure, a single crystal structure, or another crystal structure can be used as appropriate.
  • an oxide semiconductor film can be preferably used as the semiconductor film 135.
  • In-M (M is aluminum, gallium, yttrium, or tin) oxide or In-M-Zn oxide can be used.
  • an oxide semiconductor film 135a and an oxide semiconductor film 135b having different compositions are preferably used.
  • materials used for the oxide semiconductor film 135a and the oxide semiconductor film 135b materials used for the oxide semiconductor film 508a and the oxide semiconductor film 508b described later in Embodiment 2 can be referred to, respectively.
  • the first electrode 123 and the second electrode 125a can be formed of a single layer or a stacked layer using aluminum, copper, titanium, neodymium, scandium, molybdenum, chromium, tantalum, tungsten, or the like.
  • an aluminum alloy to which a hillock preventing element is added such as an Al—Nd alloy that can be used for the scan line 103 may be used.
  • Crystalline silicon to which an impurity element which serves as a donor is added may be used.
  • a film on the side in contact with crystalline silicon to which an impurity element serving as a donor is added is formed of titanium, tantalum, molybdenum, tungsten, or a nitride of these elements, and a stacked structure in which aluminum or an aluminum alloy is formed thereon. Also good. Furthermore, a laminated structure in which the upper and lower surfaces of aluminum or an aluminum alloy are sandwiched between titanium, tantalum, molybdenum, tungsten, or nitrides of these elements may be employed.
  • the materials of the conductive films 512a and 512b described later in Embodiment 2 can be referred to.
  • the signal line 121 and the third electrode 125 b have the same material and stacked structure as the first electrode 123.
  • the insulating film 116 has a stacked structure of an insulating film 116a, an insulating film 116b, and an insulating film 116c in this embodiment.
  • the description of the insulating film 514, the insulating film 516, and the insulating film 518 described later in Embodiment 2 can be referred to.
  • the insulating film 116 may be formed as a single layer or a stacked layer using a material similar to that of the gate insulating film 107.
  • a metal film such as molybdenum, titanium, tantalum, tungsten, aluminum, silver, copper, chromium, neodymium, or scandium, or an alloy film containing any of these metals can be used in a single layer or a stacked layer.
  • the alloy containing aluminum include an aluminum-nickel-lanthanum alloy, an aluminum-titanium alloy, and an aluminum-neodymium alloy.
  • the alloy containing silver include a silver-neodymium alloy and a magnesium-silver alloy.
  • an alloy containing gold and copper can be used.
  • a metal nitride film containing titanium nitride, molybdenum nitride, tungsten nitride, or the like may be used.
  • a material used for the pixel electrode 139a a material of the conductive film 520 described later in Embodiment 2 can be referred to.
  • the pixel electrode 139b has the same material and stacked structure as the pixel electrode 139a.
  • FIG. 5 is a top view of the pixel 100 including the pixel electrode 148 and the pixel electrode 149 using an oxide semiconductor film.
  • FIG. 6 illustrates a cross-sectional structure of the transistor 136 and the capacitor 145 along the dashed-dotted line CD in FIG.
  • an oxide conductor film can be referred to as an oxide semiconductor film with high carrier density and low resistance, an oxide semiconductor film with conductivity, an oxide semiconductor film with high conductivity, or the like. it can.
  • an oxide semiconductor film as the pixel electrode 148 in the case where an oxide semiconductor film is used as the semiconductor film 135 because the semiconductor film 135 and the pixel electrode 148 can be formed in the same step.
  • the resistance of the oxide semiconductor film can be controlled by oxygen vacancies in the film and / or the concentration of impurities such as hydrogen and water in the film. Therefore, an oxide semiconductor film processed into an island shape is formed in the same process by selecting a process in which oxygen deficiency or / and impurity concentration is increased or a process in which oxygen deficiency or / and impurity concentration is reduced.
  • the resistivity of the semiconductor film 135 and the pixel electrode 148 can be controlled.
  • the island-shaped oxide semiconductor film is the oxide conductor film 148a and the oxide conductor film 148b functioning as the pixel electrode 148, so that oxygen vacancies in the oxide semiconductor film are increased.
  • an oxide semiconductor film with high carrier density and low resistance can be obtained.
  • insulating films 116a and 116b are provided over the transistor 136 so that the oxide semiconductor films 135a and 135b are not exposed to the plasma treatment.
  • the insulating films 116 a and 116 b are provided so that regions overlapping with the oxide conductor films 148 a and 148 b are selectively removed.
  • the plasma treatment performed on the oxide conductor films 148a and 148b typically, one or more kinds selected from rare gases (He, Ne, Ar, Kr, Xe), phosphorus, boron, hydrogen, and nitrogen are used. And plasma treatment using a gas containing. More specifically, plasma treatment in an Ar atmosphere, plasma treatment in a mixed gas atmosphere of Ar and hydrogen, plasma treatment in an ammonia atmosphere, plasma treatment in a mixed gas atmosphere of Ar and ammonia, or nitrogen For example, plasma treatment in an atmosphere.
  • the pixel electrode 149 has the same material and stacked structure as the pixel electrode 148. 5 and 6, the capacitor 145 includes the capacitor wiring 105a, the pixel electrode 148, and the gate insulating film 107 provided between the capacitor wiring 105a and the pixel electrode 148.
  • the capacitor 146 includes the capacitor wiring 105b, the pixel electrode 149, and the gate insulating film 107 provided between the capacitor wiring 105b and the pixel electrode 149.
  • Embodiment 2 When the transistor described in Embodiment 2 is used for the pixel 100 described in this embodiment, power consumption of the display device of one embodiment of the present invention can be reduced.
  • FIG. 7A is a top view of one pixel 300 of the liquid crystal display device with a multi-domain structure described in this embodiment
  • FIG. 7B is a circuit diagram of the pixel 300 illustrated in FIG. It is.
  • the pixel 300 includes a scanning line 303 and a signal line 321 that intersects with the scanning line 303.
  • the signal line 321 includes a region overlapping between the pixel electrode 339a and the pixel electrode 339b.
  • a capacitor wiring 305 a and a capacitor wiring 305 b extending in the same direction as the signal line 321 are provided. That is, the signal line 321 does not have a region overlapping with the capacitor wiring 305a and the capacitor wiring 305b.
  • the capacitor wiring 305a and the capacitor wiring 305b are electrically connected to the pixel electrode 339a and the pixel electrode 339b, respectively.
  • a signal line 321 is provided between the capacitor wiring 305a and the capacitor wiring 305b.
  • a transistor 336 and a transistor 337 are provided in the vicinity of the intersection of the scanning line 303 and the signal line 321.
  • the transistor 336 includes a semiconductor film 335 that overlaps with the scan line 303, and a sixth electrode 323 a and a seventh electrode 325 a that overlap with the semiconductor film 335.
  • the sixth electrode 323a is electrically connected to the signal line 321.
  • the sixth electrode 323a functions as one of a source electrode and a drain electrode in the transistor 336.
  • the seventh electrode 325a functions as the other of the source electrode and the drain electrode in the transistor 336.
  • the transistor 337 includes a semiconductor film 335 overlapping with the scan line 303, and an eighth electrode 323 b and a ninth electrode 325 b overlapping with the semiconductor film 335.
  • the eighth electrode 323b is electrically connected to the signal line 321.
  • the eighth electrode 323b functions as one of a source electrode and a drain electrode in the transistor 337.
  • the ninth electrode 325b functions as the other of the source electrode and the drain electrode in the transistor 337.
  • the seventh electrode 325a included in the transistor 336 is electrically connected to the pixel electrode 339a through the opening 344a.
  • the transistor 336 is connected to the liquid crystal element 342 including the pixel electrode 339a through the seventh electrode 325a.
  • One electrode of the capacitor 340 is electrically connected to the pixel electrode 339a and the seventh electrode 325a of the transistor 336, and the other electrode 345a is electrically connected to the capacitor wiring 305a through the opening 346a.
  • the ninth electrode 325b included in the transistor 337 is electrically connected to the pixel electrode 339b through the opening 344b.
  • the transistor 337 is connected to the liquid crystal element 343 including the pixel electrode 339b by the ninth electrode 325b.
  • One electrode of the capacitor 341 is electrically connected to the pixel electrode 339b and the ninth electrode 325b of the transistor 337, and the other electrode 345b is electrically connected to the capacitor wiring 305b through the opening 346b.
  • the opening 344a and the opening 344b are provided in an insulating film 316 described later.
  • the opening 346a and the opening 346b are provided in a gate insulating film 307 described later.
  • the pixel electrode 339a and the pixel electrode 339b are not hatched, and only the outline of the upper surface shape is indicated by a broken line.
  • the transistor 336 and the transistor 337 are located approximately at the center of the pixel 300 in the top surface shape, and are formed between the pixel electrode 339a and the pixel electrode 339b of each sub-pixel in the pixel 300.
  • the sixth electrode 323a and the eighth electrode 323b which are one of the source electrode and the drain electrode, overlap with the scan line 303 in the overlapping portion of the signal line 321 and the scan line 303, respectively.
  • parasitic capacitance generated between one electrode of the transistor 336 and the transistor 337 and the scan line 303 in one pixel 300 included in the display element can be reduced.
  • the seventh electrode 325a and the ninth electrode 325b which are the other of the source electrode and the drain electrode overlap with the scan line 303, respectively.
  • a parasitic capacitance C21 is generated in the overlapping portion of the scan line 303 and the seventh electrode 325a.
  • a parasitic capacitance C22 is generated in the overlapping portion of the scanning line 303 and the ninth electrode 325b.
  • a parasitic capacitance C25 is generated in the overlapping portion of the signal line 321 and the scanning line 303. Since the sixth electrode 323a and the eighth electrode 323b overlap with the scanning line 303 in the overlapping portion of the signal line 321 and the scanning line 303, the overlapping portion of the sixth electrode 323a, the eighth electrode 323b, and the scanning line 303 is overlapped. Is included in the above-described parasitic capacitance C25.
  • the pixel 300 including the transistor 336 and the transistor 337 and the pixel 100 including the transistor 136 and the transistor 137 are compared. Since the area of the overlapping portion of the seventh electrode 325a and the scanning line 303 is larger than the area of the overlapping portion of the second electrode 125a and the scanning line 103, the parasitic capacitance C21 is larger than the parasitic capacitance C1. Further, since the area of the overlapping portion of the ninth electrode 325b and the scanning line 303 is larger than the area of the overlapping portion of the third electrode 125b and the scanning line 103, the parasitic capacitance C22 is larger than the parasitic capacitance C2.
  • the parasitic capacitance C25 and the parasitic capacitance C5 are substantially the same.
  • a parasitic capacitance C6 and a parasitic capacitance C7 are generated in the overlapping portion of the signal line 121, the capacitor wiring 105a, and the capacitor wiring 105b, respectively.
  • the signal line 321 does not overlap with the capacitor wiring 305a and the capacitor wiring 305b, no parasitic capacitance is generated between the signal line 321 and the capacitor wiring 305a and the capacitor wiring 305b.
  • a parasitic capacitance that causes a delay in signal transmission by a signal line is less affected by a signal transmission delay when it occurs at the terminal in a signal transmission path than through a transistor.
  • the parasitic capacitance C1 generated in the overlapping portion between the scanning line 103 and the second electrode 125a is more signal than the parasitic capacitance C6 generated in the overlapping portion between the signal line 121 and the capacitor wiring 105a.
  • the influence on the signal transmission delay of the line 121 is small. This is because the parasitic capacitance C6 is added by the number of capacitive wirings that overlap the one signal line 121 in the liquid crystal display device, and the signal transmission is affected.
  • the parasitic capacitance C1 is connected to the one signal line 121. This is because signal transmission is affected when one transistor 136 is turned on. Therefore, compared with the pixel 100, the pixel 300 has a parasitic capacitance C6 and a parasitic capacitance C7 that are generated in the pixel 100, although the difference between the parasitic capacitance C21 and the parasitic capacitance C1 and the difference between the parasitic capacitance C22 and the parasitic capacitance C2 are larger. By not generating the parasitic capacitance, it is possible to reduce the parasitic capacitance that causes the signal transmission delay of the signal line included in the liquid crystal display device.
  • the end portion of the semiconductor film 335 is extended in a direction in which the signal line 321 extends, the overlapping portion of the seventh electrode 325a and the scan line 303, the ninth electrode 325b, and the scan line.
  • the seventh electrode 325a and the ninth electrode 325b may be provided so that the area of the overlapping portion of the line 303 is reduced.
  • the semiconductor film 335 may be provided so that the end portion of the semiconductor film 335 is located outside the overlapping portion of the signal line 321 and the scan line 303 in the top view.
  • the pixel 300 may have a structure in which the capacitor wiring 305a and the capacitor wiring 305b are shared with adjacent pixels. With such a structure, the number of capacitor wirings included in the display device can be reduced.
  • the capacitance of the capacitor 340 can be increased by increasing the area of the overlapping portion of the pixel electrode 339a and the capacitor wiring 305a.
  • the capacitance of the capacitor 341 can be increased.
  • FIG. 9 illustrates a cross-sectional structure of the transistor 336 and the capacitor 340 along the dashed-dotted line CD in FIG.
  • the transistor 336 includes a scan line 303, a semiconductor film 335, a gate insulating film 307 provided between the scan line 303 and the semiconductor film 335, a sixth electrode 323a in contact with the semiconductor film 335, a semiconductor, A seventh electrode 325a in contact with the film 335;
  • the capacitor 340 includes an electrode 345a, a seventh electrode 325a, and a gate insulating film 307 provided between the electrode 345a and the seventh electrode 325a over the substrate 301.
  • a capacitor wiring 305 a electrically connected to the electrode 345 a is provided over the gate insulating film 307 through an opening 346 a provided in the gate insulating film 307.
  • An insulating film 316 is provided over the gate insulating film 307, the semiconductor film 335, the sixth electrode 323a, the seventh electrode 325a, and the capacitor wiring 305a.
  • a pixel electrode 339a electrically connected to the seventh electrode 325a is provided over the insulating film 316 through an opening 344a provided in the insulating film 316.
  • the transistor 337 has a structure similar to that of the transistor 336.
  • the capacitor 341 has a structure similar to that of the capacitor 340.
  • Each layer included in the transistor 336 and the capacitor 340 has the same material and stacked structure as each layer included in the transistor 136 and the capacitor 140.
  • the insulating film 316 and the pixel electrode 339a can be formed using the same material as the insulating film 116 and the pixel electrode 139a, respectively.
  • the same material as that of the scan line 303 and the sixth electrode 323a can be used, respectively.
  • Embodiment 2 Note that a more detailed structure and manufacturing method of the transistor 336 will be described later in Embodiment 2.
  • the transistor described in Embodiment 2 for the pixel 300 described in this embodiment, power consumption of the display device of one embodiment of the present invention can be reduced.
  • the multi-domain liquid crystal display device can have a scan line between a scan line and a signal line, that is, a gate electrode of the transistor, a source electrode of the transistor, Parasitic capacitance generated between the drain electrode and the signal line that is one of the drain electrodes can be reduced. Further, with the pixel 300 described in this embodiment, the multi-domain liquid crystal display device can reduce parasitic capacitance generated between the signal line and the capacitor wiring. Therefore, display quality can be improved particularly in a large liquid crystal display device, a liquid crystal display device capable of high-speed driving, and a liquid crystal display device with high resolution. In addition, power consumption of the liquid crystal display device can be reduced.
  • One pixel may include three or more transistors and a plurality of pixel electrodes connected to the transistors.
  • FIG. 14C is a top view of a transistor 500 which is a semiconductor device of one embodiment of the present invention
  • FIG. 14B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. This corresponds to a cross-sectional view of the cut surface between the figure and the alternate long and short dash line Y1-Y2.
  • 10A to 14A are cross-sectional views illustrating a manufacturing process of the transistor 500 illustrated in FIG.
  • part of the components of the transistor 500 (such as an insulating film functioning as a gate insulating film) is omitted to avoid complexity.
  • the direction of the alternate long and short dash line X1-X2 may be referred to as a channel length direction, and the direction of the alternate long and short dash line Y1-Y2 may be referred to as a channel width direction. Note that in the top view of the transistor, some components may be omitted in the following drawings as in FIG. 14C.
  • the transistor 500 includes a conductive film 504 functioning as a gate electrode over the substrate 502, an insulating film 506 over the substrate 502 and the conductive film 504, an insulating film 507 over the insulating film 506, and an oxide semiconductor film over the insulating film 507. 508, a conductive film 512a functioning as a source electrode electrically connected to the oxide semiconductor film 508, and a conductive film 512b functioning as a drain electrode electrically connected to the oxide semiconductor film 508. Further, insulating films 514 and 516 and an insulating film 518 are provided over the transistor 500, more specifically, over the conductive films 512a and 512b and the oxide semiconductor film 508.
  • the insulating films 514, 516, and 518 function as protective insulating films for the transistor 500.
  • the insulating film 514 may be referred to as a first protective insulating film
  • the insulating film 516 may be referred to as a second protective insulating film.
  • the oxide semiconductor film 508 includes a first oxide semiconductor film 508a on the conductive film 504 side that functions as a gate electrode and a second oxide semiconductor film 508b over the first oxide semiconductor film 508a. Have.
  • the insulating film 506 and the insulating film 507 function as gate insulating films of the transistor 500.
  • an In-M (M is aluminum, gallium, yttrium, or tin) oxide or an In-M-Zn oxide can be used.
  • an In-M-Zn oxide is preferably used.
  • the first oxide semiconductor film 508a preferably contains an oxide having a composition in which the atomic ratio of In is larger than the atomic ratio of M, as compared to the second oxide semiconductor film 508b.
  • the field-effect mobility (sometimes simply referred to as mobility or ⁇ FE) of the transistor 500 is increased. be able to. Specifically, the field effect mobility of the transistor 500 exceeds 10 cm 2 / Vs, and more preferably, the field effect mobility of the transistor 500 can exceed 30 cm 2 / Vs.
  • the above-described transistor with high field-effect mobility is used for a gate driver that generates a gate signal (particularly, a demultiplexer connected to an output terminal of a shift register included in the gate driver).
  • a semiconductor device or a display device (also referred to as a frame) can be provided.
  • the first oxide semiconductor film 508a has a composition in which the atomic ratio of In is larger than the atomic ratio of M
  • the electrical characteristics of the transistor 500 easily change during light irradiation.
  • the second oxide semiconductor film 508b is formed over the first oxide semiconductor film 508a. Since the second oxide semiconductor film 508b has a composition with a smaller atomic ratio of In than the first oxide semiconductor film 508a, the band gap Eg is larger than that of the first oxide semiconductor film 508a. Therefore, the oxide semiconductor film 508 having a stacked structure of the first oxide semiconductor film 508a and the second oxide semiconductor film 508b has high resistance due to the optical negative bias stress test.
  • the oxide semiconductor film having the above structure can reduce the amount of light absorbed by the oxide semiconductor film 508 during light irradiation. Accordingly, variation in electrical characteristics of the transistor 500 during light irradiation can be suppressed.
  • excess oxygen is introduced into the insulating film over the oxide semiconductor film 508, here, the insulating film 514 and / or the insulating film 516 over the oxide semiconductor film 508.
  • oxygen is transferred from the insulating film 514 and / or the insulating film 516 into the oxide semiconductor film 508, so that oxygen vacancies in the oxide semiconductor film 508, particularly in the first oxide semiconductor film 508a, are filled.
  • excess oxygen is introduced into the insulating film 516 and oxygen is transferred from the insulating film 516 into the oxide semiconductor film 508, whereby the oxide semiconductor In the film 508, oxygen vacancies in the first oxide semiconductor film 508a are filled.
  • the insulating films 514 and 516 preferably have a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region).
  • the insulating films 514 and 516 are insulating films capable of releasing oxygen.
  • oxygen is introduced into the insulating films 514 and 516 after film formation to form the oxygen-excess regions.
  • a method for introducing oxygen an ion implantation method, an ion doping method, a plasma immersion ion implantation method, plasma treatment, or the like can be used.
  • the thickness of the second oxide semiconductor film 508b near the channel region is preferably 1 nm to 20 nm, and more preferably 3 nm to 10 nm.
  • the second oxide semiconductor film 508b preferably has high oxygen permeability. With the use of the second oxide semiconductor film 508b with high oxygen permeability, excess oxygen contained in the insulating films 514 and 516 can be preferably transmitted through the first oxide semiconductor film 508a.
  • the oxide semiconductor film has a stacked structure, and the insulating film in contact with the oxide semiconductor film has a structure in which excess oxygen is included, so that reliability is improved.
  • a semiconductor device with a high level can be provided.
  • the temperature during the manufacturing process of the semiconductor device having the above structure is low (typically less than 400 ° C. or less than 375 ° C. (preferably, 340 ° C. to 360 ° C.). be able to. Note that a manufacturing process of the semiconductor device will be described later.
  • the substrate 502 there is no particular limitation on the material of the substrate 502, but it is necessary that the substrate 502 have at least heat resistance to withstand heat treatment performed later.
  • a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 502.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and a semiconductor element is provided over these substrates.
  • the substrate 502 may be used.
  • a large display device can be manufactured by using a large-area substrate such as a sixth generation, a seventh generation, an eighth generation, a ninth generation, or a tenth generation. it can. It is preferable to use such a large-area substrate because manufacturing costs can be reduced.
  • a flexible substrate may be used as the substrate 502, and the transistor 500 may be formed directly over the flexible substrate.
  • a separation layer may be provided between the substrate 502 and the transistor 500. The separation layer can be used to separate a part from the substrate 502 and transfer it to another substrate after part or all of the semiconductor device is completed thereon. At that time, the transistor 500 can be transferred to a substrate having poor heat resistance or a flexible substrate.
  • the conductive films 504, 512a, and 512b may have a single-layer structure or a stacked structure including two or more layers.
  • the conductive films 504, 512a, and 512b include indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, and indium tin oxide containing titanium oxide.
  • a light-transmitting conductive material such as indium zinc oxide or indium tin oxide to which silicon oxide is added can be used.
  • a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductive films 504, 512a, and 512b.
  • X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
  • a Cu-X alloy film it can be processed by a wet etching process, and thus manufacturing costs can be suppressed.
  • a silicon oxide film or a silicon oxynitride film is formed by a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like.
  • PECVD plasma enhanced chemical vapor deposition
  • a single-layer insulating film selected from the above materials or an insulating film having three or more layers may be used instead of the stacked structure of the insulating films 506 and 507.
  • the insulating film 506 functions as a blocking film that suppresses permeation of oxygen.
  • the insulating film 506 can suppress permeation of oxygen.
  • the insulating film 507 in contact with the oxide semiconductor film 508 functioning as the channel region of the transistor 500 is preferably an oxide insulating film, and includes a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region). ) Is more preferable.
  • the insulating film 507 is an insulating film capable of releasing oxygen.
  • the insulating film 507 may be formed in an oxygen atmosphere, for example.
  • oxygen may be introduced into the insulating film 507 after deposition to form an oxygen-excess region.
  • an ion implantation method, an ion doping method, a plasma immersion ion implantation method, a plasma treatment, or the like can be used.
  • hafnium oxide has a higher dielectric constant than silicon oxide or silicon oxynitride. Accordingly, since the thickness of the insulating film 507 can be increased as compared with the case where silicon oxide or silicon oxynitride is used, leakage current due to a tunnel current can be reduced. That is, a transistor with a small off-state current can be realized. Further, hafnium oxide having a crystal structure has a higher relative dielectric constant than hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off-state current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include a monoclinic system and a cubic system. Note that one embodiment of the present invention is not limited thereto.
  • a silicon nitride film is formed as the insulating film 506 and a silicon oxide film is formed as the insulating film 507. Since the silicon nitride film has a relative dielectric constant higher than that of the silicon oxide film and has a large film thickness necessary for obtaining a capacitance equivalent to that of the silicon oxide film, a silicon nitride film is used as a gate insulating film of the transistor 500. Insulating film can be physically thickened. Therefore, a decrease in the withstand voltage of the transistor 500 can be suppressed, and further, the withstand voltage can be improved, so that electrostatic breakdown of the transistor 500 can be suppressed.
  • the oxide semiconductor film 508 any of the above materials can be used.
  • the oxide semiconductor film 508 is an In-M-Zn oxide
  • the atomic ratio of the metal elements of the sputtering target used for forming the In-M-Zn oxide satisfies In ⁇ M and Zn ⁇ M. It is preferable.
  • the oxide semiconductor film 508 is an In-M-Zn oxide
  • a target including a polycrystalline In-M-Zn oxide is preferably used as the sputtering target.
  • the oxide semiconductor film 508 having crystallinity can be easily formed.
  • the atomic ratio of the oxide semiconductor film 508 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target as an error.
  • the atomic ratio of the metal elements of the sputtering target used for the second oxide semiconductor film 508b does not need to satisfy In ⁇ M and Zn ⁇ M, and the composition satisfies In ⁇ M and / or Zn ⁇ M. Good.
  • In: M: Zn 1: 3: 2
  • In: M: Zn 1: 3: 4
  • the oxide semiconductor film 508 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, off-state current of the transistor 500 can be reduced by using an oxide semiconductor with a wide energy gap.
  • an oxide semiconductor film with an energy gap of 2.0 eV or more, preferably 2.0 eV or more and 3.0 eV or less is used for the first oxide semiconductor film 508a
  • the second oxide semiconductor film 508b has An oxide semiconductor film with an energy gap of 2.5 eV to 3.5 eV is preferably used.
  • the energy gap of the second oxide semiconductor film 508b is preferably larger than that of the first oxide semiconductor film 508a.
  • the thicknesses of the first oxide semiconductor film 508a and the second oxide semiconductor film 508b are 3 nm to 200 nm, preferably 3 nm to 100 nm, and more preferably 3 nm to 50 nm, respectively.
  • the first oxide semiconductor film 508a an oxide semiconductor film with low carrier density is used.
  • the first oxide semiconductor film 508a has a carrier density of less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3. What is necessary is just to set it as x10 ⁇ -9 > / cm ⁇ 3 > or more.
  • the second oxide semiconductor film 508b an oxide semiconductor film with low carrier density is used.
  • the second oxide semiconductor film 508b has a carrier density of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, more preferably It may be 1 ⁇ 10 11 / cm 3 or less.
  • a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (such as field-effect mobility and threshold voltage) of a transistor.
  • the carrier density, impurity concentration, defect density, and atomic ratio of metal element and oxygen of the first oxide semiconductor film 508a and the second oxide semiconductor film 508b are used. It is preferable to make the interatomic distance, density, etc. appropriate.
  • the first oxide semiconductor film 508a and the second oxide semiconductor film 508b an oxide semiconductor film with a low impurity concentration and a low density of defect states is used, so that even better electrical characteristics can be obtained.
  • a transistor having the same can be manufactured and is preferable.
  • low impurity concentration and low defect level density are referred to as high purity intrinsic or substantially high purity intrinsic.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states. Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has an extremely small off-state current, a channel width of 1 ⁇ 10 6 ⁇ m, and a channel length L of 10 ⁇ m. When the voltage between the drain electrodes (drain voltage) is in the range of 1V to 10V, it is possible to obtain a characteristic that the off-current is less than the measurement limit of the semiconductor parameter analyzer, that is, 1 ⁇ 10 ⁇ 13 A or less.
  • a transistor in which a channel region is formed in the high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor film can be a highly reliable transistor with little variation in electrical characteristics.
  • the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor film with a high trap state density may have unstable electrical characteristics.
  • impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
  • Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to metal atoms to become water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In addition, a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to be normally on. Therefore, it is preferable that hydrogen be reduced in the oxide semiconductor film 508 as much as possible.
  • the hydrogen concentration obtained by SIMS analysis is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or less, more preferably 1 ⁇ 10 19. atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, preferably 1 ⁇ 10 18 atoms / cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3 or less, more preferably 1 ⁇ 10 16 atoms / cm 3 or less. cm 3 or less.
  • the first oxide semiconductor film 508a preferably includes a portion with a lower hydrogen concentration than the second oxide semiconductor film 508b.
  • the first oxide semiconductor film 508a has a portion with a lower hydrogen concentration than the second oxide semiconductor film 508b, whereby a highly reliable semiconductor device can be obtained.
  • the concentration of silicon or carbon in the first oxide semiconductor film 508a and the concentration of silicon or carbon in the vicinity of the interface with the first oxide semiconductor film 508a are set to 2 ⁇ 10. 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal obtained by SIMS analysis is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less. To do. When an alkali metal and an alkaline earth metal are combined with an oxide semiconductor, carriers may be generated, and the off-state current of the transistor may be increased. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the first oxide semiconductor film 508a.
  • the nitrogen concentration obtained by SIMS analysis is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
  • the first oxide semiconductor film 508a and the second oxide semiconductor film 508b may each have a non-single-crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C Axis Crystalline Oxide Semiconductor), a polycrystalline structure, a microcrystalline structure, or an amorphous structure, which will be described later.
  • CAAC-OS C Axis Crystalline Oxide Semiconductor
  • the amorphous structure has the highest density of defect states
  • the CAAC-OS has the lowest density of defect states.
  • FIG. 18 illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulating film 507, the first oxide semiconductor film 508a, the second oxide semiconductor film 508b, and the insulating film 514.
  • the band structure has energy levels (Ec) at the lower end of the conduction band of the insulating film 507, the first oxide semiconductor film 508a, the second oxide semiconductor film 508b, and the insulating film 514 for easy understanding. Show.
  • the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
  • a defect level such as a trap center or a recombination center is formed at the interface between the first oxide semiconductor film 508a and the second oxide semiconductor film 508b. It is assumed that there are no impurities.
  • each film is formed using a multi-chamber film formation apparatus (sputtering apparatus) including a load-lock chamber. May be continuously laminated without being exposed to the atmosphere.
  • the first oxide semiconductor film 508a serves as a well, and a channel region is formed in the first oxide semiconductor film 508a in the transistor using the above stacked structure. Recognize.
  • a trap level can be formed in the first oxide semiconductor film 508a.
  • the trap level can be formed in the second oxide semiconductor film 508b. Accordingly, the trap level can be separated from the first oxide semiconductor film 508a.
  • the trap level may be farther from the vacuum level than the energy level (Ec) at the lower end of the conduction band of the first oxide semiconductor film 508a functioning as the channel region, and electrons are likely to accumulate in the trap level. turn into. Accumulation of electrons at the trap level results in a negative fixed charge, and the threshold voltage of the transistor shifts in the positive direction. Therefore, a structure in which the trap level is closer to the vacuum level than the energy level (Ec) at the lower end of the conduction band of the first oxide semiconductor film 508a is preferable. By doing so, electrons are unlikely to accumulate in the trap level, the on-state current of the transistor can be increased, and field effect mobility can be increased.
  • the energy level at the lower end of the conduction band of the second oxide semiconductor film 508b is closer to the vacuum level than the first oxide semiconductor film 508a.
  • the difference between the energy level at the bottom of the conduction band of the semiconductor film 508a and the energy level at the bottom of the conduction band of the second oxide semiconductor film 508b is 0.15 eV or more, 0.5 eV or more, and 2 eV or less, or 1 eV or less. That is, the difference between the electron affinity of the second oxide semiconductor film 508b and the electron affinity of the first oxide semiconductor film 508a is 0.15 eV or more, 0.5 eV or more, 2 eV or less, or 1 eV or less. is there.
  • the first oxide semiconductor film 508a serves as a main current path and functions as a channel region.
  • the second oxide semiconductor film 508b is an oxide semiconductor film including one or more metal elements included in the first oxide semiconductor film 508a in which the channel region is formed; Interface scattering hardly occurs at the interface between the physical semiconductor film 508a and the second oxide semiconductor film 508b. Accordingly, the movement of carriers is not inhibited at the interface, so that the field effect mobility of the transistor is increased.
  • the second oxide semiconductor film 508b is formed using a material with sufficiently low conductivity in order to prevent it from functioning as part of the channel region.
  • the second oxide semiconductor film 508b has an electron affinity (difference between the vacuum level and the energy level at the bottom of the conduction band) smaller than that of the first oxide semiconductor film 508a, and the energy level at the bottom of the conduction band.
  • a material having a difference (band offset) from the conduction band bottom energy level of the first oxide semiconductor film 508a is used.
  • the energy level at the lower end of the conduction band of the second oxide semiconductor film 508b is set to the first oxide semiconductor. It is preferable to apply a material closer to the vacuum level by 0.2 eV or more than the energy level at the lower end of the conduction band of the film 508a, preferably a material near 0.5 eV or more and the vacuum level.
  • the second oxide semiconductor film 508b preferably does not include a spinel crystal structure in the film.
  • the constituent elements of the conductive films 512a and 512b are included in the first oxide at the interface between the spinel crystal structure and another region.
  • the semiconductor film 508a may be diffused. Note that in the case where the second oxide semiconductor film 508b is a CAAC-OS which will be described later, a blocking element of a constituent element of the conductive films 512a and 512b, for example, a copper element is preferable.
  • the thickness of the second oxide semiconductor film 508b is greater than or equal to a thickness that can prevent the constituent elements of the conductive films 512a and 512b from diffusing into the oxide semiconductor film 508b.
  • the thickness is less than the thickness at which the supply of oxygen to the semiconductor film 508b is suppressed.
  • the thickness of the second oxide semiconductor film 508b is 10 nm or more, the constituent elements of the conductive films 512a and 512b can be prevented from diffusing into the first oxide semiconductor film 508a.
  • the thickness of the second oxide semiconductor film 508b is 100 nm or less, oxygen can be effectively supplied from the insulating films 514 and 516 to the first oxide semiconductor film 508a.
  • the insulating films 514 and 516 have a function of supplying oxygen to the oxide semiconductor film 508.
  • the insulating film 518 functions as a protective insulating film of the transistor 500.
  • the insulating films 514 and 516 include oxygen.
  • the insulating film 514 is an insulating film that can transmit oxygen. Note that the insulating film 514 also functions as a damage reducing film for the oxide semiconductor film 508 when an insulating film 516 to be formed later is formed.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used.
  • the insulating film 514 preferably has a small amount of defects.
  • the insulating film 514 can be formed using an oxide insulating film having a low level density of nitrogen oxides.
  • state density of the nitrogen oxides the energy of the top of the valence band of the oxide semiconductor film (E V_OS)
  • E C_OS energy conductor lower ends of the oxide semiconductor film You may get.
  • an oxide insulating film having a low nitrogen oxide level density between E v — os and E c — os a silicon oxynitride film with a low nitrogen oxide emission amount, an aluminum oxynitride film with a low nitrogen oxide emission amount, or the like Can be used.
  • a silicon oxynitride film that emits less nitrogen oxide is a film that releases more ammonia than nitrogen oxide in a temperature programmed desorption gas analysis method, and typically releases ammonia molecules.
  • the amount is 1 ⁇ 10 18 molecules / cm 3 or more and 5 ⁇ 10 19 molecules / cm 3 or less.
  • the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
  • Nitrogen oxide typically NO 2 or NO forms a level in the insulating film 514 or the like.
  • the level is located in the energy gap of the oxide semiconductor film 508. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 514 and the oxide semiconductor film 508, the level may trap electrons on the insulating film 514 side. As a result, trapped electrons remain in the vicinity of the interface between the insulating film 514 and the oxide semiconductor film 508, so that the threshold voltage of the transistor is shifted in the positive direction.
  • nitrogen oxides react with ammonia and oxygen during heat treatment. Since nitrogen oxide contained in the insulating film 514 reacts with ammonia contained in the insulating film 516 in the heat treatment, nitrogen oxide contained in the insulating film 514 is reduced. Therefore, electrons are hardly trapped at the interface between the insulating film 514 and the oxide semiconductor film 508.
  • an oxide insulating film having a low nitrogen oxide level density between E v — os and E c — os as the insulating film 514, a shift in threshold voltage of the transistor can be reduced. Variations in electrical characteristics can be reduced.
  • the insulating film 514 is measured with an ESR of 100 K or less by heat treatment in a transistor manufacturing process, typically less than 400 ° C. or less than 375 ° C. (preferably, 340 ° C. to 360 ° C.).
  • a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1.966 The following third signal is observed.
  • the split width of the first signal and the second signal and the split width of the second signal and the third signal are about 5 mT in the X-band ESR measurement.
  • a first signal having a g value of 2.037 or more and 2.039 or less a second signal having a g value of 2.001 or more and 2.003 or less, and a first signal having a g value of 1.964 or more and 1.966 or less.
  • the total density of the spins of the three signals is less than 1 ⁇ 10 18 spins / cm 3 , typically 1 ⁇ 10 17 spins / cm 3 or more and less than 1 ⁇ 10 18 spins / cm 3 .
  • a third signal of .966 or less corresponds to a signal caused by nitrogen oxides (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less).
  • nitrogen oxides include nitrogen monoxide and nitrogen dioxide. That is, a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a first signal having a g value of 1.964 to 1.966. It can be said that the smaller the total density of the signal spins of 3, the smaller the content of nitrogen oxide contained in the oxide insulating film.
  • the oxide insulating film in which the level density of nitrogen oxide is low between E v — os and E c — os has a nitrogen concentration measured by SIMS of 6 ⁇ 10 20 atoms / cm 3 or less.
  • An oxide insulating film with a low nitrogen oxide level density is formed between Ev_os and Ec_os by using a PECVD method with a substrate temperature of 220 ° C. or higher and 350 ° C. or lower and using silane and dinitrogen monoxide. By doing so, a dense and high hardness film can be formed.
  • the insulating film 516 is formed using an oxide insulating film containing more oxygen than that in the stoichiometric composition. Part of oxygen is released by heating from the oxide insulating film containing oxygen in excess of that in the stoichiometric composition.
  • An oxide insulating film containing oxygen in excess of the stoichiometric composition has an oxygen release amount of 1.0 ⁇ 10 19 atoms / cm 3 or more in terms of oxygen atoms in TDS analysis.
  • the oxide insulating film is preferably 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film at the time of the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
  • silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
  • the insulating film 516 preferably has a small amount of defects.
  • the insulating films 514 and 516 can be made of the same kind of material, the interface between the insulating film 514 and the insulating film 516 may not be clearly confirmed. Therefore, in this embodiment, the interface between the insulating film 514 and the insulating film 516 is illustrated by a broken line. Note that although a two-layer structure of the insulating film 514 and the insulating film 516 has been described in this embodiment mode, the present invention is not limited thereto, and for example, a single-layer structure of the insulating film 514 or the insulating film 516 may be employed.
  • the insulating film 518 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, and the like. By providing the insulating film 518, diffusion of oxygen from the oxide semiconductor film 508 to the outside, diffusion of oxygen contained in the insulating films 514 and 516 to the outside, hydrogen from the outside to the oxide semiconductor film 508, Ingress of water and the like can be prevented.
  • a nitride insulating film can be used as the insulating film 518.
  • the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, and aluminum nitride oxide. In particular, it is preferable to use a silicon nitride oxide film or a silicon nitride film as the insulating film 518 because diffusion of oxygen to the outside can be suppressed.
  • an oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like is provided as the insulating film 518 instead of the nitride insulating film having a blocking effect of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like. May be.
  • the oxide insulating film having a blocking effect of oxygen, hydrogen, water, and the like include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, and hafnium oxynitride.
  • an oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like is particularly preferably aluminum oxide, hafnium oxide, or yttrium oxide.
  • various films such as the conductive film, the insulating film, and the oxide semiconductor film described above can be formed by a sputtering method or a PECVD method, but other methods such as a thermal CVD (Chemical Vapor Deposition) method can be used. Alternatively, it may be formed by an ALD (Atomic Layer Deposition) method.
  • An example of the thermal CVD method is a MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • the thermal CVD method has an advantage that defects due to plasma damage are not generated because it is a film forming method that does not use plasma.
  • film formation may be performed by sending a source gas and an oxidant into the chamber at the same time, making the inside of the chamber under atmospheric pressure or reduced pressure, reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. .
  • film formation may be performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing source gases for reaction into the chamber, and repeating the order of gas introduction.
  • each switching valve also referred to as a high-speed valve
  • An active gas such as argon or nitrogen
  • a second source gas is introduced.
  • the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second raw material gas is introduced.
  • the second raw material gas may be introduced after the first raw material gas is exhausted by evacuation.
  • the first source gas is adsorbed on the surface of the substrate to form a first layer, reacts with a second source gas introduced later, and the second layer is stacked on the first layer.
  • a thin film is formed.
  • the thermal CVD method such as the MOCVD method can form various films such as the conductive film, the insulating film, the oxide semiconductor film, and the metal oxide film of the above embodiment.
  • an In—Ga—ZnO film is formed.
  • trimethylindium, trimethylgallium, and dimethylzinc are used.
  • the chemical formula of trimethylindium is In (CH 3 ) 3 .
  • the chemical formula of trimethylgallium is Ga (CH 3 ) 3 .
  • the chemical formula of dimethylzinc is Zn (CH 3 ) 2 .
  • Triethylgallium (chemical formula Ga (C 2 H 5 ) 3 ) can be used instead of trimethylgallium, and diethylzinc (chemical formula Zn (C 2 H 5 ) is used instead of dimethylzinc. 2 ) can also be used.
  • hafnium oxide film when a hafnium oxide film is formed by a film forming apparatus using ALD, a raw material obtained by vaporizing a liquid (hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)) containing a solvent and a hafnium precursor compound.
  • hafnium amide such as hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH)
  • TDMAH tetrakisdimethylamide hafnium
  • Two types of gas, ozone and ozone (O 3 ) are used as an oxidizing agent.
  • the chemical formula of tetrakisdimethylamide hafnium is Hf [N (CH 3 ) 2 ] 4 .
  • Other material liquids include tetrakis (ethylmethylamide) hafnium.
  • a source gas obtained by vaporizing a liquid such as trimethylaluminum (TMA)
  • TMA trimethylaluminum
  • H 2 a solvent and an aluminum precursor compound
  • gases of O Two kinds of gases of O are used.
  • trimethylaluminum is Al (CH 3 ) 3 .
  • Other material liquids include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
  • hexachlorodisilane is adsorbed on the film formation surface, chlorine contained in the adsorbate is removed, and an oxidizing gas (O 2 , monoxide) Dinitrogen) radicals are supplied to react with the adsorbate.
  • oxidizing gas O 2 , monoxide
  • tungsten film is formed by a film forming apparatus using ALD
  • an initial tungsten film is formed by repeatedly introducing WF 6 gas and B 2 H 6 gas successively, and then WF 6 gas and H 2.
  • a tungsten film is formed by successively introducing gases.
  • SiH 4 gas may be used instead of B 2 H 6 gas.
  • an oxide semiconductor film such as an In—Ga—ZnO film is formed by a film formation apparatus using ALD
  • In (CH 3 ) 3 gas and O 3 gas are sequentially introduced and In—O is sequentially introduced.
  • Ga (CH 3 ) 3 gas and O 3 gas are sequentially introduced repeatedly to form a GaO layer, and then Zn (CH 3 ) 2 gas and O 3 gas are successively introduced repeatedly to form ZnO.
  • a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed by mixing these gases.
  • O 3 may be used of H 2 O gas obtained by bubbling with an inert gas such as Ar in place of the gas, but better to use an O 3 gas containing no H are preferred.
  • In (C 2 H 5 ) 3 gas may be used instead of In (CH 3 ) 3 gas.
  • Ga (C 2 H 5 ) 3 gas may be used instead of Ga (CH 3 ) 3 gas.
  • Zn (CH 3 ) 2 gas may be used.
  • FIG. 16A is a top view of a transistor 570 which is a semiconductor device of one embodiment of the present invention.
  • FIG. 16B is a cross-sectional view taken along dashed-dotted line X3-X4 in FIG. This corresponds to a cross-sectional view of a cross section taken along alternate long and short dash line Y3-Y4 in FIG.
  • the transistor 570 includes a conductive film 504 functioning as a first gate electrode over the substrate 502, an insulating film 506 over the substrate 502 and the conductive film 504, an insulating film 507 over the insulating film 506, and an oxide over the insulating film 507.
  • the insulating films 514, 516, and 518 function as a second gate insulating film of the transistor 570.
  • the conductive film 520a is electrically connected to the conductive film 512b through an opening 542c provided in the insulating films 514, 516, and 518.
  • the conductive film 520a functions as a pixel electrode used for a display device, for example.
  • the conductive film 520b functions as a second gate electrode (also referred to as a back gate electrode).
  • the conductive film 520b includes a first gate in openings 542a and 542b provided in the insulating film 506, the insulating film 507, the insulating film 514, the insulating film 516, and the insulating film 518.
  • the conductive film 504 functioning as an electrode is connected. Accordingly, the same potential is applied to the conductive film 520b and the conductive film 504.
  • the present invention is not limited to this.
  • a structure in which only one of the opening 542a and the opening 542b is formed and the conductive film 520b and the conductive film 504 are connected, or the conductive film 520b without the openings 542a and 542b is provided.
  • a structure in which the conductive film 504 is not connected may be employed. Note that in the case where the conductive film 520b and the conductive film 504 are not connected to each other, different potentials can be applied to the conductive film 520b and the conductive film 504, respectively.
  • the oxide semiconductor film 508 is located so as to face the conductive film 504 functioning as a gate electrode and the conductive film 520b functioning as a second gate electrode, It is sandwiched between conductive films functioning as two gate electrodes.
  • the length in the channel length direction and the length in the channel width direction of the conductive film 520b functioning as the second gate electrode are longer than the length in the channel length direction and the length in the channel width direction of the oxide semiconductor film 508, respectively.
  • the entire oxide semiconductor film 508 is covered with the conductive film 520b with the insulating films 514, 516, and 518 interposed therebetween.
  • the conductive film 520b functioning as the second gate electrode and the conductive film 504 functioning as the gate electrode are an opening provided in the insulating film 506, the insulating film 507, the insulating film 514, the insulating film 516, and the insulating film 518.
  • the side surfaces in the channel width direction of the oxide semiconductor film 508 are opposed to the conductive film 520b functioning as the second gate electrode through the insulating film 514, the insulating film 516, and the insulating film 518 because they are connected at 542a and 542b. ing.
  • the conductive film 504 functioning as a gate electrode and the conductive film 520b functioning as a second gate electrode are insulating films 506 and 507 functioning as gate insulating films and a second gate.
  • the oxide semiconductor film 508 is surrounded by the structure.
  • the oxide semiconductor film 508 included in the transistor 570 can be electrically surrounded by an electric field of the conductive film 504 functioning as a gate electrode and the conductive film 520b functioning as a second gate electrode. it can.
  • a device structure of a transistor that electrically surrounds an oxide semiconductor film in which a channel region is formed by an electric field of the gate electrode and the second gate electrode as in the transistor 570 is referred to as a surrounded channel (s-channel) structure. it can.
  • the transistor 570 Since the transistor 570 has an s-channel structure, an electric field for inducing a channel by the conductive film 504 functioning as a gate electrode can be effectively applied to the oxide semiconductor film 508; thus, current driving of the transistor 570 Capability is improved, and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 570 can be miniaturized. In addition, since the transistor 570 has a structure surrounded by the conductive film 504 functioning as a gate electrode and the conductive film 520b functioning as a second gate electrode, the mechanical strength of the transistor 570 can be increased.
  • the other structure of the transistor 570 is similar to that of the transistor 500 described above, and has the same effect.
  • each of the above structures can be freely combined.
  • the transistor 500 illustrated in FIGS. 14A and 14B can be used as a transistor of a pixel of the display device
  • the transistor 570 illustrated in FIGS. 16A and 16B can be used as a transistor of a gate driver of the display device.
  • FIGS. 10A to 10C are cross-sectional views illustrating a method for manufacturing a semiconductor device.
  • a conductive film is formed over the substrate 502, and the conductive film is processed by a lithography process and an etching process, so that a conductive film 504 functioning as a gate electrode is formed.
  • insulating films 506 and 507 functioning as gate insulating films are formed over the conductive film 504 (see FIG. 10A).
  • a glass substrate is used as the substrate 502, and a tungsten film with a thickness of 100 nm is formed as the conductive film 504 functioning as a gate electrode by a sputtering method.
  • a 400-nm-thick silicon nitride film is formed as the insulating film 506 by PECVD, and a 50-nm-thick silicon oxynitride film is formed as the insulating film 507 by PECVD.
  • the insulating film 506 can have a stacked structure of silicon nitride films. Specifically, the insulating film 506 can have a three-layer structure including a first silicon nitride film, a second silicon nitride film, and a third silicon nitride film. As an example of the three-layer structure, it can be formed as follows.
  • the first silicon nitride film for example, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 100 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa. What is necessary is just to form 2000 W electric power using a high frequency power supply of 27.12 MHz so that thickness may be set to 50 nm.
  • silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 2000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa;
  • a thickness of 300 nm may be formed by supplying 2000 W of power using a 12 MHz high frequency power source.
  • silane having a flow rate of 200 sccm and nitrogen having a flow rate of 5000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, the pressure in the reaction chamber is controlled to 100 Pa, and a high frequency power source of 27.12 MHz is used. Then, the power may be formed so as to have a thickness of 50 nm by supplying power of 2000 W.
  • the substrate temperature when forming the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be 350 ° C. or lower.
  • the insulating film 506 has a three-layer structure of a silicon nitride film, for example, when a conductive film containing copper (Cu) is used for the conductive film 504, the following effects can be obtained.
  • the first silicon nitride film can suppress diffusion of copper (Cu) element from the conductive film 504.
  • the second silicon nitride film has a function of releasing hydrogen and can improve the withstand voltage of the insulating film functioning as a gate insulating film.
  • the third silicon nitride film emits less hydrogen from the third silicon nitride film and can suppress diffusion of hydrogen released from the second silicon nitride film.
  • the insulating film 507 is formed using an insulating film containing oxygen in order to improve interface characteristics with the oxide semiconductor film 508 (more specifically, the first oxide semiconductor film 508a) to be formed later. preferable.
  • an oxide semiconductor film 509 is formed over the insulating film 507 at a first temperature. Note that as the oxide semiconductor film 509, a first oxide semiconductor film 509a is formed, and then a second oxide semiconductor film 509b is formed (see FIG. 10B).
  • the first temperature at which the oxide semiconductor film 509 is formed is from room temperature to 340 ° C., preferably from room temperature to 300 ° C., more preferably from 100 ° C. to 250 ° C., and even more preferably from 100 ° C. to 200 ° C. It is.
  • the substrate 502 may be distorted when the first temperature is set to 150 ° C. or higher and lower than 340 ° C. Therefore, when a large glass substrate is used, distortion of the glass substrate can be suppressed by setting the first temperature to 100 ° C. or higher and lower than 150 ° C.
  • the substrate temperatures at the time of forming the first oxide semiconductor film 509a and the second oxide semiconductor film 509b may be the same or different. Note that it is preferable that the substrate temperatures of the first oxide semiconductor film 509a and the second oxide semiconductor film 509b be the same because manufacturing costs can be reduced.
  • a second oxide semiconductor film 509b is formed.
  • the substrate temperature at the time of forming the first oxide semiconductor film 509a and the second oxide semiconductor film 509b is 170 ° C.
  • the oxide semiconductor film 509 is formed by a sputtering method
  • a rare gas typically argon
  • oxygen a rare gas
  • a rare gas a rare gas
  • a mixed gas of oxygen it is preferable to increase the oxygen gas ratio relative to the rare gas.
  • oxygen gas or argon gas used as a sputtering gas is a gas having a dew point of ⁇ 40 ° C. or lower, preferably ⁇ 80 ° C. or lower, more preferably ⁇ 100 ° C. or lower, more preferably ⁇ 120 ° C. or lower.
  • an adsorption-type vacuum exhaust such as a cryopump is performed in a chamber in the sputtering apparatus so as to remove water or the like which is an impurity for the oxide semiconductor film 509 as much as possible. It is preferable to exhaust a high vacuum (up to about 5 ⁇ 10 ⁇ 7 Pa or more and about 1 ⁇ 10 ⁇ 4 Pa or less) using a pump. Alternatively, it is preferable to combine a turbo molecular pump and a cold trap so that a gas, particularly a gas containing carbon or hydrogen, does not flow backward from the exhaust system into the chamber.
  • the oxide semiconductor film 509 is processed to form an island-shaped oxide semiconductor film 508.
  • the first oxide semiconductor film 509a is an island-shaped first oxide semiconductor film 508a
  • the second oxide semiconductor film 509b is an island-shaped second oxide semiconductor film 508b (see FIG. C)).
  • a conductive film 512 to be a source electrode and a drain electrode is formed by a sputtering method over the insulating film 507 and the oxide semiconductor film 508 without performing a step performed at a temperature higher than the first temperature ( (See FIG. 11A).
  • the conductive film 512 a stacked film in which a tungsten film with a thickness of 50 nm and an aluminum film with a thickness of 400 nm are sequentially stacked is formed by a sputtering method.
  • the conductive film 512 may have a three-layer structure in which a tungsten film with a thickness of 50 nm, an aluminum film with a thickness of 400 nm, and a titanium film with a thickness of 100 nm are sequentially stacked.
  • masks 536a and 536b are formed in desired regions over the conductive film 512 (see FIG. 11B).
  • a photosensitive resin film is applied over the conductive film 512, and masks 536a and 536b are formed by patterning the photosensitive resin film by a lithography process.
  • the conductive film 512 is processed from above the conductive film 512 and the masks 536a and 536b using the etchant 538, thereby forming the conductive films 512a and 512b that are separated from each other (see FIG. 11C). .
  • the conductive film 512 is processed using a dry etching apparatus.
  • the method for forming the conductive film 512 is not limited thereto, and the conductive film 512 and the second oxide semiconductor film 508b are processed using a wet etching apparatus by using a chemical solution for the etchant 538, for example. May be.
  • a finer pattern can be formed by processing the conductive film 512 by using a dry etching apparatus than by processing the conductive film 512 by using a wet etching apparatus.
  • the manufacturing cost can be reduced by processing the conductive film 512 using a wet etching apparatus rather than processing the conductive film 512 using a dry etching apparatus.
  • the surface of the second oxide semiconductor film 508b is cleaned with the etchant 539 over the second oxide semiconductor film 508b, the conductive films 512a and 512b, and the masks 536a and 536b (FIG. 12A). )reference).
  • Examples of the above-described cleaning method include cleaning using a chemical solution such as phosphoric acid.
  • a chemical solution such as phosphoric acid
  • impurities attached to the surface of the second oxide semiconductor film 508b eg, elements contained in the conductive films 512a and 512b
  • the cleaning is not necessarily performed, and in some cases, the cleaning may not be performed.
  • a region exposed from the conductive films 512a and 512b of the second oxide semiconductor film 508b is thinner than the first oxide semiconductor film 508a when the conductive films 512a and 512b are formed and / or in the cleaning step. There is a case.
  • FIGS. 15A and 15B are cross-sectional views illustrating an example of a semiconductor device.
  • FIG. 15A illustrates an example of the case where the second oxide semiconductor film 508b of the transistor 500 illustrated in FIG. 14B is not thinned.
  • the thickness of the second oxide semiconductor film 508b is previously formed smaller than that of the first oxide semiconductor film 508a, and the region exposed from the conductive films 512a and 512b is formed.
  • the film thickness may be the same as that of the transistor 500 illustrated in FIG. 15C, the second oxide semiconductor film 508b is formed to be thinner than the first oxide semiconductor film 508a in advance, and the second oxide semiconductor film 508b and An insulating film 519 may be formed over the insulating film 507. In this case, an opening is formed in the insulating film 519 so that the second oxide semiconductor film 508b is in contact with the conductive films 512a and 512b.
  • the insulating film 519 can be formed using a material and a formation method similar to those of the insulating film 514.
  • the oxide semiconductor film 508 has a stacked structure of the first oxide semiconductor film 508a and the second oxide semiconductor film 508b (see FIG. 12B).
  • an insulating film 514 functioning as a first protective insulating film and an insulating film 516 functioning as a second protective insulating film are formed over the oxide semiconductor film 508 and the conductive films 512a and 512b.
  • a first barrier film 531 is formed (see FIG. 12C).
  • the insulating film 516 is preferably formed continuously without being exposed to the air.
  • the insulating film 514 and the insulating film are formed by continuously forming the insulating film 516 by adjusting one or more of the flow rate, pressure, high-frequency power, and substrate temperature of the source gas without opening to the atmosphere.
  • the concentration of impurities derived from atmospheric components can be reduced at the interface of 516, and oxygen contained in the insulating films 514 and 516 can be moved to the oxide semiconductor film 508, so that the amount of oxygen vacancies in the oxide semiconductor film 508 is reduced. Can be reduced.
  • a silicon oxynitride film can be formed by a PECVD method.
  • a deposition gas and an oxidation gas containing silicon as the source gas.
  • the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
  • the oxidizing gas include dinitrogen monoxide and nitrogen dioxide.
  • the PECVD method in which the flow rate of the oxidizing gas with respect to the flow rate of the deposition gas is set to be greater than 20 times and less than 100 times, preferably 40 times or more and 80 times or less, and the pressure in the processing chamber is less than 100 Pa, preferably 50 Pa or less.
  • the insulating film 514 becomes an insulating film containing nitrogen and having a small amount of defects.
  • the temperature for holding the substrate 502 is 220 ° C.
  • silane with a flow rate of 50 sccm and dinitrogen monoxide with a flow rate of 2000 sccm are used as source gas
  • the pressure in the processing chamber is 20 Pa
  • parallel plates A silicon oxynitride film is formed by a PECVD method in which high-frequency power supplied to the electrode is 13.56 MHz and 100 W (power density is 1.6 ⁇ 10 ⁇ 2 W / cm 2 ).
  • the substrate placed in the evacuated processing chamber of the PECVD apparatus is held at 180 ° C. or higher and 350 ° C. or lower, and a source gas is introduced into the processing chamber so that the pressure in the processing chamber is 100 Pa or higher and 250 Pa or lower. , more preferably not more than 200Pa than 100 Pa, the electrode provided in the processing chamber 0.17 W / cm 2 or more 0.5 W / cm 2 or less, more preferably 0.25 W / cm 2 or more 0.35 W / cm 2 or less of A silicon oxide film or a silicon oxynitride film is formed depending on conditions for supplying high-frequency power.
  • the decomposition efficiency of the source gas in plasma is increased, oxygen radicals are increased, and the source gas is oxidized. Therefore, the oxygen content in the insulating film 516 is higher than the stoichiometric composition.
  • the bonding force between silicon and oxygen is weak, part of oxygen in the film is released by heat treatment in a later step. As a result, an oxide insulating film containing more oxygen than that in the stoichiometric composition and from which part of oxygen is released by heating can be formed.
  • the insulating film 514 serves as a protective film of the oxide semiconductor film 508 in the step of forming the insulating film 516. Therefore, the insulating film 516 can be formed using high-frequency power with high power density while reducing damage to the oxide semiconductor film 508.
  • the amount of defects in the insulating film 516 can be reduced by increasing the flow rate of the deposition gas containing silicon with respect to the oxidizing gas under the deposition conditions of the insulating film 516.
  • An oxide insulating film with a small amount of defects that is preferably 1.5 ⁇ 10 17 spins / cm 3 or less can be formed. As a result, the reliability of the transistor can be improved.
  • heat treatment may be performed after the insulating films 514 and 516 are formed (in other words, after the insulating film 516 is formed and before the first barrier film 531 is formed).
  • nitrogen oxides contained in the insulating films 514 and 516 can be reduced.
  • part of oxygen contained in the insulating films 514 and 516 can be moved to the oxide semiconductor film 508, so that the amount of oxygen vacancies contained in the oxide semiconductor film 508 can be reduced.
  • the temperature of the heat treatment for the insulating films 514 and 516 is typically up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. to less than 360 ° C., and more preferably 150 ° C. to 350 ° C. To do.
  • the heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas.
  • An electric furnace, an RTA apparatus, or the like can be used for the heat treatment.
  • the first barrier film 531 includes oxygen and metal (at least one selected from indium, zinc, titanium, aluminum, tungsten, tantalum, molybdenum, hafnium, or yttrium).
  • metal at least one selected from indium, zinc, titanium, aluminum, tungsten, tantalum, molybdenum, hafnium, or yttrium.
  • indium tin oxide also referred to as ITO: Indium Tin Oxide
  • ITSO indium tin silicon oxide
  • indium oxide has excellent coverage with respect to unevenness. preferable.
  • the first barrier film 531 can be formed by a sputtering method.
  • the first barrier film 531 is thin, it may be difficult to suppress oxygen that can be released from the insulating film 516 to the outside.
  • the first barrier film 531 is thick, oxygen may not be preferably added to the insulating film 516. Therefore, the thickness of the first barrier film 531 is preferably 1 nm to 20 nm, more preferably 2 nm to 10 nm. In this embodiment, ITSO with a thickness of 5 nm is formed as the first barrier film 531.
  • oxygen 540 is added to the insulating film 516 functioning as the second protective insulating film through the first barrier film 531.
  • oxygen added to the insulating film 516 is schematically represented as oxygen 540a. (See FIG. 13A).
  • oxygen 540 may be added to the insulating film 514.
  • the oxygen 540 As a method for adding oxygen 540 to the insulating film 516 through the first barrier film 531, there are an ion doping method, an ion implantation method, a plasma treatment method, and the like.
  • the oxygen 540 include excess oxygen or oxygen radicals.
  • the oxygen 540 can be effectively added to the insulating film 516 by applying a bias to the substrate side.
  • the bias for example, the power density may be 1 W / cm 2 or more and 5 W / cm 2 or less.
  • the first barrier film 531 When the first barrier film 531 is provided over the insulating film 516 and oxygen is added, the first barrier film 531 functions as a protective film which suppresses release of oxygen from the insulating film 516. Therefore, more oxygen can be added to the insulating film 516.
  • the first barrier film 531 or part of the first barrier film 531 and part of the insulating film 516 functioning as the second protective insulating film are removed by the etchant 542 (see FIG. 13B). ).
  • a dry etching method As a method for removing part of the first barrier film 531 and the insulating film 516 functioning as the second protective insulating film, a dry etching method, a wet etching method, a method in which the dry etching method and the wet etching method are combined, or the like. Can be mentioned.
  • the etchant 542 is an etching gas
  • the etchant 542 is a chemical solution.
  • the first barrier film 531 is removed by wet etching.
  • an insulating film 518 functioning as a second barrier film is formed over the insulating film 516 (see FIG. 14A).
  • the substrate temperature is up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. or higher and 360 ° C. or lower.
  • the substrate temperature in the formation of the insulating film 518 is in the above range, the above excess oxygen or the above oxygen radical can be diffused into the oxide semiconductor film 508.
  • a silicon nitride film is formed as the insulating film 518 by PECVD
  • a deposition gas containing silicon, nitrogen, and ammonia as a source gas.
  • ammonia is dissociated in the plasma and active species are generated.
  • the active species breaks the bond between silicon and hydrogen contained in the deposition gas containing silicon and the triple bond of nitrogen. As a result, the bonding between silicon and nitrogen is promoted, the bonding between silicon and hydrogen is small, the defects are few, and a dense silicon nitride film can be formed.
  • the flow rate ratio of nitrogen to ammonia is preferably 5 to 50 times and 10 to 50 times.
  • a 50-nm-thick silicon nitride film is formed as the insulating film 518 using a PECVD apparatus and using silane, nitrogen, and ammonia as source gases.
  • the flow rates are 50 sccm for silane, 5000 sccm for nitrogen, and 100 sccm for ammonia.
  • the processing chamber pressure is 100 Pa
  • the substrate temperature is 350 ° C.
  • high frequency power of 1000 W is supplied to the parallel plate electrodes using a high frequency power source of 27.12 MHz.
  • PECVD apparatus is a PECVD apparatus of a parallel plate type electrode area is 6000 cm 2, which is in terms 1.7 ⁇ 10 -1 W / cm 2 to the power per unit area power supplied (power density).
  • heat treatment may be performed after the formation of the insulating film 518 functioning as the second barrier film.
  • excess oxygen or oxygen radicals contained in the insulating film 516 can be diffused into the oxide semiconductor film 508 so that oxygen vacancies in the oxide semiconductor film 508 can be filled.
  • excess oxygen or oxygen radicals contained in the insulating film 516 are diffused into the oxide semiconductor film 508 so that oxygen vacancies in the oxide semiconductor film 508 are filled. Can do.
  • the transistor 500 illustrated in FIG. 14B can be formed.
  • FIGS. 10A, 10B, 11C, 11A, 12B, and 12C are used. Steps shown in FIG. Thereafter, the steps shown in FIGS. 13A and 13B and FIG. 14A are not performed. That is, the structure shown in FIG. 12C has a function similar to that of the transistor 500 shown in FIGS.
  • a metal oxide film as the first barrier film 531, and to form aluminum oxide, hafnium oxide, or yttrium oxide as the metal oxide film.
  • the first barrier film 531 In the case where aluminum oxide, hafnium oxide, or yttrium oxide is formed as the first barrier film 531 by a sputtering method, it is preferable that at least oxygen be included as a sputtering gas. At the time of forming the first barrier film 531, by using oxygen as a sputtering gas, the oxygen becomes oxygen radicals in the plasma, and either or both of the oxygen and the oxygen radicals are added into the insulating film 516. There is a case. Therefore, the step of adding oxygen 540 illustrated in FIG. 13A is not necessarily performed. In other words, when the first barrier film 531 is formed, the oxygen addition treatment and the formation of the first barrier film 531 can be performed simultaneously. Note that the first barrier film 531 has a function of adding oxygen when the first barrier film is formed (particularly at an early stage of film formation), but after the first barrier film 531 is formed, oxygen is added. Has a function of blocking.
  • the first barrier film 531 for example, when aluminum oxide is formed by a sputtering method, a mixed layer may be formed in the vicinity of the interface between the insulating film 516 and the first barrier film 531.
  • the insulating film 516 is a silicon oxynitride film
  • Al x Si y O z can be formed as the mixed layer.
  • the first barrier film 531 When aluminum oxide, hafnium oxide, or yttrium oxide is used for the first barrier film 531, aluminum oxide, hafnium oxide, and yttrium oxide have high insulating properties and high oxygen barrier properties. Therefore, the step of removing the first barrier film 531 shown in FIG. 13B and the step of forming the insulating film 518 shown in FIG. Therefore, the first barrier film 531 has a function similar to that of the insulating film 518.
  • the first barrier film 531 is added to the insulating film 516 by performing heat deposition at a substrate temperature of up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. to 360 ° C.
  • the excess oxygen or oxygen radicals thus diffused can be diffused into the oxide semiconductor film 508.
  • heat treatment is performed up to 400 ° C., preferably less than 375 ° C., more preferably 340 ° C. to 360 ° C. after the first barrier film 531 is formed, excess oxygen added in the insulating film 516 Alternatively, oxygen radicals can be diffused into the oxide semiconductor film 508.
  • the manufacturing process of the semiconductor device can be shortened, and the manufacturing cost can be suppressed.
  • FIGS. 17A to 17C are cross-sectional views illustrating a method for manufacturing a semiconductor device.
  • a mask is formed over the insulating film 518 by a lithography process, and an opening 542c is formed in a desired region of the insulating films 514, 516, and 518. Further, a mask is formed over the insulating film 518 by a lithography process, and openings 542a and 542b are formed in desired regions of the insulating films 506, 507, 514, 516, and 518. Note that the opening 542c is formed so as to reach the conductive film 512b. The openings 542a and 542b are formed so as to reach the conductive film 504, respectively (see FIG. 17A).
  • the openings 542a and 542b and the opening 542c may be formed in the same process or in different processes. In the case where the openings 542a and 542b and the opening 542c are formed in the same step, for example, a gray-tone mask or a halftone mask can be used. Further, the openings 542a and 542b may be formed in a plurality of times. For example, the insulating films 506 and 507 are processed, and then the insulating films 514, 516, and 518 are processed.
  • a conductive film 520 is formed over the insulating film 518 so as to cover the openings 542a, 542b, and 542c (see FIG. 17B).
  • the conductive film 520 for example, a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) can be used.
  • the conductive film 520 includes indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium tin oxide (ITO), A light-transmitting conductive material such as indium zinc oxide or indium tin silicon oxide (ITSO) can be used.
  • the conductive film 520 can be formed by, for example, a sputtering method. In this embodiment, ITSO with a thickness of 110 nm is formed by a sputtering method.
  • a mask is formed over the conductive film 520 by a lithography process, and the conductive film 520 is processed into a desired shape, thereby forming conductive films 520a and 520b (see FIG. 17C).
  • Examples of a method for forming the conductive films 520a and 520b include a dry etching method, a wet etching method, or a method in which the dry etching method and the wet etching method are combined.
  • the conductive film 520 is processed into the conductive films 520a and 520b by a wet etching method.
  • the transistor 570 illustrated in FIGS. 16A and 16B can be manufactured.
  • An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
  • a non-single-crystal oxide semiconductor a CAAC-OS (C Axis Crystallized Oxide Semiconductor), a polycrystalline oxide semiconductor, an nc-OS (Nanocrystalline Oxide Semiconductor), a pseudo-amorphous oxide semiconductor (a-liquid oxide OS) like Oxide Semiconductor) and amorphous oxide semiconductor.
  • oxide semiconductors are classified into amorphous oxide semiconductors and other crystalline oxide semiconductors.
  • a crystalline oxide semiconductor include a single crystal oxide semiconductor, a CAAC-OS, a polycrystalline oxide semiconductor, and an nc-OS.
  • the amorphous structure As the definition of the amorphous structure, it is generally known that it is not fixed in a metastable state, isotropic and does not have a heterogeneous structure. Moreover, it can be paraphrased as a structure having a flexible bond angle and short-range order, but not long-range order.
  • an intrinsically stable oxide semiconductor it cannot be called a completely amorphous oxide semiconductor.
  • an oxide semiconductor that is not isotropic eg, has a periodic structure in a minute region
  • a completely amorphous oxide semiconductor e.g., has a periodic structure in a minute region
  • an a-like OS has a periodic structure in a minute region
  • CAAC-OS First, the CAAC-OS will be described.
  • CAAC-OS is one of oxide semiconductors having a plurality of c-axis aligned crystal parts (also referred to as pellets).
  • a plurality of pellets can be confirmed by observing a combined analysis image (also referred to as a high-resolution TEM image) of a CAAC-OS bright field image and a diffraction pattern with a transmission electron microscope (TEM: Transmission Electron Microscope). .
  • TEM Transmission Electron Microscope
  • the boundary between pellets that is, the crystal grain boundary (also referred to as grain boundary) cannot be clearly confirmed. Therefore, it can be said that the CAAC-OS does not easily lower the electron mobility due to the crystal grain boundary.
  • FIG. 19A illustrates a high-resolution TEM image of a cross section of the CAAC-OS which is observed from a direction substantially parallel to the sample surface.
  • a spherical aberration correction function was used for observation of the high-resolution TEM image.
  • a high-resolution TEM image using the spherical aberration correction function is particularly referred to as a Cs-corrected high-resolution TEM image.
  • Acquisition of a Cs-corrected high-resolution TEM image can be performed by, for example, an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.
  • FIG. 19B shows a Cs-corrected high-resolution TEM image obtained by enlarging the region (1) in FIG.
  • FIG. 19B shows that metal atoms are arranged in a layered manner in a pellet.
  • the arrangement of each layer of metal atoms reflects unevenness on a surface (also referred to as a formation surface) or an upper surface where a CAAC-OS film is formed, and is parallel to the formation surface or upper surface of the CAAC-OS.
  • the CAAC-OS has a characteristic atomic arrangement.
  • FIG. 19C shows a characteristic atomic arrangement with auxiliary lines. From FIG. 19B and FIG. 19C, the size of one pellet is 1 nm or more, or 3 nm or more, and the size of the gap caused by the inclination between the pellet and the pellet is about 0.8 nm. I know that there is. Therefore, the pellet can also be referred to as a nanocrystal (nc).
  • the CAAC-OS can also be referred to as an oxide semiconductor including CANC (C-Axis aligned nanocrystals).
  • the layout of the CAAC-OS pellets 5100 on the substrate 5120 is schematically shown as a structure in which bricks or blocks are stacked (FIG. 19D). reference.).
  • a portion where an inclination is generated between the pellets observed in FIG. 19C corresponds to a region 5161 illustrated in FIG.
  • FIG. 20A shows a Cs-corrected high-resolution TEM image of the plane of the CAAC-OS observed from a direction substantially perpendicular to the sample surface.
  • the Cs-corrected high-resolution TEM images obtained by enlarging the region (1), the region (2), and the region (3) in FIG. 20A are shown in FIGS. 20B, 20C, and 20D, respectively. Show. From FIG. 20B, FIG. 20C, and FIG. 20D, it can be confirmed that the metal atoms are arranged in a triangular shape, a quadrangular shape, or a hexagonal shape in the pellet. However, there is no regularity in the arrangement of metal atoms between different pellets.
  • CAAC-OS analyzed by X-ray diffraction X-ray diffraction
  • XRD X-Ray Diffraction
  • a peak appears at a diffraction angle (2 ⁇ ) of around 31 ° as illustrated in FIG. There is. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, the CAAC-OS crystal has c-axis orientation, and the c-axis is oriented in a direction substantially perpendicular to the formation surface or the top surface. It can be confirmed.
  • a peak at 2 ⁇ of around 36 ° may appear in structural analysis by the out-of-plane method of the CAAC-OS.
  • a peak at 2 ⁇ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS.
  • 2 ⁇ has a peak in the vicinity of 31 °, and 2 ⁇ has no peak in the vicinity of 36 °.
  • a CAAC-OS analyzed by electron diffraction will be described.
  • a diffraction pattern (a limited-field transmission electron diffraction pattern as shown in FIG. 22A) is obtained. Say) may appear.
  • This diffraction pattern includes spots caused by the (009) plane of the InGaZnO 4 crystal. Therefore, electron diffraction shows that the pellets included in the CAAC-OS have c-axis alignment, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface.
  • FIG. 22B shows a diffraction pattern obtained when an electron beam with a probe diameter of 300 nm is incident on the same sample in a direction perpendicular to the sample surface.
  • a ring-shaped diffraction pattern is confirmed from FIG. Therefore, electron diffraction shows that the a-axis and the b-axis of the pellet included in the CAAC-OS have no orientation.
  • the first ring in FIG. 22B is considered to originate from the (010) plane and the (100) plane of the InGaZnO 4 crystal. Further, the second ring in FIG. 22B is considered to be caused by the (110) plane and the like.
  • the CAAC-OS is an oxide semiconductor with high crystallinity. Since the crystallinity of an oxide semiconductor may be deteriorated by entry of impurities, generation of defects, or the like, in reverse, the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies).
  • the impurity means an element other than the main components of the oxide semiconductor, such as hydrogen, carbon, silicon, or a transition metal element.
  • an element such as silicon which has a stronger bonding force with oxygen than a metal element included in an oxide semiconductor, disturbs the atomic arrangement of the oxide semiconductor by depriving the oxide semiconductor of oxygen, thereby reducing crystallinity. It becomes a factor.
  • heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii), which disturbs the atomic arrangement of the oxide semiconductor and decreases crystallinity.
  • an impurity contained in the oxide semiconductor might serve as a carrier trap or a carrier generation source.
  • oxygen vacancies in the oxide semiconductor may serve as carrier traps or may serve as carrier generation sources by capturing hydrogen.
  • a CAAC-OS with few impurities and oxygen vacancies is an oxide semiconductor with low carrier density.
  • Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the CAAC-OS has a low impurity concentration and a low density of defect states. That is, it can be said that the oxide semiconductor has stable characteristics.
  • the nc-OS has a region where a crystal part can be confirmed and a region where a clear crystal part cannot be confirmed in a high-resolution TEM image.
  • a crystal part included in the nc-OS has a size of 1 nm to 10 nm, or 1 nm or more.
  • an oxide semiconductor in which the size of a crystal part is greater than 10 nm and less than or equal to 100 nm is sometimes referred to as a microcrystalline oxide semiconductor.
  • the nc-OS may not be able to clearly confirm a crystal grain boundary in a high-resolution TEM image.
  • the nanocrystal may have the same origin as the pellet in the CAAC-OS. Therefore, the crystal part of nc-OS is sometimes referred to as a pellet below.
  • Nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has no regularity in crystal orientation between different pellets. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method. For example, when an X-ray having a diameter larger than that of the pellet is used for nc-OS, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method.
  • a diffraction pattern such as a halo pattern is observed.
  • nanobeam electron diffraction is performed on the nc-OS using an electron beam having a probe diameter that is close to the pellet size or smaller than the pellet size, spots are observed.
  • a region with high luminance may be observed like a circle (in a ring shape).
  • a plurality of spots may be observed in the ring-shaped region.
  • nc-OS has an oxide semiconductor having RANC (Random Aligned nanocrystals), or NANC (Non-Aligned nanocrystals). It can also be called an oxide semiconductor.
  • Nc-OS is an oxide semiconductor having higher regularity than an amorphous oxide semiconductor. Therefore, the nc-OS has a lower density of defect states than an a-like OS or an amorphous oxide semiconductor. Note that the nc-OS does not have regularity in crystal orientation between different pellets. Therefore, the nc-OS has a higher density of defect states than the CAAC-OS.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and an amorphous oxide semiconductor.
  • a void may be observed in a high-resolution TEM image. Moreover, in a high-resolution TEM image, it has the area
  • the a-like OS Since it has a void, the a-like OS has an unstable structure.
  • the a-like OS has an unstable structure as compared with the CAAC-OS and the nc-OS, a change in structure due to electron irradiation is shown.
  • sample A A-like OS (referred to as sample A), nc-OS (referred to as sample B), and CAAC-OS (referred to as sample C) are prepared as samples to be irradiated with electrons. Each sample is an In—Ga—Zn oxide.
  • the determination of which part is regarded as one crystal part may be performed as follows.
  • the unit cell of an InGaZnO 4 crystal has a structure in which three In—O layers and six Ga—Zn—O layers have a total of nine layers stacked in the c-axis direction.
  • the spacing between these adjacent layers is about the same as the lattice spacing (also referred to as d value) of the (009) plane, and the value is determined to be 0.29 nm from crystal structure analysis. Therefore, a portion where the interval between lattice fringes is 0.28 nm or more and 0.30 nm or less can be regarded as a crystal part of InGaZnO 4 .
  • the lattice fringes correspond to the ab plane of the InGaZnO 4 crystal.
  • FIG. 23 shows an example in which the average size (Average crystal size) of the crystal parts (from 22 to 45) of each sample was investigated. However, the length of the lattice fringes described above is the size of the crystal part. From FIG. 23, it can be seen that the crystal part of the a-like OS becomes larger in accordance with the cumulative electron dose (electron dose). Specifically, as indicated by (1) in FIG. 23, a crystal portion (also referred to as an initial nucleus) having a size of about 1.2 nm at the initial stage of observation by TEM has a cumulative irradiation dose of 4.2. It can be seen that the film grows to a size of about 2.6 nm at ⁇ 10 8 e ⁇ / nm 2 .
  • the crystal part sizes of the nc-OS and the CAAC-OS are about 1.4 nm, respectively, regardless of the cumulative electron dose. And about 2.1 nm.
  • the crystal part may be grown by electron irradiation.
  • the crystal part is hardly grown by electron irradiation. That is, it can be seen that the a-like OS has an unstable structure as compared with the nc-OS and the CAAC-OS.
  • the a-like OS has a structure with a lower density than the nc-OS and the CAAC-OS. Specifically, the density of the a-like OS is 78.6% or more and less than 92.3% of the density of the single crystal having the same composition. Further, the density of the nc-OS and the density of the CAAC-OS are 92.3% or more and less than 100% of the density of the single crystal having the same composition. An oxide semiconductor that is less than 78% of the density of a single crystal is difficult to form.
  • the density of single crystal InGaZnO 4 having a rhombohedral structure is 6.357 g / cm 3 .
  • the density of a-like OS is 5.0 g / cm 3 or more and less than 5.9 g / cm 3.
  • the density of the nc-OS and the density of the CAAC-OS is 5.9 g / cm 3 or more and 6.3 g / less than cm 3 .
  • the density corresponding to the single crystal in a desired composition can be estimated by combining single crystals having different compositions at an arbitrary ratio. What is necessary is just to estimate the density corresponding to the single crystal of a desired composition using a weighted average with respect to the ratio which combines the single crystal from which a composition differs. However, the density is preferably estimated by combining as few kinds of single crystals as possible.
  • oxide semiconductors have various structures and various properties.
  • the oxide semiconductor may be a stacked film including two or more of an amorphous oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS, for example.
  • FIG. 24 is a top view showing an example of the display device.
  • a display device 700 illustrated in FIG. 24 includes a pixel portion 702 provided over a first substrate 701, a source driver circuit portion 704 and a gate driver circuit portion 706 provided over the first substrate 701, a pixel portion 702,
  • the sealant 712 is disposed so as to surround the source driver circuit portion 704 and the gate driver circuit portion 706, and the second substrate 705 is provided so as to face the first substrate 701.
  • the first substrate 701 and the second substrate 705 are sealed with a sealant 712. That is, the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 are sealed with the first substrate 701, the sealant 712, and the second substrate 705.
  • a display element is provided between the first substrate 701 and the second substrate 705.
  • the display device 700 is electrically connected to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 in a region different from the region surrounded by the sealant 712 on the first substrate 701.
  • a connected FPC terminal portion 708 FPC: Flexible Printed Circuit
  • an FPC 716 is connected to the FPC terminal portion 708, and various signals are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 by the FPC 716.
  • a wiring 710 is connected to each of the pixel portion 702, the source driver circuit portion 704, the gate driver circuit portion 706, and the FPC terminal portion 708.
  • Various signals and the like supplied by the FPC 716 are supplied to the pixel portion 702, the source driver circuit portion 704, the gate driver circuit portion 706, and the FPC terminal portion 708 through the wiring 710.
  • a plurality of gate driver circuit portions 706 may be provided in the display device 700.
  • the display device 700 an example in which the source driver circuit portion 704 and the gate driver circuit portion 706 are formed over the same first substrate 701 as the pixel portion 702 is shown; however, the display device 700 is not limited to this structure.
  • only the gate driver circuit portion 706 may be formed on the first substrate 701, or only the source driver circuit portion 704 may be formed on the first substrate 701.
  • a substrate on which a source driver circuit, a gate driver circuit, or the like is formed for example, a driver circuit substrate formed of a single crystal semiconductor film or a polycrystalline semiconductor film
  • a connection method of a separately formed drive circuit board is not particularly limited, and a COG (Chip On Glass) method, a wire bonding method, or the like can be used.
  • the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 included in the display device 700 include a plurality of transistors, and the transistors described in Embodiment 2 can be used.
  • Display elements include, for example, liquid crystal elements, EL (electroluminescence) elements including LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.) (EL elements including organic substances and inorganic substances, organic EL elements, inorganic EL elements).
  • EL electroluminescence
  • LEDs white LEDs, red LEDs, green LEDs, blue LEDs, etc.
  • EL elements including organic substances and inorganic substances, organic EL elements, inorganic EL elements).
  • Transistors Transistors that emit light in response to current
  • electron-emitting devices electrophoretic devices
  • electrophoretic devices grating light valves (GLV), digital micromirror devices (DMD), DMS (digital micro shutter) devices
  • MIRASOL registered trademark
  • Examples thereof include a display, an IMOD (interference modulation) element, a display element using a micro electro mechanical system (MEMS) such as a piezoelectric ceramic display, and an electrowetting element.
  • MEMS micro electro mechanical system
  • quantum dots may be used as the display element.
  • a display device using a liquid crystal element there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like.
  • An example of a display device using an EL element is an EL display.
  • a display device using an electron-emitting device there is a field emission display (FED), a SED type flat display (SED: Surface-conduction Electron-emitter Display), or the like.
  • FED field emission display
  • SED SED type flat display
  • An example of a display device using quantum dots is a quantum dot display.
  • An example of a display device using electronic ink or an electrophoretic element is electronic paper.
  • part or all of the pixel electrode may have a function as a reflective electrode.
  • part or all of the pixel electrode may have aluminum, silver, or the like.
  • a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
  • the color elements controlled by the pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue).
  • RGB red
  • G represents green
  • B represents blue
  • it may be composed of four pixels: an R pixel, a G pixel, a B pixel, and a W (white) pixel.
  • one color element may be configured by two colors of RGB, and two different colors may be selected and configured depending on the color element.
  • one or more colors such as yellow, cyan, and magenta may be added to RGB.
  • the size of the display area may be different for each dot of the color element.
  • the disclosed invention is not limited to a display device for color display, and can be applied to a display device for monochrome display.
  • a colored layer (also referred to as a color filter) may be used to display a full color display device using white light (W) in a backlight (organic EL element, inorganic EL element, LED, fluorescent lamp, or the like).
  • white light W
  • a backlight organic EL element, inorganic EL element, LED, fluorescent lamp, or the like.
  • red (R), green (G), blue (B), yellow (Y), and the like can be used in appropriate combination for the colored layer.
  • the colored layer the color reproducibility can be increased as compared with the case where the colored layer is not used.
  • white light in the region having no colored layer may be directly used for display.
  • a decrease in luminance due to the colored layer can be reduced during bright display, and power consumption can be reduced by about 20% to 30%.
  • a self-luminous element such as an organic EL element or an inorganic EL element
  • R, G, B, Y, and white (W) may be emitted from elements having respective emission colors.
  • W white
  • power consumption may be further reduced as compared with the case where a colored layer is used.
  • the VA type is a type of method for controlling the alignment of liquid crystal molecules in a display device.
  • the VA type liquid crystal display device is a normally black type display device in which liquid crystal molecules face a vertical direction with respect to a panel surface when no voltage is applied.
  • the display device described in this embodiment is devised so that one pixel (pixel) is divided into several regions (sub-pixels) and liquid crystal molecules are tilted in different directions. This is called multi-domain or multi-domain design.
  • FIG. 25 is a cross-sectional view taken along one-dot chain line QR shown in FIG.
  • a display device 700 illustrated in FIG. 25 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
  • the lead wiring portion 711 includes a wiring 710.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 752.
  • the transistor 750 and the transistor 752 the transistor described in Embodiment 2 can be used.
  • the transistor used in this embodiment includes an oxide semiconductor film which is highly purified and suppresses formation of oxygen vacancies.
  • the transistor can reduce a current value in an off state (off-state current value). Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
  • the transistor used in this embodiment can be driven at high speed because relatively high field-effect mobility can be obtained.
  • the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
  • a high-quality image can be provided by using a transistor that can be driven at high speed.
  • the capacitor element 790 has a structure having a dielectric between a pair of electrodes. More specifically, a conductive film formed in the same step as the conductive film functioning as the gate electrode of the transistor 750 is used as one electrode of the capacitor 790, and the source of the transistor 750 is used as the other electrode of the capacitor 790. A conductive film functioning as an electrode and a drain electrode is used. As the dielectric sandwiched between the pair of electrodes, an insulating film functioning as a gate insulating film of the transistor 750 is used.
  • insulating films 764, 766, and 768, and a planarization insulating film 770 are provided over the transistor 750, the transistor 752, and the capacitor 790.
  • the insulating films 764, 766, and 768 can be formed using a material and a manufacturing method similar to those of the insulating films 514, 516, and 518 described in Embodiment 2, respectively.
  • the planarization insulating film 770 an organic material having heat resistance such as polyimide resin, acrylic resin, polyimide amide resin, benzocyclobutene resin, polyamide resin, or epoxy resin can be used. Note that the planarization insulating film 770 may be formed by stacking a plurality of insulating films formed using these materials. Further, the planarization insulating film 770 may be omitted.
  • the wiring 710 is formed in the same process as the conductive film functioning as the source electrode and the drain electrode of the transistors 750 and 752.
  • the wiring 710 may be a conductive film formed in a step different from the source and drain electrodes of the transistors 750 and 752, for example, a conductive film functioning as a gate electrode.
  • a material containing a copper element is used as the wiring 710, signal delay due to wiring resistance is small, and display on a large screen is possible.
  • the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
  • the connection electrode 760 is formed in the same step as the conductive film functioning as the source and drain electrodes of the transistors 750 and 752.
  • the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • first substrate 701 and the second substrate 705 for example, glass substrates can be used.
  • the first substrate 701 and the second substrate 705 can be formed using a material similar to that of the substrate 502 described in Embodiment 2.
  • a light shielding film 738 functioning as a black matrix, a colored layer 736 functioning as a color filter, and an insulating film 734 in contact with the light shielding film 738 and the colored layer 736 are provided.
  • a structure body 778 is provided between the first substrate 701 and the second substrate 705.
  • the structure body 778 is a columnar spacer obtained by selectively etching an insulating film, and is provided to control the distance (cell gap) between the first substrate 701 and the second substrate 705. Note that a spherical spacer may be used as the structure body 778.
  • a display device 700 illustrated in FIG. 26 includes, for example, a red coloring layer 736R, a green coloring layer 736G, and a blue coloring layer 736B, and the coloring layer 736G and the coloring layer 736G on the coloring layer 736R at a position overlapping the light shielding film 738.
  • a colored layer 736B is provided. With such a structure, the step of forming the structure body 778 can be omitted.
  • the display device 700 illustrated in FIG. 26 has a structure in which the insulating film 734 is not provided. Note that a spacer obtained by stacking any two of the colored layer 736R, the colored layer 736G, and the colored layer 736B may be used as the spacer.
  • the structure body 778 is provided on the first substrate 701 side, but the present invention is not limited to this.
  • a structure in which the structure body 778 is provided on the second substrate 705 side or a structure in which the structure body 778 is provided on both the first substrate 701 and the second substrate 705 may be employed.
  • the display device 700 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductive film 772, a conductive film 774, and a liquid crystal layer 776.
  • the conductive film 774 is provided on the second substrate 705 side and functions as a counter electrode.
  • the display device 700 can display an image by controlling transmission and non-transmission of light by changing the alignment state of the liquid crystal layer 776 according to voltages applied to the conductive films 772 and 774.
  • a protrusion 744 is provided over the conductive film 774.
  • the conductive film 772 is connected to a conductive film functioning as a source electrode and a drain electrode of the transistor 750.
  • the conductive film 772 is formed over the planarization insulating film 770 and functions as a pixel electrode, that is, one electrode of a display element.
  • the conductive film 772 functions as a reflective electrode.
  • the display device 700 is a so-called reflective color liquid crystal display device that uses external light to reflect light through the conductive film 772 and display it through the colored layer 736.
  • a conductive film that is transparent to visible light or a conductive film that is reflective to visible light can be used.
  • a conductive film that transmits visible light for example, a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) may be used.
  • a material containing aluminum or silver is preferably used. In this embodiment, a conductive film that reflects visible light is used as the conductive film 772.
  • the conductive film may have a stacked structure.
  • an aluminum film with a thickness of 100 nm is formed in the lower layer, and a silver alloy film (for example, an alloy film containing silver, palladium, and copper) with a thickness of 30 nm is formed in the upper layer.
  • the adhesion between the base film and the conductive film 772 can be improved.
  • (3) The cross-sectional shape of the conductive film 772 can be a favorable shape (for example, a tapered shape).
  • the reason for (3) is that the aluminum film is slower than the silver alloy film, or is lower than the silver alloy film when the lower aluminum film is exposed after the upper silver alloy film is etched. This is because electrons are extracted from aluminum, which is a metal having a high ionization tendency, in other words, etching of the silver alloy film is suppressed, and etching of the lower aluminum film is accelerated.
  • the display apparatus 700 shown in FIGS. 25 to 27 is exemplified with respect to the reflective color liquid crystal display apparatus, the present invention is not limited to this.
  • the conductive film 772 may be a transmissive color liquid crystal display device by using a light-transmitting conductive film in visible light.
  • the pair of electrodes included in the capacitor 790 is provided so as not to overlap with the conductive film 772.
  • each layer provided in the path of light that enters from the substrate 701 and exits through the liquid crystal element 775 and the colored layer 736 is preferably a layer that transmits visible light.
  • the conductive film 772 has a slit 725.
  • the slit 725 is for controlling the alignment of liquid crystal molecules.
  • An alignment film 746 is provided over the conductive film 772, the planarization insulating film 770, and the structure body 778.
  • an alignment film 748 is provided over the conductive film 774.
  • an electric field distortion (an oblique electric field) is generated in the vicinity of the slit 725.
  • an oblique electric field is effectively generated to control the alignment of the liquid crystal, and the direction in which the liquid crystal is aligned varies depending on the location. Yes. That is, the liquid crystal molecules are tilted in different directions for each of a plurality of subpixels included in one pixel to make a multi-domain, thereby widening the viewing angle of the liquid crystal display panel.
  • an optical member such as a polarizing member, a retardation member, or an antireflection member may be provided as appropriate.
  • a polarizing member such as a polarizing member, a retardation member, or an antireflection member
  • circularly polarized light using a polarizing substrate and a retardation substrate may be used.
  • a backlight, a sidelight, or the like may be used as the light source.
  • a display module 8000 shown in FIG. 27 includes a touch panel 8004 connected to the FPC 8003, a display panel 8006 connected to the FPC 8005, a backlight 8007, a frame 8009, a printed circuit board 8010, a battery, between an upper cover 8001 and a lower cover 8002. 8011.
  • the display device of one embodiment of the present invention can be used for the display panel 8006, for example.
  • the shape and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the sizes of the touch panel 8004 and the display panel 8006.
  • a resistive film type or capacitive type touch panel can be used by being superimposed on the display panel 8006.
  • the counter substrate (sealing substrate) of the display panel 8006 can have a touch panel function.
  • an optical sensor can be provided in each pixel of the display panel 8006 to provide an optical touch panel.
  • the backlight 8007 has a light source 8008.
  • FIG. 27 illustrates the configuration in which the light source 8008 is provided over the backlight 8007, the present invention is not limited to this.
  • a light source 8008 may be provided at the end of the backlight 8007 and a light diffusing plate may be used.
  • the backlight 8007 may not be provided.
  • the frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed circuit board 8010 in addition to the protection function of the display panel 8006.
  • the frame 8009 may have a function as a heat sink.
  • the printed circuit board 8010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal.
  • a power supply for supplying power to the power supply circuit an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used.
  • the battery 8011 can be omitted when a commercial power source is used.
  • the display module 8000 may be additionally provided with a member such as a polarizing plate, a retardation plate, and a prism sheet.
  • 28A to 28G are diagrams illustrating electronic devices. These electronic devices include a housing 5000, a display portion 5001, a speaker 5003, an LED lamp 5004, operation keys 5005 (including a power switch or operation switch), a connection terminal 5006, a sensor 5007 (force, displacement, position, speed, Measure acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared A microphone 5008, and the like.
  • a sensor 5007 force, displacement, position, speed, Measure acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared
  • a microphone 5008 and the like.
  • FIG. 28A illustrates a mobile computer which can include a switch 5009, an infrared port 5010, and the like in addition to the above components.
  • FIG. 28B illustrates a portable image reproducing device (eg, a DVD reproducing device) provided with a recording medium, which includes a second display portion 5002, a recording medium reading portion 5011, and the like in addition to the above components. it can.
  • FIG. 28C illustrates a goggle type display which can include a second display portion 5002, a support portion 5012, an earphone 5013, and the like in addition to the above components.
  • FIG. 28D illustrates a portable game machine that can include the memory medium reading portion 5011 and the like in addition to the above objects.
  • FIG. 28E illustrates a digital camera with a television receiving function, which can include an antenna 5014, a shutter button 5015, an image receiving portion 5016, and the like in addition to the above objects.
  • FIG. 28F illustrates a portable game machine that can include the second display portion 5002, the recording medium reading portion 5011, and the like in addition to the above objects.
  • FIG. 28G illustrates a portable television receiver that can include a charger 5017 and the like capable of transmitting and receiving signals in addition to the above components.
  • the electronic devices illustrated in FIGS. 28A to 28G can have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying programs or data recorded on the recording medium It can have a function of displaying on the section. Further, in an electronic device having a plurality of display units, one display unit mainly displays image information and another one display unit mainly displays character information, or the plurality of display units consider parallax.
  • a function of displaying a three-dimensional image, etc. by displaying the obtained image. Furthermore, in an electronic device having an image receiving unit, a function for capturing a still image, a function for capturing a moving image, a function for correcting a captured image automatically or manually, and a captured image on a recording medium (externally or incorporated in a camera) A function of saving, a function of displaying a photographed image on a display portion, and the like can be provided. Note that the electronic devices illustrated in FIGS. 28A to 28G can have various functions without being limited to these functions.
  • the electronic device described in this embodiment has a display portion for displaying some information.
  • the display device described in Embodiment 4 can be applied to the display portion.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本発明は、配線間の寄生容量を低減できる表示装置を提供すること、表示品質を向上させた表示装置を提供すること、及び、消費電力を低減できる表示装置を提供することを目的とする。 本発明の表示装置は、信号線（121)と、走査線（103)と、第1の電極（123)と、第2の電極（125a)と、第3の電極（125b)と、第1の画素電極（139a)と、第2の画素電極（139b)と、半導体膜(135)と、を有し、信号線は走査線と交差し、第1の電極は信号線と電気的に接続され、第1の電極は走査線と重畳する領域を有し、第2の電極は第1の電極に対向し、第3の電極は第1の電極に対向し、第1の画素電極は第2の電極と電気的に接続され、第2の画素電極は第3の電極と電気的に接続され、半導体膜は第1の電極、第2の電極及び第3の電極と接し、半導体膜は、走査線と、第1の電極乃至第3の電極との間に設けられる表示装置である。

Description

表示装置
　本発明の一態様は、表示装置に関する。なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
　近年、視野角特性や表示品質が改善された液晶表示装置として、垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌｌｙ　Ａｌｉｇｎｅｄ）型の液晶表示装置が提供されている。また、ＶＡ型液晶表示装置において、一画素に複数の画素電極と、それぞれの画素電極に接続し、画素電極の電位を制御するトランジスタを有するマルチドメイン構造の液晶表示装置が提供されている。一画素に複数の画素電極を設けることで、各画素電極によって液晶の配向を異ならせることが可能であるため、従来のＶＡ型液晶表示装置と比較して、更に視野角を広げることが可能である（特許文献１参照）。
　また、液晶表示装置は、画面サイズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０）、４Ｋ画質（３８４０×２１６０）と高精細化の傾向にあり、画素数が７６８０×４３２０のいわゆる８Ｋの高解像度を備える液晶表示装置の開発も急がれている。
　また、残像を低減し、表示品位を向上するために駆動速度を２倍（倍速駆動とも呼ばれる）の高速駆動とすることが行われており、さらには４倍速以上の高速駆動が検討されている。また、３次元（３Ｄ）表示の液晶表示装置を実現するには、右目用と左目用の画像を交互に表示する必要があるため、２倍速駆動以上の高速動作で液晶表示装置を動作させることが求められる。
特開２００６−３１７８６７号公報
　しかしながら、液晶表示装置の大型化と高精細化に伴い、必要とされる画素数が著しく増加し、一画素当たりの書き込み時間が短くなる。このため、画素電極の電位を制御するトランジスタには、高速動作及び高いオン電流等が求められている。
　また配線間に生じる寄生容量の増大は、信号線の終端への信号伝達の遅れを引き起こす。この結果、表示ムラや階調不良などの表示品質の低下や、消費電力の増加が生じてしまう。
　そこで、本発明の一態様は、配線間の寄生容量を低減できる表示装置を提供することを課題の一とする。また、本発明の一態様は、表示品質を向上させた表示装置を提供することを課題の一とする。また、本発明の一態様は、消費電力を低減できる表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置、または、新規な表示装置などを提供することを課題とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、信号線と、信号線と交差する走査線と、信号線と電気的に接続される第１の電極と、第１の電極に対向する第２の電極と、第１の電極に対向する第３の電極と、第２の電極と電気的に接続される第１の画素電極と、第３の電極と電気的に接続される第２の画素電極と、第１の電極乃至第３の電極と接し、かつ走査線と、第１の電極乃至第３の電極との間に設けられる半導体膜とを有し、第１の電極は、走査線と重畳する領域を有することを特徴とする表示装置である。
　また、本発明の一態様は、走査線及び半導体膜の間には、ゲート絶縁膜を有し、走査線、ゲート絶縁膜、半導体膜、第１の電極、及び第２の電極により第１のトランジスタを構成し、走査線、ゲート絶縁膜、半導体膜、第１の電極、及び第３の電極により第２のトランジスタを構成することを特徴とする、前記の表示装置である。
　また、本発明の一態様は、第１の画素電極に電気的に接続される第１の容量配線と、第２の画素電極に電気的に接続される第２の容量配線とを有し、信号線は、第１の画素電極及び第２の画素電極の間に重なる領域を備え、信号線は、第１の容量配線及び第２の容量配線と重なる領域を有さないことを特徴とする、前記の表示装置である。
　また、本発明の一態様は、第１の電極が、上面形状において、第２の電極及び第３の電極の間に設けられることを特徴とする、前記の表示装置である。
　また、本発明の一態様は、半導体膜が、Ｉｎ、Ｍ（Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）及びＺｎを有する酸化物を含むことを特徴とする、前記の表示装置である。
　また、本発明の一態様は、半導体膜が、第１の半導体膜と、第１の半導体膜と重なる領域を備える第２の半導体膜と、を含み、第１の半導体膜は、第２の半導体膜よりも、Ｉｎの原子数比がＭの原子数比よりも多い組成の酸化物を含む、前記の表示装置である。
　本発明の一態様を適用することで、表示装置の配線間の寄生容量を低減することができる。また、本発明の一態様を適用することで、表示装置の表示品質を向上させることができる。また、本発明の一態様を適用することで、表示装置の消費電力を低減することができる。または、本発明の一態様を適用することで、新規な半導体装置、または、新規な表示装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。
　なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
画素の一態様の上面図及び回路図。 本発明の一態様を説明する画素の上面図及び回路図。 画素の一態様の上面図及び回路図。 画素の一態様の断面図。 画素の一態様の上面図。 画素の一態様の上面図。 画素の一態様の上面図及び回路図。 画素の一態様の上面図及び回路図。 画素の一態様の断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図、半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 バンド構造を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示モジュールを説明する図。 電子機器を説明する図。
　本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
　なお本明細書にて用いる第１、第２、第３、乃至第ｎ（ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
　また、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
　本実施の形態では、液晶表示装置の一画素の構成について、図１乃至図９を用いて説明する。
　図１（Ａ）は本実施の形態に示すマルチドメイン構造の液晶表示装置の一の画素１００の上面図であり、図１（Ａ）に示す画素１００の回路図を図１（Ｂ）に示す。また図２（Ａ）は従来のマルチドメイン構造の液晶表示装置の一の画素２００の上面図であり、図２（Ａ）に示す画素の回路図を図２（Ｂ）に示す。
　図１（Ａ）及び図１（Ｂ）に示すように、画素１００は、走査線１０３と、走査線１０３と交差する信号線１２１とを有する。また、走査線１０３と同じ方向に延びる容量配線１０５ａ及び容量配線１０５ｂを有する。なお、容量配線１０５ａと、容量配線１０５ｂとの間に、走査線１０３を有する。
　また、走査線１０３及び信号線１２１の交差部近傍にトランジスタ１３６及びトランジスタ１３７を有する。トランジスタ１３６は、走査線１０３に重畳する半導体膜１３５と、半導体膜１３５と重畳する第１の電極１２３及び第２の電極１２５ａを有する。第１の電極１２３は、信号線１２１に電気的に接続される。第１の電極１２３は、トランジスタ１３６においてソース電極及びドレイン電極の一方として機能する。第２の電極１２５ａは、トランジスタ１３６においてソース電極及びドレイン電極の他方として機能する。
　トランジスタ１３７は、走査線１０３に重畳する半導体膜１３５と、半導体膜１３５と重畳する第１の電極１２３及び第３の電極１２５ｂとを有する。第１の電極１２３は、トランジスタ１３７においてソース電極及びドレイン電極の一方として機能する。第３の電極１２５ｂは、トランジスタ１３７においてソース電極及びドレイン電極の他方として機能する。
　図１（Ａ）では、上面形状において、半導体膜１３５の端部の一部がゲート電極として機能する走査線１０３の外側に位置するトランジスタ１３６及びトランジスタ１３７を示しているが、これに限られない。図１（Ｃ）に示すように、画素１００が有するトランジスタ１３６及びトランジスタ１３７において、半導体膜１３５の端部が走査線１０３の端部よりも内側にあってもよい。
　トランジスタ１３６に含まれる第２の電極１２５ａは、開口１４４ａを介して画素電極１３９ａと電気的に接続される。即ち、トランジスタ１３６は、第２の電極１２５ａにより画素電極１３９ａを含む液晶素子１４２と接続する。また、容量素子１４０の一方の電極は画素電極１３９ａ及びトランジスタ１３６の第２の電極１２５ａと電気的に接続され、他方の電極は容量配線１０５ａと電気的に接続される（図１（Ｂ）参照。）。
　トランジスタ１３７に含まれる第３の電極１２５ｂは、開口１４４ｂを介して画素電極１３９ｂと電気的に接続される。即ち、トランジスタ１３７は、第３の電極１２５ｂにより画素電極１３９ｂを含む液晶素子１４３と接続する。また、容量素子１４１の一方の電極は画素電極１３９ｂ及びトランジスタ１３７の第３の電極１２５ｂと電気的に接続され、他方の電極は容量配線１０５ｂと電気的に接続される（図１（Ｂ）参照。）。
　なお、開口１４４ａ及び開口１４４ｂは、後述する絶縁膜１１６に設けられている。また、図面が煩雑になることを避けるため、図１（Ａ）及び図２（Ａ）において、画素電極１３９ａ及び画素電極１３９ｂにはハッチングを付さず、上面形状の輪郭のみを破線で示している。
　トランジスタ１３６及びトランジスタ１３７は、上面形状において画素１００の略中央に位置し、画素１００における各サブ画素の画素電極１３９ａ及び画素電極１３９ｂの間に形成される。
　本発明の一態様は、信号線１２１と、走査線１０３と、第１の電極１２３と、第２の電極１２５ａと、第３の電極１２５ｂと、第１の画素電極１３９ａと、第２の画素電極１３９ｂと、半導体膜１３５と、を有し信号線１２１は、走査線１０３と交差し、第１の電極１２３は、信号線１２１と電気的に接続され、第１の電極１２５ａは、走査線１０３と重畳する領域を有し、第２の電極１２５ａは、第１の電極１２３に対向し、第３の電極１２５ｂは、第１の電極１２３に対向し第１の画素電極１３９ａは、第２の電極１２５ａと電気的に接続され、第２の画素電極１３９ｂは、第３の電極１２５ｂと電気的に接続され、半導体膜１３５は、第１の電極１２３、第２の電極１２５ａ及び第３の電極１２５ｂと接し、半導体膜１３５は、走査線１０３と、第１の電極１２３乃至第３の電極１２５ｂとの間に設けられる、表示装置である。
　また、ゲート絶縁膜１０７と、トランジスタ１３６と、トランジスタ１３７と、を有し、ゲート絶縁膜１０７は、走査線１０３及び半導体膜１３５の間に配設され、トランジスタ１３６は、走査線１０３、ゲート絶縁膜１０７、半導体膜１３５、第１の電極１２３、及び第２の電極１２５ａを備え、トランジスタ１３７は、走査線１０３、ゲート絶縁膜１０７、半導体膜１３５、第１の電極１２３、及び第３の電極１２５ｂを備える、該表示装置も本発明の一態様である。
　トランジスタ１３６及びトランジスタ１３７は、ソース電極及びドレイン電極の一方である第１の電極１２３が共通し、かつ第１の電極１２３は走査線１０３と重畳している。このような構成とすることで、表示装置を構成する一の画素１００において、トランジスタ１３６及びトランジスタ１３７の一方の電極と、走査線１０３との間に発生する寄生容量を低減することができる。
　なお、図１（Ｂ）に示すように、トランジスタ１３６においては、走査線１０３及び第２の電極１２５ａの重畳部において寄生容量Ｃ１が発生する。また、トランジスタ１３７においては、走査線１０３及び第３の電極１２５ｂの重畳部において寄生容量Ｃ２が発生する。また、信号線１２１と走査線１０３、容量配線１０５ａ及び容量配線１０５ｂのそれぞれとの重畳部において、それぞれ寄生容量Ｃ５、寄生容量Ｃ６、寄生容量Ｃ７が発生する。
　ここで、比較例として、一の画素が有する２つのトランジスタのそれぞれが信号線と電気的に接続される電極が異なり、該電極が走査線と重畳しない画素２００の上面図を図２（Ａ）に示す。また画素２００の回路図を図２（Ｂ）に示す。画素２００の説明において、画素１００と同様の構成においては同じ符号を用いて示し、構成の説明を省略する。
　図２（Ｂ）に示すように、画素２００は、走査線２０３と、走査線２０３と交差する信号線２２１とを有する。また、走査線２０３と同じ方向に延びる容量配線１０５ａ及び容量配線１０５ｂを有する。なお、容量配線１０５ａと、容量配線１０５ｂとの間に、走査線２０３を有する。
　また、走査線２０３及び信号線２２１の交差部近傍にトランジスタ２３６及びトランジスタ２３７を有する。トランジスタ２３６は、走査線２０３から突出するゲート電極と、信号線２２１から突出する第４の電極２２３ａと、液晶素子１４２に接続される第２の電極１２５ａとを有する。また、容量素子１４０の一方の電極は、液晶素子１４２に含まれる画素電極１３９ａ及びトランジスタ２３６の第２の電極１２５ａに電気的に接続され、容量素子１４０の他方の電極は、容量配線１０５ａに電気的に接続される（図２（Ｂ）参照。）。
　トランジスタ２３７は、走査線２０３から突出するゲート電極と、信号線１２１から突出する第５の電極２２３ｂと、液晶素子１４３に接続される第３の電極１２５ｂとを有する。また、容量素子１４１の一方の電極は、液晶素子１４３に含まれる画素電極１３９ｂ及びトランジスタ２３７の第３の電極１２５ｂに電気的に接続され、容量素子１４１の他方の電極は、容量配線１０５ｂに電気的に接続される（図２（Ｂ）参照）。
　トランジスタ２３６及びトランジスタ２３７は、それぞれソース電極及びドレイン電極の一方である第４の電極２２３ａ及び第５の電極２２３ｂを有する点が、画素１００におけるトランジスタ１３６及びトランジスタ１３７と異なる。また、信号線２２１から突出する第４の電極２２３ａ及び第５の電極２２３ｂは、走査線２０３と重畳しない。
　なお、トランジスタ２３６においては、走査線２０３及び第２の電極１２５ａの重畳部において寄生容量Ｃ１１が発生する。また、走査線２０３及び第４の電極２２３ａの重畳部において寄生容量Ｃ１３が発生する。トランジスタ２３７においては、走査線２０３及び第３の電極１２５ｂの重畳部において寄生容量Ｃ１２が発生する。また、走査線２０３及び第５の電極２２３ｂの重畳部において寄生容量Ｃ１４が発生する。また、信号線２２１と走査線２０３、容量配線１０５ａ及び容量配線１０５ｂのそれぞれとの重畳部において、それぞれ寄生容量Ｃ１５、寄生容量Ｃ１６、寄生容量Ｃ１７が発生する。
　トランジスタ１３６及びトランジスタ２３６において、走査線１０３及び第２の電極１２５ａの重畳部の面積と、走査線２０３及び第２の電極１２５ａの重畳部の面積とが略同一であれば、寄生容量Ｃ１及び寄生容量Ｃ１１は略同一である。また、トランジスタ１３７及びトランジスタ２３７において、走査線１０３及び第３の電極１２５ｂの重畳部の面積と、走査線２０３、及び第３の電極１２５ｂの重畳部の面積とが略同一であれば、寄生容量Ｃ２及び寄生容量Ｃ１２は略同一である。また、信号線１２１及び走査線１０３の重畳部の面積と、信号線２２１及び走査線２０３の重畳部の面積とが略同一であれば、寄生容量Ｃ５及び寄生容量Ｃ１５は略同一である。また、信号線１２１及び容量配線１０５ａの重畳部の面積と、信号線２２１及び容量配線１０５ａの重畳部の面積とが略同一であれば、寄生容量Ｃ６及び寄生容量Ｃ１６は略同一である。また、信号線１２１及び容量配線１０５ｂの重畳部の面積と、信号線２２１及び容量配線１０５ｂの重畳部の面積とが略同一であれば、寄生容量Ｃ７及び寄生容量Ｃ１７は略同一である。
　比較例である画素２００では、トランジスタ２３６及びトランジスタ２３７において、ソース電極及びトレイン電極の一方となる電極が異なる電極（トランジスタ２３６においては第４の電極２２３ａ、トランジスタ２３７においては第５の電極２２３ｂ）であるため、走査線２０３及び第４の電極２２３ａの間に寄生容量Ｃ１３が発生し、走査線２０３及び第５の電極２２３ｂの間に寄生容量Ｃ１４が発生する。
　しかしながら、本実施の形態に示す画素１００では、トランジスタ１３６及びトランジスタ１３７におけるソース電極及びドレイン電極の一方となる電極（第１の電極１２３）が共通であり、該電極は信号線１２１及び走査線１０３の重畳部において走査線１０３と重畳する。このため、トランジスタ１３６及びトランジスタ１３７において、該電極と走査線１０３の重畳部において発生する寄生容量は、上述の寄生容量Ｃ５に含まれる。寄生容量Ｃ５は寄生容量Ｃ１５と略同一であるため、画素２００と比較して、画素１００においては、寄生容量Ｃ１３及び寄生容量Ｃ１４の分だけ寄生容量が少ない。以上のことから、本発明の一態様の表示装置は、一の画素１００において配線間に発生する寄生容量を低減することができる。
　なお、本実施の形態に示す画素１００は、トランジスタ１３６及びトランジスタ１３７において、共通の半導体膜を有するため、トランジスタ１３６及びトランジスタ１３７において、第１の電極１２３及び半導体膜１３５が接する領域を共有することができる。この結果、画素１００におけるトランジスタ１３６及びトランジスタ１３７の専有面積を低減することが可能である。
　また、図３（Ａ）及び図３（Ｂ）に示すように、画素１００において、容量配線１０５ａ及び容量配線１０５ｂをそれぞれ隣接する画素と共有する構成としてもよい。このような構成とすることで、表示装置が有する容量配線の数を減らすことができる。また、図３（Ａ）に示すように画素電極１３９ａ及び容量配線１０５ａの重畳部の面積を大きくすることで、容量素子１４０の容量を大きくすることができる。同様に、画素電極１３９ｂ及び容量配線１０５ｂの重畳部の面積を大きくすることで、容量素子１４１の容量を大きくすることができる。
　次に、画素１００が有するトランジスタ及び容量素子の構造について、図４を用いて説明する。
　図４は、図１（Ａ）に示す一点鎖線Ａ−Ｂにおけるトランジスタ１３６及び容量素子１４０の断面構造である。
　トランジスタ１３６は、基板１０１上に、走査線１０３と、半導体膜１３５と、走査線１０３及び半導体膜１３５の間に設けられるゲート絶縁膜１０７と、半導体膜１３５に接する第１の電極１２３と、半導体膜１３５に接する第２の電極１２５ａとを有する。
　容量素子１４０は、基板１０１上に、容量配線１０５ａと、第２の電極１２５ａと、容量配線１０５ａ及び第２の電極１２５ａの間に設けられるゲート絶縁膜１０７とを有する。
　また、ゲート絶縁膜１０７、半導体膜１３５、第１の電極１２３、及び第２の電極１２５ａ上には絶縁膜１１６が設けられる。また、絶縁膜１１６上に、絶縁膜１１６に設けられた開口１４４ａを介して第２の電極１２５ａと電気的に接続される画素電極１３９ａが設けられる。
　なお、図示しないが、トランジスタ１３７は、トランジスタ１３６と同様の構造で構成される。また、容量素子１４１は、容量素子１４０と同様の構造で構成される。
　基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１０１のサイズに限定はなく、例えば液晶表示装置でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。また、基板１０１に用いる材料として、実施の形態２にて後述する基板５０２に用いる材料を参照できる。
　走査線１０３の一部はトランジスタ１３６のゲート電極として機能する。走査線１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、Ａｇ−Ｐｄ−Ｃｕ合金、Ａｌ−Ｎｄ合金、Ａｌ−Ｎｉ合金などを用いてもよい。
　例えば、走査線１０３の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅−マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅−マンガン合金膜と銅膜とを積層した二層構造、銅−マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。また、走査線１０３に用いる材料として、実施の形態２にて後述する導電膜５０４に用いる材料を参照できる。
　なお、容量配線１０５ａ及び容量配線１０５ｂは、走査線１０３と同様の材料及び積層構造を有する。
　ゲート絶縁膜１０７は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。本実施の形態では、ゲート絶縁膜１０７はゲート絶縁膜１０７ａ及びゲート絶縁膜１０７ｂの積層構造としている。また、ゲート絶縁膜１０７ａ及びゲート絶縁膜１０７ｂに用いる材料としては、それぞれ実施の形態２にて後述する絶縁膜５０６及び絶縁膜５０７に用いる材料を参照できる。
　半導体膜１３５としては、シリコン膜や酸化物半導体膜を用いることができる。また半導体膜１３５は、非晶質構造、多結晶構造、単結晶構造、その他の結晶構造を適宜用いることができる。
　特に、半導体膜１３５として、酸化物半導体膜を好適に用いることができる。具体的には、Ｉｎ−Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、またはスズ）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に、半導体膜１３５として、それぞれ組成の異なる酸化物半導体膜１３５ａ及び酸化物半導体膜１３５ｂを用いることが好ましい。酸化物半導体膜１３５ａ及び酸化物半導体膜１３５ｂに用いる材料としては、それぞれ実施の形態２にて後述する酸化物半導体膜５０８ａ及び酸化物半導体膜５０８ｂに用いる材料を参照できる。
　第１の電極１２３及び第２の電極１２５ａは、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（走査線１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。また、第１の電極１２３及び第２の電極１２５ａに用いる材料としては、実施の形態２にて後述する導電膜５１２ａ及び導電膜５１２ｂの材料を参照できる。
　なお、信号線１２１及び第３の電極１２５ｂは、第１の電極１２３と同様の材料及び積層構造を有する。
　絶縁膜１１６は、本実施の形態では絶縁膜１１６ａ、絶縁膜１１６ｂ及び絶縁膜１１６ｃの積層構造としている。絶縁膜１１６ａ、絶縁膜１１６ｂ及び絶縁膜１１６ｃに用いる材料及び形成方法としては、それぞれ実施の形態２にて後述する絶縁膜５１４、絶縁膜５１６及び絶縁膜５１８の記述を参照できる。また、絶縁膜１１６はゲート絶縁膜１０７と同様の材料を用いて単層または積層で形成してもよい。
　画素電極１３９ａは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銀、銅、クロム、ネオジム、スカンジウム等などの金属膜、またはこれらの金属を含む合金膜等を単層または積層で用いることができる。アルミニウムを含む合金としては、アルミニウム−ニッケル−ランタン合金、アルミニウム−チタン合金、アルミニウム−ネオジム合金等を挙げることができる。また、銀を含む合金としては、銀−ネオジム合金、マグネシウム−銀合金等を挙げることができる。また、金、銅を含む合金を用いることができる。また、窒化チタン、窒化モリブデン、窒化タングステン等を含む金属窒化物膜を用いてもよい。また、画素電極１３９ａに用いる材料としては、実施の形態２にて後述する導電膜５２０の材料を参照できる。画素電極１３９ｂは、画素電極１３９ａと同様の材料及び積層構造を有する。
　また、画素電極として酸化物半導体膜を用いてもよい。図５に、酸化物半導体膜を用いた画素電極１４８及び画素電極１４９を有する画素１００の上面図を示す。図６は、図５に示す一点鎖線Ｃ−Ｄにおけるトランジスタ１３６及び容量素子１４５の断面構造である。
　なお、本明細書等において、酸化物導電体膜は、キャリア密度が高く低抵抗な酸化物半導体膜、導電性を有する酸化物半導体膜、または導電性の高い酸化物半導体膜等と言い換えることもできる。
　画素電極１４８として酸化物半導体膜を用いることで、半導体膜１３５として酸化物半導体膜を用いる場合に、半導体膜１３５及び画素電極１４８を同一の工程によって形成できるため好ましい。酸化物半導体膜は、膜中の酸素欠損又は／及び膜中の水素、水等の不純物濃度によって、抵抗を制御することができる。そのため、それぞれ島状に加工された酸化物半導体膜へ酸素欠損又は／及び不純物濃度が増加する処理、又は酸素欠損又は／及び不純物濃度が低減する処理を選択することによって、同一の工程によって形成された半導体膜１３５及び画素電極１４８の有する抵抗率を制御することができる。
　具体的には、画素電極１４８として機能する酸化物導電体膜１４８ａ及び酸化物導電体膜１４８ｂとなる島状の酸化物半導体膜にプラズマ処理を行い、酸化物半導体膜中の酸素欠損を増加させる、又は／及び酸化物半導体膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体膜とすることができる。一方、トランジスタ１３６上には、酸化物半導体膜１３５ａ及び１３５ｂが上記プラズマ処理に曝されないように絶縁膜１１６ａ及び１１６ｂを設ける。図６において、絶縁膜１１６ａ及び１１６ｂは、酸化物導電体膜１４８ａ及び１４８ｂと重なる領域が選択的に除去されるように設けられている。
　酸化物導電体膜１４８ａ及び１４８ｂに行うプラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、リン、ボロン、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、又は窒素雰囲気下でのプラズマ処理などが挙げられる。
　なお、画素電極１４９は画素電極１４８と同様の材料及び積層構造を有する。また、図５及び図６に示す画素１００において、容量素子１４５は、容量配線１０５ａと、画素電極１４８と、容量配線１０５ａ及び画素電極１４８の間に設けられるゲート絶縁膜１０７とを有する。また、容量素子１４６は、容量配線１０５ｂと、画素電極１４９と、容量配線１０５ｂ及び画素電極１４９の間に設けられるゲート絶縁膜１０７とを有する。
　なお、トランジスタ１３６のより詳細な構成及び作製方法については、実施の形態２にて後述する。本実施の形態で説明した画素１００に実施の形態２で示すトランジスタを用いることで、本発明の一態様の表示装置の消費電力を低減することができる。
［画素の構成の変形例］
　以下より、液晶表示装置において、上述の画素１００と異なる構造を有する一画素の構成について、図７乃至図９を用いて説明する。
　図７（Ａ）は、本実施の形態に示すマルチドメイン構造の液晶表示装置の一の画素３００の上面図であり、図７（Ｂ）は、図７（Ａ）に示す画素３００の回路図である。
　図７（Ａ）及び図７（Ｂ）に示すように、画素３００は、走査線３０３と、走査線３０３と交差する信号線３２１とを有する。信号線３２１は、画素電極３３９ａ及び画素電極３３９ｂの間と重なる領域を備える。また、信号線３２１と同じ方向に延びる容量配線３０５ａ及び容量配線３０５ｂを有する。すなわち、信号線３２１は容量配線３０５ａ及び容量配線３０５ｂと重なる領域を有さない。なお、容量配線３０５ａ及び容量配線３０５ｂは、それぞれ画素電極３３９ａ及び画素電極３３９ｂと電気的に接続される。また、容量配線３０５ａと、容量配線３０５ｂとの間に、信号線３２１を有する。
　また、走査線３０３及び信号線３２１の交差部近傍にトランジスタ３３６及びトランジスタ３３７を有する。トランジスタ３３６は、走査線３０３と重畳する半導体膜３３５と、半導体膜３３５と重畳する第６の電極３２３ａ及び第７の電極３２５ａとを有する。第６の電極３２３ａは、信号線３２１と電気的に接続される。第６の電極３２３ａは、トランジスタ３３６においてソース電極及びドレイン電極の一方として機能する。第７の電極３２５ａは、トランジスタ３３６においてソース電極及びドレイン電極の他方として機能する。
　トランジスタ３３７は、走査線３０３と重畳する半導体膜３３５と、半導体膜３３５と重畳する第８の電極３２３ｂ及び第９の電極３２５ｂとを有する。第８の電極３２３ｂは、信号線３２１と電気的に接続される。第８の電極３２３ｂは、トランジスタ３３７においてソース電極及びドレイン電極の一方として機能する。第９の電極３２５ｂは、トランジスタ３３７においてソース電極及びドレイン電極の他方として機能する。
　トランジスタ３３６に含まれる第７の電極３２５ａは、開口３４４ａを介して画素電極３３９ａと電気的に接続される。即ち、トランジスタ３３６は、第７の電極３２５ａにより画素電極３３９ａを含む液晶素子３４２と接続される。また、容量素子３４０の一方の電極は画素電極３３９ａ及びトランジスタ３３６の第７の電極３２５ａと電気的に接続され、他方の電極３４５ａは開口３４６ａを介して容量配線３０５ａと電気的に接続される。
　トランジスタ３３７に含まれる第９の電極３２５ｂは、開口３４４ｂを介して画素電極３３９ｂと電気的に接続される。即ち、トランジスタ３３７は、第９の電極３２５ｂにより画素電極３３９ｂを含む液晶素子３４３と接続される。また、容量素子３４１の一方の電極は画素電極３３９ｂ及びトランジスタ３３７の第９の電極３２５ｂと電気的に接続され、他方の電極３４５ｂは開口３４６ｂを介して容量配線３０５ｂと電気的に接続される。
　なお、開口３４４ａ及び開口３４４ｂは、後述する絶縁膜３１６に設けられている。開口３４６ａ及び開口３４６ｂは、後述するゲート絶縁膜３０７に設けられている。また、図面が煩雑になることを避けるため、図７（Ａ）において、画素電極３３９ａ及び画素電極３３９ｂにはハッチングを付さず、上面形状の輪郭のみを破線で示している。
　トランジスタ３３６及びトランジスタ３３７は、上面形状において画素３００の略中央に位置し、画素３００における各サブ画素の画素電極３３９ａ及び画素電極３３９ｂの間に形成される。
　トランジスタ３３６及びトランジスタ３３７において、それぞれソース電極及びドレイン電極の一方である第６の電極３２３ａ及び第８の電極３２３ｂは、信号線３２１及び走査線３０３の重畳部において走査線３０３と重畳する。このような構成とすることで、表示素子を構成する一の画素３００において、トランジスタ３３６及びトランジスタ３３７の一方の電極と、走査線３０３との間に発生する寄生容量を低減することができる。また、トランジスタ３３６及びトランジスタ３３７において、それぞれソース電極及びドレイン電極の他方である第７の電極３２５ａ及び第９の電極３２５ｂは、走査線３０３と重畳する。
　なお、図７（Ｂ）に示すように、トランジスタ３３６においては、走査線３０３及び第７の電極３２５ａの重畳部において寄生容量Ｃ２１が発生する。また、トランジスタ３３７においては、走査線３０３及び第９の電極３２５ｂの重畳部において寄生容量Ｃ２２が発生する。また、信号線３２１及び走査線３０３の重畳部において、寄生容量Ｃ２５が発生する。第６の電極３２３ａ及び第８の電極３２３ｂは、信号線３２１及び走査線３０３の重畳部において走査線３０３と重畳するため、第６の電極３２３ａ及び第８の電極３２３ｂと走査線３０３の重畳部において発生する寄生容量は、上述の寄生容量Ｃ２５に含まれる。
　ここで、トランジスタ３３６及びトランジスタ３３７を有する画素３００と、トランジスタ１３６及びトランジスタ１３７を有する画素１００とを比較する。第７の電極３２５ａ及び走査線３０３の重畳部の面積は、第２の電極１２５ａ及び走査線１０３の重畳部の面積より大きいため、寄生容量Ｃ２１は寄生容量Ｃ１よりも大きい。また、第９の電極３２５ｂ及び走査線３０３の重畳部の面積は、第３の電極１２５ｂ及び走査線１０３の重畳部の面積より大きいため、寄生容量Ｃ２２は寄生容量Ｃ２よりも大きい。また、走査線３０３及び信号線３２１の重畳部の面積と、走査線１０３及び信号線１２１の重畳部の面積とが略同一であれば、寄生容量Ｃ２５及び寄生容量Ｃ５は略同一である。
　また、画素１００では、信号線１２１と容量配線１０５ａ及び容量配線１０５ｂとの重畳部においてそれぞれ寄生容量Ｃ６及び寄生容量Ｃ７が発生する。一方で画素３００においては、信号線３２１は容量配線３０５ａ及び容量配線３０５ｂと重なる領域を有さないため、信号線３２１と容量配線３０５ａ及び容量配線３０５ｂとの間で寄生容量は発生しない。
　複数の画素を有する液晶表示装置において、信号線による信号伝達の遅れを引き起こす寄生容量は、信号伝達経路においてはトランジスタを介したより終端において発生する方が信号伝達の遅れへの影響が小さい。例えば、画素１００において、信号線１２１及び容量配線１０５ａとの重畳部に発生する寄生容量Ｃ６よりも、走査線１０３及び第２の電極１２５ａとの重畳部に発生する寄生容量Ｃ１の方が、信号線１２１の信号伝達の遅れへの影響が小さい。これは、液晶表示装置において一の信号線１２１と重畳する容量配線の数だけ寄生容量Ｃ６が加算されて信号伝達に影響を与えるのに対し、寄生容量Ｃ１は一の信号線１２１に接続される一のトランジスタ１３６がオン状態となる場合に信号伝達に影響を与えるためである。このことから、画素１００と比較して、画素３００においては寄生容量Ｃ２１及び寄生容量Ｃ１の差分ならびに寄生容量Ｃ２２及び寄生容量Ｃ２の差分だけ大きいものの、画素１００において生じる寄生容量Ｃ６及び寄生容量Ｃ７が発生しないことにより、液晶表示装置が有する信号線の信号伝達の遅延を引き起こす寄生容量を低減することができる。
　なお、図７（Ｃ）に示すように、半導体膜３３５の端部を信号線３２１が延びる方向に延長し、第７の電極３２５ａ及び走査線３０３の重畳部、ならびに第９の電極３２５ｂ及び走査線３０３の重畳部の面積が小さくなるように第７の電極３２５ａ及び第９の電極３２５ｂを設けてもよい。このような構成とすることで、上述した寄生容量Ｃ２１及び寄生容量Ｃ２２を低減することができる。また、図７（Ｄ）に示すように、上面図において信号線３２１及び走査線３０３の重畳部の外側に半導体膜３３５の端部が位置するように半導体膜３３５を設けてもよい。信号線３２１と走査線３０３の間において、ゲート絶縁膜３０７に加えて半導体膜３３５を形成することで、信号線３２１及び走査線３０３の重畳部において発生する寄生容量を低減できる場合がある。
　また、図８（Ａ）及び図８（Ｂ）に示すように、画素３００において、容量配線３０５ａ及び容量配線３０５ｂをそれぞれ隣接する画素と共有する構成としてもよい。このような構成とすることで、表示装置が有する容量配線の数を減らすことができる。また、図８（Ａ）に示すように画素電極３３９ａ及び容量配線３０５ａの重畳部の面積を大きくすることで、容量素子３４０の容量を大きくすることができる。同様に、画素電極３３９ｂ及び容量配線３０５ｂの重畳部の面積を大きくすることで、容量素子３４１の容量を大きくすることができる。
　次に、画素３００が有するトランジスタ及び容量素子の構造について、図９を用いて説明する。
　図９は、図７（Ａ）に示す一点鎖線Ｃ−Ｄにおけるトランジスタ３３６及び容量素子３４０の断面構造である。
　トランジスタ３３６は、基板３０１上に、走査線３０３と、半導体膜３３５と、走査線３０３及び半導体膜３３５の間に設けられるゲート絶縁膜３０７と、半導体膜３３５に接する第６の電極３２３ａと、半導体膜３３５に接する第７の電極３２５ａとを有する。
　容量素子３４０は、基板３０１上に、電極３４５ａと、第７の電極３２５ａと、電極３４５ａ及び第７の電極３２５ａの間に設けられるゲート絶縁膜３０７とを有する。
　また、ゲート絶縁膜３０７上に、ゲート絶縁膜３０７に設けられた開口３４６ａを介して電極３４５ａと電気的に接続される容量配線３０５ａが設けられる。ゲート絶縁膜３０７、半導体膜３３５、第６の電極３２３ａ、第７の電極３２５ａ及び容量配線３０５ａ上に絶縁膜３１６が設けられる。絶縁膜３１６上に、絶縁膜３１６に設けられた開口３４４ａを介して第７の電極３２５ａと電気的に接続される画素電極３３９ａが設けられる。
　なお、図示しないが、トランジスタ３３７は、トランジスタ３３６と同様の構造で構成される。また、容量素子３４１は、容量素子３４０と同様の構造で構成される。
　トランジスタ３３６及び容量素子３４０を構成する各層は、トランジスタ１３６及び容量素子１４０を構成する各層と同様の材料及び積層構造を有する。また、絶縁膜３１６及び画素電極３３９ａとしては、それぞれ絶縁膜１１６及び画素電極１３９ａと同様の材料を用いることができる。また、電極３４５ａ及び容量配線３０５ａとしては、それぞれ走査線３０３及び第６の電極３２３ａと同様の材料を用いることができる。
　なお、トランジスタ３３６のより詳細な構成及び作製方法については、実施の形態２にて後述する。本実施の形態で説明した画素３００に実施の形態２で示すトランジスタを用いることで、本発明の一態様の表示装置の消費電力を低減することができる。
　本実施の形態で説明した画素１００または画素３００を有することで、マルチドメイン構造の液晶表示装置は、走査線及び信号線の間、すなわちトランジスタのゲート電極となる走査線と、トランジスタのソース電極及びドレイン電極の一方となる信号線との間に発生する寄生容量を低減することができる。また、本実施の形態で説明した画素３００を有することで、マルチドメイン構造の液晶表示装置は、信号線と容量配線との間に発生する寄生容量を低減することができる。このため、特に大型の液晶表示装置、高速駆動が可能な液晶表示装置、解像度の高い液晶表示装置において、表示品質を向上させることができる。また、液晶表示装置の消費電力を低減することができる。
　なお、本実施の形態においては、一画素に２つのトランジスタを設けた構造を示したが、これに限定されない。一画素に３つ以上の複数のトランジスタ及び当該トランジスタに接続される複数の画素電極を有してもよい。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、図１０乃至図１８を参照して説明する。
＜半導体装置の構成例１＞
　図１４（Ｃ）は、本発明の一態様の半導体装置であるトランジスタ５００の上面図であり、図１４（Ｂ）は、図１４（Ｃ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図、及び一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。また、図１０（Ａ）乃至図１４（Ａ）は、図１４（Ｂ）に示すトランジスタ５００の作製工程を説明する断面図である。
　また、図１４（Ｃ）において、煩雑になることを避けるため、トランジスタ５００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１４（Ｃ）と同様に、構成要素の一部を省略して図示する場合がある。
　トランジスタ５００は、基板５０２上のゲート電極として機能する導電膜５０４と、基板５０２及び導電膜５０４上の絶縁膜５０６と、絶縁膜５０６上の絶縁膜５０７と、絶縁膜５０７上の酸化物半導体膜５０８と、酸化物半導体膜５０８に電気的に接続されるソース電極として機能する導電膜５１２ａと、酸化物半導体膜５０８に電気的に接続されるドレイン電極として機能する導電膜５１２ｂと、を有する。また、トランジスタ５００上、より詳しくは、導電膜５１２ａ、５１２ｂ及び酸化物半導体膜５０８上には絶縁膜５１４、５１６、及び絶縁膜５１８が設けられる。絶縁膜５１４、５１６、５１８は、トランジスタ５００の保護絶縁膜としての機能を有する。なお、絶縁膜５１４を第１の保護絶縁膜、絶縁膜５１６を第２の保護絶縁膜と呼称する場合がある。
　また、酸化物半導体膜５０８は、ゲート電極として機能する導電膜５０４側の第１の酸化物半導体膜５０８ａと、第１の酸化物半導体膜５０８ａ上の第２の酸化物半導体膜５０８ｂと、を有する。また、絶縁膜５０６及び絶縁膜５０７は、トランジスタ５００のゲート絶縁膜としての機能を有する。
　酸化物半導体膜５０８としては、Ｉｎ−Ｍ（Ｍは、アルミニウム、ガリウム、イットリウムまたはスズ）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に、酸化物半導体膜５０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
　また、第１の酸化物半導体膜５０８ａは、第２の酸化物半導体膜５０８ｂよりも、Ｉｎの原子数比がＭの原子数比よりも多い組成の酸化物を含むことが好ましい。
　第１の酸化物半導体膜５０８ａをＩｎの原子数比がＭの原子数比より多い組成とすることで、トランジスタ５００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ５００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ５００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
　例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ（特に、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。
　一方で、第１の酸化物半導体膜５０８ａがＩｎの原子数比がＭの原子数比より多い組成とすることで、光照射時にトランジスタ５００の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜５０８ａ上に第２の酸化物半導体膜５０８ｂが形成されている。第２の酸化物半導体膜５０８ｂは、第１の酸化物半導体膜５０８ａよりもＩｎの原子数比が少ない組成であるため、第１の酸化物半導体膜５０８ａよりもバンドギャップＥｇが大きくなる。したがって、第１の酸化物半導体膜５０８ａと、第２の酸化物半導体膜５０８ｂとの積層構造である酸化物半導体膜５０８は、光負バイアスストレス試験による耐性が高くなる。
　上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜５０８の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ５００の電気特性の変動を抑制することができる。
　また、トランジスタ５００が有する酸化物半導体膜５０８は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。なお、トランジスタにおける、ノーマリーオンの特性とは、ゲート電圧Ｖｇ＝０Ｖの時に電流（例えば、ドレイン−ソース間の電流（Ｉｄｓ））が流れる特性をいう。したがって、酸化物半導体膜５０８中の酸素欠損、特に第１の酸化物半導体膜５０８ａ中の酸素欠損を低減することが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜５０８上の絶縁膜、ここでは、酸化物半導体膜５０８上の絶縁膜５１４及び／又は絶縁膜５１６に過剰な酸素を導入することで、絶縁膜５１４及び／又は絶縁膜５１６から酸化物半導体膜５０８中に酸素を移動させ、酸化物半導体膜５０８中、特に第１の酸化物半導体膜５０８ａ中の酸素欠損を補填する。または、絶縁膜５１６上に形成する第１のバリア膜５３１の形成時において、絶縁膜５１６に過剰な酸素を導入し、絶縁膜５１６から酸化物半導体膜５０８中に酸素を移動させ、酸化物半導体膜５０８中、特に第１の酸化物半導体膜５０８ａ中の酸素欠損を補填する。
　なお、絶縁膜５１４、５１６としては、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜５１４、５１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜５１４、５１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜５１４、５１６に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
　また、第１の酸化物半導体膜５０８ａ中の酸素欠損を補填するためには、第２の酸化物半導体膜５０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。例えば、第２の酸化物半導体膜５０８ｂのチャネル領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下である。
　また、第１の酸化物半導体膜５０８ａ中の酸素欠損を補填するためには、第２の酸化物半導体膜５０８ｂは、酸素の透過性が高いと好適である。酸素の透過性が高い第２の酸化物半導体膜５０８ｂとすることで、絶縁膜５１４、５１６に含まれる過剰酸素を第１の酸化物半導体膜５０８ａ中に好適に透過させることができる。
　このように、本発明の一態様の半導体装置においては、酸化物半導体膜を積層構造とし、且つ該酸化物半導体膜に接する絶縁膜中に過剰の酸素を含有させる構造とすることで、信頼性の高い半導体装置を提供することができる。さらに、本発明の一態様では、上述の構造を有する半導体装置の作製工程中の温度を低く（代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下））とすることができる。なお、半導体装置の作製工程については、後述する。
　以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
＜基板＞
　基板５０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板５０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板５０２として用いてもよい。なお、基板５０２として、ガラス基板を用いる場合、第６世代、第７世代、第８世代、第９世代、第１０世代等の大面積基板を用いることで、大型の表示装置を作製することができる。このような大面積基板を用いることで製造コストを低減させることができるため好ましい。
　また、基板５０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５００を形成してもよい。または、基板５０２とトランジスタ５００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板５０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５００を耐熱性の劣る基板や可撓性の基板にも転載できる。
＜ゲート電極、ソース電極、及びドレイン電極として機能する導電膜＞
　ゲート電極として機能する導電膜５０４、及びソース電極として機能する導電膜５１２ａ、及びドレイン電極として機能する導電膜５１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
　また、導電膜５０４、５１２ａ、５１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
　また、導電膜５０４、５１２ａ、５１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
　また、導電膜５０４、５１２ａ、５１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
＜ゲート絶縁膜として機能する絶縁膜＞
　トランジスタ５００のゲート絶縁膜として機能する絶縁膜５０６及び絶縁膜５０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜及び酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜５０６及び絶縁膜５０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
　また、絶縁膜５０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜５０７、１１４、５１６及び／または酸化物半導体膜５０８中に過剰の酸素を供給する場合において、絶縁膜５０６は酸素の透過を抑制することができる。
　なお、トランジスタ５００のチャネル領域として機能する酸化物半導体膜５０８と接する絶縁膜５０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜５０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜５０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜５０７を形成すればよい。または、成膜後の絶縁膜５０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
　また、絶縁膜５０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンや酸化窒化シリコンを用いた場合と比べて、絶縁膜５０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を有する。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
　なお、本実施の形態では、絶縁膜５０６として窒化シリコン膜を形成し、絶縁膜５０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ５００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ５００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ５００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
　酸化物半導体膜５０８としては、先に示す材料を用いることができる。酸化物半導体膜５０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導体膜５０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜５０８を形成しやすくなる。なお、成膜される酸化物半導体膜５０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜５０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
　例えば、第１の酸化物半導体膜５０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングターゲットを用いて形成すればよい。好ましくは、第１の酸化物半導体膜５０８ａは、Ｉｎ：Ｍ：Ｚｎ＝４：α１（１．５≦α１≦２．５）：α２（２．５≦α２≦３．５）［原子数比］であると好ましい。
　また、第２の酸化物半導体膜５０８ｂとしては、上述のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等のスパッタリングターゲットを用いて形成すればよい。好ましくは、第２の酸化物半導体膜５０８ｂは、Ｉｎ：Ｍ：Ｚｎ＝１：β１（０．８≦β１≦１．２）：β２（０．８≦β２≦１．２）［原子数比］であると好ましい。なお、第２の酸化物半導体膜５０８ｂに用いるスパッタリングターゲットの金属元素の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ＜Ｍ及び／またはＺｎ＜Ｍを満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。
　また、酸化物半導体膜５０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５００のオフ電流を低減することができる。特に、第１の酸化物半導体膜５０８ａには、エネルギーギャップが２．０ｅＶ以上、好ましくは２．０ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜５０８ｂには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると好適である。また、第１の酸化物半導体膜５０８ａよりも第２の酸化物半導体膜５０８ｂのエネルギーギャップが大きい方が好ましい。
　また、第１の酸化物半導体膜５０８ａ、及び第２の酸化物半導体膜５０８ｂの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
　また、第１の酸化物半導体膜５０８ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第１の酸化物半導体膜５０８ａは、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。また、第２の酸化物半導体膜５０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第２の酸化物半導体膜５０８ｂは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とすればよい。
　なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第１の酸化物半導体膜５０８ａ、及び第２の酸化物半導体膜５０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
　なお、第１の酸化物半導体膜５０８ａ、及び第２の酸化物半導体膜５０８ｂとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
　したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
　酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜５０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜５０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
　また、第１の酸化物半導体膜５０８ａは、第２の酸化物半導体膜５０８ｂよりも水素濃度が少ない部分を有すると好ましい。第１の酸化物半導体膜５０８ａの方が、第２の酸化物半導体膜５０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装置とすることができる。
　また、第１の酸化物半導体膜５０８ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、第１の酸化物半導体膜５０８ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、第１の酸化物半導体膜５０８ａにおけるシリコンや炭素の濃度と、第１の酸化物半導体膜５０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、第１の酸化物半導体膜５０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第１の酸化物半導体膜５０８ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
　また、第１の酸化物半導体膜５０８ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加することにより、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
　また、第１の酸化物半導体膜５０８ａ、及び第２の酸化物半導体膜５０８ｂは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
　ここで、酸化物半導体膜５０８、及び酸化物半導体膜５０８に接する絶縁膜のバンド構造について、図１８を用いて説明する。
　図１８は、絶縁膜５０７、第１の酸化物半導体膜５０８ａ、第２の酸化物半導体膜５０８ｂ、及び絶縁膜５１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜５０７、第１の酸化物半導体膜５０８ａ、第２の酸化物半導体膜５０８ｂ、及び絶縁膜５１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
　また、図１８に示すバンド構造においては、絶縁膜５０７、５１４として酸化シリコン膜を用い、第１の酸化物半導体膜５０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、第２の酸化物半導体膜５０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
　図１８に示すように、第１の酸化物半導体膜５０８ａ、及び第２の酸化物半導体膜５０８ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、第１の酸化物半導体膜５０８ａと第２の酸化物半導体膜５０８ｂとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
　第１の酸化物半導体膜５０８ａ、及び第２の酸化物半導体膜５０８ｂに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すればよい。
　図１８に示す構成とすることで第１の酸化物半導体膜５０８ａがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が第１の酸化物半導体膜５０８ａに形成されることがわかる。
　なお、第２の酸化物半導体膜５０８ｂを形成しない場合、第１の酸化物半導体膜５０８ａには、トラップ準位が形成されうる。一方で、上記積層構造とすることで、当該トラップ準位は、第２の酸化物半導体膜５０８ｂに形成されうる。したがって、第１の酸化物半導体膜５０８ａからトラップ準位を離すことができる。
　また、トラップ準位がチャネル領域として機能する第１の酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が第１の酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
　また、図１８において、第２の酸化物半導体膜５０８ｂは、第１の酸化物半導体膜５０８ａよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、第１の酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位と、第２の酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、第２の酸化物半導体膜５０８ｂの電子親和力と、第１の酸化物半導体膜５０８ａの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
　このような構成を有することで、第１の酸化物半導体膜５０８ａが電流の主な経路となり、チャネル領域として機能する。また、第２の酸化物半導体膜５０８ｂは、チャネル領域が形成される第１の酸化物半導体膜５０８ａを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、第１の酸化物半導体膜５０８ａと第２の酸化物半導体膜５０８ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
　また、第２の酸化物半導体膜５０８ｂは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、第２の酸化物半導体膜５０８ｂには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が第１の酸化物半導体膜５０８ａよりも小さく、伝導帯下端のエネルギー準位が第１の酸化物半導体膜５０８ａの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、第２の酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位が、第１の酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
　また、第２の酸化物半導体膜５０８ｂは、膜中にスピネル型の結晶構造が含まれないことが好ましい。第２の酸化物半導体膜５０８ｂの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜５１２ａ、５１２ｂの構成元素が第１の酸化物半導体膜５０８ａへ拡散してしまう場合がある。なお、第２の酸化物半導体膜５０８ｂが後述するＣＡＡＣ−ＯＳである場合、導電膜５１２ａ、５１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
　第２の酸化物半導体膜５０８ｂの膜厚は、導電膜５１２ａ、５１２ｂの構成元素が酸化物半導体膜５０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜５１４から酸化物半導体膜５０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、第２の酸化物半導体膜５０８ｂの膜厚が１０ｎｍ以上であると、導電膜５１２ａ、５１２ｂの構成元素が第１の酸化物半導体膜５０８ａへ拡散するのを抑制することができる。また、第２の酸化物半導体膜５０８ｂの膜厚を１００ｎｍ以下とすると、絶縁膜５１４、５１６から第１の酸化物半導体膜５０８ａへ効果的に酸素を供給することができる。
＜トランジスタの保護絶縁膜として機能する絶縁膜＞
　絶縁膜５１４、５１６は、酸化物半導体膜５０８に酸素を供給する機能を有する。また、絶縁膜５１８は、トランジスタ５００の保護絶縁膜としての機能を有する。また、絶縁膜５１４、５１６は、酸素を有する。また、絶縁膜５１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜５１４は、後に形成する絶縁膜５１６を形成する際の、酸化物半導体膜５０８へのダメージ緩和膜としても機能する。
　絶縁膜５１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
　また、絶縁膜５１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜５１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜５１４における酸素の透過量が減少してしまうためである。
　なお、絶縁膜５１４においては、外部から絶縁膜５１４に入った酸素が全て絶縁膜５１４の外部に移動せず、絶縁膜５１４にとどまる酸素もある。また、絶縁膜５１４に酸素が入ると共に、絶縁膜５１４に含まれる酸素が絶縁膜５１４の外部へ移動することで、絶縁膜５１４において酸素の移動が生じる場合もある。絶縁膜５１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜５１４上に設けられる、絶縁膜５１６から脱離する酸素を、絶縁膜５１４を介して酸化物半導体膜５０８に移動させることができる。
　また、絶縁膜５１４は、窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物の準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導体下端のエネルギー（ＥＣ＿ＯＳ）との間に形成され得る場合がある。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
　なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
　窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜５１４などに準位を形成する。当該準位は、酸化物半導体膜５０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜５１４及び酸化物半導体膜５０８の界面に拡散すると、当該準位が絶縁膜５１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜５１４及び酸化物半導体膜５０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
　また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜５１４に含まれる窒素酸化物は、加熱処理において、絶縁膜５１６に含まれるアンモニアと反応するため、絶縁膜５１４に含まれる窒素酸化物が低減される。このため、絶縁膜５１４及び酸化物半導体膜５０８の界面において、電子がトラップされにくい。
　絶縁膜５１４として、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
　なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜５１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
　なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
　また、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
　基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
　絶縁膜５１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
　絶縁膜５１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
　また、絶縁膜５１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜５１６は、絶縁膜５１４と比較して酸化物半導体膜５０８から離れているため、絶縁膜５１４より、欠陥密度が多くともよい。
　また、絶縁膜５１４、５１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜５１４と絶縁膜５１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜５１４と絶縁膜５１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜５１４と絶縁膜５１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜５１４または絶縁膜５１６の単層構造としてもよい。
　絶縁膜５１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜５１８を設けることで、酸化物半導体膜５０８からの酸素の外部への拡散と、絶縁膜５１４、５１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜５０８への水素、水等の入り込みを防ぐことができる。絶縁膜５１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。特に、絶縁膜５１８としては、窒化酸化シリコンまたは窒化シリコン膜を用いると、酸素の外部への拡散を抑制できるため好適である。
　また、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を絶縁膜５１８として設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。なお、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、特に酸化アルミニウム、酸化ハフニウム、または酸化イットリウムであると好ましい。
　なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
　熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージによる欠陥が生成されることが無いという利点を有する。
　熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
　また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
　ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
　例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
　例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
　例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
　例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
　例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜半導体装置の構成例２＞
　次に、図１４（Ｂ）（Ｃ）に示すトランジスタ５００と異なる構成例について、図１６（Ａ）（Ｂ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　図１６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ５７０の上面図であり、図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ｘ３−Ｘ４間における切断面、及び図１６（Ａ）に示す一点鎖線Ｙ３−Ｙ４間における切断面の断面図に相当する。
　トランジスタ５７０は、基板５０２上の第１のゲート電極として機能する導電膜５０４と、基板５０２及び導電膜５０４上の絶縁膜５０６と、絶縁膜５０６上の絶縁膜５０７と、絶縁膜５０７上の酸化物半導体膜５０８と、酸化物半導体膜５０８上の絶縁膜５１４と、絶縁膜５１４上の絶縁膜５１６と、酸化物半導体膜５０８に電気的に接続されるソース電極として機能する導電膜５１２ａと、酸化物半導体膜５０８に電気的に接続されるドレイン電極として機能する５１２ｂと、酸化物半導体膜５０８上の絶縁膜５１４と、絶縁膜５１４上の絶縁膜５１６と、絶縁膜５１６上の絶縁膜５１８と、絶縁膜５１８上の導電膜５２０ａと、絶縁膜５１８上の導電膜５２０ｂと、を有する。絶縁膜５１４、５１６、５１８は、トランジスタ５７０の第２のゲート絶縁膜としての機能を有する。また、導電膜５２０ａは、絶縁膜５１４、５１６、５１８に設けられる開口部５４２ｃを介して、導電膜５１２ｂと電気的に接続される。また、トランジスタ５７０において、導電膜５２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ５７０において、導電膜５２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
　また、図１６（Ｂ）に示すように導電膜５２０ｂは、絶縁膜５０６、絶縁膜５０７、絶縁膜５１４、絶縁膜５１６、及び絶縁膜５１８に設けられる開口部５４２ａ、５４２ｂにおいて、第１のゲート電極として機能する導電膜５０４に接続される。よって、導電膜５２０ｂと導電膜５０４とは、同じ電位が与えられる。
　なお、本実施の形態においては、開口部５４２ａ、５４２ｂを設け、導電膜５２０ｂと導電膜５０４を接続する構成について例示したが、これに限定されない。例えば、開口部５４２ａまたは開口部５４２ｂのいずれか一方の開口部のみを形成し、導電膜５２０ｂと導電膜５０４を接続する構成、または開口部５４２ａ及び開口部５４２ｂを設けずに、導電膜５２０ｂと導電膜５０４を接続しない構成としてもよい。なお、導電膜５２０ｂと導電膜５０４を接続しない構成の場合、導電膜５２０ｂと導電膜５０４には、それぞれ異なる電位を与えることができる。
　また、図１６（Ｂ）に示すように、酸化物半導体膜５０８は、ゲート電極として機能する導電膜５０４と、第２のゲート電極として機能する導電膜５２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電膜５２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜５０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜５０８の全体は、絶縁膜５１４、５１６、５１８を介して導電膜５２０ｂに覆われている。また、第２のゲート電極として機能する導電膜５２０ｂとゲート電極として機能する導電膜５０４とは、絶縁膜５０６、絶縁膜５０７、絶縁膜５１４、絶縁膜５１６、及び絶縁膜５１８に設けられる開口部５４２ａ、５４２ｂにおいて接続されるため、酸化物半導体膜５０８のチャネル幅方向の側面は、絶縁膜５１４、絶縁膜５１６及び絶縁膜５１８を介して第２のゲート電極として機能する導電膜５２０ｂと対向している。
　別言すると、トランジスタ５７０のチャネル幅方向において、ゲート電極として機能する導電膜５０４及び第２のゲート電極として機能する導電膜５２０ｂは、ゲート絶縁膜として機能する絶縁膜５０６、５０７及び第２のゲート絶縁膜として機能する絶縁膜５１４、５１６、５１８に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜５０６、５０７及び第２のゲート絶縁膜として機能する絶縁膜５１４、５１６、５１８を介して酸化物半導体膜５０８を囲む構成である。
　このような構成を有することで、トランジスタ５７０に含まれる酸化物半導体膜５０８を、ゲート電極として機能する導電膜５０４及び第２のゲート電極として機能する導電膜５２０ｂの電界によって電気的に囲むことができる。トランジスタ５７０のように、ゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
　トランジスタ５７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、ゲート電極として機能する導電膜５０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜５０８に印加することができるため、トランジスタ５７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５７０を微細化することが可能となる。また、トランジスタ５７０は、ゲート電極として機能する導電膜５０４及び第２のゲート電極として機能する導電膜５２０ｂによって囲まれた構造を有するため、トランジスタ５７０の機械的強度を高めることができる。
　なお、トランジスタ５７０のその他の構成については、先に示すトランジスタ５００と同様であり、同様の効果を奏する。
　また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。例えば、図１４（Ａ）（Ｂ）に示すトランジスタ５００を表示装置の画素のトランジスタに用い、図１６（Ａ）（Ｂ）に示すトランジスタ５７０を表示装置のゲートドライバのトランジスタに用いることができる。
＜半導体装置の作製方法１＞
　次に、本発明の一態様の半導体装置であるトランジスタ５００の作製方法について、図１０（Ａ）（Ｂ）（Ｃ）乃至図１４（Ａ）を用いて詳細に説明する。なお、図１０（Ａ）（Ｂ）（Ｃ）乃至図１４（Ａ）は、半導体装置の作製方法を説明する断面図である。
　まず、基板５０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜５０４を形成する。次に、導電膜５０４上にゲート絶縁膜として機能する絶縁膜５０６、５０７を形成する（図１０（Ａ）参照）。
　本実施の形態では、基板５０２としてガラス基板を用い、ゲート電極として機能する導電膜５０４として厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。また、絶縁膜５０６として厚さ４００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁膜５０７として厚さ５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成する。
　なお、絶縁膜５０６としては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜５０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
　第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
　第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
　第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
　なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃以下とすることができる。
　絶縁膜５０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜５０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
　第１の窒化シリコン膜は、導電膜５０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
　絶縁膜５０７としては、後に形成される酸化物半導体膜５０８（より具体的には、第１の酸化物半導体膜５０８ａ）との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
　次に、絶縁膜５０７上に、酸化物半導体膜５０９を第１の温度で成膜する。なお、酸化物半導体膜５０９としては、第１の酸化物半導体膜５０９ａを成膜し、引き続いて第２の酸化物半導体膜５０９ｂを成膜する（図１０（Ｂ）参照）。
　酸化物半導体膜５０９を成膜する第１の温度としては、室温以上３４０℃末満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜５０９を加熱して成膜することで、酸化物半導体膜５０９の結晶性を高めることができる。一方で、基板５０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、第１の温度を１５０℃以上３４０℃未満とした場合、基板５０２が歪む場合がある。よって、大型のガラス基板を用いる場合においては、第１の温度を１００℃以上１５０℃未満とすることで、ガラス基板の歪みを抑制することができる。
　なお、第１の酸化物半導体膜５０９ａと、第２の酸化物半導体膜５０９ｂの成膜時の基板温度は、同じでも異なっていてもよい。ただし、第１の酸化物半導体膜５０９ａと、第２の酸化物半導体膜５０９ｂとの、基板温度を同じとすることで、製造コストを低減することができるため好適である。
　本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により第１の酸化物半導体膜５０９ａを成膜し、その後真空中で連続して、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、スパッタリング法により第２の酸化物半導体膜５０９ｂを成膜する。また、第１の酸化物半導体膜５０９ａ及び第２の酸化物半導体膜５０９ｂの成膜時の基板温度を１７０℃とする。
　なお、スパッタリング法で酸化物半導体膜５０９を成膜する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜５０９に水分等が取り込まれることを可能な限り防ぐことができる。
　また、スパッタリング法で酸化物半導体膜５０９を成膜する場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜５０９にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａ以上１×１０−４Ｐａ以下程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
　引き続いて、酸化物半導体膜５０９を加工し、島状の酸化物半導体膜５０８を形成する。なお、第１の酸化物半導体膜５０９ａは島状の第１の酸化物半導体膜５０８ａに、第２の酸化物半導体膜５０９ｂは島状の第２の酸化物半導体膜５０８ｂとなる（図１０（Ｃ）参照）。
　引き続いて、上記第１の温度よりも高い温度で行う工程をすることなしに、絶縁膜５０７及び酸化物半導体膜５０８上にソース電極及びドレイン電極となる、導電膜５１２をスパッタリング法によって形成する（図１１（Ａ）参照）。
　本実施の形態では、導電膜５１２として、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜とが順に積層された積層膜をスパッタリング法により成膜する。なお、本実施の形態においては、導電膜５１２の２層の積層構造としたが、これに限定されない。例えば、導電膜５１２として、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とが順に積層された３層の積層構造としてもよい。
　引き続いて、導電膜５１２上の所望の領域にマスク５３６ａ、５３６ｂを形成する（図１１（Ｂ）参照）。
　本実施の形態においては、感光性の樹脂膜を導電膜５１２上に塗布し、該感光性の樹脂膜をリソグラフィ工程によりパターニングすることでマスク５３６ａ、５３６ｂを形成する。
　引き続いて、導電膜５１２、及びマスク５３６ａ、５３６ｂ上からエッチャント５３８を用いて、導電膜５１２を加工することで、それぞれ互いに分離された導電膜５１２ａ、５１２ｂを形成する（図１１（Ｃ）参照）。
　なお、本実施の形態においては、ドライエッチング装置を用い、導電膜５１２を加工する。ただし、導電膜５１２の形成方法としては、これに限定されず、例えば、エッチャント５３８に薬液を用いることで、ウエットエッチング装置を用いて、導電膜５１２、及び第２の酸化物半導体膜５０８ｂを加工してもよい。なお、ウエットエッチング装置を用いて、導電膜５１２を加工するよりも、ドライエッチング装置を用いて導電膜５１２を加工した方が、より微細なパターンを形成することができる。一方で、ドライエッチング装置を用いて、導電膜５１２を加工するよりも、ウエットエッチング装置を用いて導電膜５１２を加工した方が、製造コストを低減することができる。
　引き続いて、第２の酸化物半導体膜５０８ｂ、導電膜５１２ａ、５１２ｂ、及びマスク５３６ａ、５３６ｂ上から、エッチャント５３９を用いて、第２の酸化物半導体膜５０８ｂの表面を洗浄する（図１２（Ａ）参照）。
　上述の洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、第２の酸化物半導体膜５０８ｂの表面に付着した不純物（例えば、導電膜５１２ａ、５１２ｂに含まれる元素等）を除去することができる。なお、該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
　また、導電膜５１２ａ、５１２ｂの形成時、及び／または上記洗浄工程において、第２の酸化物半導体膜５０８ｂの導電膜５１２ａ、５１２ｂから露出した領域は、第１の酸化物半導体膜５０８ａよりも薄くなる場合がある。
　なお、導電膜５１２ａ、５１２ｂの形成時、及び／または上記洗浄工程において、第２の酸化物半導体膜５０８ｂの導電膜５１２ａ、５１２ｂから露出した領域が薄くならない場合もある。この場合の一例を図１５（Ａ）（Ｂ）に示す。図１５（Ａ）（Ｂ）は、半導体装置の一例を示す断面図である。図１５（Ａ）は、図１４（Ｂ）に示すトランジスタ５００の第２の酸化物半導体膜５０８ｂが薄くならない場合の一例である。また、図１５（Ｂ）に示すように、第２の酸化物半導体膜５０８ｂの膜厚を、予め第１の酸化物半導体膜５０８ａよりも薄く形成し、導電膜５１２ａ、５１２ｂから露出した領域の膜厚を、図１４（Ｂ）に示すトランジスタ５００と同等の膜厚としてもよい。また、図１５（Ｃ）に示すように、第２の酸化物半導体膜５０８ｂの膜厚を、予め第１の酸化物半導体膜５０８ａよりも薄く形成し、さらに第２の酸化物半導体膜５０８ｂ及び絶縁膜５０７上に絶縁膜５１９を形成してもよい。この場合、絶縁膜５１９には第２の酸化物半導体膜５０８ｂと導電膜５１２ａ及び導電膜５１２ｂとが接するための開口を形成する。絶縁膜５１９は、絶縁膜５１４と同様の材料及び形成方法によって形成できる。
　次に、マスク５３６ａ、５３６ｂを除去することで、第２の酸化物半導体膜５０８ｂ上のソース電極として機能する導電膜５１２ａと、第２の酸化物半導体膜５０８上のドレイン電極として機能する導電膜５１２ｂと、が形成される。また、酸化物半導体膜５０８は、第１の酸化物半導体膜５０８ａと、第２の酸化物半導体膜５０８ｂとの積層構造となる（図１２（Ｂ）参照）。
　引き続いて、酸化物半導体膜５０８、及び導電膜５１２ａ、５１２ｂ上に第１の保護絶縁膜として機能する絶縁膜５１４と、第２の保護絶縁膜として機能する絶縁膜５１６と、を成膜した後、第１のバリア膜５３１を成膜する（図１２（Ｃ）参照）。
　なお、絶縁膜５１４を形成した後、大気に曝すことなく、連続的に絶縁膜５１６を形成することが好ましい。絶縁膜５１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜５１６を連続的に形成することで、絶縁膜５１４と絶縁膜５１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜５１４、５１６に含まれる酸素を酸化物半導体膜５０８に移動させることが可能となり、酸化物半導体膜５０８の酸素欠損量を低減することが可能となる。
　例えば、絶縁膜５１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜５１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
　本実施の形態においては、絶縁膜５１４として、基板５０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
　絶縁膜５１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
　絶縁膜５１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜５１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
　なお、絶縁膜５１６の形成工程において、絶縁膜５１４が酸化物半導体膜５０８の保護膜となる。したがって、酸化物半導体膜５０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜５１６を形成することができる。
　なお、絶縁膜５１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜５１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
　また、絶縁膜５１４、５１６を成膜した後（別言すると、絶縁膜５１６成膜後、且つ第１のバリア膜５３１成膜前）に、加熱処理を行ってもよい。該加熱処理により、絶縁膜５１４、５１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜５１４、５１６に含まれる酸素の一部を酸化物半導体膜５０８に移動させ、酸化物半導体膜５０８に含まれる酸素欠損量を低減することができる。
　絶縁膜５１４、５１６への加熱処理の温度は、代表的には、４００℃まで、好ましくは３７５℃未満、さらに好ましくは、３４０℃以上３６０℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
　第１のバリア膜５３１は、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、モリブデン、ハフニウム、またはイットリウムの中から選ばれる少なくとも１以上）と、を有する。第１のバリア膜５３１としては、インジウムスズ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅともいう）、インジウムスズシリコン酸化物（以下ＩＴＳＯともいう）または酸化インジウムであると、凹凸に対する被覆性が良好であるため好ましい。
　また、第１のバリア膜５３１としては、スパッタリング法を用いて形成することができる。第１のバリア膜５３１が薄い場合、絶縁膜５１６から外部に放出されうる酸素を抑制するのが困難になる場合がある。一方で、第１のバリア膜５３１が厚い場合、絶縁膜５１６中に好適に酸素を添加できない場合がある。したがって、第１のバリア膜５３１の厚さとしては、好ましくは１ｎｍ以上２０ｎｍ以下、より好ましくは２ｎｍ以上１０ｎｍ以下とする。本実施の形態では、第１のバリア膜５３１として、厚さ５ｎｍのＩＴＳＯを成膜する。
　引き続いて、第１のバリア膜５３１を介して、酸素５４０を第２の保護絶縁膜として機能する、絶縁膜５１６に添加する。なお、図中において、絶縁膜５１６中に添加される酸素を酸素５４０ａと模式的に表している。（図１３（Ａ）参照）。また、酸素５４０は絶縁膜５１４に添加される場合もある。
　第１のバリア膜５３１を介して絶縁膜５１６に酸素５４０を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素５４０としては、過剰酸素または酸素ラジカル等が挙げられる。また、酸素５４０を添加する際に、基板側にバイアスを印加することで効果的に酸素５４０を絶縁膜５１６に添加することができる。上記バイアスとしては、例えば、電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。絶縁膜５１６上に第１のバリア膜５３１を設けて酸素を添加することで、第１のバリア膜５３１が絶縁膜５１６から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜５１６により多くの酸素を添加することができる。
　次に、第１のバリア膜５３１または第１のバリア膜５３１の一部、及び第２の保護絶縁膜として機能する絶縁膜５１６の一部を、エッチャント５４２によって除去する（図１３（Ｂ）参照）。
　第１のバリア膜５３１、及び第２の保護絶縁膜として機能する絶縁膜５１６の一部の除去方法としては、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。なお、ドライエッチング法の場合には、エッチャント５４２は、エッチングガスであり、ウエットエッチング法の場合には、エッチャント５４２は、薬液である。本実施の形態においては、ウエットエッチング法を用いて、第１のバリア膜５３１を除去する。第１のバリア膜５３１の除去方法として、ウエットエッチング法を用いる方が、製造コストを抑制できるため好適である。
　引き続いて、絶縁膜５１６上に第２のバリア膜として機能する、絶縁膜５１８を成膜する（図１４（Ａ）参照）。
　絶縁膜５１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下である。絶縁膜５１８を成膜する場合の基板温度を上述の範囲にすることで、上述の過剰酸素または上述の酸素ラジカルを酸化物半導体膜５０８に拡散させることができる。また、絶縁膜５１８を成膜する場合の基板温度を上述の範囲にすることで、緻密な膜を形成できるため好ましい。
　例えば、絶縁膜５１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
　本実施の形態においては、絶縁膜５１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
　また、第２のバリア膜として機能する、絶縁膜５１８の形成後に加熱処理を行ってもよい。絶縁膜５１８の形成後の加熱処理によって、絶縁膜５１６に含まれる過剰酸素、または酸素ラジカルを酸化物半導体膜５０８中に拡散させ、酸化物半導体膜５０８中の酸素欠損を補填することができる。あるいは、絶縁膜５１８を加熱成膜とすることで、絶縁膜５１６に含まれる過剰酸素、または酸素ラジカルを酸化物半導体膜５０８中に拡散させ、酸化物半導体膜５０８中の酸素欠損を補填することができる。
　以上の工程で図１４（Ｂ）に示すトランジスタ５００を形成することができる。
＜半導体装置の作製方法２＞
　次に、図１０（Ａ）（Ｂ）（Ｃ）乃至図１４（Ａ）に示すトランジスタ５００の作製方法と、異なる作製方法について、以下説明する。
　まず、＜半導体装置の作製方法１＞と同様に、図１０（Ａ）（Ｂ）（Ｃ）、図１１（Ａ）（Ｂ）（Ｃ）、及び図１２（Ａ）（Ｂ）（Ｃ）に示す工程まで行う。その後、図１３（Ａ）（Ｂ）、及び図１４（Ａ）に示す工程を行わない。すなわち、図１２（Ｃ）に示す構造にて、図１４（Ｂ）（Ｃ）に示すトランジスタ５００と同様の機能を有する。
　この場合、第１のバリア膜５３１としては、金属酸化膜を用い、当該金属酸化膜として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを成膜すると好ましい。
　また、第１のバリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムをスパッタリング法にて成膜する場合、スパッタリングガスとして、少なくとも酸素を含むと好ましい。第１のバリア膜５３１形成時において、スパッタリングガスに酸素を用いることで、当該酸素がプラズマ中で酸素ラジカルとなり、当該酸素または当該酸素ラジカルのいずれか一方または双方が、絶縁膜５１６中に添加される場合がある。よって、図１３（Ａ）に示す酸素５４０を添加する工程を行わなくても良い。別言すると、第１のバリア膜５３１の成膜時において、酸素添加処理と、第１のバリア膜５３１の成膜を同時に行うことが可能となる。なお、第１のバリア膜５３１は、第１のバリア膜の成膜時（特に成膜初期）においては、酸素を添加する機能を有するが、第１のバリア膜５３１の形成後においては、酸素をブロックする機能を有する。
　また、第１のバリア膜５３１として、例えば、酸化アルミニウムをスパッタリング法にて成膜する場合、絶縁膜５１６と、第１のバリア膜５３１との界面近傍に混合層を形成する場合がある。絶縁膜５１６が酸化窒化シリコン膜の場合、該混合層としてＡｌｘＳｉｙＯｚが形成されうる。
　また、第１のバリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いる場合、酸化アルミニウム、酸化ハフニウム、及び酸化イットリウムは、高い絶縁性を有し、且つ高い酸素バリア性を有する。よって、図１３（Ｂ）に示す第１のバリア膜５３１を除去する工程、及び図１４（Ａ）に示す絶縁膜５１８を成膜する工程を行わなくてもよい。よって、第１のバリア膜５３１は、絶縁膜５１８と同様の機能を有する。
　なお、第１のバリア膜５３１の成膜時の基板温度を４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下で加熱成膜とすることで、絶縁膜５１６中に添加された過剰酸素または酸素ラジカルを酸化物半導体膜５０８中に拡散させることができる。または、第１のバリア膜５３１を成膜した後に、４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下で加熱処理を行うと、絶縁膜５１６中に添加された過剰酸素または酸素ラジカルを酸化物半導体膜５０８中に拡散させることができる。
　このように、第１のバリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いることで、半導体装置の製造工程を短くすることが可能となり、製造コストを抑制することができる。
＜半導体装置の作製方法３＞
　次に、本発明の一態様であるトランジスタ５７０の作製方法について、図１７（Ａ）（Ｂ）（Ｃ）を用いて詳細に説明する。なお、図１７（Ａ）（Ｂ）（Ｃ）は、半導体装置の作製方法を説明する断面図である。
　まず、先に示すトランジスタ５００の作製方法と同様の工程（図１０（Ａ）乃至図１４（Ａ）に示す工程まで）を行う。
　次に、絶縁膜５１８上にリソグラフィ工程によりマスクを形成し、絶縁膜５１４、５１６、５１８の所望の領域に開口部５４２ｃを形成する。また、絶縁膜５１８上にリソグラフィ工程によりマスクを形成し、絶縁膜５０６、５０７、５１４、５１６、５１８の所望の領域に開口部５４２ａ、５４２ｂを形成する。なお、開口部５４２ｃは、導電膜５１２ｂに達するように形成される。また、開口部５４２ａ、５４２ｂは、それぞれ導電膜５０４に達するように形成される（図１７（Ａ）参照）。
　なお、開口部５４２ａ、５４２ｂと開口部５４２ｃは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部５４２ａ、５４２ｂと開口部５４２ｃを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。また、開口部５４２ａ、５４２ｂを複数回に分けて形成してもよい。例えば、絶縁膜５０６、５０７を加工し、その後、絶縁膜５１４、５１６、５１８を加工する。
　次に、開口部５４２ａ、５４２ｂ、５４２ｃを覆うように絶縁膜５１８上に導電膜５２０を形成する（図１７（Ｂ）参照）。
　導電膜５２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。特に、導電膜５２０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物、インジウムスズシリコン酸化物（ＩＴＳＯ）などの透光性を有する導電性材料を用いることができる。また、導電膜５２０としては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯをスパッタリング法で形成する。
　次に、導電膜５２０上にリソグラフィ工程によりマスクを形成し、導電膜５２０を所望の形状に加工することで、導電膜５２０ａ、５２０ｂを形成する（図１７（Ｃ）参照）。
　導電膜５２０ａ、５２０ｂの形成方法については、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。本実施の形態においては、ウエットエッチング法を用いて、導電膜５２０を導電膜５２０ａ、５２０ｂへと加工する。
　以上の工程で図１６（Ａ）（Ｂ）に示すトランジスタ５７０を作製することができる。
　以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の構造について、詳細に説明を行う。
＜酸化物半導体の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ　ｌｉｋｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
　また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
　非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
　逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ　ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
　まずは、ＣＡＡＣ−ＯＳについて説明する。
　ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
　透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
　以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１９（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ　Ａｂｅｒｒａｔｉｏｎ　Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
　図１９（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１９（Ｂ）に示す。図１９（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
　図１９（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１９（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１９（Ｂ）および図１９（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
　ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１９（Ｄ）参照。）。図１９（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１９（Ｄ）に示す領域５１６１に相当する。
　また、図２０（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２０（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）に示す。図２０（Ｂ）、図２０（Ｃ）および図２０（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
　次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
　なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
　一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
　次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２２（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２２（Ｂ）に示す。図２２（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２２（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２２（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
　上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
　なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
　酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
　不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
　次に、ｎｃ−ＯＳについて説明する。
　ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
　このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
　ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ　ＯＳ＞
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
　ａ−ｌｉｋｅ　ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
　鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ　ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
　電子照射を行う試料として、ａ−ｌｉｋｅ　ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
　まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
　なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
　図２３は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさ（Ａｖｅｒａｇｅ　ｃｒｙｓｔａｌ　ｓｉｚｅ）を調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２３より、ａ−ｌｉｋｅ　ＯＳは、電子の累積照射量（Ｃｕｍｕｌａｔｉｖｅ　ｅｌｅｃｔｒｏｎ　ｄｏｓｅ）に応じて結晶部が大きくなっていくことがわかる。具体的には、図２３中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２３中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
　このように、ａ−ｌｉｋｅ　ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
　また、鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ　ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
　例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ　ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
　なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
　以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
（実施の形態４）
　本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図２４乃至図２６を用いて以下説明を行う。
　図２４は、表示装置の一例を示す上面図である。図２４に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２４には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
　また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６とそれぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、配線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、配線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
　また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
　また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、実施の形態２で説明したトランジスタを適用することができる。
　また、表示装置７００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、液晶素子、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商標）ディスプレイ、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。また、表示素子として量子ドットを用いてもよい。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
　なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
　また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域とを配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
　本実施の形態においては、表示素子としてＶＡ（垂直配向）型の液晶素子を用いる表示装置の構成について、図２５及び図２６を用いて説明する。ＶＡ型とは、表示装置の液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向くノーマリーブラック型の表示装置である。本実施の形態に示す表示装置は、一の画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に液晶分子を倒すように工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。
　図２５は、図２４に示す一点鎖線Ｑ−Ｒにおける断面図である。図２５に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、配線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
　トランジスタ７５０及びトランジスタ７５２は、実施の形態２で示すトランジスタを用いることができる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　容量素子７９０は、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０の一方の電極としては、トランジスタ７５０のゲート電極として機能する導電膜と同一工程で形成された導電膜を用い、容量素子７９０の他方の電極としては、トランジスタ７５０のソース電極及びドレイン電極として機能する導電膜を用いる。また、一対の電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能する絶縁膜を用いる。
　また、図２５において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に、絶縁膜７６４、７６６、７６８、及び平坦化絶縁膜７７０が設けられている。
　絶縁膜７６４、７６６、７６８としては、それぞれ実施の形態２に示す絶縁膜５１４、５１６、５１８と、同様の材料及び作製方法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
　また、配線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、配線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電膜としてもよい。配線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
　また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
　また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、実施の形態２で示す基板５０２と同様の材料を用いることができる。
　第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色層７３６と、遮光膜７３８及び着色層７３６に接する絶縁膜７３４が設けられる。
　また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
　また、図２６に示すように、構造体７７８の代わりに着色層７３６を複数積層したものをスペーサとして用いてもよい。図２６に示す表示装置７００は、一例としてレッドの着色層７３６Ｒ、グリーンの着色層７３６Ｇ及びブルーの着色層７３６Ｂを有しており、遮光膜７３８と重なる位置において着色層７３６Ｒ上に着色層７３６Ｇ及び着色層７３６Ｂが設けられている。このような構成とすることで、構造体７７８を形成する工程を省略することができる。また、図２６に示す表示装置７００は、絶縁膜７３４を設けない構成としている。なお、上記のスペーサとして、着色層７３６Ｒ、着色層７３６Ｇ及び着色層７３６Ｂのうちいずれか２つを積層したものを用いてもよい。
　また、本実施の形態においては、構造体７７８を第１の基板７０１側に設ける構成について例示したが、これに限定されない。例えば、第２の基板７０５側に構造体７７８を設ける構成、または第１の基板７０１及び第２の基板７０５双方に構造体７７８を設ける構成としてもよい。
　表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。導電膜７７４上には突起７４４が設けられる。
　また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。表示装置７００は、外光を利用し導電膜７７２で光を反射して着色層７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
　導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
　また、導電膜７７２として、可視光において反射性のある導電膜を用いる場合、該導電膜を積層構造としてもよい。例えば、下層に膜厚１００ｎｍのアルミニウム膜を形成し、上層に厚さ３０ｎｍの銀合金膜（例えば、銀、パラジウム、及び銅を含む合金膜）を形成する。上述の構造とすることで、以下の優れた効果を奏する。
（１）下地膜と導電膜７７２との密着性を向上させることができる。（２）薬液によってアルミニウム膜と、銀合金膜とを一括してエッチングすることが可能である。（３）導電膜７７２の断面形状を良好な形状（例えば、テーパー形状）とすることができる。（３）の理由としては、アルミニウム膜は、銀合金膜よりも薬液によるエッチング速度が遅い、または上層の銀合金膜のエッチング後、下層のアルミニウム膜が露出した場合に、銀合金膜よりも卑な金属、別言するとイオン化傾向の高い金属であるアルミニウムから電子を引き抜くため、銀合金膜のエッチングが抑制され、下層のアルミニウム膜のエッチングの進行が速くなるためである。
　なお、図２５乃至図２７に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない。例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。表示装置７００を透過型の液晶表示装置とする場合は、容量素子７９０が有する一対の電極を導電膜７７２と重ならない位置に設ける。また、基板７０１から入射し液晶素子７７５及び着色層７３６を経由して射出する光の経路に設けられる各層を、可視光に対して透光性のある層とすることが好ましい。
　導電膜７７２はスリット７２５を有する。スリット７２５は液晶分子の配向を制御するためのものである。また導電膜７７２、平坦化絶縁膜７７０及び構造体７７８上には配向膜７４６が設けられ、同様に導電膜７７４上に配向膜７４８が設けられる。
　スリット７２５を設けた導電膜７７２に電圧を印加すると、スリット７２５の近傍には電界の歪み（斜め電界）が発生する。このスリット７２５と、基板７０５側の突起７４４とを交互にかみ合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御し、液晶が配向する方向を場所によって異ならせている。すなわち、一のピクセルが有する複数のサブピクセルごとに液晶分子を別の方向に倒すことでマルチドメイン化し、液晶表示パネルの視野角を広げている。
　なお、図２５において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図２７及び図２８を用いて説明を行う。
　図２７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
　本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
　上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
　タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
　バックライト８００７は、光源８００８を有する。なお、図２７において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
　フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
　プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
　また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
　図２８（Ａ）乃至図２８（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
　図２８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２８（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
　図２８（Ａ）乃至図２８（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２８（Ａ）乃至図２８（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
　本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、実施の形態４で示した表示装置を適用することができる。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００　　画素
１０１　　基板
１０３　　走査線
１０５ａ　　容量配線
１０５ｂ　　容量配線
１０７　　ゲート絶縁膜
１０７ａ　　ゲート絶縁膜
１０７ｂ　　ゲート絶縁膜
１１４　　絶縁膜
１１６　　絶縁膜
１１６ａ　　絶縁膜
１１６ｂ　　絶縁膜
１１６ｃ　　絶縁膜
１２１　　信号線
１２３　　電極
１２５ａ　　電極
１２５ｂ　　電極
１３５　　半導体膜
１３５ａ　　酸化物半導体膜
１３５ｂ　　酸化物半導体膜
１３６　　トランジスタ
１３７　　トランジスタ
１３９ａ　　画素電極
１３９ｂ　　画素電極
１４０　　容量素子
１４１　　容量素子
１４２　　液晶素子
１４３　　液晶素子
１４４ａ　　開口
１４４ｂ　　開口
１４５　　容量素子
１４６　　容量素子
１４８　　画素電極
１４８ａ　　酸化物導電体膜
１４８ｂ　　酸化物導電体膜
１４９　　画素電極
２００　　画素
２０３　　走査線
２２１　　信号線
２２３ａ　　電極
２２３ｂ　　電極
２３６　　トランジスタ
２３７　　トランジスタ
３００　　画素
３０１　　基板
３０３　　走査線
３０５ａ　　容量配線
３０５ｂ　　容量配線
３０７　　ゲート絶縁膜
３１６　　絶縁膜
３２１　　信号線
３２３ａ　　電極
３２３ｂ　　電極
３２５ａ　　電極
３２５ｂ　　電極
３３５　　半導体膜
３３６　　トランジスタ
３３７　　トランジスタ
３３９ａ　　画素電極
３３９ｂ　　画素電極
３４０　　容量素子
３４１　　容量素子
３４２　　液晶素子
３４３　　液晶素子
３４４ａ　　開口
３４４ｂ　　開口
３４５ａ　　電極
３４５ｂ　　電極
３４６ａ　　開口
３４６ｂ　　開口
５００　　トランジスタ
５０２　　基板
５０４　　導電膜
５０６　　絶縁膜
５０７　　絶縁膜
５０８　　酸化物半導体膜
５０８ａ　　酸化物半導体膜
５０８ｂ　　酸化物半導体膜
５０９　　酸化物半導体膜
５０９ａ　　酸化物半導体膜
５０９ｂ　　酸化物半導体膜
５１２　　導電膜
５１２ａ　　導電膜
５１２ｂ　　導電膜
５１４　　絶縁膜
５１６　　絶縁膜
５１８　　絶縁膜
５１９　　絶縁膜
５２０　　導電膜
５２０ａ　　導電膜
５２０ｂ　　導電膜
５３１　　バリア膜
５３６ａ　　マスク
５３６ｂ　　マスク
５３８　　エッチャント
５３９　　エッチャント
５４０　　酸素
５４０ａ　　酸素
５４２　　エッチャント
５４２ａ　　開口部
５４２ｂ　　開口部
５４２ｃ　　開口部
５７０　　トランジスタ
７００　　表示装置
７０１　　基板
７０２　　画素部
７０４　　ソースドライバ回路部
７０５　　基板
７０６　　ゲートドライバ回路部
７０８　　ＦＰＣ端子部
７１０　　配線
７１１　　配線部
７１２　　シール材
７１６　　ＦＰＣ
７２５　　スリット
７３４　　絶縁膜
７３６　　着色層
７３６Ｂ　　着色層
７３６Ｇ　　着色層
７３６Ｒ　　着色層
７３８　　遮光膜
７４４　　突起
７４６　　配向膜
７４８　　配向膜
７５０　　トランジスタ
７５２　　トランジスタ
７６０　　接続電極
７６４　　絶縁膜
７６６　　絶縁膜
７６８　　絶縁膜
７７０　　平坦化絶縁膜
７７２　　導電膜
７７４　　導電膜
７７５　　液晶素子
７７６　　液晶層
７７８　　構造体
７８０　　異方性導電膜
７９０　　容量素子
５０００　　筐体
５００１　　表示部
５００２　　表示部
５００３　　スピーカ
５００４　　ＬＥＤランプ
５００５　　操作キー
５００６　　接続端子
５００７　　センサ
５００８　　マイクロフォン
５００９　　スイッチ
５０１０　　赤外線ポート
５０１１　　記録媒体読込部
５０１２　　支持部
５０１３　　イヤホン
５０１４　　アンテナ
５０１５　　シャッターボタン
５０１６　　受像部
５０１７　　充電器
５１００　　ペレット
５１２０　　基板
５１６１　　領域
８０００　　表示モジュール
８００１　　上部カバー
８００２　　下部カバー
８００３　　ＦＰＣ
８００４　　タッチパネル
８００５　　ＦＰＣ
８００６　　表示パネル
８００７　　バックライト
８００８　　光源
８００９　　フレーム
８０１０　　プリント基板
８０１１　　バッテリ

Claims (6)

  1. 　信号線と、走査線と、第１の電極と、第２の電極と、第３の電極と、第１の画素電極と、第２の画素電極と、半導体膜と、を有し、
    　前記信号線は、前記走査線と交差し、
    　前記第１の電極は、前記信号線と電気的に接続され、
    　前記第１の電極は、前記走査線と重畳する領域を有し、
    　前記第２の電極は、前記第１の電極に対向し、
    　前記第３の電極は、前記第１の電極に対向し、
    　前記第１の画素電極は、前記第２の電極と電気的に接続され、
    　前記第２の画素電極は、前記第３の電極と電気的に接続され、
    　前記半導体膜は、前記第１の電極、前記第２の電極及び前記第３の電極と接し、
    　前記半導体膜は、前記走査線と、前記第１の電極乃至前記第３の電極との間に設けられる、表示装置。
  2. 　ゲート絶縁膜と、第１のトランジスタと、第２のトランジスタと、を有し、
    　前記ゲート絶縁膜は、前記走査線及び前記半導体膜の間に配設され、
    　前記第１のトランジスタは、前記走査線、前記ゲート絶縁膜、前記半導体膜、前記第１の電極、及び前記第２の電極を備え、
    　前記第２のトランジスタは、前記走査線、前記ゲート絶縁膜、前記半導体膜、前記第１の電極、及び前記第３の電極を備える、
    　請求項１に記載の表示装置。
  3. 　第１の容量配線と、第２の容量配線と、を有し、
    　前記第１の容量配線は、前記第１の画素電極と電気的に接続され、
    　前記第２の容量配線は、前記第２の画素電極と電気的に接続され、
    　前記信号線は、前記第１の画素電極及び前記第２の画素電極の間と重なる領域を備え、
    　前記信号線は、前記第１の容量配線及び前記第２の容量配線と重なる領域を有さない、
    　請求項１に記載の表示装置。
  4. 　前記第１の電極が、上面形状において、前記第２の電極及び前記第３の電極の間に設けられる、
    　請求項３に記載の表示装置。
  5. 　前記半導体膜は、Ｉｎ、Ｍ（Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）及びＺｎを有する酸化物を含む、
    　請求項１に記載の表示装置。
  6. 　前記半導体膜は、第１の半導体膜と、前記第１の半導体膜と重なる領域を備える第２の半導体膜と、を含み、
    　前記第１の半導体膜は、前記第２の半導体膜よりも、Ｉｎの原子数比がＭの原子数比よりも多い組成の酸化物を含む、
    　請求項５に記載の表示装置。
PCT/IB2016/050534 2015-02-12 2016-02-03 表示装置 Ceased WO2016128860A1 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
CN202210029672.XA CN114185216B (zh) 2015-02-12 2016-02-03 显示装置
JP2016574520A JP6749252B2 (ja) 2015-02-12 2016-02-03 表示装置
CN201680009371.3A CN107209429B (zh) 2015-02-12 2016-02-03 显示装置
CN202211147382.1A CN115542621B (zh) 2015-02-12 2016-02-03 显示装置
US15/545,411 US10539839B2 (en) 2015-02-12 2016-02-03 Display device
CN202210029583.5A CN114326211B (zh) 2015-02-12 2016-02-03 显示装置
CN202510228687.2A CN120076406A (zh) 2015-02-12 2016-02-03 显示装置
US16/698,426 US10824028B2 (en) 2015-02-12 2019-11-27 Display device
US17/061,870 US11092856B2 (en) 2015-02-12 2020-10-02 Display device
US17/061,876 US11187944B2 (en) 2015-02-12 2020-10-02 Display device
US17/326,675 US11493808B2 (en) 2015-02-12 2021-05-21 Display device
US17/949,396 US11796866B2 (en) 2015-02-12 2022-09-21 Display device
US18/380,817 US12105384B2 (en) 2015-02-12 2023-10-17 Display device
US18/896,991 US20250020960A1 (en) 2015-02-12 2024-09-26 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-024963 2015-02-12
JP2015024963 2015-02-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/545,411 A-371-Of-International US10539839B2 (en) 2015-02-12 2016-02-03 Display device
US16/698,426 Continuation US10824028B2 (en) 2015-02-12 2019-11-27 Display device

Publications (1)

Publication Number Publication Date
WO2016128860A1 true WO2016128860A1 (ja) 2016-08-18

Family

ID=56615058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2016/050534 Ceased WO2016128860A1 (ja) 2015-02-12 2016-02-03 表示装置

Country Status (4)

Country Link
US (8) US10539839B2 (ja)
JP (8) JP6749252B2 (ja)
CN (7) CN120076406A (ja)
WO (1) WO2016128860A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078217A (ja) * 2016-11-10 2018-05-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
WO2018163944A1 (ja) * 2017-03-08 2018-09-13 シャープ株式会社 半導体装置、半導体装置の製造方法、及び、液晶表示装置
JPWO2021171136A1 (ja) * 2020-02-28 2021-09-02
JP2023009074A (ja) * 2017-05-19 2023-01-19 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120076406A (zh) 2015-02-12 2025-05-30 株式会社半导体能源研究所 显示装置
CN110178170B (zh) 2017-01-16 2021-12-07 株式会社半导体能源研究所 显示装置
CN107272293A (zh) * 2017-08-21 2017-10-20 京东方科技集团股份有限公司 一种阵列基板及液晶显示装置
KR20260004491A (ko) 2018-02-01 2026-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN112334867B (zh) 2018-05-24 2025-11-11 纽约州立大学研究基金会 电容传感器
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110381409B (zh) * 2019-08-13 2021-11-26 高创(苏州)电子有限公司 一种显示器的控制板、其驱动方法及显示器
CN112435629B (zh) 2020-11-24 2023-04-18 京东方科技集团股份有限公司 一种显示基板、显示装置
CN113985667B (zh) 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097074A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法
US7542102B2 (en) * 2006-11-10 2009-06-02 Au Optronics Corporation Pixel structures of color filter substrate, active device array substrate and liquid crystal display panel
JP2012145927A (ja) * 2010-12-20 2012-08-02 Semiconductor Energy Lab Co Ltd 表示装置
JP2014199403A (ja) * 2012-08-28 2014-10-23 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
GB2212659A (en) 1987-11-20 1989-07-26 Philips Electronic Associated Multi-level circuit cross-overs
JPH04326329A (ja) * 1991-04-26 1992-11-16 Sharp Corp 液晶表示装置およびその製造方法
JPH05341322A (ja) 1992-06-12 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
JPH09230311A (ja) * 1995-11-14 1997-09-05 Semiconductor Energy Lab Co Ltd 表示装置
JP3031295B2 (ja) * 1997-06-10 2000-04-10 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR19990001859A (ko) * 1997-06-18 1999-01-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR19990001859U (ko) 1997-06-23 1999-01-15 서보상 실내운동용 런닝머신
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP3796072B2 (ja) 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
KR100482720B1 (ko) 2000-03-21 2005-04-13 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
JP3918496B2 (ja) 2001-10-22 2007-05-23 株式会社日立製作所 液晶表示装置及びその製造方法
JP4004835B2 (ja) 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN100483230C (zh) * 2003-01-08 2009-04-29 友达光电股份有限公司 像素结构
CN2606376Y (zh) * 2003-01-08 2004-03-10 广辉电子股份有限公司 像素结构
KR100916605B1 (ko) * 2003-03-07 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
CN100504553C (zh) 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
ES1057932Y (es) 2004-07-01 2005-01-16 Mecadetol Sa Poste movil para cartolas de cajas de carga.
WO2006064789A1 (ja) 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP2006184578A (ja) 2004-12-27 2006-07-13 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置及びその製造方法
TW200642268A (en) 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
KR101216688B1 (ko) 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP4703258B2 (ja) 2005-05-16 2011-06-15 シャープ株式会社 薄膜トランジスタ基板及び液晶表示パネル
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2007097074A (ja) 2005-09-30 2007-04-12 Pentax Corp 撮像素子用清掃器具
EP1777690B1 (en) 2005-10-18 2012-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI283073B (en) 2005-12-14 2007-06-21 Au Optronics Corp LCD device and fabricating method thereof
KR101189279B1 (ko) 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP4541421B2 (ja) 2006-03-15 2010-09-08 シャープ株式会社 液晶表示装置、テレビジョン受像機
CN101101913B (zh) * 2006-07-06 2010-10-13 中华映管股份有限公司 薄膜晶体管阵列
JP2008089646A (ja) 2006-09-29 2008-04-17 Sharp Corp 表示装置
KR101309434B1 (ko) * 2006-12-05 2013-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5081444B2 (ja) 2006-12-21 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置
JP5052142B2 (ja) 2007-01-16 2012-10-17 株式会社ジャパンディスプレイイースト 表示装置
JP4851545B2 (ja) 2007-02-09 2012-01-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、液晶パネルの製造方法
CN101281311A (zh) * 2007-04-04 2008-10-08 中华映管股份有限公司 像素结构及其驱动方法
TWI361329B (en) 2007-04-10 2012-04-01 Au Optronics Corp Array substrate and method for manufacturing the same
TWI352866B (en) 2007-04-12 2011-11-21 Wintek Corp Liquid crystal display and active matrix substrate
CN101030588A (zh) * 2007-04-24 2007-09-05 友达光电股份有限公司 阵列基板及其制造方法
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
WO2009001578A1 (ja) 2007-06-28 2008-12-31 Sharp Kabushiki Kaisha アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101515081B1 (ko) 2007-07-26 2015-05-06 삼성디스플레이 주식회사 표시장치 및 그 구동방법
CN201069506Y (zh) * 2007-07-30 2008-06-04 上海广电光电子有限公司 液晶显示装置
JP4862777B2 (ja) 2007-08-10 2012-01-25 カシオ計算機株式会社 表示装置
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP2009180981A (ja) 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
JP5113609B2 (ja) 2008-04-24 2013-01-09 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
CN101604695B (zh) * 2008-06-10 2011-03-23 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示装置
JP2010003723A (ja) 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
WO2010032619A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20100067612A (ko) 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
JP4743348B2 (ja) 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
JP5337603B2 (ja) * 2009-07-08 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
KR102598388B1 (ko) 2010-02-26 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN201876642U (zh) * 2010-03-19 2011-06-22 华映视讯（吴江）有限公司 像素结构
KR101808213B1 (ko) 2010-04-21 2018-01-19 삼성디스플레이 주식회사 액정 표시 장치
CN102156367B (zh) 2010-08-04 2013-06-19 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
KR101793176B1 (ko) 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
TW201224615A (en) 2010-12-06 2012-06-16 Chunghwa Picture Tubes Ltd Pixel array substrate and method of fabricating the same
US8975638B2 (en) 2010-12-28 2015-03-10 Sharp Kabushiki Kaisha High-performance active matrix substrate with high signal quality
KR20120124011A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
CN102867823B (zh) * 2012-09-27 2015-05-27 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
JP2014089444A (ja) 2012-10-05 2014-05-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI649606B (zh) * 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102083433B1 (ko) 2013-07-12 2020-03-03 삼성디스플레이 주식회사 액정 표시 장치
KR102091434B1 (ko) * 2013-07-29 2020-03-23 삼성디스플레이 주식회사 표시 장치
JP5690894B2 (ja) 2013-09-16 2015-03-25 株式会社半導体エネルギー研究所 液晶表示装置
KR102705567B1 (ko) * 2013-12-02 2024-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN120076406A (zh) * 2015-02-12 2025-05-30 株式会社半导体能源研究所 显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097074A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法
US7542102B2 (en) * 2006-11-10 2009-06-02 Au Optronics Corporation Pixel structures of color filter substrate, active device array substrate and liquid crystal display panel
JP2012145927A (ja) * 2010-12-20 2012-08-02 Semiconductor Energy Lab Co Ltd 表示装置
JP2014199403A (ja) * 2012-08-28 2014-10-23 株式会社半導体エネルギー研究所 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078217A (ja) * 2016-11-10 2018-05-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
WO2018163944A1 (ja) * 2017-03-08 2018-09-13 シャープ株式会社 半導体装置、半導体装置の製造方法、及び、液晶表示装置
JP2023009074A (ja) * 2017-05-19 2023-01-19 株式会社半導体エネルギー研究所 半導体装置
JP7430763B2 (ja) 2017-05-19 2024-02-13 株式会社半導体エネルギー研究所 半導体装置
JPWO2021171136A1 (ja) * 2020-02-28 2021-09-02
JP7678789B2 (ja) 2020-02-28 2025-05-16 株式会社半導体エネルギー研究所 金属酸化物の成膜方法

Also Published As

Publication number Publication date
CN120076406A (zh) 2025-05-30
CN114326211A (zh) 2022-04-12
US20210026173A1 (en) 2021-01-28
JP2021002039A (ja) 2021-01-07
US11796866B2 (en) 2023-10-24
US20180011355A1 (en) 2018-01-11
JP7108060B2 (ja) 2022-07-27
CN115542621A (zh) 2022-12-30
US11187944B2 (en) 2021-11-30
CN111830758A (zh) 2020-10-27
US20250020960A1 (en) 2025-01-16
JP2022165972A (ja) 2022-11-01
CN113341624A (zh) 2021-09-03
CN115542621B (zh) 2026-04-28
JP7631446B2 (ja) 2025-02-18
US11493808B2 (en) 2022-11-08
US20230012554A1 (en) 2023-01-19
CN111830758B (zh) 2021-07-13
US12105384B2 (en) 2024-10-01
JP7506284B1 (ja) 2024-06-25
CN107209429B (zh) 2022-10-14
CN114185216A (zh) 2022-03-15
CN107209429A (zh) 2017-09-26
JP2024105407A (ja) 2024-08-06
JP6749252B2 (ja) 2020-09-02
US20210026174A1 (en) 2021-01-28
CN114326211B (zh) 2025-03-28
US20210278715A1 (en) 2021-09-09
JP2021036319A (ja) 2021-03-04
JP7341294B2 (ja) 2023-09-08
US20240061292A1 (en) 2024-02-22
JP2025072501A (ja) 2025-05-09
US10539839B2 (en) 2020-01-21
JP2021073515A (ja) 2021-05-13
US10824028B2 (en) 2020-11-03
US20200124889A1 (en) 2020-04-23
US11092856B2 (en) 2021-08-17
JP7024022B2 (ja) 2022-02-22
JPWO2016128860A1 (ja) 2017-12-14
CN114185216B (zh) 2025-03-28
JP6827585B1 (ja) 2021-02-10
JP2023165708A (ja) 2023-11-17

Similar Documents

Publication Publication Date Title
JP7108060B2 (ja) 表示装置
JP6562666B2 (ja) トランジスタの作製方法
JP6723225B2 (ja) 半導体装置および電子機器
WO2016181261A1 (ja) 表示装置、表示モジュール、電子機器
JP2015128151A (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16748799

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016574520

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15545411

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16748799

Country of ref document: EP

Kind code of ref document: A1