CN102867823B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN102867823B CN102867823B CN201210371991.5A CN201210371991A CN102867823B CN 102867823 B CN102867823 B CN 102867823B CN 201210371991 A CN201210371991 A CN 201210371991A CN 102867823 B CN102867823 B CN 102867823B
- Authority
- CN
- China
- Prior art keywords
- mark
- pixel electrode
- pixel cell
- protuberance
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板，涉及显示技术领域，该阵列基板包括若干栅线、数据线及所述栅线和数据线之间形成的若干像素单元，所述阵列基板的每个像素单元中，与成盒后黑矩阵对应区域的各膜层之一上设置有标识所述像素单元坐标的标志。本发明通过在像素单元上对应黑矩阵区域的各膜层之一上设置坐标（栅线和数据线各自的序号），使得在故障发生时，能够快速定位像素单元的位置。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
在薄膜晶体管液晶显示器（TFT-LCD）的产品开发过程中，会出现面板（panel）的各种不良，迅速解决或修复这些不良的能力是衡量一个公司产品开发水平的一个重要指标。传统的阵列基板如图1a和1b所示，包括：若干栅线1、数据线2及栅线1和数据线2围成的若干像素单元，对于Cs on common的结构如图1a，还包括公共电极线5。其中像素单元包括：TFT3和像素电极4，该阵列基板上只有在栅线1（gate线）和数据线2（data线）两端才有每条栅线1和数据线2的序号，所以在解析或修复不良时很难在阵列基板的有源（active）区域精确地辨识出每个子像素的具体坐标位置。现有的解析方法是借助激光在某个像素打上标记，然后细心寻线到对应的data pad和gatepad，最后才能确定出该像素的具体坐标，不难看出这种方法不仅耗时，而且会对样品造成无法复原的破坏，此时如果要利用SEM，TEM，FIB，EDX等手段对该像素附近的区域做线宽、膜厚、元素成分的测试，则无法获得真实的数据。因此，寻求一种在阵列基板上设计像素坐标的方案可以方便的解决这一难题。随着TFT-LCD行业的飞速发展，在开发阶段提高解决或修复不良的能力已变得尤为重要。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何快速确定像素单元的位置。
（二）技术方案
为解决上述技术问题，本发明提供了一种阵列基板，包括若干栅线、数据线及所述栅线和数据线围成的若干像素单元，所述阵列基板的每个像素单元中，与成盒后的黑矩阵对应区域的各膜层之一上设置有标识所述像素单元坐标的标志。
其中，所述像素单元包括：像素电极，所述像素电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条栅线重叠。
其中，每个所述像素单元中的突出部位于所述像素电极的同一侧，且与围成该像素单元的同一侧的栅线重叠。
其中，所述像素单元包括：像素电极，所述像素电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条数据线重叠。
其中，每个所述像素单元中的突出部位于所述像素电极的同一侧，且与围成该像素单元的同一侧的数据线重叠。
其中，所述像素单元包括：像素电极和公共电极，所述像素电极或公共电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条栅线重叠。
其中，每个所述像素单元中的突出部位于所述像素电极或公共电极的同一侧，且与围成该像素单元的同一侧的栅线重叠。
其中，所述像素单元包括：像素电极和公共电极，所述像素电极或公共电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条数据线重叠。
其中，每个所述像素单元中的突出部位于所述像素电极或公共电极的同一侧，且与围成该像素单元的同一侧的数据线重叠。
其中，所述标识所述像素单元坐标的标志为标识围成所述像素单元的栅线和数据线各自的序号组成的图案。
本发明还提供了一种阵列基板制作方法，包括在基板上制作阵列基板各膜层图案的步骤，在形成其中任一膜层的图案时，在该膜层上与黑矩阵对应区域，采用构图工艺形成标识像素单元坐标的标志。
其中，所述采用构图工艺形成标识像素单元坐标的标志方式为：在采用掩膜工艺形成所述膜层图案的同时，在掩膜板上增加所述标识像素单元坐标的标志的图案。
其中，所述任一膜层的图案为像素电极图案，形成所述像素电极图案的步骤为：
在当前基板上形成像素电极金属薄膜，并在所述金属薄膜上述涂覆光刻胶；
采用掩膜板对所述光刻胶曝光显影，去除像素电极区域以外的光刻胶，所述像素电极区域与其最近的一条栅线或一条数据线重叠，且去除重叠区域上所述标志对应区域的光刻胶；
刻蚀掉暴露出的像素电极金属薄膜，去除剩余的光刻胶，以形成像素电极及位于所述重叠区域的刻蚀有所述标志的像素电极的突出部。
其中，阵列基板上每个所述像素电极区域与其同一侧最近的一条栅线或数据线重叠
其中，所述任一膜层的图案为公共电极图案，形成所述公共电极图案的步骤为：
在当前基板上形成公共电极金属薄膜，并在所述金属薄膜上述涂覆光刻胶；
采用掩膜板对所述光刻胶曝光显影，去除公共电极区域以外的光刻胶，所述公共电极区域与其最近的一条栅线或一条数据线重叠，且去除重叠区域上所述标志对应区域的光刻胶；
刻蚀掉暴露出的公共电极金属薄膜，去除剩余的光刻胶，以形成公共电极及位于所述重叠区域的刻蚀有所述标志的公共电极的突出部。
其中，阵列基板上每个所述公共电极区域与其同一侧最近的一条栅线或数据线重叠。
其中，所述标识像素单元坐标的标志为标识围成所述像素单元的栅线和数据线各自的序号组成的图案。
本发明还提供了一种显示装置，包括上述任一项所述的阵列基板。
（三）有益效果
本发明通过在阵列基板的每个像素单元中，与成盒后的黑矩阵对应区域的各膜层之一上设置有标识该像素单元坐标的标志（栅线和数据线各自的序号）使得在故障发生时，能够快速定位像素单元的位置。
附图说明
图1a是现有技术的一种阵列基板结构示意图；
图1b是现有技术的另一种阵列基板结构示意图；
图2a是TN模式的显示面板的像素单元沿垂直于数据线方向上的剖面线的剖面图；
图2b是TN模式的显示面板的像素单元沿垂直于栅线方向上的剖面线的剖面图；
图3a是ADS模式的显示面板的像素单元沿垂直于数据线方向上的剖面线的剖面图；
图3b是ADS模式的显示面板的像素单元沿垂直于栅线方向上的剖面线的剖面图；
图4a是本发明实施例1的一种阵列基板结构示意图；
图4b是本发明实施例1的另一种阵列基板结构示意图；
图5a是本发明实施例2的一种阵列基板结构示意图；
图5b是本发明实施例2的另一种阵列基板结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
目前，各大厂商正逐渐将显示效果更优良的各种广视角技术应用于移动性产品中，比如TN（Twisted Nematic，扭曲向列）、IPS（In-PlaneSwitching，共面转换）、VA（Vertical Alignment，垂直配向）、AD-SDS（Advanced-Super Dimensional Switching，高级超维场开关，简称为ADS）等广视角技术。尤其在ADS模式下，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，能够很大程度提高液晶工作效率并增大透光效率。本发明实施例仅以TN和ADS模式为例进行说明，但不用来限制本发明的范围，其他模式也可以适用。
为了标识阵列基板上每个像素单元的坐标（栅线和数据线各自的序号），且尽量不影响最终的显示效果，如图2a、2b、3a及3b所示，本发明在阵列基板上的每个像素单元中，与成盒后的黑矩阵10对应区域的各膜层之一上设置有标识像素单元坐标的标志。该标志为标识围成该像素单元的栅线和数据线各自的序号组成的图案。
如图2a和2b所示，分别为TN（twisted nematic）模式显示面板的像素单元在沿垂直于数据线和垂直于栅线方向上的剖面线的剖面图。彩膜基板11下方为黑矩阵10，黑矩阵10下方为公共电极6。在黑矩阵10对应区域（即图中虚线内的区域）的阵列基板上的位于玻璃基板7上方的各膜层上均可刻蚀标识像素单元坐标的标志，即栅线和数据线各自的序号组成的图案。可以在栅线1、数据线2、像素电极4、栅绝缘层8或钝化层9上刻蚀像素单元坐标的标志（有源层体积很小，会影响TFT特性，造成TFT开光功能失效，因此一般不再有源层上刻蚀坐标），对于Cs on common的结构，还可以在公共电极线5上刻蚀像素单元坐标的标志。
如图3a和3b所示，分别为ADS（Advanced-Super DimensionalSwitching）模式显示面板的像素单元在沿垂直于数据线和垂直于栅线方向上的剖面线的剖面图。彩膜基板11下方为黑矩阵10。在黑矩阵10对应区域（即图中虚线内的区域）的阵列基板上的位于玻璃基板7上方的各膜层表面均可刻蚀标识像素单元坐标的标志，即栅线和数据线各自的序号组成的图案。可以在栅线1、数据线2、像素电极4、公共电极6、栅绝缘层8或钝化层9上刻蚀像素单元坐标的标志，对于Cs oncommon的结构，还可以在公共电极线5（这个图是截面图，公共电极线5和像素电极4实际上是不接触的）上刻蚀像素单元坐标的标志。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
如图4a和图4b所示，本实施例的阵列基板包括若干栅线1、数据线2及栅线1和数据线2围成的若干像素单元。该像素单元包括：TFT 3、像素电极4＇及存储电容。如图4a中所示，存储电容由公共电极线5的突出区域和像素电极4＇重叠部分形成，如图4b中所示，存储电容由栅线1的突出区域和像素电极4＇重叠部分形成。本实施例中，在像素电极4＇上刻蚀围成该像素单元的坐标，只要保证刻蚀的坐标位于黑矩阵对应的区域即可。
考虑到序号字体的大小，在不影响显示效果的情况下，可以在制作像素电极4＇时使其上有一突出部，如图4a和4b所示。其突出部用于刻蚀该像素单元的坐标，即围成该像素单元的栅线1和数据线2的序号，通常是该像素单元中TFT 3所连接的栅线1和数据线2的序号，如图中的G24、D36，表示第24条栅线1和第36条数据线2，即该像素单元位于第24条栅线1和第36条数据线2交叉的位置。
理论上该突出部可以制作在像素电极4＇任意位置，但为了不影响显示效果，进一步地，本实施例中将该突出部设置在像素电极4＇上靠近围成该像素单元的其中一条栅线1的一侧，并与该栅线1重叠（部分或完全重叠）。由于在彩膜基板上两个像素单元之间栅线1对应的区域有黑矩阵，即该区域不是显示区域，因此不会影响显示效果。
进一步地，为了使整个阵列基板结构均匀，且制作时方便布局，该突出部位于像素电极4＇的同一侧，且与形成矩形区域同一侧的栅线1重叠。图2中突出部都位于每个像素电极4＇的上侧（当然也可以位于下侧），即与该像素单元中TFT 3连接的栅线1重叠。
本实施例的阵列基板的每个像素单元的像素电极均设置有用于刻蚀该像素单元所在的坐标的突出部，使得在故障发生时，能够快速定位像素单元的位置。另外，该突出部与栅线重叠，即使在上面刻蚀坐标也不会影响其显示效果。
实施例2
如图5a和5b所示，本实施例的阵列基板包括若干栅线1、数据线2及栅线1和数据线2围成的若干像素单元。该像素单元包括：TFT 3、像素电极4＂及存储电容。如图5a中，存储电容由公共电极线5的突出区域和像素电极4＂重叠部分形成，如图5b所示，存储电容由栅线1的突出区域和像素电极4＂重叠部分形成。本实施例和实施例1不同的是像素电极4＂的突出部设置在像素电极4＂上靠近围成该像素单元的其中一条数据线2的一侧，并与该数据线2重叠。由于在彩膜基板上两个像素单元之间数据线2对应的区域有黑矩阵，即该区域不是显示区域，因此不会影响显示效果。
进一步地，为了使整个阵列基板结构均匀，且制作时方便布局，该突出部位于像素电极4＂的同一侧，且与形成矩形区域同一侧的数据线2重叠。图3中突出部都位于每个像素电极4＂的左侧（当然也可以位于右侧），即与该像素单元中TFT 3连接的数据线2重叠。
本实施例的阵列基板的每个像素单元的像素电极均设置有用于刻蚀该像素单元所在的坐标的突出部，使得在故障发生时，能够快速定位像素单元的位置。另外，该突出部与数据线重叠，即使在上面刻蚀坐标也不会影响其显示效果。
上述实施例1和实施例2的效果基本相同，由于栅线通常比数据线宽，因此实施例1中在制作突出部和刻蚀坐标时相对容易。
实施例3
对于ADS（Advanced-Super Dimensional Switching）模式显示面板，由于公共电极也位于阵列基板上，可以在公共电极上刻蚀坐标，只要保证刻蚀的坐标位于黑矩阵对应的区域即可。同时考虑到序号字体的大小，在不影响显示效果的情况下，公共电极上也可以设有刻蚀坐标的突出部，其具体方案与实施例1和实施例2类似，此处不再赘述。
实施例4
如图2a~3b所示，在黑矩阵10对应区域的栅绝缘层8（gateinsulation，GI）上干刻出坐标。该方案的缺点是数字在像素区域会影响显示效果，如果在金属线位置则会被金属线挡着，只能从背面才能看到数字序号。但相对与实施例1~实施例3刻蚀的区域较大，无需制作突出部，刻蚀时相对容易。
实施例5
如图2a~3b所示，在黑矩阵10对应区域的钝化层9（PVX）上干刻出坐标。本实施例的优劣和实施例4类似。
实施例6
如图2a~3b所示，沿用传统的像素单元结构，直接在数据线2上湿刻出坐标。该方案的缺点是影响数据线2的电阻，对产品的显示效果不利。
实施例7
如图2a~3b所示，沿用传统的像素单元结构，直接在栅线1上湿刻出坐标。该方案的缺点是影响栅线1的电阻，对产品的显示效果不利。
实施例8
如图2a~3b所示，沿用传统的像素单元结构，若有公共电极线5直接在公共电极线5上湿刻出坐标。该方案会影响存储电容的大小，由于每个像素单元的坐标不同，会造成每个像素对应的存储电容的不一致，对产品显示效果不利。
实施例9
本实施例中提供了一种显示装置，包括实施例1~9中的阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
实施例9
本实施例还提供了一种制作上述阵列基板的方法，包括在基板上制作阵列基板各膜层图案的步骤。且在形成其中任一膜层的图案时，在该膜层上与黑矩阵对应区域，采用构图工艺形成标识像素单元坐标的标志。各膜层的制作流程基本与现有制作流程一样，并不涉及膜层工艺的变更，不同的是在需要刻蚀坐标的膜层（栅线、数据线、像素电极、栅绝缘层或钝化层上）制作过程中，具体在曝光显影过程中，在掩膜板上增加栅线和数据线的序号的图案即可，且该序号的位置位于黑矩阵下方。
以制作像素电极图案和公共电极图案（ADS模式）为例说明如下：
形成像素电极图案的步骤为：
在当前基板（已经形成像素电极之前的其它膜层的图案）上形成像素电极金属薄膜，并在金属薄膜上述涂覆光刻胶。
采用掩膜板对光刻胶曝光显影，去除像素电极区域以外的光刻胶，像素电极区域与其最近的一条栅线或一条数据线重叠，且去除重叠区域上标志对应区域的光刻胶。
刻蚀掉暴露出的像素电极金属薄膜，去除剩余的光刻胶，以形成像素电极及位于重叠区域的刻蚀有标志的像素电极的突出部。
优选地，在制作时，使阵列基板上每个像素电极区域与其同一侧最近的一条栅线或数据线重叠，这样整个阵列基板结构均匀，且制作时方便掩膜板的布局。
形成公共电极图案的步骤为：
在当前基板上形成公共电极金属薄膜，并在金属薄膜上述涂覆光刻胶；
采用掩膜板对光刻胶曝光显影，去除公共电极区域以外的光刻胶，公共电极区域与其最近的一条栅线或一条数据线重叠，且去除重叠区域上标志对应区域的光刻胶；
刻蚀掉暴露出的公共电极金属薄膜，去除剩余的光刻胶，以形成公共电极及位于重叠区域的刻蚀有标志的公共电极的突出部。
优选地，在制作时，使阵列基板上每个公共电极区域与其同一侧最近的一条栅线或数据线重叠。这样整个阵列基板结构均匀，且制作时方便掩膜板的布局。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (16)
1.一种阵列基板，包括若干栅线、数据线及所述栅线和数据线围成的若干像素单元，其特征在于，所述阵列基板的每个像素单元中，与成盒后的黑矩阵对应区域的像素电极上设置有标识所述像素单元坐标的标志；
所述像素电极上设有标识有所述标志的突出部。
2.如权利要求1所述的阵列基板，其特征在于，所述像素单元包括：像素电极，所述像素电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条栅线重叠。
3.如权利要求2所述的阵列基板，其特征在于，每个所述像素单元中的突出部位于所述像素电极的同一侧，且与围成该像素单元的同一侧的栅线重叠。
4.如权利要求1所述的阵列基板，其特征在于，所述像素单元包括：像素电极，所述像素电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条数据线重叠。
5.如权利要求4所述的阵列基板，其特征在于，每个所述像素单元中的突出部位于所述像素电极的同一侧，且与围成该像素单元的同一侧的数据线重叠。
6.如权利要求1所述的阵列基板，其特征在于，所述像素单元包括：像素电极和公共电极，所述像素电极或公共电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条栅线重叠。
7.如权利要求6所述的阵列基板，其特征在于，每个所述像素单元中的突出部位于所述像素电极或公共电极的同一侧，且与围成该像素单元的同一侧的栅线重叠。
8.如权利要求1所述的阵列基板，其特征在于，所述像素单元包括：像素电极和公共电极，所述像素电极或公共电极上设有标识有所述标志的突出部，所述突出部与围成该像素单元的一条数据线重叠。
9.如权利要求8所述的阵列基板，其特征在于，每个所述像素单元中的突出部位于所述像素电极或公共电极的同一侧，且与围成该像素单元的同一侧的数据线重叠。
10.一种阵列基板制作方法，包括在基板上制作阵列基板各膜层图案的步骤，其特征在于，在形成像素电极的图案时，在该膜层上与黑矩阵对应区域，采用构图工艺形成标识像素单元坐标的标志；
所述像素电极上设有标识有所述标志的突出部。
11.如权利要求10所述的阵列基板制作方法，其特征在于，所述采用构图工艺形成标识像素单元坐标的标志方式为：在采用掩膜工艺形成所述膜层图案的同时，在掩膜板上增加所述标识像素单元坐标的标志的图案。
12.如权利要求10所述的阵列基板制作方法，其特征在于，所述任一膜层的图案为像素电极图案，形成所述像素电极图案的步骤为：
在当前基板上形成像素电极金属薄膜，并在所述金属薄膜上述涂覆光刻胶；
采用掩膜板对所述光刻胶曝光显影，去除像素电极区域以外的光刻胶，所述像素电极区域与其最近的一条栅线或一条数据线重叠，且去除重叠区域上所述标志对应区域的光刻胶；
刻蚀掉暴露出的像素电极金属薄膜，去除剩余的光刻胶，以形成像素电极及位于所述重叠区域的刻蚀有所述标志的像素电极的突出部。
13.如权利要求12所述的阵列基板制作方法，其特征在于，阵列基板上每个所述像素电极区域与其同一侧最近的一条栅线或数据线重叠
14.如权利要求10所述的阵列基板制作方法，其特征在于，所述任一膜层的图案为公共电极图案，形成所述公共电极图案的步骤为：
在当前基板上形成公共电极金属薄膜，并在所述金属薄膜上述涂覆光刻胶；
采用掩膜板对所述光刻胶曝光显影，去除公共电极区域以外的光刻胶，所述公共电极区域与其最近的一条栅线或一条数据线重叠，且去除重叠区域上所述标志对应区域的光刻胶；
刻蚀掉暴露出的公共电极金属薄膜，去除剩余的光刻胶，以形成公共电极及位于所述重叠区域的刻蚀有所述标志的公共电极的突出部。
15.如权利要求14所述的阵列基板制作方法，其特征在于，阵列基板上每个所述公共电极区域与其同一侧最近的一条栅线或数据线重叠。
16.一种显示装置，其特征在于，包括如权利要求1～9中任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210371991.5A CN102867823B (zh) | 2012-09-27 | 2012-09-27 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210371991.5A CN102867823B (zh) | 2012-09-27 | 2012-09-27 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102867823A CN102867823A (zh) | 2013-01-09 |
| CN102867823B true CN102867823B (zh) | 2015-05-27 |
Family
ID=47446573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210371991.5A Active CN102867823B (zh) | 2012-09-27 | 2012-09-27 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102867823B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103176306A (zh) * | 2013-03-22 | 2013-06-26 | 京东方科技集团股份有限公司 | 彩膜基板及其制作方法、液晶面板及显示设备 |
| CN104460155B (zh) * | 2014-12-16 | 2017-08-11 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的制造方法及显示器 |
| US10539839B2 (en) | 2015-02-12 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN106405924A (zh) * | 2016-11-11 | 2017-02-15 | 深圳市华星光电技术有限公司 | 黑色矩阵光罩、黑色矩阵制作方法及显示面板 |
| KR20180063937A (ko) | 2016-12-02 | 2018-06-14 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 리페어하기 위한 방법 |
| CN106483726B (zh) * | 2016-12-21 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及制作方法和液晶显示面板 |
| CN107359184B (zh) * | 2017-07-27 | 2020-06-26 | 武汉天马微电子有限公司 | 一种显示面板、标定该显示面板上像素单元的方法 |
| CN110071119B (zh) * | 2019-04-09 | 2021-07-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN114628403A (zh) * | 2020-11-27 | 2022-06-14 | 京东方科技集团股份有限公司 | 显示基板母板及其制备方法、显示基板及显示装置 |
| CN114664983B (zh) * | 2022-03-22 | 2023-03-21 | 西湖大学 | 一种基于Micro LED的显示装置的制作方法以及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597427B1 (en) * | 1999-07-06 | 2003-07-22 | International Business Machines Corporation | Liquid crystal panel, display device, identification mark detection device, detection display system, TFT array repair device and identification mark detection method |
| CN101179011A (zh) * | 2006-11-10 | 2008-05-14 | 三星电子株式会社 | 形成单元标识的方法、具有单元标识的显示基板和设备 |
| CN101661220A (zh) * | 2008-08-27 | 2010-03-03 | 北京京东方光电科技有限公司 | 液晶显示器面板和掩模板 |
| CN101699337A (zh) * | 2009-10-24 | 2010-04-28 | 友达光电(厦门)有限公司 | 彩色滤光板及其制造方法 |
-
2012
- 2012-09-27 CN CN201210371991.5A patent/CN102867823B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597427B1 (en) * | 1999-07-06 | 2003-07-22 | International Business Machines Corporation | Liquid crystal panel, display device, identification mark detection device, detection display system, TFT array repair device and identification mark detection method |
| CN101179011A (zh) * | 2006-11-10 | 2008-05-14 | 三星电子株式会社 | 形成单元标识的方法、具有单元标识的显示基板和设备 |
| CN101661220A (zh) * | 2008-08-27 | 2010-03-03 | 北京京东方光电科技有限公司 | 液晶显示器面板和掩模板 |
| CN101699337A (zh) * | 2009-10-24 | 2010-04-28 | 友达光电(厦门)有限公司 | 彩色滤光板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102867823A (zh) | 2013-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102867823B (zh) | 阵列基板及其制作方法、显示装置 | |
| US9589834B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN102540595B (zh) | 阵列基板及其制造方法、液晶面板 | |
| CN103293811B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US10325933B2 (en) | Array substrate and manufacturing method thereof, display device | |
| CN102937767B (zh) | 阵列基板、显示装置和阵列基板的制作方法 | |
| CN103246092B (zh) | 阵列基板及显示装置 | |
| CN103904060B (zh) | Tft lcd阵列对位标记设计及制造方法 | |
| CN101017302B (zh) | 液晶显示装置及其制造方法 | |
| CN104516167A (zh) | 阵列基板及显示装置 | |
| CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
| CN103135297B (zh) | 一种薄膜晶体管液晶显示装置及其断线数据线修复方法 | |
| CN104965370A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105070727A (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| CN102629060B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104280963A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105068340B (zh) | 阵列基板、显示装置及其制作方法 | |
| CN202110358U (zh) | Tft-lcd阵列基板、液晶面板及显示设备 | |
| CN202794786U (zh) | 一种阵列基板及显示装置 | |
| CN104898342A (zh) | 阵列基板母板及其制作方法 | |
| CN102799059B (zh) | 灰阶掩膜版、阵列基板及其制备方法、显示装置 | |
| TW201518829A (zh) | 薄膜電晶體基板及其修護方法 | |
| CN104391391A (zh) | 显示基板及其制作方法、显示装置 | |
| CN104362152A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |