CN102983135A - 一种阵列基板、显示装置及阵列基板的制备方法 - Google Patents

Abstract

本发明公开了一种阵列基板、显示装置及阵列基板的制备方法，涉及液晶显示领域。阵列基板包括：薄膜晶体管TFT和像素区域，薄膜晶体管包括有源层、设置在有源层上的刻蚀阻挡层、设置在刻蚀阻挡层上且与有源层接触的源漏电极和设置在源漏电极上的第一绝缘层，像素区域包括像素电极，薄膜晶体管还包括三个露出源极或漏极的过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，所述像素电极通过第二过孔和第三过孔与所述漏极相连接。所述阵列基板、显示装置及阵列基板的制备方法，减少了掩膜板使用数量，降低了生产成本。

Description

一种阵列基板、显示装置及阵列基板的制备方法

技术领域

本发明涉及液晶显示技术领域，特别涉及一种阵列基板、显示装置及阵列基板的制备方法。

背景技术

氧化物TFT具有电子迁移率高，特性均匀性好，工艺相对简单，可大面积化等优点，被视为下一代TFT显示技术。目前的氧化物TFT制备普遍采用的是6张掩模板（Mask）的工艺，图1a~f为现有氧化物TFT的制备工艺流程图，其制备流程大致为：使用栅掩模板（GateMask）在衬底110上形成栅极120；在栅极120上形成栅绝缘层130，使用IGZO（铟镓锌氧化物，一种有源层层材料）Mask在栅绝缘层130上形成有源层140；使用刻蚀阻挡层（Etch stopper layer，ESL）Mask在有源层140上形成刻蚀阻挡层150；使用源漏（SD）Mask在刻蚀阻挡层150上形成源漏电极160；使用刻蚀阻挡层（PVX）Mask在源漏电极160上形成绝缘层170；使用ITO（铟锡氧化物，一种像素电极层材料）Mask在绝缘层170上形成像素电极180。

上述制备流程中，总共需要6张mask，由于Mask数目较多，生产成本较高。另外，像素电极与源极只有一处相连，一方面，接触电阻会比较大，另一方面，一旦绝缘层过孔刻蚀出现问题，就会导致屏幕点不亮，增加产品不良的概率。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何提供一种阵列基板、显示装置及阵列基板的制备方法，以减少掩膜板使用数量，降低生产成本。

（二）技术方案

为解决上述技术问题，本发明提供一种阵列基板，包括：薄膜晶体管TFT和像素区域，所述薄膜晶体管包括有源层、设置在有源层上的刻蚀阻挡层、设置在所述刻蚀阻挡层上且与有源层接触的源漏电极和设置在所述源漏电极上的第一绝缘层，所述像素区域包括像素电极，其特征在于，所述薄膜晶体管还包括三个露出源极或漏极的过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，所述像素电极通过第二过孔和第三过孔与所述漏极相连接。

其中，所述薄膜晶体管为底栅型薄膜晶体管，所述薄膜晶体管的栅极上覆盖有栅绝缘层，所述栅绝缘层上与所述第三过孔对应的位置形成有第四过孔。

其中，所述像素电极设置于所述第一绝缘层上。

其中，所述薄膜晶体管为顶栅型薄膜晶体管，所述三个过孔贯穿所述第一绝缘层。

本发明还提供一种显示装置，其包括所述的阵列基板。

本发明还提供一种阵列基板的制备方法，其包括以下步骤：

采用一次构图工艺形成有源层和刻蚀阻挡层初步图案；

采用一次构图工艺形成刻蚀阻挡层；

形成第一绝缘层；

采用一次构图工艺在第一绝缘层上形成三个露出源极或漏极的过孔，第一过孔、第二过孔和第三过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，像素电极通过第二过孔和第三过孔与所述漏极相连接；

所述形成三个过孔的构图工艺与所述形成刻蚀阻挡层的构图工艺采用相同图案的掩模板。

其中，所述采用一次构图工艺形成有源层和刻蚀阻挡层初步图案，之前还包括：

在衬底上形成栅极金属层；

对所述栅极金属层进行构图工艺，形成栅极；

其中，所述采用一次构图工艺形成有源层和刻蚀阻挡层初步图案，进一步包括：

形成有源材料层和刻蚀阻挡材料层；

在所述刻蚀阻挡材料层上涂布光刻胶；

使用有源层掩膜板对涂布光刻胶的刻蚀阻挡材料层及所述有源材料层进行曝光、显影、刻蚀，形成有源层，以及刻蚀阻挡层的初步图案。

其中，所述采用一次构图工艺形成刻蚀阻挡层，进一步包括：

在所述刻蚀阻挡层的初步图案上涂布光刻胶；

采用掩膜工艺对涂布光刻胶的刻蚀阻挡层的初步图案进行曝光、显影、刻蚀，形成刻蚀阻挡层。

其中，所述采用一次构图工艺形成刻蚀阻挡层，之后包括：

在所述刻蚀阻挡层的上方形成源漏金属层；

在所述源漏金属层上涂布光刻胶；

使用源漏掩膜板对涂布光刻胶的源漏金属层进行曝光、显影、刻蚀，形成源极和漏极。

（三）有益效果

本发明实施例所述阵列基板、显示装置其制备方法，采用一次构图工艺形成有源层和刻蚀阻挡层的初步图案，再采用一次构图工艺形成刻蚀阻挡层的最终图案，其中，形成刻蚀阻挡层的构图工艺与后=形成三个过孔的构图工艺采用相同图案的掩模板。整个工艺流程只使用5张掩膜板，减少了掩膜板使用数量，降低了生产成本。并且，所述阵列基板中，像素电极与漏极通过两个过孔进行连接，可以有效增加像素电极与漏极的接触面积，减小接触电阻，同时，有利于克服由于绝缘层过孔刻蚀出现问题，导致屏幕点不亮的问题，提高了产品的良率。

附图说明

图1a～f为现有氧化物TFT的制备工艺流程图；

图2是本发明实施例1所述阵列基板的结构示意图；

图3是本发明实施例1所述阵列基板的制备方法流程图；

图4a~g是本发明实施例1所述阵列基板的制备工艺流程图;

图5是本发明实施例2所述阵列基板的结构示意图；

图6a~h是本发明实施例2所述阵列基板的制备工艺流程图;。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

实施例1

图2是本发明实施例1所述阵列基板的结构示意图，如图2所示，所述阵列基板包括：薄膜晶体管TFT和像素区域。所述薄膜晶体管采用底栅结构，其包括：衬底210、设置在所述衬底210上的栅极220、设置在所述栅极220上的栅绝缘层230、设置在所述栅绝缘层230上的有源层240、设置在有源层240上的刻蚀阻挡层250、设置在所述刻蚀阻挡层250上且与有源层240接触的源漏电极和设置在所述源漏电极上的第一绝缘层270，所述像素区域包括像素电极282，所述薄膜晶体管还包括三个露出漏极261或源极262的过孔，第一过孔和第二过孔的投影与所述有源层240两侧未被刻蚀阻挡层250覆盖的区域重合，第三过孔的投影与所述漏极261的第一区域重合，第一区域的漏极261下方未设置有源层240，像素电极282通过第二过孔和第三过孔与所述漏极261相连接。栅绝缘层230上与第三过孔对应的位置形成有第四过孔。

所述像素电极282通过两处过孔连接所述漏极261的设计方式，可以有效增加像素电极与漏极的接触面积，减小接触电阻，同时，有利于克服由于绝缘层过孔刻蚀出现问题，导致屏幕点不亮，增加产品不良率的问题。

另外，所述绝缘层270在所述漏极262上方的第一过孔，采用与所述像素电极材料相同的材料281予以填充。

图3是本发明实施例1所述阵列基板的制备方法流程图；图4a~g是本发明实施例1所述阵列基板的制备工艺流程图。结合图3和图4a~g，可以看到，本发明实施例1所述阵列基板的制备方法，包括步骤：

S100：在衬底210上形成栅极220。

所述步骤S100进一步包括：

在所述衬底210上形成栅极金属层；

在所述栅极金属层上涂布光刻胶；

使用栅极掩膜板（Gate Mask）对涂布光刻胶的栅极金属层进行曝光、显影、刻蚀，形成栅极220。

S200：采用一次构图工艺形成有源层和刻蚀阻挡层初步图案。其进一步包括：

形成栅绝缘层230、有源材料层240a和刻蚀阻挡材料层250a；

在所述刻蚀阻挡材料层250a上涂布光刻胶；

使用有源层掩膜板对涂布光刻胶的刻蚀阻挡材料层及所述有源材料层240a进行曝光、显影、刻蚀，形成有源层240，以及刻蚀阻挡层的初步图案250b。

本实施例中有源层层材料可以采用IGZO，相应的有源层层掩膜板采用IGZO Mask。

S300：采用一次构图工艺形成刻蚀阻挡层250。

所述步骤S300进一步包括：

S310：在所述刻蚀阻挡层的初步图案250b上涂布光刻胶；

S320：使用绝缘层掩膜板对涂布光刻胶的刻蚀阻挡层的初步图案250b进行曝光、显影、刻蚀，形成刻蚀阻挡层250。本步骤中，还在所述栅绝缘层230上形成第四过孔。

本实施例中的绝缘层掩膜板与现有技术用到的PVX Mask相比，在像素区多了两处被刻蚀掉的部分，参见图4d，这两处被刻蚀掉的图案是本步骤中刻蚀阻挡层的初步图案被刻蚀掉的图案。

S400：在所述刻蚀阻挡层250上方形成漏极261和源极262。

所述步骤S400进一步包括：

S410：在所述刻蚀阻挡层250的上方沉积源漏金属层；

S420：在所述源漏金属层上涂布光刻胶；

S430：使用源漏掩膜板对涂布光刻胶的源漏金属层进行曝光、显影、刻蚀，形成漏极261和源极262。

本实施例中的源漏掩膜板可以采用与现有技术相同的SD Mask。

S500：形成第一绝缘层270。

S600：采用一次构图工艺在第一绝缘层270上形成三个露出源极262或漏极261的过孔，第一过孔、第二过孔和第三过孔，第一过孔和第二过孔的投影与所述有源层240两侧未被刻蚀阻挡层250覆盖的区域重合，所述第三过孔的投影与所述漏极261的第一区域重合，所述第一区域的漏极下方未设置有源层240，像素电极通过第二过孔和第三过孔与所述漏极相连接；

所述形成三个过孔的构图工艺与所述形成刻蚀阻挡层的构图工艺采用相同图案的掩模板。

S700：在所述绝缘层270上方形成像素电极282，所述像素电极282通过第二过孔和第三过孔与所述漏极261相连接。

所述步骤S700进一步包括：

S710：在所述绝缘层270上方沉积透明导电层；

S720：在所述透明导电层上涂布光刻胶；

S730：使用像素电极掩膜板对涂布光刻胶的透明导电层进行曝光、显影、刻蚀，形成像素电极282，所述像素电极282通过第二过孔和第三过孔与所述漏极261相连接。

参见图4g，本实施例中，所述像素电极282分别通过所述两处过孔连接所述漏极261，并且，与所述像素电极相同的材料281填充所述第一过孔。

另外，本实施例像素电极掩膜板与现有技术用到的ITO Mask相比，在像素区多了两处图案。这两处图案都是为了填充所述绝缘层270被额外刻蚀形成的两处过孔（第一过孔和第二过孔）。这样相当于像素电极282与漏极261有两个地方接触了，可以增加接触的充分性，同时还可以减小接触电阻。

需要说明的是，如果版图空间有限，面板的彩膜基板与阵列基板对盒的区域（面板中有部分彩膜基板会被切掉，露出阵列基板，此处是指露出的这部分区域之外的区域），可以不必填充第一过孔，因为目前的对盒工艺都是真空对盒，真空条件下，源极和漏极不存在腐蚀问题。对盒区域之外的其他区域，因为阵列基板是裸露在大气环境下，如果源漏极直接裸露在外，容易发生腐蚀，因此，需要用像素电极层金属去填充所述第一过孔，起到保护作用。另外，如果由于版图排布空间有限，工艺不允许，也可以只在源极上方形成一个过孔，即图4g中右侧的第三过孔可以不形成。

本发明实施例所述阵列基板、显示装置其制备方法，采用一次构图工艺形成有源层和刻蚀阻挡层的初步图案，再采用一次构图工艺形成刻蚀阻挡层的最终图案，其中，形成刻蚀阻挡层的构图工艺与形成三个过孔的构图工艺采用相同图案的掩模板。整个工艺流程只使用5张掩膜板，减少了掩膜板使用数量，降低了生产成本。并且，所述阵列基板中，像素电极与漏极通过两个过孔进行连接，可以有效增加像素电极与漏极的接触面积，减小接触电阻，同时，有利于克服由于绝缘层过孔刻蚀出现问题，导致屏幕点不亮的问题，提高了产品的良率。

实施例2

图5是本发明实施例2所述阵列基板的结构示意图，如图5所示，本实施例所述阵列基板与实施例1所述阵列基板基本相同，其不同之处在于，本实施例所述阵列基板中的薄膜晶体管采用顶栅结构，具体地，其包括：底衫210、设置在所述衬底210上的有源层240、设置在所述有源层240上的刻蚀阻挡层250、设置在所述刻蚀阻挡层250上的漏极261和源极262、设置在源极262及漏极261上方的第一绝缘层270、设置在所述第一绝缘层270上方的栅极220，以及设置在所述第一绝缘层270上方的像素电极282，所述像素电极282通过贯穿所述第一绝缘层的两个过孔（第二过孔和第三过孔）连接所述漏极261，采用与像素电极相同的材料281填充所述源极262上方的过孔。

图6a~h是本发明实施例2所述阵列基板的制备工艺流程图，如图6a~h所示，所述方法包括步骤：

S100’：在衬底210上形成半导体层240a和刻蚀阻挡材料层250a。

S200’：采用一次构图工艺形成有源层240和刻蚀阻挡层初步图案250b。其进一步包括：

在所述刻蚀阻挡材料层250a上涂布光刻胶；

使用有源层掩膜板对涂布光刻胶的刻蚀阻挡材料层及所述有源材料层240a进行曝光、显影、刻蚀，形成有源层240，以及刻蚀阻挡层的初步图案250b。

S300’：采用一次构图工艺形成刻蚀阻挡层250。

所述步骤S300’进一步包括：

S310：在所述刻蚀阻挡层的初步图案250b上涂布光刻胶；

S320：采用掩膜工艺对涂布光刻胶的刻蚀阻挡层的初步图案250b进行曝光、显影、刻蚀，形成刻蚀阻挡层250。

S400’：在所述刻蚀阻挡层250上方形成漏极261和源极262。

所述步骤S400进一步包括：

S410：在所述刻蚀阻挡层250的上方沉积源漏金属层；

S420：在所述源漏金属层上涂布光刻胶；

S430：使用源漏掩膜板对涂布光刻胶的源漏金属层进行曝光、显影、刻蚀，形成漏极261和源极262。

S500’：形成第一绝缘层270。

S600’：形成栅极金属层，采用一次构图工艺形成栅极220。

S700’:形成第二绝缘层230’

S800’：采用一次构图工艺在第一绝缘层270上形成三个露出源极262或漏极261的过孔，第一过孔、第二过孔和第三过孔，第一过孔和第二过孔的投影与所述有源层240两侧未被刻蚀阻挡层250覆盖的区域重合，所述第三过孔的投影与所述漏极261的第一区域重合，所述第一区域的漏极下方未设置有源层240，像素电极通过第二过孔和第三过孔与所述漏极相连接；

所述形成三个过孔的构图工艺与所述形成刻蚀阻挡层的构图工艺采用相同图案的掩模板。

S900’：在所述第二绝缘层230’上方形成像素电极282，所述像素电极282通过第二过孔和第三过孔与所述漏极261相连接。同时，采用与所述像素电极相同的材料281填充所述第一过孔。

本发明还提供一种显示装置，其包括所述阵列基板以及彩膜基板、背光源、导光板、边框、后盖等组件。

本发明实施例所述阵列基板、显示装置其制备方法，采用一次构图工艺形成有源层和刻蚀阻挡层的初步图案，再采用一次构图工艺形成刻蚀阻挡层的最终图案，其中，形成刻蚀阻挡层的构图工艺与形成三个过孔的构图工艺采用相同图案的掩模板。整个工艺流程只使用5张掩膜板，减少了掩膜板使用数量，降低了生产成本。并且，所述阵列基板中，像素电极与漏极通过两个过孔进行连接，可以有效增加像素电极与漏极的接触面积，减小接触电阻，同时，有利于克服由于绝缘层过孔刻蚀出现问题，导致屏幕点不亮的问题，提高了产品的良率。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种阵列基板，包括：薄膜晶体管TFT和像素区域，所述薄膜晶体管包括有源层、设置在有源层上的刻蚀阻挡层、设置在所述刻蚀阻挡层上且与有源层接触的源漏电极和设置在所述源漏电极上的第一绝缘层，所述像素区域包括像素电极，其特征在于，所述薄膜晶体管还包括三个露出源极或漏极的过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，所述像素电极通过第二过孔和第三过孔与所述漏极相连接。 

2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管，所述薄膜晶体管的栅极上覆盖有栅绝缘层，所述栅绝缘层上与所述第三过孔对应的位置形成有第四过孔。 

3.如权利要求2所述的阵列基板，其特征在于，所述像素电极设置于所述第一绝缘层上。 

4.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管，所述三个过孔贯穿所述第一绝缘层。 

5.一种显示装置，其特征在于，包括权利要求1~4任一所述的阵列基板。 

6.一种阵列基板的制备方法，其特征在于，包括以下步骤： 

采用一次构图工艺形成有源层和刻蚀阻挡层初步图案； 

采用一次构图工艺形成刻蚀阻挡层； 

形成第一绝缘层； 

采用一次构图工艺在第一绝缘层上形成三个露出源极或漏极的过孔，第一过孔、第二过孔和第三过孔，第一过孔和第二过孔的投影与所述有源层两侧未被刻蚀阻挡层覆盖的区域重合，所述第三过孔的 投影与所述漏极的第一区域重合，所述第一区域的漏极下方未设置有源层，像素电极通过第二过孔和第三过孔与所述漏极相连接； 

所述形成三个过孔的构图工艺与所述形成刻蚀阻挡层的构图工艺采用相同图案的掩模板。 

7.如权利要求6所述的方法，其特征在于，所述采用一次构图工艺形成有源层和刻蚀阻挡层初步图案，之前还包括： 

在衬底上形成栅极金属层； 

对所述栅极金属层进行构图工艺，形成栅极。 

8.如权利要求6所述的方法，其特征在于，所述采用一次构图工艺形成有源层和刻蚀阻挡层初步图案，进一步包括： 

形成半导体层和刻蚀阻挡材料层； 

在所述刻蚀阻挡材料层上涂布光刻胶； 

使用有源层掩膜板对涂布光刻胶的刻蚀阻挡材料层及所述有源材料层进行曝光、显影、刻蚀，形成有源层，以及刻蚀阻挡层的初步图案。 

9.如权利要求8所述的方法，其特征在于，所述采用一次构图工艺形成刻蚀阻挡层，进一步包括： 

在所述刻蚀阻挡层的初步图案上涂布光刻胶； 

采用掩膜工艺对涂布光刻胶的刻蚀阻挡层的初步图案进行曝光、显影、刻蚀，形成刻蚀阻挡层。 

10.如权利要求9所述的方法，其特征在于，所述采用一次构图工艺形成刻蚀阻挡层，之后包括： 

在所述刻蚀阻挡层的上方形成源漏金属层； 

在所述源漏金属层上涂布光刻胶； 

使用源漏掩膜板对涂布光刻胶的源漏金属层进行曝光、显影、刻蚀，形成源极和漏极。 

Images