WO2015151413A1 - ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法 - Google Patents

ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法 Download PDF

Info

Publication number
WO2015151413A1
WO2015151413A1 PCT/JP2015/001303 JP2015001303W WO2015151413A1 WO 2015151413 A1 WO2015151413 A1 WO 2015151413A1 JP 2015001303 W JP2015001303 W JP 2015001303W WO 2015151413 A1 WO2015151413 A1 WO 2015151413A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic substrate
etching
sic
treatment method
surface treatment
Prior art date
Application number
PCT/JP2015/001303
Other languages
English (en)
French (fr)
Inventor
聡 鳥見
紀人 矢吹
暁 野上
Original Assignee
東洋炭素株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東洋炭素株式会社 filed Critical 東洋炭素株式会社
Priority to KR1020167022411A priority Critical patent/KR101793397B1/ko
Priority to EP15773856.8A priority patent/EP3128535B1/en
Priority to US15/300,617 priority patent/US20170121848A1/en
Priority to JP2016511353A priority patent/JP6268277B2/ja
Priority to CN201580009762.0A priority patent/CN106062929B/zh
Priority to PCT/JP2015/001303 priority patent/WO2015151413A1/ja
Publication of WO2015151413A1 publication Critical patent/WO2015151413A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention mainly relates to a surface treatment method for removing latent scratches on a SiC substrate.
  • SiC is attracting attention as a new semiconductor material because it is superior in heat resistance, mechanical strength and the like as compared with Si and the like.
  • Patent Document 1 discloses a surface treatment method for flattening the surface of the SiC substrate.
  • a SiC substrate is stored in a storage container, and the storage container is heated in a state where the storage container is under Si vapor pressure. Thereby, the SiC substrate inside the storage container is etched, and a SiC substrate flat at the molecular level can be obtained.
  • the SiC substrate is obtained by cutting at a predetermined angle from an ingot composed of single crystal SiC. Since the surface roughness is large in the cut out state, it is necessary to flatten the surface by performing mechanical polishing (MP), chemical mechanical polishing (CMP), or the like. However, polishing scratches are generated on the surface of the SiC substrate by performing mechanical polishing. Further, when a pressure is applied to the surface of the SiC substrate during mechanical polishing, an altered layer (hereinafter, latent scratch) having a disordered crystallinity is generated.
  • latent scratch an altered layer having a disordered crystallinity
  • Patent Document 2 discloses a processing method for removing a surface alteration layer generated on a SiC substrate.
  • the surface-affected layer is described as a damaged layer having a crystal structure generated in the process of forming the SiC substrate.
  • Patent Document 2 describes that the surface-modified layer is suppressed to 50 nm or less and the surface-modified layer is removed by hydrogen etching.
  • the latent scratch diffuses and penetrates through the epitaxial film, and the surface of the SiC substrate is roughened. As a result, the quality of the semiconductor manufactured from the SiC substrate is degraded.
  • the etching rate of general hydrogen etching is several tens of nm to several hundreds of nm / h, it takes a lot of time to remove latent scratches of about several ⁇ m.
  • the polishing rate of chemical mechanical polishing is also 1 ⁇ m / h or less, it takes a lot of time to remove latent scratches.
  • the patent document 1 does not mention the latent scratch
  • the SiC substrate is heated and etched by the method of the patent document 1
  • the latent scratch can be quickly removed.
  • the heat treatment is performed in a high vacuum Si atmosphere, the etching rate is fast, so that the substrate may be excessively removed.
  • a surface-modified layer can be made small by using the method of patent document 2, it is necessary to grow a SiC substrate from a seed crystal using a predetermined raw material, and the freedom degree of a processing process falls. At the same time, labor in the machining process increases.
  • the present invention has been made in view of the above circumstances, and a main object thereof is to provide a surface treatment method for quickly removing latent scratches generated on a SiC substrate within a necessary and sufficient range.
  • a surface treatment method for treating a surface of a machined SiC substrate when the SiC substrate is etched by heating the SiC substrate in a Si atmosphere, A surface treatment method for controlling the etching rate of the SiC substrate by adjusting the inert gas pressure around the SiC substrate is provided.
  • the latent scratches or the like can be removed. Accordingly, since the surface is not roughened even if epitaxial growth, heat treatment, or the like is performed, a high-quality SiC substrate can be manufactured. Further, by performing the etching by the above method, the processing time can be significantly shortened as compared with mechanical polishing, chemical mechanical polishing, hydrogen etching, and the like. Furthermore, since the etching rate can be adjusted by adjusting the inert gas pressure, it is possible to prevent the SiC substrate from being removed more than necessary.
  • latent scratches are generated in the machined SiC substrate, and the latent scratches are removed by etching in an Si atmosphere.
  • polishing scratches generated on the SiC substrate can be removed, so that a high-quality SiC substrate can be manufactured.
  • the inert gas pressure when performing etching in an Si atmosphere is 0.01 Pa or more and 1 Pa or less.
  • the temperature when etching is performed in a Si atmosphere is 1800 ° C. or more and 2000 ° C. or less.
  • the SiC substrate surface treatment method it is preferable to remove the surface of the SiC substrate by 5 ⁇ m or more by performing etching in a Si atmosphere.
  • the etching rate can be adjusted using the inert gas pressure, so that a necessary and sufficient range can be removed.
  • the etching rate when etching the SiC substrate is controlled to 200 ⁇ m / min or more, and the etching amount of the SiC substrate is set to 10 ⁇ m or more.
  • step bunching that may occur after etching in an Si atmosphere can be suppressed.
  • a SiC substrate whose surface is treated using the surface treatment method described above.
  • this semiconductor manufacturing method includes a latent flaw removing step, an epitaxial growth step, and a heat treatment step.
  • the latent scratch removing step the surface of the SiC substrate is etched by the surface treatment method described above.
  • the epitaxial growth step single crystal SiC is epitaxially grown on the surface of the SiC substrate 40 from which latent scratches have been removed in the latent scratch removal step.
  • the heat treatment step the SiC substrate on which the epitaxial growth step has been performed is heat-treated in a Si atmosphere.
  • the surface is not roughened even after epitaxial growth, heat treatment, etc., and a high-quality semiconductor can be manufactured.
  • the SiC substrate in the heating step, is heated in an Si atmosphere while adjusting an inert gas pressure around the SiC substrate to control an etching rate of the SiC substrate. Etching is preferably performed.
  • substrate in each process roughly.
  • substrate after an etching The graph which shows the relationship between the etching amount and peak shift in a Raman spectroscopic analysis.
  • the microscope picture of the surface of a SiC substrate when other conditions were changed by making etching amount substantially constant.
  • FIG. 1 is a diagram for explaining the outline of a high-temperature vacuum furnace used in the surface treatment method of the present invention.
  • the high-temperature vacuum furnace 10 includes a main heating chamber 21 and a preheating chamber 22.
  • the main heating chamber 21 can heat a SiC substrate having at least a surface made of single crystal SiC to a temperature of 1000 ° C. or higher and 2300 ° C. or lower.
  • the preheating chamber 22 is a space for performing preheating before heating the SiC substrate in the main heating chamber 21.
  • a vacuum forming valve 23, an inert gas injection valve 24, and a vacuum gauge 25 are connected to the main heating chamber 21.
  • the degree of vacuum in the main heating chamber 21 can be adjusted by the vacuum forming valve 23.
  • the pressure of the inert gas (for example, Ar gas) in the main heating chamber 21 can be adjusted by the inert gas injection valve 24.
  • the vacuum gauge 25 the degree of vacuum in the main heating chamber 21 can be measured.
  • a heater 26 is provided inside the heating chamber 21. Further, a heat reflecting metal plate (not shown) is fixed to the side wall and ceiling of the main heating chamber 21, and the heat reflecting metal plate reflects the heat of the heater 26 toward the central portion of the main heating chamber 21. It is configured. Thereby, a SiC substrate can be heated strongly and uniformly, and it can be heated up to the temperature of 1000 degreeC or more and 2300 degrees C or less.
  • a resistance heating type heater or a high frequency induction heating type heater can be used as the heater 26, for example.
  • the SiC substrate is heated while being accommodated in a crucible (accommodating container) 30.
  • the crucible 30 is placed on an appropriate support base or the like, and is configured to be movable at least from the preheating chamber to the main heating chamber by moving the support base.
  • the crucible 30 includes an upper container 31 and a lower container 32 that can be fitted to each other.
  • the crucible 30 is made of tantalum metal and is configured to expose the tantalum carbide layer to the internal space.
  • the crucible 30 When heat-treating the SiC substrate, first, as shown by a chain line in FIG. 1, the crucible 30 is placed in the preheating chamber 22 of the high-temperature vacuum furnace 10 and preheated at an appropriate temperature (for example, about 800 ° C.). To do. Next, the crucible 30 is moved to the main heating chamber 21 that has been heated to a preset temperature (for example, about 1800 ° C.) in advance, and the SiC substrate is heated. Note that preheating may be omitted.
  • an appropriate temperature for example, about 800 ° C.
  • FIG. 2 is a diagram schematically showing the state of the substrate in each step.
  • a bulk substrate from which a semiconductor element is manufactured can be obtained by cutting an ingot made of 4H—SiC single crystal or 6H—SiC single crystal into a predetermined thickness.
  • a bulk substrate having an off angle can be obtained by cutting an ingot obliquely.
  • mechanical polishing is performed to remove irregularities on the surface of the bulk substrate.
  • this mechanical polishing produces a deteriorated layer (latent scratch) whose crystallinity is changed by applying pressure to the inside of the bulk substrate.
  • the surface of the SiC substrate 40 is etched using the high-temperature vacuum furnace 10.
  • This etching is performed by accommodating the SiC substrate 40 in the crucible 30 and heating it in an environment of 1500 ° C. or higher and 2200 ° C. or lower, preferably 1800 ° C. or higher and 2000 ° C. or lower, under Si vapor pressure (in an Si atmosphere).
  • SiC of the SiC substrate 40 becomes Si 2 C or SiC 2 and sublimates, and Si in the Si atmosphere is bonded to C on the surface of the SiC substrate 40, thereby self-organization. It happens and is flattened.
  • the etching rate can be controlled by adjusting the inert gas pressure, so that it is possible to prevent the SiC substrate from being excessively removed while sufficiently removing latent scratches (details will be described later).
  • an epitaxial layer 41 is formed on the SiC substrate 40.
  • the method for forming the epitaxial layer is arbitrary, and a known vapor phase epitaxial method, liquid phase epitaxial method, or the like can be used. Furthermore, when the SiC substrate 40 is an OFF substrate, a CVD method for forming an epitaxial layer by step flow control can also be used.
  • ion implantation is performed on the SiC substrate 40 on which the epitaxial layer 41 is formed.
  • This ion implantation is performed using an ion doping apparatus having a function of irradiating an object with ions. Ions are selectively implanted into the entire surface or part of the surface of the epitaxial layer 41 by an ion doping apparatus. Then, a desired region of the semiconductor element is formed based on the ion implanted portion 42 into which ions are implanted.
  • the surface of the epitaxial layer 41 including the ion-implanted portion 42 becomes rough due to the ion implantation (the surface of the SiC substrate 40 is damaged and the flatness is reduced). Getting worse).
  • both processes can be performed in one step. Specifically, heat treatment (annealing) is performed in an environment of 1500 ° C. or higher and 2200 ° C. or lower, preferably 1600 ° C. or higher and 2000 ° C. or lower, under Si vapor pressure (Si atmosphere). Thereby, the implanted ions can be activated. Further, by etching the surface of the SiC substrate 40, a rough portion of the ion implantation portion 42 is flattened (see FIGS. 2E to 2F).
  • heat treatment annealing
  • Si atmosphere Si vapor pressure
  • the surface of the SiC substrate 40 has sufficient flatness and electrical activity.
  • a semiconductor element can be manufactured using the surface of SiC substrate 40.
  • the implanted ions are transmitted, so that the ion concentration is not sufficient. Further, in a region inside SiC substrate 40 to some extent, implanted ions are difficult to reach, so that the ion concentration is not sufficient.
  • the etching rate can be controlled by adjusting the inert gas pressure, so that it is possible to prevent the SiC substrate 40 from being excessively removed while reliably removing the ion implantation insufficient portion (details will be described later). ).
  • FIG. 3 is a graph showing the relationship between the heating temperature and the etching rate.
  • FIG. 4 is a graph showing the relationship between the inert gas pressure and the etching rate for each heating temperature.
  • FIG. 3 is a graph showing the etching rate when the heating temperature is 1600 ° C., 1700 ° C., 1750 ° C., and 1800 ° C. in a predetermined environment.
  • the horizontal axis of this graph is the reciprocal of temperature, and the vertical axis of this graph represents the etching rate logarithmically.
  • this graph is a straight line. Therefore, for example, the etching rate when the temperature is changed can be estimated.
  • FIG. 4 is a graph showing the relationship between the inert gas pressure and the etching rate. Specifically, the graph which calculated
  • the object to be processed is a 4H—SiC substrate having an off angle of 4 °. Basically, the etching rate tends to decrease as the inert gas pressure increases.
  • FIG. 5 is a graph showing the relationship between the inert gas pressure and the etching rate, as in FIG. The graph of FIG. 5 also shows the etching rate when the inert gas pressure is 0.0001 Pa.
  • the etching rate can be adjusted by changing the inert gas pressure. For example, when the etching rate is low, the etching amount can be accurately grasped, which is very effective when a very small amount of etching is required.
  • the SiC substrate 40 is not excessively removed in the etching process (FIG. 2A) for removing latent scratches, the yield can be improved. Moreover, it is possible to prevent the ion-implanted portion from being excessively removed in the etching step (FIG. 2E) after the epitaxial layer is formed.
  • Patent Document 2 since hydrogen etching is performed, the etching rate is very low (several tens to hundreds of nm / h), and it takes a very long time to remove latent scratches. .
  • the method of this embodiment has an etching rate of about several ⁇ m to several tens of ⁇ m / h even when the pressure is very high. Therefore, the latent scar and the insufficient ion implantation portion can be removed in a realistic time.
  • the pressure when removing latent scratches, as shown in an experimental example to be described later, it is preferable to set the pressure to about 0.01 Pa to 1 Pa. In this case, since the etching rate is 100 ⁇ m / h or more, the latent scratches can be removed more quickly. .
  • FIG. 6 is a micrograph of a differential interference microscope of the SiC substrate after etching is performed while changing the temperature and pressure.
  • FIG. 7 is a diagram showing a three-dimensional shape of the SiC substrate 40 after etching is performed while changing the temperature and pressure.
  • FIG. 8 is a graph showing an Arrhenius plot of the etching rate.
  • Each photograph shown in FIG. 6 is a photograph of the surface of the SiC substrate during the above etching process taken with a differential interference microscope. Each photograph shows an area of about 70 ⁇ m square. Moreover, the upper right character of each photograph shows the surface roughness. 7 shows a three-dimensional shape of SiC substrate 40 shown in FIG.
  • FIG. 8 conceptually shows the boundary of whether or not the above-described latent scratch is removed by using an Arrhenius plot of the etching rate.
  • the horizontal axis in FIG. 8 is the reciprocal of temperature, and the vertical axis is the etching rate.
  • FIG. 8 shows a high-speed etching region and a low-speed etching region, and the boundary between these regions is a straight line.
  • the scratch is removed in the high-speed etching region, and the scratch is not removed in the low-speed etching region. From FIG. 8, it can be considered that the presence or absence of removal of the scratch is not determined simply by the etching rate, but the processing temperature also affects.
  • FIG. 9 is a graph showing the results of measuring the surface roughness after etching a predetermined amount of each of the SiC substrates having surface roughness of 0.1 nm, 0.3 nm, 0.4 nm and 1.4 nm after machining. is there.
  • the etching amount is about 1 to 4 ⁇ m
  • the surface roughness Ra is significantly increased from immediately after the machining to 2.5 nm or more, and the latent scratch of the SiC substrate becomes obvious. From this, it can be seen that latent scratches exist in the machined SiC substrate.
  • the surface roughness becomes 1 nm or less when the etching is performed by 5 ⁇ m or more, and a smooth surface can be obtained. It has been shown that latent scratches are further removed by etching of 7 ⁇ m or more, and a smoother surface is obtained at 10 ⁇ m or more. In addition, it has been shown that the presence of latent scratches can be grasped by performing etching of 0.5 to 4 ⁇ m, preferably 1 to 3 ⁇ m by this method.
  • FIG. 10 shows measurement results of peak shift in Raman spectroscopic analysis when a predetermined amount of etching is performed as in FIG. Specifically, the Raman spectroscopic analysis is performed by measuring a peak of 776 cm ⁇ 1 in the 4H—SiC FTO mode using an Ar laser having a wavelength of 532 nm as a light source with a SiC substrate in a backscattering arrangement, and the peak obtained is the original 776 cm ⁇ 1. The peak shift is measured depending on how far the position is.
  • the peak shift is located at a value far from 0, and it can be seen that there is a relatively large residual stress.
  • this method it is possible to detect latent scratches on the SiC substrate without performing etching.
  • the peak shift is remarkably reduced by etching of 5 ⁇ m or more, and latent scratches are removed. Further, it has been shown that the peak shift is further reduced by the etching of 10 ⁇ m or more, and latent scratches are removed.
  • FIG. 11 shows the result of observing the surface of a 4H—SiC substrate having an off angle of 4 ° after etching to an extent that latent scratches are considered to be sufficiently removed (about 30 ⁇ m).
  • This experiment was performed on SiC substrates having surface roughness (Ra) of 1.4 nm, 0.4 nm, 0.3 nm, and 0.1 nm after machining.
  • the experiment was conducted by changing the etching rate by changing the inert gas pressure or the heating temperature.
  • the photograph in the second line from the top in FIG. 11 shows the result of processing performed under conditions (1750 ° C., 0.01 Pa) where the etching rate is slightly low. As shown in FIG. 11, step bunching can be confirmed in the photograph in the second row from the top.
  • FIG. 12 shows the results of observing the surface of a 4H—SiC substrate with an off angle of 4 ° after etching to a depth (about 10 to 20 ⁇ m) where latent scratches may remain. .
  • This experiment was performed on SiC substrates having surface roughness (Ra) of 1.4 nm, 0.4 nm, 0.3 nm, and 0.1 nm after machining.
  • the experiment was conducted by changing the etching rate by changing the inert gas pressure or the heating temperature.
  • FIG. 13 shows the result of observing the surface of a 4H—SiC substrate having an off angle of 4 ° after etching at an etching rate at which step bunching can be sufficiently decomposed (suppressed).
  • This experiment was performed on SiC substrates having different etching amounts and surface roughness (Ra) after machining of 1.4 nm, 0.4 nm, 0.3 nm, and 0.1 nm.
  • the experiment was conducted by changing the etching rate by changing the inert gas pressure or the heating temperature.
  • step bunching is formed when the etching amount is about 5 ⁇ m. Step bunching was suppressed when the etching amount was 15 ⁇ m and 34 ⁇ m. Therefore, if the etching amount is about 5 ⁇ m, the removal of latent scratches is insufficient, and it is considered that step bunching due to the residual latent scratches occurred.
  • FIG. 14 shows the result of heating a 4H—SiC substrate having an off angle of 4 ° under conditions of a heating temperature of 1800 ° C. to 2000 ° C. and an inert gas pressure (argon pressure) of 10 ⁇ 5 Pa to 13.3 kPa. It is the graph which plotted whether step bunching was suppressed or occurred.
  • FIG. 14 shows that step bunching can be suppressed when the etching amount> 10 ⁇ m and the etching rate> 200 ⁇ m / min.
  • step bunching in which the edge of the terrace is zigzag occurs.
  • step bunching in which the end of the terrace is linear is generated.
  • the process of adjusting the inert gas pressure to control the etching rate and the process of performing etching by heating the SiC substrate 40 that has been machined are performed. .
  • the latent scratches or the like can be removed. Accordingly, since the surface is not roughened even if epitaxial growth, heat treatment, or the like is performed, a high-quality SiC substrate can be manufactured. Further, by performing the etching by the above method, the processing time can be significantly shortened as compared with mechanical polishing, chemical mechanical polishing, hydrogen etching, and the like. Furthermore, since the etching rate can be adjusted by adjusting the inert gas pressure, it is possible to prevent the SiC substrate 40 from being removed more than necessary.
  • a semiconductor manufacturing method including a latent flaw removing step, an epitaxial growth step, and a heat treatment step is provided.
  • the latent scratch removing step the surface of SiC substrate 40 is etched by the surface treatment method described above.
  • the epitaxial growth step single crystal SiC is epitaxially grown on the surface of the SiC substrate 40.
  • the heat treatment step the SiC substrate 40 subjected to the epitaxial growth step is heat treated.
  • the surface is not roughened even after epitaxial growth, heat treatment, etc., and a high-quality semiconductor can be manufactured.
  • the heating process it is preferable to perform etching by heating the SiC substrate 40 while adjusting the inert gas pressure around the SiC substrate 40 to control the etching rate.
  • the process of forming the carbon layer is not performed, but this process may be performed.
  • the process of removing the carbon layer, the process of activating ions, and the process of etching the single crystal SiC substrate can be performed in one step.
  • the method for adjusting the inert gas is arbitrary, and an appropriate method can be used. Further, the inert gas pressure may be fixed or changed during the etching process. By changing the inert gas pressure, for example, a method can be considered in which fine adjustment is performed by initially increasing the etching rate and then decreasing the etching rate.
  • the processing environment and the single crystal SiC substrate used are examples, and can be applied to various environments and single crystal SiC substrates.
  • the heating temperature is not limited to the temperature mentioned above, and the etching rate can be further reduced by lowering the heating temperature.
  • the SiC substrate 40 in which latent scratches have occurred is subjected to an etching process for removing the latent scratches.
  • etching may be performed without confirming the presence or absence of latent scratches. Thereby, the effort which confirms the presence or absence of a latent flaw can be skipped.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　機械加工が行われたＳｉＣ基板（４０）をＳｉＣ雰囲気下で加熱処理して当該ＳｉＣ基板（４０）をエッチングする際に、ＳｉＣ基板（４０）の周囲の不活性ガス圧を調整することでエッチング速度を制御する。これにより、ＳｉＣ基板（４０）に潜傷等が存在する場合は、この潜傷等を除去することができる。従って、エピタキシャル成長及び熱処理等を行ってもＳｉＣ基板（４０）の表面が荒れないため、高品質なＳｉＣ基板を製造することができる。

Description

ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
　本発明は、主要には、ＳｉＣ基板の潜傷を除去する表面処理方法に関する。
　ＳｉＣは、Ｓｉ等と比較して耐熱性及び機械的強度等に優れるため、新たな半導体材料として注目されている。
　特許文献１は、このＳｉＣ基板の表面を平坦化する表面処理方法を開示する。この表面処理方法では、ＳｉＣ基板を収納容器に収納し、収納容器内をＳｉ蒸気圧下とした状態で当該収納容器を加熱する。これにより、収納容器の内部のＳｉＣ基板がエッチングされ、分子レベルに平坦なＳｉＣ基板を得ることができる。
　ここで、ＳｉＣ基板は、単結晶ＳｉＣで構成されるインゴットから所定の角度で切り出すことで得られる。切り出した状態では表面粗さが大きいので、機械研磨（ＭＰ）及び化学機械研磨（ＣＭＰ）等を行って表面を平坦にする必要がある。しかし、機械研磨を行うことにより、ＳｉＣ基板の表面に研磨傷が発生する。また、機械研磨時にＳｉＣ基板の表面に圧力が掛かることにより、結晶性が乱れた変質層（以下、潜傷）が生じる。
　特許文献２では、ＳｉＣ基板に生じた表面変質層を除去する処理方法が開示されている。特許文献２では、表面変質層はＳｉＣ基板を作成する工程で生じた結晶構造のダメージ層と記載されている。また、特許文献２では、表面変質層を５０ｎｍ以下に抑え、当該表面変質層を水素エッチングにより除去する旨が記載されている。
特開２００８－１６６９１号公報 国際公開第２０１１／０２４９３１号公報
　ここで、潜傷が残存するＳｉＣ基板にエッチング処理及び加熱処理等を行った場合、潜傷がエピタキシャル膜内を拡散及び貫通し、ＳｉＣ基板の表面が荒れてしまう。この結果、ＳｉＣ基板から製造される半導体の品質が低下してしまう。しかし、一般的な水素エッチングのエッチング速度は、数十ｎｍ～数百ｎｍ／ｈであるので、数μｍ程度の潜傷を取り除くためには多大な時間が掛かってしまう。なお、化学機械研磨の研磨速度も１μｍ／ｈ以下であるので、潜傷を取り除くためには多大な時間が掛かってしまう。
　ここで、特許文献１では潜傷について言及されていないが、仮に特許文献１の方法でＳｉＣ基板を加熱してエッチングした場合、潜傷を素早く除去することができる。しかし、高真空のＳｉ雰囲気中で加熱処理を行うと、エッチング速度が速いので基板を過剰に除去してしまう可能性がある。
　また、特許文献２の方法を用いることにより表面変質層の厚みを小さくすることができるが、所定の原料を用いて種結晶からＳｉＣ基板を成長させる必要があり、加工工程の自由度が低下するとともに加工工程における手間が増大する。
　本発明は以上の事情に鑑みてされたものであり、その主要な目的は、ＳｉＣ基板に生じた潜傷を必要十分な範囲で素早く除去する表面処理方法を提供することにある。
課題を解決するための手段及び効果
　本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
　本発明の第１の観点によれば、機械加工が行われたＳｉＣ基板の表面を処理する表面処理方法において、前記ＳｉＣ基板をＳｉ雰囲気下で加熱処理して当該ＳｉＣ基板をエッチングする際に、前記ＳｉＣ基板の周囲の不活性ガス圧を調整することで当該ＳｉＣ基板のエッチング速度を制御する表面処理方法が提供される。
　これにより、ＳｉＣ基板に潜傷等が存在する場合は、この潜傷等を除去することができる。従って、エピタキシャル成長及び熱処理等を行っても表面が荒れないため、高品質なＳｉＣ基板を製造することができる。また、上記の方法でエッチングを行うことで機械研磨、化学機械研磨、及び水素エッチング等を行うよりも処理時間を大幅に短くすることができる。更に、不活性ガス圧を調整することでエッチング速度を調整できるので、ＳｉＣ基板が必要以上に除去されることも防止できる。
　前記のＳｉＣ基板の表面処理方法においては、機械加工が行われた前記ＳｉＣ基板に潜傷が生じており、Ｓｉ雰囲気下でのエッチングを行うことで当該潜傷が除去されることが好ましい。
　これにより、ＳｉＣ基板に生じた研磨傷を除去することができるので、高品質なＳｉＣ基板を製造することができる。
　前記のＳｉＣ基板の表面処理方法においては、Ｓｉ雰囲気下でのエッチングを行う場合の前記不活性ガス圧が０．０１Ｐａ以上１Ｐａ以下であることが好ましい。
　前記のＳｉＣ基板の表面処理方法においては、Ｓｉ雰囲気下でのエッチングを行う場合の温度が１８００℃以上２０００℃以下であることが好ましい。
　これにより、ＳｉＣ基板の表面の潜傷を適切に除去することができる。
　前記のＳｉＣ基板の表面処理方法においては、Ｓｉ雰囲気下でのエッチングを行うことで、前記ＳｉＣ基板の表面を５μｍ以上除去することが好ましい。
　これにより、潜傷をある程度除去することができる。特に、本実施形態では不活性ガス圧を用いてエッチング速度を調整できるので、必要十分な範囲を除去できる。
　前記のＳｉＣ基板の表面処理方法においては、前記ＳｉＣ基板をエッチングする際のエッチング速度を２００μｍ／ｍｉｎ以上に制御するとともに、当該ＳｉＣ基板のエッチング量を１０μｍ以上とすることが好ましい。
　これにより、Ｓｉ雰囲気下でのエッチング後に発生し得るステップバンチングを抑制することができる。
　本発明の第２の観点によれば、前記の表面処理方法を用いて表面が処理されたＳｉＣ基板が提供される。
　これにより、エピタキシャル成長及び熱処理等を行っても表面が荒れないＳｉＣ基板が実現できる。
　本発明の第３の観点によれば、以下に示す半導体の製造方法が提供される。即ち、この半導体の製造方法は、潜傷除去工程と、エピタキシャル成長工程と、熱処理工程と、を含む。潜傷除去工程では、前記の表面処理方法によりＳｉＣ基板の表面をエッチングする。前記エピタキシャル成長工程では、前記潜傷除去工程で潜傷が除去されたＳｉＣ基板４０の表面に単結晶ＳｉＣをエピタキシャル成長させる。前記熱処理工程では、前記エピタキシャル成長工程が行われた前記ＳｉＣ基板をＳｉ雰囲気下で熱処理する。
　これにより、エピタキシャル成長及び熱処理等を行っても表面が荒れないため、高品質な半導体を製造することができる。
　前記の半導体の製造方法においては、前記加熱工程では、前記ＳｉＣ基板の周囲の不活性ガス圧を調整して当該ＳｉＣ基板のエッチング速度を制御しつつ、当該ＳｉＣ基板をＳｉ雰囲気下で加熱処理してエッチングを行うことが好ましい。
　これにより、潜傷除去工程と加熱工程とで同じ内容の処理を行うため、工程を単純化したり同じ装置で加工を行ったりすることが容易になる。
本発明の表面処理方法に用いる高温真空炉の概要を説明する図。 各工程における基板の様子を概略的に示す図。 加熱温度と、エッチング速度と、の関係性を示すグラフ。 不活性ガス圧と、エッチング速度と、の関係性を加熱温度毎に示すグラフ。 不活性ガス圧と、エッチング速度と、の関係性を加熱温度毎に示す別のグラフ。 温度及び圧力を変化させてエッチングを行った後のＳｉＣ基板の微分干渉顕微鏡の顕微鏡写真。 温度及び圧力を変化させてエッチングを行った後のＳｉＣ基板の３次元形状を示す図。 エッチング速度のアレニウスプロットを示すグラフ。 エッチング量と、エッチング後の基板の表面粗さと、の関係を示すグラフ。 ラマン分光分析におけるエッチング量とピークシフトの関係を示すグラフ。 エッチング量を略一定として他の条件を変えたときのＳｉＣ基板の表面の顕微鏡写真。 エッチング量を比較的少なくして他の条件を変えたときのＳｉＣ基板の表面の顕微鏡写真。 エッチング速度を略一定として他の条件を変えたときのＳｉＣ基板の表面の顕微鏡写真。 エッチング速度とエッチング量を変えたときにステップバンチングが抑制されるか発生するかを計測した結果を示すグラフ。
　次に、図面を参照して本発明の実施の形態を説明する。
　初めに、図１を参照して、本実施形態の加熱処理で用いる高温真空炉１０について説明する。図１は、本発明の表面処理方法に用いる高温真空炉の概要を説明する図である。
　図１に示すように、高温真空炉１０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、少なくとも表面が単結晶ＳｉＣで構成されるＳｉＣ基板を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室２２は、ＳｉＣ基板を本加熱室２１で加熱する前に予備加熱を行うための空間である。
　本加熱室２１には、真空形成用バルブ２３と、不活性ガス注入用バルブ２４と、真空計２５と、が接続されている。真空形成用バルブ２３により、本加熱室２１の真空度を調整することができる。不活性ガス注入用バルブ２４により、本加熱室２１内の不活性ガス（例えばＡｒガス）の圧力を調整することができる。真空計２５により、本加熱室２１内の真空度を測定することができる。
　本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁や天井には図略の熱反射金属板が固定されており、この熱反射金属板によって、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、ＳｉＣ基板を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
　また、ＳｉＣ基板は、坩堝（収容容器）３０に収容された状態で加熱される。坩堝３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。
　坩堝３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。また、坩堝３０は、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして構成されている。
　ＳｉＣ基板を加熱処理する際には、初めに、図１の鎖線で示すように坩堝３０を高温真空炉１０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ坩堝３０を移動させ、ＳｉＣ基板を加熱する。なお、予備加熱を省略しても良い。
　次に、上記の高温真空炉１０を利用してＳｉＣ基板４０から半導体素子を製造する処理について図２を参照して説明する。図２は、各工程における基板の様子を概略的に示す図である。
　半導体素子を製造する元となるバルク基板は、４Ｈ－ＳｉＣ単結晶又は６Ｈ－ＳｉＣ単結晶から構成されるインゴットを所定の厚みに切り出すことで得られる。特に、インゴットを斜めに切り出すことにより、オフ角を有するバルク基板を得ることができる。その後、バルク基板の表面の凹凸を除去するために、機械研磨を行う。しかし、この機械研磨によりバルク基板の内部に圧力が掛かることで結晶性が変化した変質層（潜傷）が生じる。
　次に、図２（ａ）に示すように、高温真空炉１０を利用してＳｉＣ基板４０の表面をエッチングする。このエッチングは、ＳｉＣ基板４０を坩堝３０に収容し、Ｓｉ蒸気圧下（Ｓｉ雰囲気下）で１５００℃以上２２００℃以下、望ましくは１８００℃以上２０００℃以下の環境で加熱することで行われる。Ｓｉ蒸気圧下で加熱されることで、ＳｉＣ基板４０のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華するとともに、Ｓｉ雰囲気中のＳｉがＳｉＣ基板４０の表面でＣと結合し、自己組織化が起こり、平坦化されるのである。
　これにより、ＳｉＣ基板４０の表面をエッチングしつつ、当該表面を分子レベルで平坦化することができる。また、ＳｉＣ基板４０に研磨傷及び潜傷が存在する場合、このエッチングを行うことにより、当該研磨傷及び潜傷が除去される。また、本実施形態では、不活性ガス圧を調整することでエッチング速度を制御できるので潜傷を十分に除去しつつＳｉＣ基板が過剰に除去されることを防止できる（詳細は後述）。
　なお、本実施形態のエッチングを行うことで化学機械研磨を省略できる。従って、従来から工数を変化させることなく潜傷を除去できる。
　次に、図２（ｂ）に示すように、ＳｉＣ基板４０にエピタキシャル層４１を形成する。エピタキシャル層を形成する方法は、任意であり、公知の気相エピタキシャル法や液相エピタキシャル法等を用いることができる。更には、ＳｉＣ基板４０がＯＦＦ基板である場合、ステップフロー制御によってエピタキシャル層を形成するＣＶＤ法を用いることもできる。
　次に、図２（ｃ）に示すように、エピタキシャル層４１が形成されたＳｉＣ基板４０にイオン注入を行う。このイオン注入は、対象物にイオンを照射する機能を有するイオンドーピング装置を用いて行う。イオンドーピング装置によって、エピタキシャル層４１の表面の全面又は一部に選択的にイオンが注入される。そして、イオンが注入されたイオン注入部分４２に基づいて半導体素子の所望の領域が形成されることになる。
　また、イオンが注入されることによって、図２（ｄ）に示すように、イオン注入部分４２を含むエピタキシャル層４１の表面が荒れた状態になる（ＳｉＣ基板４０の表面が損傷し、平坦度が悪化する）。
　次に、注入したイオンの活性化、及び、イオン注入部分４２等へのエッチングを行う。本実施形態では、両方の処理を１つの工程で行うことができる。具体的には、Ｓｉ蒸気圧下（Ｓｉ雰囲気下）で１５００℃以上２２００℃以下、望ましくは１６００℃以上２０００℃以下の環境で加熱処理（アニール処理）を行う。これにより、注入されたイオンを活性化することができる。また、ＳｉＣ基板４０の表面がエッチングされることで、イオン注入部分４２の荒れた部分が平坦化されていく（図２（ｅ）～図２（ｆ）を参照）。
　以上の処理を行うことで、ＳｉＣ基板４０の表面が、十分な平坦度及び電気的活性を有することになる。このＳｉＣ基板４０の表面を利用して、半導体素子を製造することができる。
　ここで、ＳｉＣ基板４０の表面近傍の領域では、注入されたイオンが透過することにより、イオン濃度が十分ではない。また、ＳｉＣ基板４０のある程度内部の領域では、注入されたイオンが届きにくいため、イオン濃度が十分ではない。
　従って、図２（ｅ）で行うエッチングでは、表面のイオン注入不足部分のみを除去しつつ、過剰な除去を避けることが好ましい。この点、本実施形態では、不活性ガス圧を調整することでエッチング速度を制御できるのでイオン注入不足部分を確実に除去しつつＳｉＣ基板４０が過剰に除去されることを防止できる（詳細は後述）。
　以下、不活性ガス圧とエッチング速度との関係性等について図３から図５までを参照して説明する。図３は、加熱温度と、エッチング速度と、の関係性を示すグラフである。図４は、不活性ガス圧と、エッチング速度と、の関係性を加熱温度毎に示すグラフである。
　従来から知られているように、ＳｉＣ基板のエッチング速度は、加熱温度に依存する。図３は、所定の環境下において、加熱温度を１６００℃、１７００℃、１７５０℃、及び１８００℃としたときのエッチング速度を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸はエッチング速度を対数表示している。図３に示すように、このグラフは直線となっている。そのため、例えば温度を変更したときのエッチング速度を見積もることができる。
　図４は、不活性ガス圧とエッチング速度との関係を示すグラフである。具体的には、加熱温度が１８００℃、１９００℃、及び２０００℃の環境において、不活性ガス圧を０．０１Ｐａ、１Ｐａ、１３３Ｐａ、及び１３．３ｋＰａと変化させたときのエッチング速度を求めたグラフである。被処理物は、オフ角が４°の４Ｈ－ＳｉＣ基板である。基本的には、不活性ガス圧を上昇させる程、エッチング速度が低下する傾向がある。
　図５は、図４と同様に、不活性ガス圧とエッチング速度との関係を示すグラフである。図５のグラフでは、不活性ガス圧が０．０００１Ｐａの場合のエッチング速度についても示されている。
　特許文献１では、高真空下でエッチングを行っていたため、エッチング速度が高速になるためエッチング量を正確に把握することは困難であった。しかし、図４に示すように、不活性ガス圧を変化させることでエッチング速度を調整することができる。例えばエッチング速度が低速である場合、エッチング量を正確に把握することができるので、微量のエッチングが要求される場合に非常に効果的である。
　これにより、潜傷を除去するエッチング工程（図２（ａ））においてＳｉＣ基板４０が過剰に除去されないため、歩留まりを向上させることができる。また、エピタキシャル層を形成した後のエッチング工程（図２（ｅ））において、イオン注入部分が過剰に除去されることを防止できる。
　また、特許文献２では、水素エッチングを行っていたため、エッチング速度が非常に低速（数十ｎｍ～数百ｎｍ／ｈ程度）であり、潜傷を除去するのに非常に長い時間が掛かってしまう。この点、本実施形態の方法では、圧力が非常に高い場合であっても、数μｍ～数十μｍ／ｈ程度のエッチング速度を有している。従って、潜傷及びイオン注入不足部分を現実的な時間で除去することができる。
　特に、潜傷を除去する場合は後述の実験例に示すように、圧力を０．０１Ｐａから１Ｐａ程度にすることが好ましく、その場合のエッチング速度は１００μｍ／ｈ以上なので一層素早く潜傷を除去できる。
　次に、図６から図８を参照して、上記のエッチング処理を用いて潜傷を除去した実験例について説明する。図６は、温度及び圧力を変化させてエッチングを行った後のＳｉＣ基板の微分干渉顕微鏡の顕微鏡写真である。図７は、温度及び圧力を変化させてエッチングを行った後のＳｉＣ基板４０の３次元形状を示す図である。図８は、エッチング速度のアレニウスプロットを示すグラフである。
　図６に示した各写真は、上記のエッチング処理時のＳｉＣ基板の表面を微分干渉顕微鏡により撮影した写真である。各写真は約７０μｍ四方の領域を示している。また、各写真の右上の文字は表面粗さを示している。また、図７には、図６に示したＳｉＣ基板４０の３次元形状が示されている。
　左上の未処理と記載された写真は、エッチング処理を行わなかった場合の写真である。この写真には、表面の細かい研磨傷が多数表れている。
　未処理と記載された写真の右側には、各条件でエッチング処理を行った場合の写真が示されている。これらの写真を参照すると、圧力が１３３Ｐａ以上の場合は研磨傷及び内部の潜傷が強調されスクラッチが鮮明に表れていることが分かる。一方で、圧力が１Ｐａ以下の場合は、このスクラッチが除去されていることが分かる。
　これは、圧力が１３３Ｐａ以上の場合は、エッチング速度が遅いために結晶性の低い研磨傷及び潜傷箇所から優先的にエッチングが生じるため、スクラッチが残存する（強調される）からだと考えられる。一方、圧力が１Ｐａ以下の場合は、エッチング速度が速いために研磨傷及び潜傷だけでなくこれらを含まない平面もエッチングされる。その結果、ＳｉＣ基板４０の表面を均一にエッチングできるので、上記スクラッチを除去することができる。
　図８には、エッチング速度のアレニウスプロットを用いて、上記の潜傷が除去されるか否かの境界を概念的に示している。図８の横軸は温度の逆数であり、縦軸はエッチング速度である。
　また、図８には、高速エッチング領域と低速エッチング領域とが示されており、これらの領域の境界が直線となっている。高速エッチング領域では、上記スクラッチが除去され、低速エッチング領域では上記スクラッチが除去されない。この図８からは、単純にエッチング速度だけで上記スクラッチの除去の有無が定まるのではなく、処理温度も影響すると考えることができる。
　図９は、機械加工後に表面粗さが０．１ｎｍ、０．３ｎｍ、０．４ｎｍ及び１．４ｎｍとなったＳｉＣ基板を、各々所定量エッチングした後に表面粗さを測定した結果を示すグラフである。エッチング量が１～４μｍ程度では、表面粗さＲａは機械加工直後より著しく上昇して２．５ｎｍ以上となり、ＳｉＣ基板の潜傷が顕在化されている。このことから、機械加工したＳｉＣ基板に潜傷が存在することが判る。
　更にエッチングを行うと、５μｍ以上エッチングを行った段階で表面粗さは１ｎｍ以下となり、平滑な表面が得られることが明示されている。７μｍ以上のエッチングにより更に潜傷は除去され、１０μｍ以上で更に平滑な表面が得られることが示されている。加えて、本方法により０．５～４μｍ、好ましくは１～３μｍエッチングを行うことで、潜傷の存在が把握できることが示されている。
　図１０は、図９と同様に所定量のエッチングを行った際の、ラマン分光分析におけるピークシフトの測定結果である。ラマン分光分析は、具体的には、ＳｉＣ基板を後方散乱配置にて波長５３２ｎｍのＡｒレーザーを光源として４Ｈ－ＳｉＣ　ＦＴＯモードの７７６ｃｍ-1のピークを測定し得られたピークが元の７７６ｃｍ-1の位置からどれだけズレているかによってピークシフトを測定する。ＳｉＣ基板は機械加工によるストレスに起因する結晶構造の変化等により残留応力が生じるが、ピークシフトΔωを測定することで、「残留応力σはピークシフトにおおよそ線形でσ＝Ａ×Δω、Ａは定数」といった原理によりＳｉＣ基板の表面付近の残留応力が推定可能である。
　エッチング前の段階（エッチング量が０）では、ピークシフトは０からかなり離れた数値に位置し、比較的大きい残留応力が存在することが判る。本方法により、エッチングを行わなくともＳｉＣ基板の潜傷を検出することができる。図９と同様に、５μｍ以上のエッチングによりピークシフトが著しく低減され、潜傷が除去されることが判る。また１０μｍ以上のエッチングにより、更にピークシフトが低下し、潜傷が除去されることが示されている。
　次に、図１１から図１４を参照して、ステップバンチングを抑制するための条件を求めるために行った実験について説明する。なお、図１１から図１３において、各顕微鏡写真の右下の数字は加工後の表面粗さを示している。
　図１１は、オフ角が４°の４Ｈ－ＳｉＣ基板について、潜傷が十分に除去できていると考えられる程度（約３０μｍ）までエッチングを行った後に表面を観測した結果を示している。この実験は、機械加工を行った後の表面粗さ（Ｒａ）が１．４ｎｍ，０．４ｎｍ，０．３ｎｍ，０．１ｎｍのＳｉＣ基板に対して行った。また、不活性ガス圧又は加熱温度を変えることにより、エッチング速度を異ならせて実験を行った。
　図１１の上から２行目の写真は、エッチング速度が少し低い条件（１７５０℃、０．０１Ｐａ）で処理を行った結果を示している。この図１１に示すように、上から２行目の写真では、ステップバンチングが確認できる。
　図１２は、オフ角が４°の４Ｈ－ＳｉＣ基板について、潜傷が残存している可能性がある深さ（約１０～２０μｍ）までエッチングを行った後に表面を観測した結果を示している。この実験は、機械加工を行った後の表面粗さ（Ｒａ）が１．４ｎｍ，０．４ｎｍ，０．３ｎｍ，０．１ｎｍのＳｉＣ基板に対して行った。また、不活性ガス圧又は加熱温度を変えることにより、エッチング速度を異ならせて実験を行った。
　図１２に示すように、不活性ガス圧が１３３Ｐａではエッチング量が１１μｍであるため潜傷が残存している可能性があるが、不活性ガス圧が１３．３ｋＰａの条件下においても全ての表面粗さのＳｉＣ基板に対してステップバンチングが形成されている。従って、図１２で確認できたステップバンチングは、図１１に示す実験と同様に、エッチング速度が遅いために発生したと考えられる。
　図１３は、オフ角が４°の４Ｈ－ＳｉＣ基板について、ステップバンチングが十分に分解（抑制）可能なエッチング速度でエッチングを行った後に表面を観測した結果を示している。この実験は、エッチング量を異ならせるとともに、機械加工を行った後の表面粗さ（Ｒａ）が１．４ｎｍ，０．４ｎｍ，０．３ｎｍ，０．１ｎｍのＳｉＣ基板に対して行った。また、不活性ガス圧又は加熱温度を変えることにより、エッチング速度を異ならせて実験を行った。
　図１３に示すように、エッチング量が約５μｍではステップバンチングが形成されている。また、エッチング量が１５μｍ及び３４μｍでは、ステップバンチングが抑制されていた。従って、エッチング量が約５μｍでは潜傷の除去が不十分であり、潜傷の残存に起因するステップバンチングが発生したと考えられる。
　以上により、ＳｉＣ基板にＳｉエッチングを行った際のステップバンチングの発生を抑制するためには、エッチング速度を所定以上速くするとともに、エッチング量を所定以上深くする必要がある。図１４は、加熱温度を１８００℃から２０００℃で不活性ガス圧（アルゴン圧）が１０-5Ｐａから１３．３ｋＰａの条件下で、オフ角が４°の４Ｈ－ＳｉＣ基板を加熱した結果、ステップバンチングが抑制されたか発生したかをプロットしたグラフである。図１４からは、エッチング量＞１０μｍかつエッチング速度＞２００μｍ／ｍｉｎの場合にステップバンチングを抑制できることが分かる。なお、エッチング量＞１０μｍかつエッチング速度＜２００μｍ／ｍｉｎの場合、テラスの端部がジグザグ状のステップバンチングが発生する。また、エッチング量＜１０μｍかつエッチング速度＞２００μｍ／ｍｉｎの場合、テラスの端部が直線状のステップバンチングが発生する。
　以上に説明したように、本実施形態では、不活性ガス圧を調整してエッチング速度を制御する処理と、機械加工が行われたＳｉＣ基板４０を加熱処理してエッチングを行う処理と、を行う。
　これにより、ＳｉＣ基板４０に潜傷等が存在する場合は、この潜傷等を除去することができる。従って、エピタキシャル成長及び熱処理等を行っても表面が荒れないため、高品質なＳｉＣ基板を製造することができる。また、上記の方法でエッチングを行うことで機械研磨、化学機械研磨、及び水素エッチング等を行うよりも処理時間を大幅に短くすることができる。更に、不活性ガス圧を調整することでエッチング速度を調整できるので、ＳｉＣ基板４０が必要以上に除去されることも防止できる。
　また、本実施形態では、潜傷除去工程と、エピタキシャル成長工程と、熱処理工程と、を含む半導体の製造方法が提供される。潜傷除去工程では、上述の表面処理方法によりＳｉＣ基板４０の表面をエッチングする。エピタキシャル成長工程では、ＳｉＣ基板４０の表面に単結晶ＳｉＣをエピタキシャル成長させる。熱処理工程では、エピタキシャル成長工程が行われたＳｉＣ基板４０を熱処理する。
　これにより、エピタキシャル成長及び熱処理等を行っても表面が荒れないため、高品質な半導体を製造することができる。
　また、本実施形態では、加熱工程において、ＳｉＣ基板４０の周囲の不活性ガス圧を調整してエッチング速度を制御しつつ、当該ＳｉＣ基板４０を加熱処理してエッチングを行うことが好ましい。
　これにより、潜傷除去工程と加熱工程とで同じ内容の処理を行うため、工程を単純化したり同じ高温真空炉１０で加工を行ったりすることが容易になる。
　以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。
　上記実施形態では、カーボン層（グラフェンキャップ）を形成する処理を行わないが、この処理を行っても良い。この場合、カーボン層を除去する処理と、イオンを活性化する処理と、単結晶ＳｉＣ基板をエッチングする処理と、を１つの工程で行うことができる。
　不活性ガスの調整方法は任意であり、適宜の方法を用いることができる。また、エッチング工程の間、不活性ガス圧を一定にしても良いし、変化させても良い。不活性ガス圧を変化させることで、例えば初めはエッチング速度を高くして後にエッチング速度を低くして微調整を行う方法が考えられる。
　処理を行った環境及び用いた単結晶ＳｉＣ基板等は一例であり、様々な環境及び単結晶ＳｉＣ基板に対して適用することができる。例えば、加熱温度は上記で挙げた温度に限られず、より低温とすることでエッチング速度を一層低下させることができる。また、上述した高温真空炉以外の加熱装置を用いても良い。
　なお、本実施形態では潜傷が生じているＳｉＣ基板４０について、当該潜傷を除去するエッチング処理を行った。しかし、潜傷の有無を確認することなくエッチングを行っても良い。これにより、潜傷の有無を確認する手間を省略できる。
　１０　高温真空炉
　２１　本加熱室
　２２　予備加熱室
　３０　坩堝
　４０　ＳｉＣ基板

Claims (9)

  1. 　少なくとも表面が単結晶ＳｉＣで構成されるＳｉＣ基板に対して、機械加工が行われた後の当該ＳｉＣ基板の表面を処理する表面処理方法において、
    　前記ＳｉＣ基板をＳｉ雰囲気下で加熱処理して当該ＳｉＣ基板をエッチングする際に、前記ＳｉＣ基板の周囲の不活性ガス圧を調整することで当該ＳｉＣ基板のエッチング速度を制御することを特徴とするＳｉＣ基板の表面処理方法。
  2. 　請求項１に記載のＳｉＣ基板の表面処理方法であって、
    　機械加工が行われた前記ＳｉＣ基板に潜傷が生じており、Ｓｉ雰囲気下でのエッチングを行うことで当該潜傷が除去されることを特徴とするＳｉＣ基板の表面処理方法。
  3. 　請求項１に記載のＳｉＣ基板の表面処理方法であって、
    　Ｓｉ雰囲気下でのエッチングを行う場合の前記不活性ガス圧が０．０１Ｐａ以上１Ｐａ以下であることを特徴とするＳｉＣ基板の表面処理方法。
  4. 　請求項３に記載のＳｉＣ基板の表面処理方法であって、
    　Ｓｉ雰囲気下でのエッチングを行う場合の温度が１８００℃以上２０００℃以下であることを特徴とするＳｉＣ基板の表面処理方法。
  5. 　請求項１に記載のＳｉＣ基板の表面処理方法であって、
    　Ｓｉ雰囲気下でのエッチングを行うことで、前記ＳｉＣ基板の表面を５μｍ以上除去することを特徴とするＳｉＣ基板の表面処理方法。
  6. 　請求項５に記載のＳｉＣ基板の表面処理方法であって、
    　前記ＳｉＣ基板をエッチングする際のエッチング速度を２００μｍ／ｍｉｎ以上に制御するとともに、当該ＳｉＣ基板のエッチング量を１０μｍ以上とすることを特徴とするＳｉＣ基板の表面処理方法。
  7. 　請求項１に記載の表面処理方法を用いて表面が処理されたことを特徴とするＳｉＣ基板。
  8. 　請求項１に記載のＳｉＣ基板の表面処理方法により、ＳｉＣ基板の表面をエッチングする潜傷除去工程と、
    　前記潜傷除去工程で潜傷が除去された前記ＳｉＣ基板の表面に単結晶ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、
    　前記エピタキシャル成長工程が行われた前記ＳｉＣ基板をＳｉ雰囲気下で加熱処理する加熱工程と、
    を含むことを特徴とする半導体の製造方法。
  9. 　請求項８に記載の半導体の製造方法であって、
    　前記加熱工程では、前記ＳｉＣ基板の周囲の不活性ガス圧を調整して当該ＳｉＣ基板のエッチング速度を制御しつつ、当該ＳｉＣ基板をＳｉ雰囲気下で加熱処理してエッチングを行うことを特徴とする半導体の製造方法。
PCT/JP2015/001303 2014-03-31 2015-03-10 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法 WO2015151413A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020167022411A KR101793397B1 (ko) 2014-03-31 2015-03-10 SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법
EP15773856.8A EP3128535B1 (en) 2014-03-31 2015-03-10 Surface treatment method for sic substrates and semiconductor production method
US15/300,617 US20170121848A1 (en) 2014-03-31 2015-03-10 SURFACE TREATMENT METHOD FOR SiC SUBSTRATES, SiC SUBSTRATE, AND SEMICONDUCTOR PRODUCTION METHOD
JP2016511353A JP6268277B2 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法
CN201580009762.0A CN106062929B (zh) 2014-03-31 2015-03-10 SiC基板的表面处理方法、SiC基板和半导体的制造方法
PCT/JP2015/001303 WO2015151413A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014074749 2014-03-31
JP2014-074749 2014-03-31
PCT/JP2015/001303 WO2015151413A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法

Publications (1)

Publication Number Publication Date
WO2015151413A1 true WO2015151413A1 (ja) 2015-10-08

Family

ID=54239766

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/001303 WO2015151413A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法

Country Status (7)

Country Link
US (1) US20170121848A1 (ja)
EP (1) EP3128535B1 (ja)
JP (1) JP6268277B2 (ja)
KR (1) KR101793397B1 (ja)
CN (1) CN106062929B (ja)
TW (1) TWI663298B (ja)
WO (1) WO2015151413A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018216657A1 (ja) * 2017-05-25 2018-11-29 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
WO2021025077A1 (ja) * 2019-08-06 2021-02-11 株式会社デンソー ＳｉＣ基板の製造方法
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP2021163946A (ja) * 2020-04-03 2021-10-11 株式会社Flosfia 結晶膜の製造方法
JP2021163947A (ja) * 2020-04-03 2021-10-11 株式会社Flosfia 結晶膜の製造方法
WO2022092166A1 (ja) * 2020-10-28 2022-05-05 学校法人関西学院 熱処理環境の評価方法及び炭化ケイ素基板
CN117080061A (zh) * 2023-10-16 2023-11-17 希科半导体科技(苏州)有限公司 碳化硅衬底的平整方法、碳化硅衬底以及半导体器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585724A (zh) * 2018-07-25 2021-03-30 东洋炭素株式会社 SiC芯片的制造方法
CN115398043A (zh) * 2020-04-14 2022-11-25 学校法人关西学院 碳化硅衬底的制造方法、碳化硅衬底以及去除由激光加工引入到碳化硅衬底中的应变层的方法
US11859306B2 (en) * 2020-07-27 2024-01-02 Globalwafers Co., Ltd. Manufacturing method of silicon carbide ingot
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002126A (ja) * 2002-03-25 2004-01-08 Ngk Insulators Ltd 炭化珪素基板、炭化珪素基板の製造方法、酸化膜被覆基板、酸化膜被覆基板の製造方法および電子素子
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2009256145A (ja) * 2008-04-18 2009-11-05 Nippon Steel Corp 炭化珪素単結晶育成用種結晶及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5516424B2 (ja) * 2009-02-04 2014-06-11 日立金属株式会社 エピタキシャル成長用炭化珪素単結晶基板の製造方法
CN102597337A (zh) * 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
US10012675B2 (en) * 2011-11-11 2018-07-03 Kwansei Gakuin Educational Foundation Nanometer standard prototype and method for manufacturing nanometer standard prototype
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002126A (ja) * 2002-03-25 2004-01-08 Ngk Insulators Ltd 炭化珪素基板、炭化珪素基板の製造方法、酸化膜被覆基板、酸化膜被覆基板の製造方法および電子素子
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2009256145A (ja) * 2008-04-18 2009-11-05 Nippon Steel Corp 炭化珪素単結晶育成用種結晶及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3128535A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018216657A1 (ja) * 2017-05-25 2018-11-29 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
WO2021025077A1 (ja) * 2019-08-06 2021-02-11 株式会社デンソー ＳｉＣ基板の製造方法
JPWO2021025077A1 (ja) * 2019-08-06 2021-02-11
JP7274154B2 (ja) 2019-08-06 2023-05-16 株式会社デンソー ＳｉＣ基板の製造方法
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP2021163946A (ja) * 2020-04-03 2021-10-11 株式会社Flosfia 結晶膜の製造方法
JP2021163947A (ja) * 2020-04-03 2021-10-11 株式会社Flosfia 結晶膜の製造方法
JP7478372B2 (ja) 2020-04-03 2024-05-07 株式会社Flosfia 結晶膜の製造方法
JP7478371B2 (ja) 2020-04-03 2024-05-07 株式会社Flosfia 結晶膜の製造方法
WO2022092166A1 (ja) * 2020-10-28 2022-05-05 学校法人関西学院 熱処理環境の評価方法及び炭化ケイ素基板
CN117080061A (zh) * 2023-10-16 2023-11-17 希科半导体科技(苏州)有限公司 碳化硅衬底的平整方法、碳化硅衬底以及半导体器件

Also Published As

Publication number Publication date
EP3128535A1 (en) 2017-02-08
CN106062929B (zh) 2019-10-08
CN106062929A (zh) 2016-10-26
JPWO2015151413A1 (ja) 2017-04-13
KR101793397B1 (ko) 2017-11-02
EP3128535A4 (en) 2018-03-14
TWI663298B (zh) 2019-06-21
US20170121848A1 (en) 2017-05-04
JP6268277B2 (ja) 2018-01-24
TW201542895A (zh) 2015-11-16
KR20160108542A (ko) 2016-09-19
EP3128535B1 (en) 2020-06-03

Similar Documents

Publication Publication Date Title
JP6268277B2 (ja) ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法
TWI600081B (zh) Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
TWI708873B (zh) 碳化矽基板之表面處理方法
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
WO2015151412A1 (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
KR102067313B1 (ko) 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치
TWI658525B (zh) ＳｉＣ（碳化矽）基板之潛傷深度推斷方法
JPWO2016079980A1 (ja) ＳｉＣ基板処理方法
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15773856

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167022411

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15300617

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016511353

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015773856

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015773856

Country of ref document: EP