WO2013172055A1 - 透明電極付き基板およびその製造方法、ならびにタッチパネル - Google Patents

透明電極付き基板およびその製造方法、ならびにタッチパネル Download PDF

Info

Publication number
WO2013172055A1
WO2013172055A1 PCT/JP2013/051831 JP2013051831W WO2013172055A1 WO 2013172055 A1 WO2013172055 A1 WO 2013172055A1 JP 2013051831 W JP2013051831 W JP 2013051831W WO 2013172055 A1 WO2013172055 A1 WO 2013172055A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent electrode
layer
electrode layer
dielectric layer
substrate
Prior art date
Application number
PCT/JP2013/051831
Other languages
English (en)
French (fr)
Inventor
拓明 上田
晃三 近藤
和久 檀野
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to CN201380025510.8A priority Critical patent/CN104303240B/zh
Priority to US14/401,495 priority patent/US9696751B2/en
Priority to JP2014515511A priority patent/JP6014128B2/ja
Priority to KR1020147033452A priority patent/KR101964945B1/ko
Publication of WO2013172055A1 publication Critical patent/WO2013172055A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Definitions

  • This invention relates to the board
  • a substrate with a transparent electrode in which a transparent electrode layer is formed on a transparent substrate such as a film or glass is used as a transparent electrode for a display such as a touch panel, a light-emitting element, or a photoelectric conversion element.
  • a substrate with a transparent electrode is used for position detection of a capacitive touch panel, fine patterning is performed on the transparent electrode layer.
  • the patterning method for example, a method is used in which a transparent electrode layer is formed on substantially the entire surface of a transparent substrate, and then the transparent electrode layer is removed by etching or the like in a part of the surface.
  • a substrate with a transparent electrode having a transparent electrode layer patterned into an electrode layer forming part (also referred to as “non-etching part”) and an electrode layer non-forming part (also referred to as “etching part”) is obtained on the substrate. It is done.
  • the substrate with transparent electrodes In order to display the display image clearly, it is important to improve the transparency of the substrate with transparent electrodes. Furthermore, in the substrate with a transparent electrode in which the transparent electrode layer is patterned, it is required that the pattern of the transparent electrode layer is difficult to be visually recognized.
  • Patent Documents 1 and 2 propose a substrate with a transparent electrode in which a transparent electrode layer is formed on a transparent film via two transparent dielectric layers.
  • Patent Document 1 proposes to reduce the transmittance difference and ⁇ b * between the electrode layer forming part and the electrode layer non-forming part by setting the film thickness and refractive index of each transparent dielectric layer to predetermined values.
  • Patent Document 2 by setting the film thickness and refractive index of each transparent dielectric layer to predetermined values, the difference in reflectance between the electrode layer forming part and the electrode layer non-forming part is reduced, and the visual recognition of the pattern is suppressed. It has been proposed to do.
  • a substrate with a transparent electrode having a thin film layer of three layers having a predetermined film thickness and a refractive index between a transparent film and a transparent electrode layer has a high transmittance and a predetermined range.
  • a transmitted light b * of the inner it is disclosed that is suitable as a substrate for a resistive touch panel.
  • no examination is made regarding the pattern visual recognition when the transparent electrode layer is patterned.
  • the pattern does not change. It turned out that it might be visually recognized. Further examination was performed in view of the problem of such pattern visibility. As a result, the substrate with a transparent electrode having a patterned transparent conductive layer had wrinkles along the pattern of the transparent electrode layer. It was found that the pattern tends to be visually recognized because of the reflection.
  • the present inventors patterned the transparent electrode layer of the substrate with a transparent electrode provided with the three thin film layers as disclosed in Patent Documents 3 and 4 above, and confirmed the visibility of the substrate with the transparent electrode. As a result, it was found that wrinkles were formed along the pattern of the transparent electrode layer, and the pattern was visually recognized.
  • an object of the present invention is to provide a substrate with a transparent electrode in which the generation of wrinkles along the pattern of the transparent electrode layer is suppressed and the pattern is hardly visible. Furthermore, this invention aims at providing the board
  • a transparent dielectric layer having a predetermined refractive index and film thickness is provided between the transparent film and the transparent electrode layer, and the transparent electrode layer has a predetermined refractive index and resistivity.
  • the pattern visual recognition of the transparent electrode layer was suppressed.
  • a transparent electrode layer having predetermined characteristics has a low resistance.
  • the transparent electrode layer pattern is more difficult to visually recognize in the substrate with a transparent electrode having the transparent electrode layer in which the low-resistance transparent electrode layer is formed on the dielectric layer.
  • the present invention relates to a substrate with a transparent electrode having a transparent dielectric layer mainly composed of an oxide and a transparent electrode layer in this order on at least one surface of a transparent film, and a method for producing the same.
  • the transparent dielectric layer has a first dielectric layer, a second dielectric layer, and a third dielectric layer in this order from the transparent film side.
  • the first dielectric layer is a silicon oxide layer whose main component is SiO x (x ⁇ 1.5).
  • the second dielectric layer is a metal oxide layer mainly composed of an oxide of one or more metals selected from the group consisting of Nb, Ta, Ti, Zr, Zn, and Hf.
  • the third dielectric layer is a silicon oxide layer containing SiO y (y> x) as a main component.
  • the transparent electrode layer is a conductive metal oxide layer mainly composed of indium / tin composite oxide.
  • the second dielectric layer is preferably a metal oxide layer containing Nb 2 O 5 as a main component.
  • the film thickness of the first dielectric layer is 1 nm to 25 nm
  • the film thickness of the second dielectric layer is 5 nm or more and less than 10 nm
  • the film thickness of the third dielectric layer is 35 nm. It is preferable that the thickness of the transparent electrode layer is 20 nm to 35 nm.
  • the thickness of the third dielectric layer is preferably more than 55 nm and not more than 80 m.
  • the refractive index n 1 of the first dielectric layer, the refractive index n 2 of the second dielectric layer, and the refractive index n 3 of the third dielectric layer satisfy the relationship of n 3 ⁇ n 1 ⁇ n 2.
  • the refractive index n 4 of the transparent electrode layer is preferably larger than the refractive index n 1 of the first dielectric layer and smaller than the refractive index n 2 of the second dielectric layer. That is, it is preferable that n 3 ⁇ n 1 ⁇ n 4 ⁇ n 2 .
  • the transparent electrode layer preferably has a resistivity of 5.0 ⁇ 10 ⁇ 4 ⁇ ⁇ cm or less.
  • the transparent electrode layer preferably has a refractive index of 1.88 or less.
  • the transparent electrode layer preferably contains 4 to 14 parts by weight of tin oxide with respect to 100 parts by weight of the total of indium oxide and tin oxide.
  • the content of tin oxide in the transparent electrode layer is preferably 8 parts by weight or less.
  • the transparent electrode layer is patterned into an electrode layer forming part and an electrode layer non-forming part. It is preferable that the transmittance
  • the arithmetic average roughness of the third dielectric layer on the transparent electrode layer side interface is preferably 1 nm or less.
  • the third dielectric layer is preferably formed by sputtering under a pressure of less than 0.4 Pa.
  • the first dielectric layer is also formed by a sputtering method under a pressure of less than 0.4 Pa.
  • the average crystal grain size of the indium / tin composite oxide in the transparent electrode layer is 110 nm to 700 nm.
  • the coefficient of variation of the crystal grain size is 0.35 or more.
  • Such a low-resistivity transparent electrode layer is formed on a transparent film substrate by using an amorphous indium tin composite oxide as a main component by sputtering with a target surface magnetic flux density of 30 mT or more.
  • the electrode layer is preferably produced by a method of crystallizing the amorphous transparent electrode layer after forming the electrode layer.
  • the present invention relates to a capacitive touch panel comprising the substrate with transparent electrodes.
  • the substrate with a transparent electrode of the present invention includes a transparent dielectric layer having a predetermined refractive index and a film thickness between the transparent film and the transparent electrode layer.
  • the transparent electrode layer has the predetermined crystal grain size, the resistance of the transparent electrode layer is further reduced, and the generation of wrinkles along the pattern of the transparent electrode layer is further suppressed. Therefore, it is possible to provide a capacitive touch panel that excels in visibility and response speed.
  • FIG. 1 is a cross-sectional view schematically showing a substrate with a transparent electrode according to an embodiment of the present invention.
  • the transparent electrode-bearing substrate 100 on the transparent film 1 the refractive index first dielectric layer 21 of n 1, the third dielectric of the second dielectric layer 22 and the refractive index n 3 of the refractive index n 2
  • the transparent dielectric layer 2 including the three layers 23 and the transparent electrode layer 4 having a refractive index n 4 are provided in this order.
  • the transparent electrode layer 4 is patterned into an electrode layer forming portion 4a and an electrode layer non-forming portion 4b.
  • Such a substrate with a transparent electrode is formed by, for example, etching after the first dielectric layer 21, the second dielectric layer 22, the third dielectric layer 23, and the transparent electrode layer 4 are formed on the transparent film 1.
  • the transparent electrode layer 4 is formed by patterning.
  • the material of the transparent film 1 is not particularly limited as long as it is colorless and transparent at least in the visible light region and has heat resistance at the transparent electrode layer forming temperature.
  • transparent film materials include polyester resins such as polyethylene terephthalate (PET), polybutylene terephthalate (PBT), and polyethylene naphthalate (PEN), cycloolefin resins, polycarbonate resins, polyimide resins, and cellulose resins. It is done. Among these, polyethylene terephthalate and cycloolefin resin are preferably used.
  • the thickness of the transparent film 1 is not particularly limited, but is preferably 10 ⁇ m to 400 ⁇ m, and more preferably 25 ⁇ m to 200 ⁇ m. If the thickness is within the above range, the transparent film 1 can have durability and appropriate flexibility, so that each transparent dielectric layer and transparent electrode layer can be produced with high productivity by a roll-to-roll method. It is possible to form a film.
  • the transparent film 1 may have a functional layer (not shown) such as a hard coat layer formed on one side or both sides.
  • a functional layer such as a hard coat layer formed on one side or both sides.
  • the thickness of the hard coat layer is preferably 2 to 10 ⁇ m, more preferably 3 to 9 ⁇ m, and even more preferably 5 to 8 ⁇ m.
  • the material of the hard coat layer is not particularly limited, and a material obtained by applying and curing a urethane resin, an acrylic resin, a silicone resin, or the like can be appropriately used.
  • a transparent dielectric layer 2 mainly composed of an oxide is formed.
  • the transparent dielectric layer 2 can act as a gas barrier layer that suppresses volatilization of moisture and organic substances from the transparent film 1 when the transparent electrode layer 4 is formed thereon, and also serves as an underlayer for film growth. Can also work.
  • the resistance of the transparent electrode layer can be reduced by forming the transparent electrode layer on the transparent dielectric layer.
  • the thickness of the transparent dielectric layer 2 is preferably 5 nm or more, more preferably 30 nm or more, More preferably, it is 55 nm or more.
  • the thickness of the dielectric layer 2 is preferably 100 nm or less, more preferably 85 nm or less, and even more preferably 70 nm or less.
  • the oxide constituting the transparent dielectric layer 2 is preferably colorless and transparent at least in the visible light region and preferably has a resistivity of 1 ⁇ 10 ⁇ 2 ⁇ ⁇ cm or more.
  • Si, Nb, Ta, Ti An oxide of one or more elements selected from the group consisting of Zr and Hf is preferably used. Of these, silicon oxide and niobium oxide are preferable.
  • “having a main component” a substance means that the content of the substance is 51% by weight or more, preferably 70% by weight or more, and more preferably 90% by weight. As long as the function of the present invention is not impaired, each layer may contain components other than the main component.
  • the transparent dielectric layer 2 may be composed of only one layer or may be composed of two or more layers. When the transparent dielectric layer is composed of two or more layers, by adjusting the film thickness and refractive index of each layer, the transmittance and reflectance of the substrate with a transparent electrode can be adjusted to improve the visibility of the display device. . Below, what formed the transparent dielectric material layer 2 on the transparent film 1 may be called a "transparent film base material.”
  • a part of the surface of the transparent electrode layer 4 is patterned by etching or the like.
  • the electrode layer forming portion 4a that remains without being etched, and the electrode layer non-formed portion where the electrode layer is removed by etching It is possible to reduce the transmittance difference, the reflectance difference, and the color difference with respect to 4b and suppress the visual recognition of the electrode pattern.
  • the transparent dielectric layer 2 has a first dielectric layer 21, a second dielectric layer 22, and a third dielectric layer 23 in this order from the transparent film 1 side.
  • the surface of the transparent film may be subjected to a surface treatment such as corona discharge treatment or plasma treatment prior to the formation of the first dielectric layer. .
  • the refractive index n 1 of the first dielectric layer, the refractive index n 2 of the second dielectric layer, and the refractive index n 3 of the third dielectric layer are: It is preferable to satisfy the relationship of n 3 ⁇ n 1 ⁇ n 2 . Since the refractive index of each transparent dielectric layer has such a magnitude relationship, the reflectance at the interface of the transparent dielectric layer is appropriately controlled, and a substrate with a transparent electrode having excellent visibility is obtained.
  • the refractive index of each transparent dielectric layer and transparent electrode layer is a refractive index for light having a wavelength of 550 nm measured by spectroscopic ellipsometry. The film thickness of each layer is determined by observing the cross section with a transmission electron microscope (TEM).
  • the film thickness d 1 of the first dielectric layer 21 is preferably 1 nm to 25 nm.
  • d 1 is preferably 2 nm or more, more preferably 3 nm or more, and further preferably 4 nm or more.
  • d 1 is preferably 22 nm or less, more preferably 20 nm or less, and even more preferably 15 nm or less.
  • the refractive index n 1 of the first dielectric layer is preferably 1.45 to 1.95, more preferably 1.47 to 1.85, and even more preferably 1.49 to 1.75.
  • the metal oxide layer having a high refractive index is directly formed on the transparent film 1
  • wrinkles along the pattern are generated when the transparent electrode layer is patterned.
  • the silicon oxide layer is formed on the transparent film 1, the generation of pattern wrinkles is suppressed, and the pattern is hardly visually recognized.
  • a metal oxide layer is preferably formed as the second dielectric layer 22.
  • the refractive index n 2 of the second dielectric layer is preferably 2.00 to 2.35, more preferably 2.05 to 2.30, and even more preferably 2.10 to 2.25.
  • a metal oxide having such a refractive index a metal oxide selected from the group consisting of Nb, Ta, Ti, Zr, Zn, and Hf, or a composite oxide of these metals is a main component. Those are preferred.
  • the second dielectric layer 22 preferably has a small absorption in the short wavelength region of visible light.
  • the material of the second dielectric layer 22 is preferably niobium oxide (Nb 2 O 5 ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), or zirconium oxide (ZrO 2 ).
  • Niobium oxide is preferably used.
  • the above materials have high transmittance on the short wavelength side compared to oxides of metals such as indium oxide, tin oxide, cerium oxide, or composite metal oxides thereof. It is easy to adjust b * of light within a preferable range.
  • a silicon oxide layer mainly composed of SiO y is preferably formed.
  • the silicon oxide SiO y used for the third dielectric layer has a larger oxygen content than the silicon oxide SiO x used for the first dielectric layer. That is, y> x.
  • the refractive index n 3 of the third dielectric layer is made higher than the refractive index n 1 of the first dielectric layer. Can be small.
  • x is preferably 1.5 or more.
  • the oxygen composition ratios x and y of SiO x that is the main component of the first dielectric layer and SiO y that is the main component of the third dielectric layer satisfy 1.5 ⁇ x ⁇ y. . Since the stoichiometric composition of silicon oxide is SiO 2 , the theoretical upper limit of y is 2.
  • the film thickness d 3 of the third dielectric layer 23 is preferably 35 nm to 80 nm.
  • the transmittance of the substrate with a transparent electrode is increased, the generation of pattern wrinkles when the transparent electrode layer 4 is patterned is suppressed, and the pattern is visually recognized.
  • a difficult substrate with a transparent electrode is obtained.
  • thickness d 3 of the third dielectric layer is more preferably greater than 55 nm, further preferably not less than 57 nm.
  • the thickness d 3 of the third dielectric layer is larger thickness d 3 of, decrease the transmittance of the transparent electrode substrate, there are cases where the pattern of the transparent electrode layer is likely to be visually recognized. Therefore, the thickness d 3 of the third dielectric layer, more preferably at most 75 nm, more preferably 70nm or less.
  • the thickness d 3 of the third dielectric layer is controlled by controlling the film characteristics of the transparent electrode layer 4, the generation of wrinkles tends to be suppressed and the transmittance of the electrode layer forming portion 4a tends to be increased.
  • the thickness of the third dielectric layer is large, wrinkles tend to be more effectively suppressed. Therefore, in the range where the thickness d 3 of the third dielectric layer 23 exceeds 55 nm, it is possible to visually recognize the pattern of the transparent electrode layer to obtain a more Suppressed transparent electrode-bearing substrate.
  • the refractive index n 3 of the third dielectric layer is preferably 1.43 or more, more preferably 1.45 or more, and further preferably 1.47 or more.
  • the third dielectric layer has the refractive index, pattern wrinkles tend to be reduced.
  • the refractive index tends to increase as the film becomes denser.
  • the third dielectric layer formed immediately below the transparent electrode layer is a dense film, so that it is presumed that the stress at the interface is reduced and the pattern wrinkles are reduced.
  • the refractive index n 3 of the third dielectric layer is preferably 1.51 or less, more preferably 1.50 or less 1.49 or less is more preferable.
  • the film thickness of each of the transparent dielectric layers 21, 22, and 23 is adjusted within the above range, thereby suppressing generation of wrinkles along the pattern when the transparent electrode layer 4 is patterned. Is done. Therefore, when the substrate with a transparent electrode having the above configuration is used for a capacitive touch panel, the visibility of the display can be improved.
  • the substrate with a transparent electrode adjusts the refractive index within the above range, thereby allowing multiple interference of light at the interface. Is moderately adjusted. Therefore, even when the transparent electrode layer is patterned, the color difference between the transmitted light and the reflected light between the electrode layer forming part 4a and the electrode layer non-forming part 4b is reduced, and the visual recognition of the pattern of the transparent electrode layer is suppressed.
  • the optical film thickness n 1 d 1 represented by the product of the refractive index n 1 and the film thickness d 1 is preferably 2 nm to 40 nm.
  • n 1 d 1 is more preferably 4 nm or more, and further preferably 6 nm or more.
  • n 1 d 1 is more preferably 36 nm or less, and even more preferably 32 nm or less.
  • the optical film thickness n 2 d 2 of the second dielectric layer is preferably 11 nm to 20 nm.
  • n 2 d 2 is more preferably 12 nm or more, and further preferably 13 nm or more. n 2 d 2 is more preferably 19 nm or less, and further preferably 18 nm or less.
  • the optical film thickness n 3 d 3 of the third dielectric layer is preferably 50 nm to 110 nm. n 3 d 3 is more preferably 55 nm or more, and further preferably 60 nm or more. n 3 d 3 is more preferably 100 nm or less, further preferably 90 nm or less, and particularly preferably 80 nm or less.
  • the arithmetic average roughness Ra of the surface on the transparent electrode layer 4 forming surface side of the transparent film substrate 10 is preferably 1 nm or less, more preferably 0.8 nm or less, and further preferably 0.6 nm or less.
  • the arithmetic average roughness of the surface of the transparent dielectric layer 2 is preferably in the above range.
  • the arithmetic average roughness of the surface of the third dielectric layer 23 formed immediately below the transparent electrode layer is within the above range.
  • the arithmetic average roughness Ra is calculated in accordance with JIS B0601: 2001 (ISO1302: 2002) based on the surface shape (roughness curve) measured by a non-contact method using a scanning probe microscope.
  • the surface of the transparent film substrate 10 By making the surface of the transparent film substrate 10 smooth, crystallization of the transparent electrode layer 4 formed thereon is promoted, and a transparent electrode layer having a low resistivity tends to be easily obtained.
  • the transparent electrode layer 4 is formed on the three transparent dielectric layers 21, 22, 23 as shown in FIG. 1, the surface of the third dielectric layer 23 formed immediately below the transparent electrode layer. By smoothing, there is a tendency that pattern wrinkles when the transparent electrode layer is patterned are reduced.
  • Transparent electrode layer As the transparent electrode layer 4, a conductive oxide layer mainly composed of indium / tin composite oxide (ITO) is formed.
  • the film thickness d 4 of the transparent electrode layer 4 is preferably 15 to 110 nm.
  • the film thickness d 4 of the transparent electrode layer 4 is preferably 15 nm to 40 nm, more preferably 21 nm to 35 nm, and 23 nm to 30 nm. More preferably it is.
  • d 4 is more preferably 32nm or less, particularly preferably 26 nm.
  • the refractive index n 4 of the transparent electrode layer is preferably 1.88 or less. By reducing the refractive index of the transparent electrode layer, the resistance of the transparent electrode layer tends to be reduced. In addition, when a transparent electrode layer having a low refractive index is formed on the transparent dielectric layer 2, the generation of pattern defects after the transparent electrode layer is patterned by etching or the like tends to be suppressed.
  • n 4 is more preferably 1.86 or less, and even more preferably 1.84 or less.
  • the lower limit of n 4 is not particularly limited. As described in Patent Documents 1 to 4 described above, the refractive index of the ITO thin film formed on the film is generally 1.90 or more. However, in the present invention, the refractive index is lower than those of the prior art. By forming the ITO, the resistance of the transparent electrode layer is reduced, and generation of wrinkles when the transparent electrode layer is patterned is suppressed.
  • the refractive index n 4 of the transparent electrode layer 4 is preferably smaller than the refractive index n 2 of the second dielectric layer and larger than the refractive index n 1 of the first dielectric layer. . That is, it is preferable that the refractive index of each layer of the substrate with a transparent electrode of the present invention satisfies the relationship of n 3 ⁇ n 1 ⁇ n 4 ⁇ n 2 . As will be described in detail later, the refractive index n 4 of the transparent electrode layer is adjusted by adjusting the content of tin oxide in ITO, the film forming conditions of the transparent dielectric layer as the underlayer, the surface roughness, and the like. Within the above range.
  • the resistivity of the transparent electrode layer 4 is preferably 5.0 ⁇ 10 ⁇ 4 ⁇ ⁇ cm or less, more preferably 4.5 ⁇ 10 ⁇ 4 ⁇ ⁇ cm or less, and 3.7 ⁇ 10 ⁇ 4 ⁇ ⁇ cm or less. Further preferred. When the resistivity of the transparent electrode layer is within the above range, the response speed can be increased when used as a substrate with a transparent electrode for a capacitive touch panel.
  • the sheet resistance of the transparent electrode layer is preferably 250 ⁇ / ⁇ or less, more preferably 200 ⁇ / ⁇ or less, still more preferably 160 ⁇ / ⁇ or less, particularly preferably 145 ⁇ / ⁇ or less, and 130 ⁇ / ⁇ or less. Most preferred.
  • a transparent electrode layer is low resistance, it can contribute to the response speed improvement of a capacitive touch panel. Moreover, when a substrate with a transparent electrode is used for organic EL lighting, if the transparent electrode layer has a low resistance, it can contribute to improvement of uniformity of in-plane luminance.
  • the resistivity of the transparent electrode layer 4 is preferably 3.7 ⁇ 10 ⁇ 4 ⁇ ⁇ cm or less.
  • the reason why the generation of wrinkles is suppressed when the resistivity of the transparent electrode layer 4 is small is not certain, but the crystal characteristics of the ITO affect the conductivity, and the transparent electrode layer 4 and the transparent dielectric layer 2 It is presumed that one of the factors is that it also affects the stress at the interface.
  • the content of tin oxide in the transparent electrode layer is preferably 4 to 14 parts by weight with respect to 100 parts by weight of indium oxide and tin oxide in total.
  • the content of tin oxide is more preferably 5 to 10 parts by weight.
  • the amorphous ITO film can be crystallized without heating at a high temperature for a long time, so that the productivity of a substrate with a transparent electrode can be improved. It becomes possible.
  • the carrier density of the transparent electrode layer 4 is preferably 5.0 ⁇ 10 20 / cm 3 or more, more preferably 5.5 ⁇ 10 20 / cm 3 or more. 1 ⁇ 10 20 / cm 3 or more is more preferable.
  • the hole mobility is preferably 25 cm 3 / V ⁇ S or more, and more preferably 30 cm 3 / V ⁇ S or more.
  • the average crystal grain size of the transparent electrode layer 4 is preferably 110 nm to 700 nm, more preferably 150 nm to 550 nm, and further preferably 200 nm to 400 nm.
  • the transparent electrode layer tends to have low resistance and high transmittance.
  • the crystal grain size is large, the generation efficiency and mobility of carriers are increased by the reduction of the crystal grain boundary, so that the resistivity is considered to decrease.
  • the crystal grain size is 700 nm or less, it is easy to obtain a transparent electrode layer having good flexibility and suppressing occurrence of cracks.
  • the coefficient of variation of the crystal grain size of the transparent electrode layer 4 is preferably 0.35 or more, more preferably 0.40 or more, and further preferably 0.45 or more.
  • the tin oxide content is high Sn content ITO having a content of 10% or more, for example.
  • the content of tin oxide is increased, it is difficult to reduce the resistivity of the substrate with a transparent electrode using a film base material because high temperature and long time heating are required for crystallization.
  • in addition to increasing the average crystal grain size of the crystal by making the variation coefficient within a predetermined range, it is possible to reduce the resistance even when the tin oxide content of the transparent electrode layer is small. .
  • the average crystal grain size of the transparent electrode layer and the coefficient of variation of the crystal grain size are determined by observing the in-plane of the transparent electrode layer 4 under a microscope.
  • the ratio of the area occupied by crystal grains during microscopic observation is 70% or more of the observation region as “crystalline”, and the ratio of less than 70% as “amorphous”.
  • the crystallization rate of the transparent electrode layer 4 is preferably 80% or more, and more preferably 90% or more.
  • the transparent electrode layer has a crystal as described above.
  • the transparent electrode layer tends to have low resistivity, and the generation of wrinkles along the pattern of the transparent electrode layer tends to be suppressed.
  • the transmittance of the transparent electrode layer is improved, the pattern of the transparent electrode layer tends to be hardly visible. Therefore, when the thickness d 3 is larger and the third dielectric layer 23, even if d 3 is small, the transparent electrode-bearing substrate which is excellent in visibility (transparency) is obtained.
  • the third dielectric layer 23 is used.
  • the film thickness d 3 is a wider range, there is a tendency that the transparent electrode-bearing substrate 100 having excellent visibility can be obtained.
  • the film thickness d 3 of the third dielectric layer is larger than 55 nm, by the transparent electrode layer has a resistivity and crystal properties as described above, occurrence of wrinkles can be effectively suppressed, visibility significantly There is a tendency to improve.
  • substrate with a transparent electrode of this invention is between the transparent film 1 and the transparent dielectric material layer 2, on the transparent electrode layer 4, or the surface of the transparent electrode 1 surface side of the transparent film 1 May have other layers.
  • the substrate with a transparent electrode of the present invention may have a transparent electrode layer on both sides of the transparent film 1.
  • the substrate 100 with a transparent electrode is obtained by forming the transparent dielectric layer 2 and the transparent electrode layer 4 on the transparent film 1.
  • the method for forming the transparent dielectric layer 2 is not particularly limited as long as it is a method for forming a uniform thin film.
  • the film forming method include PVD methods such as sputtering and vapor deposition, dry coating methods such as various CVD methods, and wet coating methods such as spin coating, roll coating, spray coating, and dipping coating.
  • the dry coating method is preferable from the viewpoint of easily forming a nanometer-level thin film.
  • the sputtering method is preferable from the viewpoint of controlling the film thickness of each layer in units of several nanometers and suppressing the pattern visibility of the transparent electrode layer.
  • a metal, metal oxide, metal carbide, or the like can be used as a target.
  • the power source a DC, RF, MF power source or the like can be used. From the viewpoint of productivity, an MF power source is preferable.
  • the applied power at the time of film formation is not particularly limited, but is preferably adjusted within a range that does not give excessive heat to the transparent film and does not impair productivity.
  • the power at the time of forming the first dielectric layer is preferably 0.5 to 10 W / cm 2
  • the power density when forming the second dielectric layer is preferably 0.5 to 8 W / cm 2
  • the power density when forming the third dielectric layer is 0.00. 2 to 10 W / cm 2 is preferable.
  • Pre-sputtering may be performed for the purpose of removing an oxide film or moisture adhering to the target surface before starting the formation of each dielectric layer.
  • pre-sputtering adhesion of contaminated target particles to the base material is suppressed.
  • pre-sputtering is preferably performed before the formation of the silicon oxide layer as the third dielectric layer.
  • pre-sputtering is performed before the third dielectric layer is formed, so that film quality is improved and generation of wrinkles when the transparent electrode layer 4 is patterned tends to be suppressed.
  • pre-sputtering before the formation of the third dielectric layer is performed under a condition where the flow rate of the inert gas is larger than the film formation condition of the third dielectric layer or under a high pressure condition. Preferably, it is done.
  • the base material can be subjected to a bombarding step before the start of film formation of each dielectric layer.
  • a bombarding step plasma is generated by performing discharge using a SUS target or the like under a gas supply containing an inert gas such as argon as a main component.
  • an inert gas such as argon as a main component.
  • the film forming pressure of each transparent dielectric layer can be set appropriately.
  • the third dielectric layer 23 formed immediately below the transparent electrode layer is under a pressure of less than 0.4. It is preferable to form a film by a sputtering method.
  • the film forming pressure of the third dielectric layer is more preferably 0.35 Pa or less, and further preferably 0.25 Pa or less.
  • the third dielectric layer When the third dielectric layer is formed under a low pressure condition, there is a tendency that generation of pattern defects when the transparent electrode layer formed thereon is patterned by etching or the like is suppressed.
  • the reason why the pattern defect of the transparent electrode layer is suppressed by adjusting the film formation condition of the third dielectric layer is not clear, but the crystallinity, surface shape, surface property, etc. of the third dielectric layer as the underlayer However, it is considered that this influences the film growth of the transparent electrode layer.
  • the physical properties of the third dielectric layer affect the crystallinity of the ITO film constituting the transparent electrode layer, the residual stress in the film, etc., and the interface stress imbalance between the electrode layer forming part and the electrode layer non-forming part It is presumed that the elimination of is contributing to the suppression of pattern wrinkles.
  • the first dielectric layer 21 is also formed by sputtering under a pressure of less than 0.4. It is preferable.
  • the film forming pressure of the first dielectric layer is more preferably 0.35 Pa or less, and further preferably 0.25 Pa or less.
  • reducing the deposition pressure of the first dielectric layer tends to suppress the occurrence of pattern defects.
  • the pattern defect of the transparent electrode layer is suppressed by adjusting the film formation conditions of the first dielectric layer, the crystallinity, surface shape, surface property, etc. of the first dielectric layer are One of the causes is considered to influence the film growth of the third dielectric layer and the transparent electrode layer via the dielectric layer.
  • the ITO is crystallized by heating.
  • a sputtering method is preferable.
  • a sputtering power source a DC, RF, MF power source or the like can be used.
  • an MF power source is preferably used from the viewpoint of productivity and low resistance.
  • a metal, metal oxide, or the like is used as a target.
  • a gas mainly containing an inert gas such as argon is preferable.
  • “mainly containing an inert gas” means containing 50% or more of an inert gas such as argon among the gases used.
  • the introduced gas may be an inert gas such as argon alone, or two or more mixed gases.
  • a mixed gas of argon and oxygen is preferable.
  • the mixed gas of argon and oxygen preferably contains 0.2 to 5% by volume of oxygen, more preferably 1.0 to 4% by volume.
  • the transparency and conductivity of the transparent electrode layer can be improved.
  • the mixed gas of argon and oxygen may contain other gases as long as the function of the present invention is not impaired.
  • pre-sputtering of the target or bombarding of the base material may be performed prior to the formation of the transparent electrode layer.
  • the magnetic flux density on the target surface during sputtering film formation is preferably 30 mT or more, more preferably 35 mT or more, and further preferably 40 mT or more.
  • ITO is formed in a low magnetic field of about 10 to 20 mT in order to generate a good discharge and increase the utilization efficiency of the target.
  • the average value and coefficient of variation of the crystal grain size of the transparent electrode layer can be increased, and a low-resistance ITO transparent electrode layer can be easily obtained. Become.
  • the transparency (transmittance) of the transparent electrode layer can be increased by increasing the magnetic flux density on the target surface during sputtering film formation.
  • By increasing the transparency of the transparent electrode layer it is possible to reduce the transmittance difference, reflectance difference, color difference, etc. between the electrode layer forming part and the electrode layer non-forming part when the transparent electrode layer is patterned. It is possible to obtain a substrate with a transparent electrode that is difficult to be visually recognized.
  • the transparent electrode layer 4 when the transparent electrode layer 4 is formed on a dielectric layer composed of three layers, a first dielectric layer 21, a second dielectric layer 22, and a third dielectric layer 23, By increasing the magnetic flux density on the target surface during sputtering film formation, there is a tendency to suppress pattern wrinkles when the transparent electrode layer is patterned.
  • the upper limit of the magnetic flux density is not particularly limited, but even if the magnetic flux density is excessively increased, the effect of suppressing the visual recognition of the pattern of the transparent electrode layer and decreasing the resistivity tend to be saturated. On the other hand, the efficiency of sputtering film formation tends to decrease as the magnetic flux density increases. Therefore, from the viewpoint of film formation efficiency, the magnetic flux density on the target surface during sputtering film formation is preferably less than 100 mT, more preferably less than 90 mT, and even more preferably less than 80 mT.
  • the power supply voltage during sputtering film formation is preferably 100 V to 500 V, more preferably 150 V to 450 V, and even more preferably 200 V to 400 V.
  • the power supply voltage is preferably 50 V to 250 V, more preferably 75 V to 225 V, and even more preferably 100 V to 200 V.
  • the substrate temperature when the transparent electrode layer is formed by sputtering may be in the range where the transparent film 1 has heat resistance.
  • the substrate temperature is preferably ⁇ 35 ° C. to 35 ° C., more preferably ⁇ 30 ° C. to 30 ° C., and further preferably ⁇ 25 ° C. to 25 ° C.
  • the substrate temperature is preferably ⁇ 35 ° C. to 35 ° C., more preferably ⁇ 30 ° C. to 30 ° C., and further preferably ⁇ 25 ° C. to 25 ° C.
  • the transparent electrode layer In order to make the transparent electrode layer an ITO film having a low refractive index and a low resistance, it is preferable that a heat treatment is performed after the film formation.
  • the heat treatment causes crystallization of ITO, and the transparent electrode layer tends to have a low refractive index and a low resistance, and the transmittance tends to increase.
  • the heat treatment of the transparent electrode layer is performed, for example, in an oven at 120 ° C. to 150 ° C. for 30 to 60 minutes. Alternatively, it may be heated at a relatively low temperature (eg, about 50 ° C. to 120 ° C.) for a long time at a relatively low temperature such as 1 to 3 days.
  • the heat treatment of the transparent electrode layer may be performed either before or after patterning of the transparent electrode layer. Further, the heat treatment of the transparent electrode layer may also serve as a heat annealing treatment for touch panel formation such as heat treatment at the time of forming the lead wiring. In the case where heat treatment of the transparent conductive layer is performed, it is preferable that the refractive index n 4 of the transparent conductive layer after the heat treatment falls within the above range. In this case, the refractive index of the transparent conductive layer before the heat treatment may exceed 1.88.
  • the patterning is performed, for example, after the transparent electrode layer is formed and in part in the plane Is removed by etching or the like.
  • the method for etching the transparent electrode layer may be either a wet process or a dry process, but a wet process is suitable from the viewpoint that only the transparent electrode layer 4 is easily removed selectively.
  • the transparent dielectric layer is removed when patterning the transparent electrode layer 4.
  • the transparent electrode layer 4 is selectively removed.
  • a photolithography method is suitable as the wet process.
  • a photoresist a developing solution, and a rinse agent used for photolithography, those that can form a predetermined pattern without damaging the transparent electrode layer 4 can be arbitrarily selected.
  • the etching solution one that can remove the transparent electrode layer 4 and does not attack the silicon oxide of the third dielectric layer is preferably used.
  • the color difference of transmitted light between the electrode layer forming part and the electrode layer non-forming part is preferably 0.8 or less, more preferably 0.4 or less, further preferably 0.3 or less, and particularly preferably 0.2 or less.
  • the color difference of the reflected light between the electrode layer forming part and the electrode layer non-forming part is preferably 2.4 or less, more preferably 1.9 or less, further preferably 1.6 or less, and particularly preferably 1.4 or less.
  • the substrate with a transparent electrode of the present invention is preferably blue to colorless with b * of the transmitted light of the electrode layer forming part of ⁇ 2 to 1, It is more preferably from ⁇ 1 to 0.5.
  • the color tone is a value defined by JIS Z8730 and can be expressed by CIE lightness L * and color coordinates a * and b * .
  • a * Axis represents green to red, minus is green, plus is red.
  • b * Axis represents blue to yellow, minus is blue, plus is yellow.
  • ⁇ E ⁇ ( ⁇ L * ) 2 + ( ⁇ a * ) 2 + ⁇ b * ) 2 ⁇ 1/2
  • the transmittance of the substrate in the electrode layer forming portion is preferably 87% or more, and more preferably 88% or more. If the transmittance
  • “transmittance” is the total light transmittance measured according to JIS K7361, and can be measured using a haze meter.
  • the substrate with a transparent electrode of the present invention is suitably used as a transparent electrode for a touch panel. Especially, since a pattern is hard to be visually recognized and a transparent electrode layer is low resistance, it is preferably used for a capacitive touch panel.
  • a conductive ink or paste is applied on the substrate with the transparent electrode and heat-treated to form a collecting electrode as a wiring for a routing circuit.
  • the heat treatment method is not particularly limited, and examples thereof include a heating method using an oven, an IR heater, or the like.
  • the temperature and time of the heat treatment are appropriately set in consideration of the temperature and time at which the conductive paste adheres to the transparent electrode. For example, examples include heating at 120 to 150 ° C. for 30 to 60 minutes for heating by an oven and 150 ° C. for 5 minutes for heating by an IR heater.
  • the formation method of the circuit wiring is not limited to the above, and may be formed by a dry coating method.
  • the wiring for the routing circuit is formed by photolithography, the wiring can be thinned.
  • the refractive index of each transparent dielectric layer and transparent electrode layer was determined by spectroscopic ellipsometry measurement and fitting with a cauchy model and a tauc-lorentz model to obtain a value for light having a wavelength of 550 nm.
  • a sample in which the transparent conductive layer non-formed surface side surface was polished was used.
  • the values obtained by observing the cross section of the substrate with a transparent electrode by a transmission electron microscope (TEM) were used for the film thickness of each transparent dielectric layer and transparent electrode layer. Confirm that the transmittance and reflectance calculated by simulation using the measured values of refractive index, extinction coefficient, and film thickness of each transparent dielectric layer and transparent conductive layer agree with the values measured by the spectrophotometer. The accuracy of the fitting was confirmed.
  • the surface resistance of the transparent electrode layer was measured by four-probe pressure measurement using a low resistivity meter Loresta GP (MCP-T710, manufactured by Mitsubishi Chemical Corporation).
  • the resistivity of the transparent conductive layer was calculated by the product of the surface resistance value and the film thickness.
  • the transmittance (total light transmittance) of the electrode layer forming portion of the substrate with a transparent electrode was measured according to JIS K7361 using a haze meter (NDH5000, manufactured by Nippon Denshoku). Further, b * was measured according to JIS Z8730 using a spectrocolorimeter (CM-3600d, manufactured by Konica Minolta).
  • the presence or absence of pattern defects on the substrate with a transparent electrode was determined visually.
  • the reflected light from the fluorescent lamp is observed in a state where the pattern formation direction of the transparent electrode layer and the reflected light of the straight tube fluorescent lamp are substantially orthogonal, and the reflected image of the fluorescent lamp looks linear
  • the pattern visibility of the transmitted light of the substrate with a transparent electrode was evaluated by observing the substrate with the transparent electrode placed on a light box in a dark room.
  • the pattern visibility of the reflected light of the substrate with a transparent electrode was visually evaluated by observing the reflected light from the substrate with the transparent electrode under a fluorescent lamp.
  • the surface shape of the transparent dielectric layer surface was measured with a scanning probe microscope (Nano-R manufactured by Pacific® Nanotechnology) using a sample cut out to a 5 mm square.
  • the arithmetic average roughness Ra was calculated in accordance with JIS B0601: 2001 (ISO1302: 2002) based on the surface shape (roughness curve) measured in the range of 0.7 ⁇ m by the non-contact mode.
  • the carrier density of the transparent electrode layer was measured by the van der pauw method. A sample was cut into a 1 cm square, and metal indium was fused to the four corners as electrodes. The carrier mobility was calculated by measuring the hole mobility based on the potential difference when a current of 1 mA was passed in the diagonal direction of the substrate with a magnetic force of 3500 gauss.
  • the average particle diameter of the crystal of the transparent electrode layer and the coefficient of variation of the crystal grain diameter were calculated based on a plane observation photograph of the transparent electrode layer with a scanning transmission electron microscope (STEM) (see FIGS. 2 and 3).
  • An observation sample was prepared by argon ion milling with an acceleration voltage of 2.0 kV using an ion milling machine (PIPS TH manufactured by Topcon Technohouse), and an acceleration voltage of 200 kV, 50 using STEM (Hitachi HD-2700). Planar observation was performed at a magnification of 1,000,000.
  • Example 1 Using a roll-to-roll type roll-up type sputtering device on one surface of a biaxially stretched PET film having a thickness of 188 ⁇ m and having a hard coat layer (refractive index of 1.53) made of urethane resin formed on both sides
  • Medium refractive index transparent dielectric layer (first dielectric layer) made of silicon oxide (SiO x layer), high refractive index transparent dielectric layer (second dielectric layer) made of niobium oxide, and silicon oxide
  • a low refractive index dielectric layer (third dielectric layer) made of (SiO 2 ) was sequentially formed.
  • the apparatus pressure was 0.2 Pa
  • the substrate temperature was ⁇ 20 ° C.
  • the power density was 1.4 W / cm 2 .
  • Sputtering was performed under conditions.
  • the obtained SiO y layer had a thickness of 5 nm and a refractive index of 1.65.
  • a high refractive index transparent dielectric layer was formed on the SiO x layer. While using niobium (Nb) as a target and introducing an oxygen / argon (160 sccm / 1600 sccm) mixed gas into the apparatus, the internal pressure was 0.87 Pa, the substrate temperature was ⁇ 20 ° C., and the power density was 8.1 W / cm 2 . Sputtering was performed. The obtained niobium oxide (Nb 2 O 5 ) layer had a thickness of 7 nm and a refractive index of 2.18.
  • a low refractive index transparent dielectric layer was formed on the niobium oxide layer.
  • the internal pressure was 0.2 Pa
  • the substrate temperature was ⁇ 20 ° C.
  • the power density was 10.2 W / cm 2 .
  • Sputtering was performed.
  • the obtained SiO x layer (x 2) had a film thickness of 50 nm, a refractive index of 1.47, and a surface arithmetic average roughness Ra of 0.5 nm.
  • An amorphous ITO transparent electrode layer was formed on the transparent dielectric layer of the transparent film substrate by using a roll-to-roll type winding sputtering apparatus equipped with an MF power source.
  • Sputter film formation uses indium-tin composite oxide (tin oxide content 5 wt%) as a target, and an oxygen / argon (2 sccm / 1000 sccm) mixed gas is introduced into the apparatus while the apparatus pressure is 0.4 Pa.
  • the substrate temperature was ⁇ 20 ° C. and the power density was 5.2 W / cm 2 .
  • the obtained transparent electrode layer had a film thickness of 25 nm.
  • the magnetic flux density on the target surface was measured by bringing a magnetic flux density meter into contact with the target surface, and it was 46 mT. Further, the voltage of the MF power source during sputtering film formation was 357V.
  • a photoresist product name: TSMR-8900 (manufactured by Tokyo Ohka Kogyo Co., Ltd.)
  • TSMR-8900 manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • a developer product name: NMD-W (manufactured by Tokyo Ohka Kogyo)
  • the transparent electrode layer was etched using an etching solution (product name: ITO02 (manufactured by Kanto Chemical)). Finally, the remaining photoresist was removed using a rinse solution (product name: 104 (manufactured by Tokyo Ohka Kogyo Co., Ltd.)).
  • Examples 2 to 9 and Comparative Examples 1 to 3 The thickness d 2 of the second dielectric layer, the thickness d 3 of the third dielectric layer, and the thickness of the transparent electrode layer were changed as shown in Table 1. Otherwise, the first dielectric layer, the second dielectric layer, the third dielectric layer, and the transparent electrode layer were sequentially formed in the same manner as in Example 1, followed by patterning and heat treatment of the transparent electrode layer. It was.
  • the transmittance of the electrode layer forming portion of the substrate with a transparent electrode of Comparative Example 2 was 88.2%.
  • the transmittances of the electrode layer forming portions of the substrates with transparent electrodes of Example 2, Example 4, Example 5 and Example 8 were 89.1%, 89.4%, 88.4% and 88.8%, respectively. Met.
  • Example 10 By changing the permanent magnet attached to the sputtering apparatus, the magnetic flux density when forming the transparent electrode layer was adjusted to 16 mT. The voltage of the MF power source during sputtering film formation was 511V. Other than that, the first dielectric layer, the second dielectric layer, the third dielectric layer and the transparent electrode layer were sequentially formed in the same manner as in Example 1, followed by patterning and heat treatment of the transparent electrode layer. It was.
  • Example 11 The first dielectric layer, the second dielectric layer, and the third dielectric were the same as in Example 10 except that a target having a tin oxide content of 10% by weight was used as the target for forming the transparent electrode layer. After the body layer and the transparent electrode layer were sequentially formed, patterning and heat treatment of the transparent electrode layer were performed.
  • Example 12 A first dielectric layer, a second dielectric layer, a third dielectric layer, and a transparent electrode layer were sequentially formed in the same manner as in Example 10 except that the transparent electrode layer was formed with a thickness of 30 nm. Thereafter, patterning and heat treatment of the transparent electrode layer were performed.
  • Example 4 The first dielectric layer, the second dielectric layer, and the third dielectric were the same as in Example 10 except that a target having a tin oxide content of 3% by weight was used as the target for forming the transparent electrode layer. After the body layer and the transparent electrode layer were sequentially formed, patterning and heat treatment of the transparent electrode layer were performed. The transmittance of the electrode layer forming portion of the substrate with a transparent electrode of Comparative Example 4 was 87.2%.
  • Example 13 and Comparative Examples 5 to 8 By adjusting the amounts of argon and oxygen introduced during film formation, the pressures in the apparatus during film formation of the first dielectric layer and the third dielectric layer were changed as shown in Table 1. Otherwise, the first dielectric layer, the second dielectric layer, the third dielectric layer, and the transparent electrode layer were sequentially formed in the same manner as in Example 10, followed by patterning and heat treatment of the transparent electrode layer. It was.
  • Example 10 film formation pressure of the first dielectric layer and the third dielectric layer: 0.2 Pa
  • Example 13 film formation pressure of the first dielectric layer and the third dielectric layer: 0.3 Pa
  • Comparative Example 5 film formation pressure of the first dielectric layer and the third dielectric layer: 0.5 Pa
  • Comparative Example 6 film formation pressure of the first dielectric layer and the third dielectric layer: 0.8 Pa
  • the arithmetic average roughness of the third dielectric layer was 0.5 nm, 0.7 nm, 1.3 nm, and 4.5 nm, respectively. From the comparison of Example 10, Example 13, Comparative Example 5 and Comparative Example 6, it can be seen that the lower the deposition pressure of the third dielectric layer, the smoother the surface.
  • Example 14 Sputtering was performed while reducing the relative proportion of oxygen in the introduced gas during the formation of the first dielectric layer.
  • the obtained SiO x layer had a thickness of 5 nm and a refractive index of 1.75. Otherwise, the first dielectric layer, the second dielectric layer, the third dielectric layer, and the transparent electrode layer were sequentially formed in the same manner as in Example 10, followed by patterning and heat treatment of the transparent electrode layer. It was.
  • a first dielectric layer, a second dielectric layer, a third dielectric layer, and a transparent electrode layer are sequentially formed in the same manner as in Example 14 except that the first dielectric layer is formed with a thickness of 30 nm. Then, patterning and heat treatment of the transparent electrode layer were performed.
  • Example 15 By changing the permanent magnet attached to the sputtering apparatus, the magnetic flux density when forming the transparent electrode layer was adjusted to 76 mT. The voltage of the MF power source during sputtering film formation was 306V. Otherwise, in the same manner as in Example 8, the first dielectric layer, the second dielectric layer, the third dielectric layer, and the transparent electrode layer were sequentially formed, and then the transparent electrode layer was patterned and heat-treated. . The transmittance of the electrode layer forming portion of the substrate with a transparent electrode in Example 15 was 89.4%.
  • Table 1 shows the refractive index, film thickness and film-forming conditions of each layer in the above Examples and Comparative Examples, the resistivity and sheet resistance of the transparent electrode layer, and the visual evaluation results of the substrate with the transparent electrode.
  • the refractive index of the second dielectric layer was 2.18
  • the refractive index of the third dielectric layer was 1.47.
  • the transparent electrode-equipped substrate of the example of the present invention is transparent because the generation of pattern wrinkles is suppressed and the color difference between transmitted light and reflected light between the electrode layer forming part and the non-formed part is small. It turns out that the pattern of an electrode layer is hard to be visually recognized.
  • Example 8 in which the film thickness of the third dielectric layer is 60 nm and Example 9 in which the film thickness of the third dielectric layer is 65 nm, the generation of wrinkles is further suppressed, and the pattern is difficult to visually recognize. An attached substrate is obtained. From these results, it can be said that the pattern wrinkle tends to be suppressed by increasing the film thickness of the third dielectric layer present immediately below the transparent electrode layer.
  • Comparative Example 5 and Comparative Example 7 both differ only in the film formation pressure of the first dielectric layer, and the film formation conditions of the third dielectric layer and the film formation conditions of the transparent electrode layer are Are the same.
  • the transparent electrode layer of Comparative Example 5 has a lower resistance and a lower refractive index than the transparent electrode layer of Comparative Example 7, and the occurrence of pattern wrinkles is suppressed.
  • the same tendency is seen from the comparison between Example 13 and Comparative Example 8. From these results, it is considered that not only the third dielectric layer but also the first dielectric layer contributes to lowering the resistance of the transparent electrode layer and suppressing pattern wrinkles.
  • Comparative Example 9 in which the film thickness of the first dielectric layer was 30 nm, the generation of wrinkles was suppressed, but the color difference between transmitted light and reflected light between the electrode layer forming portion and the non-forming portion was large, and the pattern was visually recognized. It was done.
  • Example 10 According to the comparison between Example 1 and Example 10, by increasing the magnetic flux density during film formation of the transparent electrode layer, the resistance of the transparent electrode layer is lowered, and the occurrence of pattern defects tends to be suppressed. It was.
  • Reference Examples 1 to 8 In order to further examine the relationship between magnetic flux density and film characteristics during film formation of the transparent electrode layer, in Reference Examples 1 to 8 below, the configuration of the dielectric layer and the magnetic flux density during film formation of the transparent electrode layer were changed to be transparent. A substrate with electrodes was manufactured.
  • a high refractive index transparent dielectric layer (second dielectric layer) made of niobium oxide is directly formed on one surface of a biaxially stretched PET film, and a transparent electrode layer is formed thereon. It was.
  • a low refractive index transparent dielectric layer (third dielectric layer) made of SiO 2 is directly formed on one surface of a biaxially stretched PET film, and a transparent electrode layer is formed thereon. Been formed.
  • a target having a tin oxide content of 10% by weight was used when forming the transparent electrode layer.
  • the dielectric layer was not formed on one surface of the biaxially stretched PET film, and the transparent electrode layer was formed directly.
  • the transparent electrode layer was patterned and heat-treated in the same manner as in the above Examples and Comparative Examples.
  • the transparent electrode layer was not crystallized even after the heat treatment.
  • Example 8 and Example 15 According to the comparison between Example 8 and Example 15 and the comparison between Reference Examples 2 to 4, by increasing the magnetic flux density when the ITO transparent electrode layer is formed on the dielectric layer made of silicon oxide, In addition, the generation of pattern wrinkles is suppressed, and a transparent electrode layer having a high transmittance and a low b * is obtained.
  • Example 8 and Example 15 in which the film thickness of the third dielectric layer is 60 nm, by increasing the magnetic flux density at the time of forming the transparent electrode layer, the electrode layer forming portion is formed in both transmitted light and reflected light. And the electrode layer non-formed part is reduced, and a substrate with a transparent electrode is obtained in which the pattern of the transparent electrode layer is hardly visible.
  • the average particle diameter of the crystal in the transparent electrode layer increases and the coefficient of variation of the average particle diameter increases.
  • Such crystal characteristics are considered to contribute to lowering the resistance of the transparent electrode layer.
  • the average crystal grain size is increased as compared with Reference Example 3 by increasing the magnetic flux density to 76 mT.
  • the resistivity was almost the same in Reference Example 3 and Reference Example 4. From this, it is considered that not only the average grain size of crystal grains but also the coefficient of variation contributes to the reduction in resistivity.
  • the ITO film is formed with a predetermined magnetic flux density on the dielectric layer of the transparent film substrate, the particle diameter of the ITO film after heat crystallization and the coefficient of variation of the particle diameter increase, There is a tendency that the resistance of the transparent electrode layer is lowered and the generation of pattern wrinkles is suppressed. That is, it is not limited to the case where the dielectric layer has a three-layer configuration, and an ITO film is formed with a predetermined magnetic flux density on a transparent film substrate including a transparent dielectric layer mainly composed of an oxide. While the resistance of the transparent electrode layer is lowered, the pattern wrinkles of the transparent electrode layer tend to be reduced.
  • the transparent dielectric layer has a silicon oxide middle refractive index layer (first dielectric layer) having a predetermined thickness, and a metal oxide high refractive index layer (first dielectric layer). (2 dielectric layer) and silicon oxide low refractive index layer (third dielectric layer), the transparent electrode layer is formed on the transparent electrode layer with a predetermined magnetic flux density.
  • the transmittance of the electrode layer forming part is increased, and the reflected light color difference and transmitted light color difference between the electrode layer forming part and the electrode layer non-forming part are reduced. There is a tendency that visual recognition is more suppressed. In particular, when the film thickness of the third dielectric layer exceeds 55 nm, the effect of suppressing pattern visual recognition is significant.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明は、透明電極層がパターニングされた際にも、パターンが視認され難い透明電極付き基板およびその製造方法の提供を目的とする。本発明の透明電極付き基板は、透明フィルムの少なくとも一方の面に、第一誘電体層；第二誘電体層；第三誘電体層；およびパターニングされた透明電極層、をこの順に有する。第一誘電体層は、ＳｉＯｘを主成分とするシリコン酸化物層であり、第二誘電体層は金属の酸化物を主成分とする金属酸化物層であり、第三誘電体層は、ＳｉＯｙを主成分とするシリコン酸化物層である。透明電極層は、インジウム・スズ複合酸化物を主成分とする導電性金属酸化物層である。第一誘電体層の屈折率ｎ１、前記第二誘電体層の屈折率ｎ２、および前記第三誘電体層の屈折率ｎ３は、ｎ３＜ｎ１＜ｎ２の関係を満たす。各誘電体層および透明電極層は、所定範囲内の膜厚および屈折率を有することが好ましい。

Description

透明電極付き基板およびその製造方法、ならびにタッチパネル
　本発明は、静電容量方式タッチパネルに好適に用いられる透明電極付き基板、およびその製造方法に関する。また、本発明は当該透明電極付き基板を備えるタッチパネルに関する。
　フィルムやガラス等の透明基板上に透明電極層が形成された透明電極付き基板は、タッチパネル等のディスプレイや発光素子、光電変換素子等の透明電極として使用される。透明電極付き基板が静電容量方式タッチパネルの位置検出に使用される場合、透明電極層には微細なパターニングが施される。パターニング方法としては、例えば、透明基板上の略全面に透明電極層が形成された後、面内の一部において透明電極層がエッチング等によって除去される方法が用いられる。これによって、基板上に、電極層形成部（「非エッチング部」ともいう）と電極層非形成部（「エッチング部」ともいう）とにパターニングされた透明電極層を有する透明電極付き基板が得られる。
　ディスプレイの画像を鮮明に表示するためには、透明電極付き基板の透明性を向上させることが重要である。さらに、透明電極層がパターニングされた透明電極付き基板においては、透明電極層のパターンが視認され難いことが求められる。
　例えば、特許文献１、２では、透明フィルム上に２層の透明誘電体層を介して透明電極層が形成された透明電極付き基板が提案されている。特許文献１では、各透明誘電体層の膜厚および屈折率を所定の値とすることで、電極層形成部と電極層非形成部との透過率差および△ｂ＊を低減させることが提案されている。特許文献２では、各透明誘電体層の膜厚および屈折率を所定の値とすることで、電極層形成部と電極層非形成部との反射率差を低減させて、パターンの視認を抑止することが提案されている。
　特許文献３，４には、透明フィルムと透明電極層との間に、所定の膜厚および屈折率を有する３層の薄膜層を有する透明電極付き基板が、高透過率であり、かつ所定範囲内の透過光ｂ＊を有し、抵抗膜方式タッチパネル用の基板として適していることが開示されている。しかしながら、特許文献３，４では、透明電極層がパターニングされた場合のパターン視認に関しては、何ら検討がなされていない。
特開２０１０－１５８６１号公報 特開２０１０－２３２８２号公報 特開２０１０－１８４４７７号公報 特開２０１０－６９６７５号公報
　本発明者らの検討によれば、透明電極層がパターニングされた透明電極付き基板では、電極層形成部と電極層非形成部との透過率差や△ｂ＊を低減させても、パターンが視認される場合があることが判明した。このようなパターン視認の問題に鑑みてさらに検討したところ、パターニングされた透明導電層を有する透明電極付き基板は、透明電極層のパターンに沿った皺が生じており、皺の形状に応じて光が反射されるために、パターンが視認されやすくなる傾向があることが判明した。
　また、本発明者らが、上記特許文献３，４に開示されているような３層の薄膜層を備える透明電極付き基板の透明電極層をパターニングして、透明電極付き基板の視認性を確認したところ、透明電極層のパターンに沿った皺が生じており、パターンが視認されることが判明した。
　上記に鑑み、本発明は、透明電極層のパターンに沿った皺の発生が抑制され、パターンが視認され難い透明電極付き基板を提供することを目的とする。さらに、本発明は、透明フィルム基材上に低抵抗のＩＴＯ膜が形成された透明電極付き基板を提供することを目的とする。
　本発明者らの検討によれば、透明フィルムと透明電極層との間に所定の屈折率および膜厚を有する透明誘電体層を備え、かつ、透明電極層が所定の屈折率および抵抗率を有する場合に、透明電極層のパターン視認が抑制されることを見出した。また、本発明者らが検討の結果、所定の特性を有する透明電極層が低抵抗であることを見出した。さらに、上記の誘電体層上に、当該低抵抗の透明電極層が形成された透明電極層を有する透明電極付き基板は、透明電極層のパターンがより視認され難いことが見出された。
　本発明は、透明フィルムの少なくとも一方の面に、酸化物を主成分とする透明誘電体層と透明電極層とをこの順に有する透明電極付き基板およびその製造方法に関する。
　好ましい形態において、透明誘電体層は、透明フィルム側から、第一誘電体層、第二誘電体層、および第三誘電体層をこの順に有する。第一誘電体層は、ＳｉＯｘ（ｘ≧１．５）を主成分とするシリコン酸化物層である。第二誘電体層は、Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｚｎ，およびＨｆからなる群より選択される１以上の金属の酸化物を主成分とする金属酸化物層である。第三誘電体層は、ＳｉＯｙ（ｙ＞ｘ）を主成分とするシリコン酸化物層である。透明電極層は、インジウム・スズ複合酸化物を主成分とする導電性金属酸化物層である。第二誘電体層は、Ｎｂ２Ｏ５を主成分とする金属酸化物層であることが好ましい。
　本発明の透明電極付き基板において、第一誘電体層の膜厚は１ｎｍ～２５ｎｍであり、第二誘電体層の膜厚は５ｎｍ以上１０ｎｍ未満であり、第三誘電体層の膜厚は３５ｎｍ～８０ｎｍであり、透明電極層の膜厚は２０ｎｍ～３５ｎｍであることが好ましい。特に、透明電極層のパターンに沿った皺の発生を効果的に抑制する観点において、第三誘電体層の膜厚は５５ｎｍを超え、８０ｍ以下であることが好ましい。第一誘電体層の屈折率ｎ１、前記第二誘電体層の屈折率ｎ２、および前記第三誘電体層の屈折率ｎ３は、ｎ３＜ｎ１＜ｎ２の関係を満たすことが好ましい。また、透明電極層の屈折率ｎ４は、第一誘電体層の屈折率ｎ１より大きく、かつ第二誘電体層の屈折率ｎ２より小さいことが好ましい。すなわち、ｎ３＜ｎ１＜ｎ４＜ｎ２であることが好ましい。
　透明電極層は、抵抗率が５．０×１０－４Ω・ｃｍ以下であることが好ましい。また、透明電極層は、屈折率が１．８８以下であることが好ましい。このような抵抗率および屈折率とする観点から、透明電極層は、酸化インジウムと酸化スズの合計１００重量部に対して、酸化スズを４重量部～１４重量部含有することが好ましい。特に、結晶化され易く、かつ低抵抗の透明電極層を得るためには、透明電極層における酸化スズの含有量は８重量部以下であることが好ましい。
　本発明の実施形態において、前記透明電極層は、電極層形成部と電極層非形成部とにパターニングされている。透明電極付き基板の電極層形成部における透過率は、８７％以上であることが好ましい。
　透明電極層を低抵抗率とするためには、前記第三誘電体層の透明電極層側界面の算術平均粗さは、１ｎｍ以下が好ましい。このような表面形状とするために、前記第三誘電体層は、０．４Ｐａ未満の圧力下でスパッタリング法により製膜されることが好ましい。さらに、前記第一誘電体層も０．４Ｐａ未満の圧力下でスパッタリング法により製膜されることが好ましい。
　本発明の好ましい形態において、透明電極層におけるインジウム・スズ複合酸化物の平均結晶粒径は、１１０ｎｍ～７００ｎｍである。また、好ましくは、結晶粒径の変動係数が０．３５以上である。透明電極層がこのような結晶特性を有する場合、その抵抗率をより小さくすることができ、例えば、３．７×１０－４Ω・ｃｍ以下の抵抗率を有する透明電極層が得られうる。
　このような低抵抗率の透明電極層は、透明フィルム基材上に、ターゲット表面の磁束密度が３０ｍＴ以上のスパッタリング法により非晶質のインジウム・スズ複合酸化物を主成分とする非晶質透明電極層を製膜した後、非晶質透明電極層を結晶化する方法により製造されることが好ましい。
　さらに、本発明は、前記透明電極付き基板を備える、静電容量方式タッチパネルに関する。
　本発明の透明電極付き基板は、透明フィルムと透明電極層との間に所定の屈折率および膜厚を有する透明誘電体層を備える。当該透明電極付き基板は、透明電極層がパターニングされた際に、透明電極層のパターンに沿った皺の発生が抑制され、パターンが視認され難いため、静電容量方式タッチパネルに用いられた場合は、視認性の向上に寄与し得る。
　透明電極層が前記所定の結晶粒径を有する場合、透明電極層がさらに低抵抗化されるとともに、透明電極層のパターンに沿った皺の発生がさらに抑制される。そのため、視認性および応答速度により優れる静電容量方式タッチパネルを提供することができる。
一実施形態にかかる透明電極付き基板の模式的断面図である。 参考例２（製膜時の磁束密度１６ｍＴ）の透明電極層の顕微鏡観察写真である。 参考例３（製膜時の磁束密度４６ｍＴ）の透明電極層の顕微鏡観察写真である。
[透明電極付き基板の構成]
　以下、本発明の好ましい実施の形態について図面を参照しつつ説明する。図１は、本発明の一実施形態にかかる透明電極付き基板を模式的に表す断面図である。図１において、透明電極付き基板１００は、透明フィルム１上に、屈折率ｎ１の第一誘電体層２１、屈折率ｎ２の第二誘電体層２２および屈折率ｎ３の第三誘電体層２３の３層からなる透明誘電体層２と、屈折率ｎ４の透明電極層４とをこの順に有する。図１において、透明電極層４は、電極層形成部４ａと電極層非形成部４ｂとにパターニングされている。このような透明電極付き基板は、例えば、透明フィルム１上に第一誘電体層２１、第二誘電体層２２、第三誘電体層２３および透明電極層４が製膜された後、エッチング等によって透明電極層４がパターニングされることにより形成される。
（透明フィルム）
　透明フィルム１は、少なくとも可視光領域で無色透明であり、透明電極層形成温度における耐熱性を有していれば、その材料は特に限定されない。透明フィルムの材料としては、ポリエチレンテレフタレート（ＰＥＴ）やポリブチレンテレフテレート（ＰＢＴ）やポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂やシクロオレフィン系樹脂、ポリカーボネート樹脂、ポリイミド樹脂、セルロース系樹脂等が挙げられる。中でも、ポリエチレンテレフタレートやシクロオレフィン系樹脂が好ましく用いられる。
　透明フィルム１の厚みは特に限定されないが、１０μｍ～４００μｍが好ましく、２５μｍ～２００μｍがより好ましい。厚みが上記範囲内であれば、透明フィルム１が耐久性と適度な柔軟性とを有し得るため、その上に各透明誘電体層および透明電極層をロール・トゥ・ロール方式により生産性高く製膜することが可能である。
　透明フィルム１は、片面または両面にハードコート層等の機能性層（不図示）が形成されたものであってもよい。フィルムに適度な耐久性と柔軟性を持たせるためには、ハードコート層の厚みは２～１０μｍが好ましく、３～９μｍがより好ましく、５～８μｍがさらに好ましい。ハードコート層の材料は特に制限されず、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂等を、塗布・硬化させたもの等を適宜に用いることができる。
（透明誘電体層）
　透明フィルム１上には、酸化物を主成分とする透明誘電体層２が形成される。透明誘電体層２は、その上に透明電極層４が形成される際に、透明フィルム１から水分や有機物質が揮発することを抑制するガスバリア層として作用し得るとともに、膜成長の下地層としても作用し得る。本発明においては、透明誘電体層上に透明電極層が製膜されることで、透明電極層を低抵抗化することができる。透明誘電体層にこれらの機能を持たせるとともに、透明電極層がパターニングされた際のシワを低減する観点から、透明誘電体層２の膜厚は、５ｎｍ以上が好ましく、３０ｎｍ以上がより好ましく、５５ｎｍ以上が更に好ましい。一方、透明性の観点からは、誘電体層２の膜厚は、１００ｎｍ以下が好ましく、８５ｎｍ以下がより好ましく、７０ｎｍ以下がさらに好ましい。
　透明誘電体層２を構成する酸化物としては、少なくとも可視光領域で無色透明であり、抵抗率が１×１０－２Ω・ｃｍ以上であるものが好ましく、例えば、Ｓｉ，Ｎｂ，Ｔａ，Ｔｉ，ＺｒおよびＨｆからなる群から選択される１以上の元素の酸化物が好適に用いられる。中でも、酸化シリコンおよび酸化ニオブが好ましい。なお、本明細書において、ある物質を「主成分とする」とは、当該物質の含有量が５１重量％以上、好ましくは７０重量％以上、より好ましくは９０重量％であることを指す。本発明の機能を損なわない限りにおいて、各層には、主成分以外の成分が含まれていてもよい。
　透明誘電体層２は、１層のみからなるものでもよく、２層以上からなるものであってもよい。透明誘電体層が２層以上からなる場合、各層の膜厚や屈折率を調整することにより、透明電極付き基板の透過率や反射率を調整して、表示装置の視認性を高めることができる。以下では、透明フィルム１上に透明誘電体層２が形成されたものを、「透明フィルム基材」と称する場合がある。
　静電容量方式タッチパネル用の透明電極付き基板においては、透明電極層４の面内の一部がエッチング等によりパターニングされて用いられる。この場合、透明誘電体層の膜厚や屈折率を調整することにより、電極層がエッチングされずに残存している電極層形成部４ａと、電極層がエッチングにより除去された電極層非形成部４ｂとの透過率差、反射率差、色差を低減して、電極パターンの視認を抑止することができる。
　本発明の好ましい形態において、透明誘電体層２は、透明フィルム１側から、第一誘電体層２１、第二誘電体層２２、および第三誘電体層２３をこの順に有する。なお、透明フィルムと透明誘電体層との密着性を高める観点から、第一誘電体層の形成に先立って、透明フィルム表面に、コロナ放電処理やプラズマ処理等の表面処理が行われてもよい。
　上記のように透明誘電体層が３層からなる場合、第一誘電体層の屈折率ｎ１、第二誘電体層の屈折率ｎ２、および第三誘電体層の屈折率ｎ３は、ｎ３＜ｎ１＜ｎ２の関係を満たすことが好ましい。各透明誘電体層の屈折率が、このような大小関係を有することで、透明誘電体層界面での反射率が適宜に制御され、視認性に優れる透明電極付き基板が得られる。なお、各透明誘電体層および透明電極層の屈折率は、分光エリプソメトリーにより測定される波長５５０ｎｍの光に対する屈折率である。各層の膜厚は、断面の透過型電子顕微鏡（ＴＥＭ）観察により求められる。
　第一誘電体層として、好ましくは、ＳｉＯｘを主成分とするシリコン酸化物層が形成される。第一誘電体層２１の膜厚ｄ１は、１ｎｍ～２５ｎｍであることが好ましい。ｄ１は、２ｎｍ以上が好ましく、３ｎｍ以上がより好ましく、４ｎｍ以上がさらに好ましい。ｄ１は、２２ｎｍ以下が好ましく、２０ｎｍ以下がより好ましく、１５ｎｍ以下がさらに好ましい。第一誘電体層の屈折率ｎ１は、１．４５～１．９５が好ましく、１．４７～１．８５がより好ましく、１．４９～１．７５がさらに好ましい。
　透明フィルム１と高屈折率層である第二誘電体層２２との間に、第一誘電体層２１としてシリコン酸化物層を有することで、電極層形成部と電極層非形成部との色差が低減され、パターンの視認が抑止される。また、高屈折率の金属酸化物層が透明フィルム１上に直接形成される形態では、透明電極層がパターニングされた際にパターンに沿った皺が発生する傾向がある。これに対して、透明フィルム１上にシリコン酸化物層が形成されることによって、パターン皺の発生が抑制され、パターンが視認され難くなる。
　第二誘電体層２２として、好ましくは、金属酸化物層が形成される。第二誘電体層２２の膜厚ｄ２は、５ｎｍ以上、１０ｎｍ未満が好ましい。ｄ２は、６ｎｍ～９ｎｍがより好ましい。第二誘電体層２２の膜厚ｄ２が前記範囲であれば、電極層形成部４ａと電極層非形成部４ｂとの可視光短波長域の反射率差および透過率差を小さくすることができる。第二誘電体層の屈折率ｎ２は２．００～２．３５が好ましく、２．０５～２．３０がより好ましく、２．１０～２．２５がさらに好ましい。このような屈折率を有する金属酸化物としては、Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｚｎ，およびＨｆからなる群より選択される金属の酸化物、あるいはこれらの金属の複合酸化物を主成分とするものが好ましい。
　第二誘電体層２２は、可視光の短波長域の吸収が小さいことが好ましい。かかる観点から、第二誘電体層２２の材料としては、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）あるいは酸化ジルコニウム（ＺｒＯ２）が好ましく、中でも、酸化ニオブが好適に用いられる。上記の材料は、酸化インジウム、酸化スズ、酸化セリウム等の金属の酸化物、あるいはこれらの複合金属酸化物に比して短波長側の透過率が高いため、透明電極付き基板の透過光および反射光のｂ＊を好ましい範囲内に調整しやすい。
　第三誘電体層として、好ましくは、ＳｉＯｙを主成分とするシリコン酸化物層が形成される。ここで、第三誘電体層に用いられるシリコン酸化物ＳｉＯｙは、第一誘電体層に用いられるシリコン酸化物ＳｉＯｘよりも、酸素の含有量が大きい。すなわち、ｙ＞ｘである。一般に、シリコン酸化物は酸素含有量が大きいほど屈折率が小さくなるため、ｙ＞ｘとすることにより、第三誘電体層の屈折率ｎ３を第一誘電体層の屈折率ｎ１よりも小さくすることができる。なお、第一誘電体層の屈折率ｎ１を前記の好ましい範囲とするためには、ｘが１．５以上であることが好ましい。すなわち、第一誘電体層の主成分であるＳｉＯｘおよび第三誘電体層の主成分であるＳｉＯｙの、酸素の組成比ｘおよびｙは、１．５≦ｘ＜ｙを満たすことが好ましい。シリコン酸化物の化学量論的組成はＳｉＯ２であるため、ｙの理論的な上限値は２である。
　第三誘電体層２３の膜厚ｄ３は、３５ｎｍ～８０ｎｍであることが好ましい。第三誘電体層の膜厚がこの範囲である場合に、透明電極付き基板の透過率が高められるとともに、透明電極層４がパターニングされた際のパターン皺の発生が抑制され、パターンが視認され難い透明電極付き基板が得られる。特に、パターン皺の発生を抑制する観点からは、第三誘電体層の膜厚ｄ３は、５５ｎｍより大きいことがより好ましく、５７ｎｍ以上がさらに好ましい。
　第三誘電体層の膜厚ｄ３が大きいと、透明電極付き基板の透過率が低下し、透明電極層のパターンが視認され易くなる場合がある。そのため、第三誘電体層の膜厚ｄ３は、７５ｎｍ以下がより好ましく、７０ｎｍ以下がさらに好ましい。一方、後に詳述するように、透明電極層４の膜特性を制御することによって、皺の発生が抑制されるとともに、電極層形成部４ａの透過率が高められる傾向がある。特に、第三誘電体層の膜厚が大きい場合には、皺がより効果的に抑制される傾向がある。そのため、第三誘電体層２３の膜厚ｄ３が５５ｎｍを超える範囲では、透明電極層のパターンの視認がより抑止された透明電極付き基板を得ることができる。
　第三誘電体層の屈折率ｎ３は、１．４３以上が好ましく、１．４５以上がより好ましく、１．４７以上がさらに好ましい。第三誘電体層が前記屈折率を有する場合に、パターン皺が低減される傾向がある。一般に、酸素の組成比が同一のシリコン酸化物では、膜が密なほど屈折率が高くなる傾向がある。本発明においては、透明電極層の直下に形成される第三誘電体層が密な膜であることで、界面の応力が軽減され、パターン皺の低減に寄与していると推定される。一方、界面での反射特性を制御して、透明電極付き基板の透明性の観点からは、第三誘電体層の屈折率ｎ３は、１．５１以下が好ましく、１．５０以下がより好ましく、１．４９以下がより好ましい。
　透明電極付き基板１００は、各透明誘電体層２１，２２，２３の膜厚が前記範囲内に調整されることで、透明電極層４がパターニングされた際のパターンに沿った皺の発生が抑制される。そのため、上記構成の透明電極付き基板が静電容量方式タッチパネルに用いられた場合は、ディスプレイの視認性が向上し得る。
　また、透明電極付き基板は、各透明誘電体層２１，２２，２３の膜厚が調整されることに加えて、屈折率が前記範囲内に調整されることで、界面での光の多重干渉が適度に調節される。そのため、透明電極層がパターニングされた場合でも、電極層形成部４ａと電極層非形成部４ｂとの透過光および反射光の色差が低減され、透明電極層のパターンの視認が抑制される。
　電極層形成部４ａと電極層非形成部４ｂとの反射率差および透過率差を小さくして、透明電極層のパターンの視認をより効果的に抑止するためには、第一誘電体層の屈折率ｎ１と膜厚ｄ１との積で表される光学膜厚ｎ１ｄ１が、２ｎｍ～４０ｎｍであることが好ましい。ｎ１ｄ１は、４ｎｍ以上がより好ましく、６ｎｍ以上がさらに好ましい。ｎ１ｄ１は、３６ｎｍ以下がより好ましく、３２ｎｍ以下がさらに好ましい。同様に、第二誘電体層の光学膜厚ｎ２ｄ２は、１１ｎｍ～２０ｎｍであることが好ましい。ｎ２ｄ２は、１２ｎｍ以上がより好ましく、１３ｎｍ以上がさらに好ましい。ｎ２ｄ２は、１９ｎｍ以下がより好ましく、１８ｎｍ以下がさらに好ましい。第三誘電体層の光学膜厚ｎ３ｄ３は、５０ｎｍ～１１０ｎｍが好ましい。ｎ３ｄ３は、５５ｎｍ以上がより好ましく、６０ｎｍ以上がさらに好ましい。ｎ３ｄ３は、１００ｎｍ以下がより好ましく、９０ｎｍ以下がさらに好ましく、８０ｎｍ以下が特に好ましい。
　透明フィルム基材１０の透明電極層４形成面側表面の算術平均粗さＲａは、１ｎｍ以下が好ましく、０．８ｎｍ以下がより好ましく、０．６ｎｍ以下がさらに好ましい。透明フィルム１の表面に透明誘電体層２が形成されている場合は、透明誘電体層２表面の算術平均粗さが上記範囲であることが好ましい。図１に示すように３層の透明誘電体層２１，２２，２３が形成されている場合、透明電極層の直下に形成される第三誘電体層２３表面の算術平均粗さが上記範囲であることが好ましい。算術平均粗さＲａは、走査プローブ顕微鏡を用いた非接触法により測定された表面形状（粗さ曲線）に基づいて、ＪＩＳ　Ｂ０６０１：２００１（ＩＳＯ１３０２：２００２）に準拠して算出される。
　透明フィルム基材１０の表面を平滑とすることで、その上に形成される透明電極層４の結晶化が促進され、抵抗率の小さい透明電極層が得られ易くなる傾向がある。また、図１に示すように３層の透明誘電体層２１，２２，２３上に透明電極層４が形成される形態では、透明電極層の直下に形成される第三誘電体層２３の表面を平滑とすることで、透明電極層がパターニングされた際のパターン皺が軽減される傾向がある。
（透明電極層）
　透明電極層４としては、インジウム・スズ複合酸化物（ＩＴＯ）を主成分とする導電性酸化物層が形成される。透明電極層４の膜厚ｄ４は、１５～１１０ｎｍが好ましい。透明電極付き基板１００が静電容量方式タッチパネルに用いられる場合、透明電極層４の膜厚ｄ４は、１５ｎｍ～４０ｎｍであることが好ましく、２１ｎｍ～３５ｎｍであることがより好ましく、２３ｎｍ～３０ｎｍであることがさらに好ましい。透明電極層の膜厚を前記範囲とすることで、低抵抗かつ高透過率の透明電極層が得られる。また、透明電極層のパターンの視認を効果的に抑止するためには、ｄ４は３２ｎｍ以下がさらに好ましく、２６ｎｍ以下が特に好ましい。
　透明電極層の屈折率ｎ４は、１．８８以下であることが好ましい。透明電極層の屈折率を小さくすることで、透明電極層が低抵抗化される傾向がある。また、透明誘電体層２上に低屈折率の透明電極層が形成されている場合は、エッチング等により透明電極層がパターニングされた後のパターン皺の発生が抑制される傾向がある。ｎ４は１．８６以下がより好ましく、１．８４以下がさらに好ましい。ｎ４の下限は特に限定されない。前述の特許文献１～４に記載されているように、フィルム上に形成されたＩＴＯ薄膜の屈折率は一般に１．９０以上であるが、本発明においては、これらの従来技術よりも低屈折率のＩＴＯが形成されることで、透明電極層が低抵抗化されるとともに、透明電極層がパターニングされた際の皺の発生が抑制される。
　パターンの視認を抑制する観点から、透明電極層４の屈折率ｎ４は、第二誘電体層の屈折率ｎ２よりも小さく、第一誘電体層の屈折率ｎ１よりも大きいことが好ましい。すなわち、本発明の透明電極付き基板の各層の屈折率は、ｎ３＜ｎ１＜ｎ４＜ｎ２の関係を満たすことが好ましい。後に詳述するように、透明電極層の屈折率ｎ４は、ＩＴＯ中の酸化スズの含有量や、下地層である透明誘電体層の製膜条件、表面粗さ等を調整することによって、上記範囲内とすることができる。
　透明電極層４の抵抗率は、５．０×１０－４Ω・ｃｍ以下が好ましく、４．５×１０－４Ω・ｃｍ以下がより好ましく、３．７×１０－４Ω・ｃｍ以下がさらに好ましい。透明電極層の抵抗率が前記範囲であれば、静電容量方式タッチパネル用の透明電極付き基板として用いた場合に、応答速度を高めることができる。また、透明電極層のシート抵抗は、２５０Ω／□以下が好ましく、２００Ω／□以下がより好ましく、１６０Ω／□以下がさらに好ましく、１４５Ω／□以下であることが特に好ましく、１３０Ω／□以下であることが最も好ましい。透明電極層が低抵抗であれば、静電容量方式タッチパネルの応答速度向上に寄与し得る。また、透明電極付き基板が有機ＥＬ照明に用いられる場合、透明電極層が低抵抗であれば、面内輝度の均一性向上等に寄与し得る。
　さらに、本発明においては、透明誘電体層２上に抵抗率の小さい透明電極層４が形成された場合に、透明電極層４のパターンに沿った皺の発生が抑制される傾向がある。かかる観点からは、透明電極層４の抵抗率は、３．７×１０－４Ω・ｃｍ以下が好ましい。透明電極層４の抵抗率が小さい場合に、皺の発生が抑制される理由は定かではないが、ＩＴＯの結晶特性が、導電率に影響するとともに、透明電極層４と透明誘電体層２との界面の応力にも影響を及ぼすことが一因であると推定される。
　抵抗率を上記範囲とするためには、透明電極層中の酸化スズの含有量は、酸化インジウムと酸化スズの合計１００重量部に対して、４重量部～１４重量部が好ましい。透明電極層を低抵抗とするためには、酸化スズの含有量は、５重量部～１０重量部がより好ましい。酸化スズの含有量を大きくすることで、透明電極層中のキャリア密度が大きくなり、低抵抗化する傾向がある。一方、酸化スズの含有量を１４重量部以下とすることで、ＩＴＯの結晶化が進行しやすいために抵抗率が低下しやすくなるとともに、透過率の低下も抑制できる傾向がある。また、酸化スズの含有量を８重量部以下とすることで、高温・長時間の加熱を行うことなく非晶質ＩＴＯ膜を結晶化できるため、透明電極付き基板の生産性を向上させることが可能となる。
　透明電極層４を低抵抗とする観点から、透明電極層４のキャリア密度は、５．０×１０２０／ｃｍ３以上が好ましく、５．５×１０２０／ｃｍ３以上がより好ましく、６．１×１０２０／ｃｍ３以上がさらに好ましい。また、ホール移動度は、２５ｃｍ３／Ｖ・Ｓ以上が好ましく、３０ｃｍ３／Ｖ・Ｓ以上がより好ましい。
　透明電極層４の平均結晶粒径は、１１０ｎｍ～７００ｎｍであることが好ましく、１５０ｎｍ～５５０ｎｍであることがより好ましく、２００ｎｍ～４００ｎｍであることがさらに好ましい。結晶粒径が前記範囲であれば、透明電極層が低抵抗かつ高透過率となる傾向がある。結晶粒径が大きい場合、結晶粒界の減少によってキャリアの発生効率および移動度が高められるために、抵抗率が低下すると考えられる。一方、結晶粒径が７００ｎｍ以下であれば、屈曲性が良好で、クラックの発生が抑制された透明電極層を得られ易い。
　透明電極層４の結晶粒径の変動係数は、０．３５以上であることが好ましく、０．４０以上であることがより好ましく、０．４５以上であることがさらに好ましい。一般に、ＩＴＯ透明電極層を備える電極付き基板では、酸化スズ含有量が例えば１０％以上の高Ｓｎ含有ＩＴＯでなければ、上記のような低抵抗の膜を得ることが困難であった。また、酸化スズの含有量を大きくすると、結晶化に高温・長時間の加熱を要するため、フィルム基材を用いた透明電極付き基板での低抵抗率化は困難であった。本発明においては、結晶の平均結晶粒径を大きくすることに加えて、変動係数を所定範囲内とすることで、透明電極層の酸化スズ含有量が小さい場合でも、低抵抗化が可能となる。
　透明電極層の平均結晶粒径および結晶粒径の変動係数は、顕微鏡下で透明電極層４の面内を観察することにより求められる。多角形状の領域を持つ各結晶粒の面積Ｓを求め、結晶粒が円形であると仮定した場合の直径Ｄ＝２×（Ｓ／π）１／２を結晶粒径とする。観察領域内のすべての結晶粒の結晶粒径Ｄを求めることで、結晶粒径の平均値Ｄａｖｅ（＝平均粒径）が算出される。結晶粒径の標準偏差σを算出し、これを平均粒径Ｄａｖｅで割ったもの（＝σ／Ｄａｖｅ）が変動係数である。なお、本明細書において、顕微鏡観察時に結晶粒が占める面積の割合（結晶化率）が、観察領域の７０％以上であるものを「結晶質」、７０％未満であるものを「非晶質」とする。透明電極層４の結晶化率は、８０％以上が好ましく、９０％以上がより好ましい。
　透明誘電体層２が、透明フィルム１側から、第一誘電体層２１、第二誘電体層２２、および第三誘電体層２３をこの順に有する形態では、透明電極層が上記のような結晶特性を有することにより、透明電極層が低抵抗率化されることに加えて、透明電極層のパターンに沿った皺の発生が抑制される傾向がある。さらには、透明電極層の透過率が向上するために、透明電極層のパターンが視認され難くなる傾向がある。そのため、第三誘電体層２３の膜厚ｄ３が大きい場合や、ｄ３が小さい場合でも、視認性（透明性）に優れる透明電極付き基板が得られる。
　すなわち、図１に示すように３層の透明誘電体層２１，２２，２３を有する構成において、透明電極層４が上記のような抵抗率や結晶特性を有する場合は、第三誘電体層２３の膜厚ｄ３がより広い範囲において、視認性に優れる透明電極付き基板１００が得られる傾向がある。特に、第三誘電体層の膜厚ｄ３が５５ｎｍより大きい場合、透明電極層が上記のような抵抗率や結晶特性を有することにより、皺の発生が効果的に抑制され、視認性が大幅に向上する傾向がある。
　本発明の透明電極付き基板は、本発明の機能を損なわない限り、透明フィルム１と透明誘電体層２との間や透明電極層４上、あるいは透明フィルム１の透明電極非形成面側の表面に他の層を有していてもよい。本発明の透明電極付き基板は、透明フィルム１の両方の面に、透明電極層を有するものであってもよい。
[透明電極付き基板の製造方法]
　透明電極付き基板１００は、透明フィルム１上に、透明誘電体層２および透明電極層４を形成することにより得られる。
　透明誘電体層２の製膜方法は、均一な薄膜が形成される方法であれば特に限定されない。製膜方法としては、スパッタリング法、蒸着法等のＰＶＤ法、各種ＣＶＤ法等のドライコーティング法や、スピンコート法、ロールコート法、スプレー塗布やディッピング塗布等のウェットコーティング法が挙げられる。上記製膜方法の中でも、ナノメートルレベルの薄膜を形成しやすいという観点からドライコーティング法が好ましい。特に、数ナノメートル単位で各層の膜厚を制御して透明電極層のパターン視認を抑制する観点から、スパッタリング法が好ましい。
　各透明誘電体層がスパッタリング法により製膜される場合、ターゲットとしては金属、金属酸化物、金属炭化物等を用いることができる。電源としては、ＤＣ，ＲＦ，ＭＦ電源等が使用できる。生産性の観点からはＭＦ電源が好ましい。製膜時の印加電力は特に限定されないが、透明フィルムに過剰な熱を与えず、かつ生産性を損なわない範囲で調整されることが好ましい。例えば、第一誘電体層２１としてＳｉＯｘ、第二誘電体層２２として金属酸化物層、第三誘電体層２３としてＳｉＯｙ層が形成される場合、第一誘電体層製膜時のパワー密度は０．５～１０Ｗ／ｃｍ２が好ましく、第二誘電体層製膜時のパワー密度は０．５～８Ｗ／ｃｍ２が好ましく、第三誘電体層製膜時のパワー密度は０．２～１０Ｗ／ｃｍ２が好ましい。
　各誘電体層の製膜開始前に、ターゲット表面に付着している酸化膜や水分等を除去する目的で、プレスパッタが行われてもよい。プレスパッタを行うことで、汚染されたターゲット粒子の基材への付着が抑制される。特に、本発明においては、第三誘電体層であるシリコン酸化物層の製膜前にプレスパッタが行われることが好ましい。特に第三誘電体層の製膜前にプレスパッタが行われることで、膜質が改善されることに加えて、透明電極層４がパターニングされた際の皺の発生が抑制される傾向がある。皺の発生を抑制するためには、第三誘電体層成膜前のプレスパッタは、第三誘電体層の成膜条件よりも不活性ガスの流量が大きい条件、あるいは高圧力の条件下で行われることが好ましい。
　また、各誘電体層の製膜開始前に、基材をボンバード工程に供することもできる。ボンバード工程においては、ＳＵＳターゲット等を用いて、アルゴン等の不活性ガスを主成分とするガス供給下で放電を行い、プラズマを発生させる。基材をボンバード工程に供することで、基材がプラズマに曝され、基材表面の酸化膜や有機成分等が除去されるため、その上に製膜される誘電体層、および誘電体層上に製膜される透明電極層の膜質を向上することができる。
　各透明誘電体層の製膜圧力は適宜に設定され得る。図１に示すように３層の透明誘電体層２１，２２，２３が形成される場合、透明電極層の直下に形成される第三誘電体層２３は、０．４未満の圧力下で、スパッタリング法により製膜されることが好ましい。第三誘電体層の製膜圧力は、０．３５Ｐａ以下がより好ましく、０．２５Ｐａ以下がさらに好ましい。第三誘電体層の製膜圧力を低くすることで、透明電極層形成面側の表面を平滑として、算術平均粗さＲａを小さくすることができる。また、第三誘電体層が０．４Ｐａ未満の低圧で製膜されることによって、その上に製膜される透明電極層が、低屈折率化、低抵抗化されやすくなる。
　第三誘電体層が低圧条件で製膜された場合は、その上に形成される透明電極層がエッチング等によってパターニングされた際のパターン皺の発生が抑制される傾向がある。第三誘電体層の製膜条件を調整することによって透明電極層のパターン皺が抑制される理由は定かではないが、下地層である第三誘電体層の結晶性や表面形状、表面性等が、透明電極層の膜成長に影響を及ぼすことが一因として考えられる。例えば、第三誘電体層の物性が、透明電極層を構成するＩＴＯ膜の結晶性や膜内残留応力等に影響を及ぼして、電極層形成部と電極層非形成部の界面応力の不均衡が解消されること等が、パターン皺の抑制に寄与していると推定される。
　また、図１に示すように３層の透明誘電体層２１，２２，２３が形成される場合、第一誘電体層２１も、０．４未満の圧力下で、スパッタリング法により製膜されることが好ましい。第一誘電体層の製膜圧力は、０．３５Ｐａ以下がより好ましく、０．２５Ｐａ以下がさらに好ましい。第三誘電体層の製膜圧力を低くすることに加えて、第一誘電体層の製膜圧力も低くすることで、パターン皺の発生が抑制される傾向がある。第一誘電体層の製膜条件を調整することによって透明電極層のパターン皺が抑制される理由は定かではないが、第一誘電体層の結晶性や表面形状、表面性等が、第二誘電体層を介して、第三誘電体層および透明電極層の膜成長に影響を及ぼすことが一因として考えられる。
　透明電極層４の形成方法としては、透明フィルム基材１０上に、非晶質のＩＴＯを主成分とする非晶質透明電極層が形成された後、加熱によりＩＴＯが結晶化される方法が好ましい。透明フィルム基材１０上への非晶質透明電極層の形成方法としては、スパッタリング法が好ましい。スパッタ電源としては、ＤＣ，ＲＦ，ＭＦ電源等が使用できる。中でも、本発明においては、生産性および低抵抗化の観点から、ＭＦ電源が好適に用いられる。
　透明電極層４がスパッタリング法により製膜される場合、ターゲットとしては金属、金属酸化物等が用いられる。製膜に用いられる導入ガスとしては、アルゴン等の不活性ガスを主成分とするものが好ましい。ここで、「不活性ガスを主成分とする」とは、使用するガスのうち、アルゴン等の不活性ガスを５０％以上含むことを意味する。導入ガスは、アルゴン等の不活性ガス単独でもよく、２種類以上の混合ガスでもよい。中でも、アルゴンと酸素の混合ガスが好ましい。アルゴンと酸素の混合ガスは、酸素を０．２～５体積％含むことが好ましく、１．０～４体積％含むことがより好ましい。上記体積の酸素を供給することで、透明電極層の透明性および導電性を向上させることができる。なお、アルゴンと酸素の混合ガスには、本発明の機能を損なわない限りにおいて、その他のガスが含まれていてもよい。透明電極層の製膜前には、ターゲットのプレスパッタや基材のボンバードが行われてもよい。
　低抵抗かつ高透明の透明電極層４を得るためには、スパッタ製膜時のターゲット表面の磁束密度は３０ｍＴ以上が好ましく、３５ｍＴ以上がより好ましく、４０ｍＴ以上がさらに好ましい。一般に、放電を良好に生じさせてターゲットの利用効率を高めるために、ＩＴＯの製膜は１０～２０ｍＴ程度の低磁場で行われる。これに対して、透明電極層製膜時の磁束密度を高めることによって、透明電極層の結晶粒径の平均値および変動係数を大きくすることができ、低抵抗のＩＴＯ透明電極層が得られ易くなる。
　製膜時の磁束密度を高めることによって、結晶粒径の平均値や変動係数が大きくなる理由は明らかではないが、結晶成長の中心となる結晶核が空間的・時間的にランダムに生じ易くなっていると考えられる。このような結晶核の生成や成長は、磁束密度が高められることによって電源電圧が低くなるために、フィルム基材に到達するスパッタ粒子のエネルギーが低いことと関連していると推定される。例えば、スパッタ粒子のエネルギーが低いために、基板上でのマイグレーションやスパッタ粒子の拡散が抑制され、結晶核がランダムに発生して、結晶粒の平均粒径および変動係数が大きくなることが考えられる。また、基材表面の透明誘電体層上に製膜が行われた場合にのみ、磁束密度を高めることによる結晶粒の平均粒径および変動係数の増大がみられることから、基板の表面状態がスパッタ粒子の拡散しやすさに影響を与えている可能性も考えられる。
　また、スパッタ製膜時のターゲット表面の磁束密度を高めることにより、透明電極層の透明性（透過率）を高めることができる。透明電極層の透明性が高められることにより、透明電極層がパターニングされた場合の、電極層形成部と電極層非形成部との透過率差、反射率差や色差等を小さくできるため、パターンが視認され難い透明電極付き基板を得ることができる。
　さらに、図１に示すように、第一誘電体層２１，第二誘電体層２２，および第三誘電体層２３の３層からなる誘電体層上に透明電極層４が形成される場合、スパッタ製膜時のターゲット表面の磁束密度を高めることにより、透明電極層がパターニングされた際のパターン皺が抑制される傾向がある。
　磁束密度の上限は特に限定されないが、磁束密度を過度に高めても、透明電極層のパターン視認の抑制や抵抗率低下の効果は飽和する傾向がある。一方で、磁束密度の上昇に伴ってスパッタ製膜の効率が低下する傾向がある。そのため、製膜効率の観点からは、スパッタ製膜時のターゲット表面の磁束密度は、１００ｍＴ未満が好ましく、９０ｍＴ未満がより好ましく、８０ｍＴ未満がさらに好ましい。
　スパッタ製膜時の電源電圧は、ＭＦ電源が用いられる場合、１００Ｖ～５００Ｖが好ましく、１５０Ｖ～４５０Ｖがより好ましく、２００Ｖ～４００Ｖがさらに好ましい。ＤＣ電源が用いられる場合の電源電圧は、５０Ｖ～２５０Ｖが好ましく、７５Ｖ～２２５Ｖがより好ましく、１００Ｖ～２００Ｖがさらに好ましい。
　透明電極層がスパッタリング法により製膜される際の基板温度は、透明フィルム１が耐熱性を有する範囲であればよい。基板温度は、例えば、－３５℃～３５℃が好ましく、－３０℃～３０℃がより好ましく、－２５℃～２５℃がさらに好ましい。基板温度を３５℃以下とすることで、透明フィルムからの水分や有機物質（例えばオリゴマー成分）の揮発等が抑制され、ＩＴＯの結晶化が起こりやすくなるとともに、低抵抗化が可能となる。また、基板温度を－３５℃以上とすることで、透明電極層の透過率の低下や、透明フィルム基材の脆化を抑制することができる。
　透明電極層を低屈折率かつ低抵抗のＩＴＯ膜とするためには、製膜後に加熱処理が行われることが好ましい。加熱処理によりＩＴＯの結晶化が進行し、透明電極層が低屈折率化、低抵抗化されるとともに、透過率が増加する傾向がある。透明電極層の加熱処理は、例えば、１２０℃～１５０℃のオーブン中で、３０～６０分間行われる。或いはより低温（例えば５０℃～１２０℃程度）で、１日～３日間など、比較的低温で長時間加熱されてもよい。
　透明電極層の加熱処理は、透明電極層のパターニング前、パターニング後のいずれに行ってもよい。また、透明電極層の加熱処理は、引き廻し配線形成時の加熱処理等のタッチパネル形成のための加熱アニール処理を兼ねるものであってもよい。なお、透明導電層の加熱処理が行われる場合、加熱処理後の透明導電層の屈折率ｎ４が前記範囲となることが好ましい。この場合、加熱処理前の透明導電層の屈折率は１．８８を超えていてもよい。
　本発明の透明電極付き基板が、電極層形成部４ａと電極層非形成部４ｂとにパターニングされる場合、パターニングは、例えば透明電極層が形成された後、面内の一部において透明電極層がエッチング等によって除去されることにより行われる。
　透明電極層のエッチング方法としては、ウェットプロセスおよびドライプロセスのいずれでもよいが、透明電極層４のみが選択的に除去されやすいという観点から、ウェットプロセスが適している。本発明においては、透過光の色差および反射光の色差が小さくなるように各透明誘電体層の膜厚が調整されているため、透明電極層４のパターニングに際しては、透明誘電体層が除去されずに透明電極層４のみが選択的に除去されることが好ましい。
　ウェットプロセスとしては、フォトリソグラフィ法が好適である。フォトリソグラフィに使用されるフォトレジスト、現像液およびリンス剤としては、透明電極層４を侵すことなく、所定のパターンを形成し得るものを任意に選択し得る。エッチング液としては、透明電極層４を除去可能であり、かつ第三誘電体層のシリコン酸化物を侵さないものが好適に用いられる。
　本発明の透明電極付き基板は、パターン皺の発生が抑制されるとともに、電極層形成部と電極層非形成部の透過光色差および反射光色差が小さいために、パターンの視認が抑止される。電極層形成部と電極層非形成部の透過光の色差は、０．８以下が好ましく、０．４以下がより好ましく、０．３以下がさらに好ましく、０．２以下が特に好ましい。電極層形成部と電極層非形成部の反射光の色差は、２．４以下が好ましく、１．９以下がより好ましく、１．６以下がさらに好ましく、１．４以下が特に好ましい。
　タッチパネル形成時の画面の色味を良好とする観点から、本発明の透明電極付き基板は、電極層形成部の透過光のｂ＊が、－２～１の青色～無色であることが好ましく、－１～０．５であることがより好ましい。
　ここで、色味とは、ＪＩＳ　Ｚ８７３０により規定される値であり、ＣＩＥ明度Ｌ＊と色座標ａ＊およびｂ＊で表すことができる。ａ＊軸は緑～赤色を表し、マイナスは緑色、プラスは赤色となる。ｂ＊軸は青～黄色を表し、マイナスは青色、プラスは黄色になる。また、２つの光の色味の違いは、下記式で表される色差△Ｅにより評価することができる。
　　　　　　　△Ｅ＝｛（△Ｌ＊）２＋（△ａ＊）２＋△ｂ＊）２｝１／２
　本発明の透明電極付き基板は、電極層形成部における基板の透過率が８７％以上であることが好ましく、８８％以上であることがより好ましい。透明電極付き基板の透過率が前記範囲であれば、タッチパネルに実装された際の画面の視認性を良好とすることができる。ここで、本明細書において、「透過率」は、ＪＩＳ　Ｋ７３６１に準じて測定される全光線透過率であり、ヘーズメーターを用いて測定することができる。
　本発明の透明電極付き基板は、タッチパネル用の透明電極として好適に用いられる。中でも、パターンが視認され難く、透明電極層が低抵抗であることから、静電容量方式タッチパネルに好ましく用いられる。
　タッチパネルの形成においては、上記透明電極付き基板上に、導電性インクやペーストが塗布されて、熱処理されることで、引き廻し回路用配線としての集電極が形成される。熱処理の方法は特に限定されず、オーブンやＩＲヒータ等による加熱方法が挙げられる。熱処理の温度・時間は、導電性ペーストが透明電極に付着する温度・時間を考慮して適宜に設定される。例えば、オーブンによる加熱であれば１２０～１５０℃で３０～６０分、ＩＲヒータによる加熱であれば１５０℃５分等の例が挙げられる。なお、引き廻し回路用配線の形成方法は、上記に限定されず、ドライコーティング法によって形成されてもよい。また、フォトリソグラフィによって引き廻し回路用配線が形成されることで、配線の細線化が可能である。
　以下に、実施例および比較例を挙げて本発明をより具体的に説明するが、本発明はこれらの例に限定されるものではない。
[評価方法]
　各透明誘電体層および透明電極層の屈折率は、分光エリプソメトリー測定を行い、ｃａｕｃｈｙモデルおよびｔａｕｃ‐ｌｏｒｅｎｔｚモデルでフィッティングすることにより、波長５５０ｎｍの光に対する値を求めた。なお、測定に際しては、ハードコート層による干渉の影響を排除するために、透明導電層非形成面側表面が研磨処理された試料が用いられた。フィッティングに際して、各透明誘電体層および透明電極層の膜厚は、透明電極付き基板の断面の透過型電子顕微鏡（ＴＥＭ）観察により求めた値を使用した。各透明誘電体層および透明導電層の屈折率、消衰係数および膜厚の測定値を用いたシミュレーションにより算出された透過率および反射率が、分光光度計による測定値と一致することを確認して、上記フィッティングの確度を確認した。
　透明電極層の表面抵抗は低抵抗率計ロレスタＧＰ（ＭＣＰ‐Ｔ７１０、三菱化学社製）を用いて四探針圧接測定により測定した。透明導電層の抵抗率は、前記表面抵抗の値と膜厚との積により算出した。透明電極付き基板の電極層形成部の透過率（全光線透過率）は、ヘーズメーター（ＮＤＨ５０００、日本電色社製）を用いて、ＪＩＳ　Ｋ７３６１に準じて測定した。また、ｂ＊は分光測色計（ＣＭ－３６００ｄ、コニカミノルタ社製）を用いて、ＪＩＳ　Ｚ８７３０に準じて測定した。
　透明電極付き基板のパターン皺の有無は、目視にて判定した。透明電極層のパターン形成方向と直管式蛍光灯の反射光とが略直交するように配置された状態で、蛍光灯からの反射光を観察し、蛍光灯の反射像が直線状に見えるもの（評点＝５：皺なし）から反射像が著しく歪んで見えるもの（評点＝１：皺あり）までの５段階で評価を行った。
　透明電極付き基板の透過光のパターン視認性は、暗室にてライトボックス上に静置された透明電極付き基板を観察して目視評価を行った。透明電極付き基板の反射光のパターン視認性は、蛍光灯下で透明電極付き基板からの反射光を観察して目視評価を行った。透過光および反射光のそれぞれについて、パターンの有無（電極層形成部の着色）が判別できないもの（評点＝５：着色なし）から、パターンの有無がはっきりと確認されるもの（評点１）までの５段階で評価を行った。
　透明誘電体層表面の表面形状は、５ｍｍ角に切り出した試料を用い、走査プローブ顕微鏡（Ｐａｃｉｆｉｃ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製　Ｎａｎｏ―Ｒ）により測定を行った。算術平均粗さＲａは、ノンコンタクトモードにより０．７μｍの範囲で測定された表面形状（粗さ曲線）に基づいて、ＪＩＳ　Ｂ０６０１：２００１（ＩＳＯ１３０２：２００２）に準拠して算出した。
　透明電極層のキャリア密度の測定は、ｖａｎ　ｄｅｒ　ｐａｕｗ法により行った。試料を１ｃｍ四方に切り出し、その４つの角に金属インジウムを電極として融着した。磁力３５００ガウスで、基板の対角方向に１ｍＡの電流を流した際の電位差を基にホール移動度を測定し、キャリア密度を算出した。
　透明電極層の結晶の平均粒径および結晶粒径の変動係数は、走査透過電子顕微鏡（ＳＴＥＭ）による透明電極層の平面観察写真に基づいて算出した（図２、図３参照）。イオンミリング器（トプコンテクノハウス製　ＰＩＰＳ　ＴＨ）を使用して、加速電圧２．０ｋＶのアルゴンイオンミリングにより観察試料を作製し、ＳＴＥＭ（日立製　ＨＤ－２７００）を使用して、加速電圧２００ｋＶ、５０，０００倍の倍率で平面観察を行った。
[実施例１]
　ウレタン系樹脂からなるハードコート層（屈折率１．５３）が両面に形成された厚み１８８μｍの二軸延伸ＰＥＴフィルムの一方の面上に、ロール・トゥ・ロール方式の巻取り式スパッタリング装置を用いて、シリコン酸化物（ＳｉＯｘ層）からなる中屈折率透明誘電体層（第一誘電体層）、酸化ニオブからなる高屈折率透明誘電体層（第二誘電体層）、およびシリコン酸化物（ＳｉＯ２）からなる低屈折率誘電体層（第三誘電体層）が順次形成された。
　まず、Ｂ－Ｓｉをターゲットとして用い、酸素／アルゴン（２０ｓｃｃｍ／４００ｓｃｃｍ）混合ガスを装置内に導入しながら、装置内圧力０．２Ｐａ、基板温度－２０℃、パワー密度１．４Ｗ／ｃｍ２の条件でスパッタリングが行われた。得られたＳｉＯｙ層は、膜厚が５ｎｍ、屈折率が１．６５であった。
　このＳｉＯｘ層上に、高屈折率透明誘電体層が形成された。ニオブ（Ｎｂ）をターゲットとして用い、酸素／アルゴン（１６０ｓｃｃｍ／１６００ｓｃｃｍ）混合ガスを装置内に導入しながら、装置内圧力０．８７Ｐａ、基板温度－２０℃、パワー密度８．１Ｗ／ｃｍ２の条件でスパッタリングが行われた。得られた酸化ニオブ（Ｎｂ２Ｏ５）層は、膜厚が７ｎｍ、屈折率が２．１８であった。
　この酸化ニオブ層上に、低屈折率透明誘電体層が形成された。Ｂ－Ｓｉをターゲットとして用い、酸素／アルゴン（１９０ｓｃｃｍ／４００ｓｃｃｍ）混合ガスを装置内に導入しながら、装置内圧力０．２Ｐａ、基板温度－２０℃、パワー密度１０．２Ｗ／ｃｍ２の条件でスパッタリングが行われた。得られたＳｉＯｘ層（ｘ＝２）は、膜厚が５０ｎｍ、屈折率が１．４７であり、表面の算術平均粗さＲａは、０．５ｎｍであった。
　上記透明フィルム基材の透明誘電体層上に、ＭＦ電源を備えるロール・トゥ・ロール方式の巻取り式スパッタリング装置を用いて、非晶質ＩＴＯ透明電極層が形成された。スパッタ製膜は、インジウム・スズ複合酸化物（酸化スズ含有量５重量％）をターゲットとして用い、酸素／アルゴン（２ｓｃｃｍ／１０００ｓｃｃｍ）混合ガスを装置内に導入しながら、装置内圧力０．４Ｐａ、基板温度－２０℃、パワー密度５．２Ｗ／ｃｍ２の条件で行われた。得られた透明電極層は、膜厚が２５ｎｍであった。スパッタ製膜前に、ターゲット表面に磁束密度計を接触させることにより、ターゲット表面の磁束密度を測定したところ、４６ｍＴであった。また、スパッタ製膜時のＭＦ電源の電圧は、３５７Ｖであった。
　その後、フォトリソグラフィによる透明電極層のパターニングが行われた。まず透明電極層上に、フォトレジスト（製品名：ＴＳＭＲ－８９００（東京応化工業製））がスピンコートにより約２μｍ程度の膜厚で塗布された後、９０℃のオーブンでプリベークされた。フォトマスクを介して、４０ｍＪの紫外光が照射された。その後１１０℃でフォトレジスト層がポストベークされた後、現像液（製品名：ＮＭＤ－Ｗ（東京応化工業製））を用いてパターニングされた。さらに、エッチング液（製品名：ＩＴＯ０２（関東化学製））を用いて透明電極層がエッチングされた。最後にリンス液（製品名：１０４（東京応化工業製））を用いて残ったフォトレジストが除去された。
　その後、１５０℃のオーブン内で６０分の熱処理が行われた。熱処理後のＩＴＯ層の屈折率は１．８５であった。また、電極層形成部の透過率は、８８．６％であった。
[実施例２～９および比較例１～３]
　第二誘電体層の膜厚ｄ２、および第三誘電体層の膜厚ｄ３および透明電極層の膜厚が表１に示すように変更された。それ以外は、実施例１と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
　比較例２の透明電極付き基板の電極層形成部の透過率は、８８．２％であった。実施例２，実施例４，実施例５および実施例８の透明電極付き基板の電極層形成部の透過率は、それぞれ８９．１％，８９．４％，８８．４％および８８．８％であった。
[実施例１０]
　スパッタリング装置に装着する永久磁石を変更することにより、透明電極層を製膜する際の磁束密度が１６ｍＴに調整された。スパッタ製膜時のＭＦ電源の電圧は、５１１Ｖであった。それ以外は上記実施例１と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
[実施例１１]
　透明電極層製膜時のターゲットとして、スズ酸化物含量１０重量％のターゲットが用いられたこと以外は、実施例１０と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
[実施例１２]
　透明電極層が３０ｎｍの膜厚で形成されたこと以外は、実施例１０と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
[比較例４]
　透明電極層製膜時のターゲットとして、スズ酸化物含量３重量％のターゲットが用いられたこと以外は、実施例１０と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。比較例４の透明電極付き基板の電極層形成部の透過率は、８７．２％であった。
[実施例１３および比較例５～８]
　製膜時のアルゴンおよび酸素の導入量を調整することにより、第一誘電体層および第三誘電体層製膜時の装置内圧力が表１に示すように変更された。それ以外は、実施例１０と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
　実施例１０（第一誘電体層および第三誘電体層の製膜圧力：０．２Ｐａ）、実施例１３（第一誘電体層および第三誘電体層の製膜圧力：０．３Ｐａ）、比較例５（第一誘電体層および第三誘電体層の製膜圧力：０．５Ｐａ）、および比較例６（第一誘電体層および第三誘電体層の製膜圧力：０．８Ｐａ）において、第三誘電体層の算術平均粗さは、それぞれ０．５ｎｍ、０．７ｎｍ、１．３ｎｍ、および４．５ｎｍであった。実施例１０、実施例１３、比較例５および比較例６の対比から、第三誘電体層の製膜圧力が低いほど、表面が平滑となることが分かる。
[実施例１４]
　第一誘電体層製膜時の導入ガス中の酸素の相対比率を減少させてスパッタリングが行われた。得られたＳｉＯｘ層は、膜厚が５ｎｍ、屈折率が１．７５であった。それ以外は、実施例１０と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
[比較例９]
　第一誘電体層が３０ｎｍの膜厚で形成されたこと以外は、実施例１４と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
[実施例１５]
　スパッタリング装置に装着する永久磁石を変更することにより、透明電極層を製膜する際の磁束密度が７６ｍＴに調整された。スパッタ製膜時のＭＦ電源の電圧は、３０６Ｖであった。それ以外は実施例８と同様にして、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。実施例１５の透明電極付き基板の電極層形成部の透過率は、８９．４％であった。
[比較例１０]
　二軸延伸ＰＥＴフィルムの一方の面上に、中屈折率透明誘電体層（第一誘電体層）を形成せずに、酸化ニオブからなる高屈折率透明誘電体層（第二誘電体層）が直接形成され、その上に、実施例１０と同様にして、シリコン酸化物（ＳｉＯ２）からなる低屈折率誘電体層（第三誘電体層）および透明電極層が順次形成された後、透明電極層のパターニングおよび熱処理が行われた。
　上記各実施例および比較例における各層の屈折率、膜厚および製膜条件、透明電極層の抵抗率およびシート抵抗、ならびに透明電極付き基板の目視による評価結果を、表１に示す。なお、いずれの実施例および比較例においても、第二誘電体層の屈折率は、２．１８であり、第三誘電体層の屈折率は、１．４７であった。
Figure JPOXMLDOC01-appb-T000001
　表１によれば、本発明の実施例の透明電極付き基板は、パターン皺の発生が抑制されるとともに、電極層形成部と非形成部との透過光および反射光の色差が小さいため、透明電極層のパターンが視認され難いことがわかる。
　実施例１～４および比較例１，２を対比すると、第二誘電体層の厚みが所定範囲内の場合に、透過光および反射光の色差が低減され、透明電極層のパターンが視認され難くなっていることが分かる。
　第三誘電体層の膜厚が小さい比較例３では、透過光および反射光の両者において、電極層形成部と非形成部との色差が大きく、パターンが視認された。一方、第三誘電体層の膜厚が６０ｎｍである実施例８および第三誘電体層の膜厚が６５ｎｍである実施例９では、皺の発生がさらに抑制され、パターンが視認され難い透明電極付き基板が得られている。これらの結果から、透明電極層の直下に存在する第三誘電体層の膜厚を大きくすることで、パターン皺が抑制される傾向があるといえる。
　実施例９～１１および比較例４を対比すると、ＩＴＯ中の酸化スズの含有量が大きい場合は、透明電極層が低抵抗化・低屈折率化され、パターン皺の発生が抑制されていることがわかる。これらの結果から、パターン皺の発生を抑制するためには、ＩＴＯ中の酸化スズ含有量は４％以上が好ましいといえる。
　実施例１０，１３および比較例５～８を対比すると、第三誘電体層の製膜圧力を低くすることで、第三誘電体層の表面が平滑となり、その上に形成される透明電極層が低抵抗化・低屈折率化されるとともに、パターン皺の発生が抑制される傾向があることがわかる。
　また、比較例５と比較例７とを対比すると、両者は第一誘電体層の製膜圧力のみが相違しており、第三誘電体層の製膜条件および透明電極層の製膜条件は同一である。比較例５の透明電極層は、比較例７の透明電極層に比して低抵抗かつ低屈折率であり、パターン皺の発生が抑制されている。また、実施例１３と比較例８との対比からも同様の傾向がみられる。これらの結果から、第三誘電体層のみならず、第一誘電体層も、透明電極層の低抵抗化およびパターン皺の抑制に寄与していると考えられる。
　第一誘電体層が形成されず、基板上に直接第二誘電体層が形成された比較例１０では、電極層形成部と電極層非形成部との色差は小さいものの、透明電極層のパターンに沿った皺が大きいために、パターンが視認されやすくなっていた。
　第一誘電体層の膜厚が３０ｎｍである比較例９では、皺の発生は抑制されていたが、電極層形成部と非形成部との透過光および反射光の色差が大きく、パターンが視認された。
　実施例１と実施例１０との対比によれば、透明電極層製膜時の磁束密度を高めることによって、透明電極層が低抵抗化されるとともに、パターン皺の発生が抑制される傾向がみられた。
[参考例１～８]
　透明電極層製膜時の磁束密度と膜特性の関係についてさらに検討するため、以下の参考例１～８では、誘電体層の構成および透明電極層製膜時の磁束密度を変更して、透明電極付き基板が製造された。
　参考例１では、二軸延伸ＰＥＴフィルムの一方の面上に、酸化ニオブからなる高屈折率透明誘電体層（第二誘電体層）が直接形成され、その上に、透明電極層が形成された。参考例２～５では、二軸延伸ＰＥＴフィルムの一方の面上に、ＳｉＯ２からなる低屈折率透明誘電体層（第三誘電体層）が直接形成され、その上に、透明電極層が形成された。なお、参考例５では、透明電極層製膜時に、酸化スズ含有量が１０重量％のターゲットが用いられた。参考例６～８では、二軸延伸ＰＥＴフィルムの一方の面上に、誘電体層が形成されず、透明電極層が直接形成された。
　参考例１～８においても、上記各実施例および比較例と同様に、透明電極層のパターニングおよび熱処理が行われた。なお、透明電極中の酸化スズ含有量が１０重量％である参考例５では、熱処理後も透明電極層が結晶化していなかった。
　上記参考例１～８の透明電極付き基板の各層の屈折率、膜厚および製膜条件、ならびに透明電極層の抵抗率、シート抵抗、結晶の平均粒径、および結晶粒径の変動係数を表２に示す。また、各透明電極付き基板のパターン皺の評価結果、ならびに電極層形成部（非エッチング部）の透過率およびｂ＊を表２に示す。表２では、実施例１，８および１５の透明電極付き基板の評価結果についても併せて示されている。また、参考例２および参考例３の透明電極層の顕微鏡観察写真を、それぞれ図２および図３に示す。
Figure JPOXMLDOC01-appb-T000002
　実施例８と実施例１５との対比、および参考例２～４の対比によれば、シリコン酸化物からなる誘電体層上にＩＴＯ透明電極層が製膜される際の磁束密度を高めることにより、パターン皺の発生が抑制されるとともに、高透過率、低ｂ＊の透明電極層が得られている。特に、第三誘電体層の膜厚が６０ｎｍである実施例８および実施例１５では、透明電極層製膜時の磁束密度を高めることにより、透過光および反射光の両方において、電極層形成部と電極層非形成部との色差が低減され、透明電極層のパターンが視認され難い透明電極付き基板が得られている。
　また、表２の結果から、製膜時の磁束密度を高めることにより、透明電極層が低抵抗化される傾向があり、３．７×１０－４Ω・ｃｍ以下の低抵抗率透明電極層が得られることがわかる。
　参考例２と参考例３との対比によれば、製膜時の磁束密度を高めることにより、透明電極層における結晶の平均粒径が大きくなるとともに、平均粒径の変動係数が大きくなっており、このような結晶特性が、透明電極層の低抵抗化に寄与していると考えられる。参考例４では、磁束密度が７６ｍＴまで高められることにより、参考例３に比して平均結晶粒径が大きくなっている。しかしながら、変動係数には大きな差がみられず、抵抗率も参考例３と参考例４ではほぼ同様であった。このことから、低抵抗率化には、結晶粒の平均粒径だけでなく、変動係数も寄与していると考えられる。
　透明誘電体層が形成されていない参考例６～８では、磁束密度を高めても結晶粒径の増大や、結晶粒径の変動係数の増大がみられず、抵抗率の低下もみられなかった。また、参考例６～８では、透明電極層製膜時の磁束密度を高めても、パターン皺の低減はみられなかった。
　一方、透明フィルム上に直接透明電極層が製膜された参考例６～８では、透明電極層製膜時の磁束密度を増大させても、透明電極層の結晶粒径に有意な差は見られず、パターン皺の抑制や低抵抗化もみられなかった。
　以上の結果から、透明フィルム基材の誘電体層上に所定の磁束密度でＩＴＯ膜が製膜された場合に、加熱結晶化後のＩＴＯ膜の粒径および粒径の変動係数が増大し、透明電極層が低抵抗化されるとともに、パターン皺の発生が抑制される傾向がみられる。すなわち、誘電体層が３層構成の場合に限定されず、酸化物を主成分とする透明誘電体層を備える透明フィルム基材上に、所定の磁束密度でＩＴＯ膜が形成されることで、透明電極層が低抵抗化されるとともに、透明電極層のパターン皺が低減される傾向がある。
　特に、実施例１，８、および１５のように、透明誘電体層が、所定の膜厚を有するシリコン酸化物中屈折率層（第一誘電体層）、金属酸化物高屈折率層（第二誘電体層）およびシリコン酸化物低屈折率層（第三誘電体層）の３層からなる場合は、その上に所定の磁束密度で透明電極層が製膜されることにより、透明電極層のパターン皺が低減されることに加えて、電極層形成部の透過率が増加して、電極層形成部と電極層非形成部との反射光色差および透過光色差が低減するために、パターン視認がより抑止される傾向がある。中でも、第三誘電体層の膜厚が５５ｎｍを超える場合には、パターン視認の抑止効果が顕著である。
　　　１　　　透明フィルム
　　　２　　　透明誘電体層
　　　２１　　第一誘電体層
　　　２２　　第二誘電体層
　　　２３　　第三誘電体層
　　　１０　　透明フィルム基材
　　　４　　　透明電極層
　　　４ａ　　電極層形成部（非エッチング部）
　　　４ｂ　　電極層非形成部（エッチング部）
　　　１００　透明電極付き基板

Claims (16)

  1. 　透明フィルムの少なくとも一方の面に、第一誘電体層；第二誘電体層；第三誘電体層；および電極層形成部と電極層非形成部とにパターニングされた透明電極層、をこの順に有する透明電極付き基板であって、
    　前記第一誘電体層は、ＳｉＯｘ（ｘ≧１．５）を主成分とする膜厚が１ｎｍ～２５ｎｍのシリコン酸化物層であり、
    　前記第二誘電体層は、Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｚｎ，およびＨｆからなる群より選択される１以上の金属の酸化物を主成分とする、膜厚が５ｎｍ以上、１０ｎｍ未満の金属酸化物層であり、
    　前記第三誘電体層は、ＳｉＯｙ（ｙ＞ｘ）を主成分とする、膜厚が３５ｎｍ～８０ｎｍのシリコン酸化物層であり、
    　前記透明電極層は、インジウム・スズ複合酸化物を主成分とする、膜厚が２０ｎｍ～３５ｎｍの導電性金属酸化物層であり、
    　前記第一誘電体層の屈折率ｎ１、前記第二誘電体層の屈折率ｎ２、および前記第三誘電体層の屈折率ｎ３が、ｎ３＜ｎ１＜ｎ２の関係を満たし、
    　前記透明電極層は、抵抗率が５．０×１０－４Ω・ｃｍ以下であり、
    　透明電極層付き基板の電極層形成部における透過率が８７％以上である、透明電極付き基板。
  2. 　前記透明電極層は、屈折率ｎ４が１．８８以下である、請求項１に記載の透明電極付き基板。
  3. 　前記透明電極層の屈折率ｎ４が、前記第一誘電体層の屈折率ｎ１より大きく、かつ前記第二誘電体層の屈折率ｎ２より小さい、請求項１または２に記載の透明電極付き基板。
  4. 　前記透明電極層は、抵抗率が３．７×１０－４Ω・ｃｍ以下である、請求項１～３のいずれか１項に記載の透明電極付き基板。
  5. 　前記透明電極層におけるインジウム・スズ複合酸化物の平均結晶粒径が１１０ｎｍ～７００ｎｍである、請求項１～４のいずれか１項に記載の透明電極付き基板。
  6. 　前記透明電極層におけるインジウム・スズ複合酸化物の結晶粒径の変動係数が０．３５以上である、請求項５に記載の透明電極付き基板。
  7. 　前記第三誘電体層の透明電極層側界面の算術平均粗さが１ｎｍ以下である、請求項１～６のいずれか１項に記載の透明電極付き基板。
  8. 　前記第二誘電体層が、Ｎｂ２Ｏ５を主成分とする金属酸化物層である、請求項１～７のいずれか１項に記載の透明電極付き基板。
  9. 　前記透明電極層のキャリア密度が、６．１×１０２０／ｃｍ３以上である、請求項１～８のいずれか１項に記載の透明電極付き基板。
  10. 　前記透明電極層は、酸化インジウムと酸化スズの合計１００重量部に対して、酸化スズを４重量部～１４重量部含有する、請求項１～９のいずれか１項に記載の透明電極付き基板。
  11. 　前記第三誘電体層の膜厚が、膜厚が５５ｎｍを超え８０ｎｍ以下である、請求項１～１０のいずれか１項に記載の透明電極付き基板。
  12. 　請求項１～１１のいずれか１項に記載の透明電極付き基板を製造する方法であって、
    　透明フィルム上に、第一誘電体層、第二誘電体層、第三誘電体層および透明電極層がこの順に形成され、
    　前記透明電極層は、スパッタリング法により非晶質のインジウム・スズ複合酸化物を主成分とする非晶質透明電極層を形成する非晶質層形成工程；および前記非晶質透明電極層を結晶化して結晶質透明電極層を得る結晶化工程、により形成され、
    　前記非晶質層形成工程におけるスパッタリング時のターゲット表面の磁束密度が３０ｍＴ以上である、透明電極付き基板の製造方法。
  13. 　前記第三誘電体層が、０．４Ｐａ未満の圧力下でスパッタリング法により製膜される、請求項１２に記載の透明電極付き基板の製造方法。
  14. 　前記第一誘電体層が、０．４Ｐａ未満の圧力下でスパッタリング法により製膜される、請求項１３に記載の透明電極付き基板の製造方法。
  15. 　透明フィルム基材の少なくとも一方の面に、酸化物を主成分とする誘電体層；および電極層形成部と電極層非形成部とにパターニングされた透明電極層、をこの順に有する透明電極付き基板であって、
    　前記透明電極層は、インジウム・スズ複合酸化物を主成分とする、膜厚が２０ｎｍ～３５ｎｍの導電性金属酸化物層であり、前記透明電極層の抵抗率が５．０×１０－４Ω・ｃｍ以下であり、
    　前記透明電極層における前記インジウム・スズ複合酸化物は、平均結晶粒径が１１０ｎｍ～７００ｎｍであり、かつ結晶粒径の変動係数が０．３５以上である、透明電極付き基板。
  16. 　請求項１～１１のいずれか１項に記載の透明電極付き基板を備える、静電容量方式タッチパネル。
PCT/JP2013/051831 2012-05-17 2013-01-29 透明電極付き基板およびその製造方法、ならびにタッチパネル WO2013172055A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380025510.8A CN104303240B (zh) 2012-05-17 2013-01-29 带有透明电极的基板及其制造方法以及触摸面板
US14/401,495 US9696751B2 (en) 2012-05-17 2013-01-29 Substrate with transparent electrode, method for manufacturing same, and touch panel
JP2014515511A JP6014128B2 (ja) 2012-05-17 2013-01-29 透明電極付き基板およびその製造方法、ならびにタッチパネル
KR1020147033452A KR101964945B1 (ko) 2012-05-17 2013-01-29 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-113242 2012-05-17
JP2012113242 2012-05-17

Publications (1)

Publication Number Publication Date
WO2013172055A1 true WO2013172055A1 (ja) 2013-11-21

Family

ID=49583481

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/051831 WO2013172055A1 (ja) 2012-05-17 2013-01-29 透明電極付き基板およびその製造方法、ならびにタッチパネル

Country Status (6)

Country Link
US (1) US9696751B2 (ja)
JP (1) JP6014128B2 (ja)
KR (1) KR101964945B1 (ja)
CN (1) CN104303240B (ja)
TW (1) TWI569191B (ja)
WO (1) WO2013172055A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105473756A (zh) * 2014-05-20 2016-04-06 日东电工株式会社 透明导电性薄膜
WO2016072441A1 (ja) * 2014-11-07 2016-05-12 Ｊｘ金属株式会社 Ｉｔｏスパッタリングターゲット及びその製造方法並びにｉｔｏ透明導電膜及びｉｔｏ透明導電膜の製造方法
JP2016091183A (ja) * 2014-10-31 2016-05-23 大日本印刷株式会社 中間基材フィルム、導電性フィルムおよびタッチパネルセンサ
CN105637111A (zh) * 2014-05-20 2016-06-01 日东电工株式会社 透明导电性薄膜及其制造方法
CN105719733A (zh) * 2014-10-20 2016-06-29 远东新世纪股份有限公司 导电透明层合体、图案化的导电透明层合体及触控面板
KR20160113216A (ko) * 2014-01-28 2016-09-28 코니카 미놀타 가부시키가이샤 도전성 패턴, 도전성 패턴을 구비한 기재, 도전성 패턴을 구비한 기재의 제조 방법, 표면에 도전성 패턴을 갖는 구조체 및 그 구조체의 제조 방법
WO2017010249A1 (ja) * 2015-07-13 2017-01-19 コニカミノルタ株式会社 ガスバリア性フィルム
WO2017057556A1 (ja) * 2015-09-30 2017-04-06 積水化学工業株式会社 光透過性導電フィルム、及び、アニール処理された光透過性導電フィルムの製造方法
JP2017092033A (ja) * 2015-11-09 2017-05-25 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
JP2019109448A (ja) * 2017-12-20 2019-07-04 スタンレー電気株式会社 光偏向器の製造方法
JP2020167047A (ja) * 2019-03-29 2020-10-08 日東電工株式会社 ヒータ
JP7492916B2 (ja) 2019-06-27 2024-05-30 日東電工株式会社 透明導電性フィルム
JP7509690B2 (ja) 2019-06-27 2024-07-02 日東電工株式会社 結晶化インジウムスズ複合酸化物膜、透明導電性フィルムおよびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531608A (zh) * 2013-09-27 2014-01-22 京东方科技集团股份有限公司 触控式有机发光二极管显示装置及其制作方法
KR102088769B1 (ko) * 2014-04-02 2020-04-16 한국전자통신연구원 터치 스크린 패널 제작 방법 및 터치 스크린 패널
JP2016018482A (ja) * 2014-07-10 2016-02-01 日東電工株式会社 電極パターン作製用積層体、その製造方法、タッチパネル用基板および画像表示装置
US20160044767A1 (en) * 2014-08-07 2016-02-11 U.I. Display Co., Ltd. Transparent electrode for display device having high transmissivity
PT3264233T (pt) * 2015-02-25 2019-05-24 Toppan Printing Co Ltd Corpo laminado condutivo para painel tátil e método para fabrico de corpo laminado condutivo para painel tátil
JP6660940B2 (ja) * 2015-03-24 2020-03-11 株式会社カネカ 透明電極付き基板の製造方法
CN104765500B (zh) * 2015-04-20 2018-07-17 合肥京东方光电科技有限公司 彩膜基板及其制作方法、显示装置
TWI563434B (en) * 2015-11-25 2016-12-21 Henghao Technology Co Ltd Touch panel
CN106919284A (zh) * 2017-02-27 2017-07-04 京东方科技集团股份有限公司 触控基板及其制作方法、电子装置
CN107123467B (zh) * 2017-04-27 2019-06-21 张家港康得新光电材料有限公司 一种柔性导电膜及其应用
JP2021510438A (ja) * 2018-01-11 2021-04-22 ガーディアン・グラス・エルエルシーＧｕａｒｄｉａｎ Ｇｌａｓｓ， Ｌｌｃ 静電容量式タッチパネル用の透明導電性コーティング及びその製造方法
KR102298165B1 (ko) 2018-03-14 2021-09-06 주식회사 엘지화학 매립형 투명 전극 기판 및 이의 제조방법
WO2020026606A1 (ja) * 2018-08-01 2020-02-06 株式会社カネカ 透明電極付き基板およびその製造方法
WO2022046040A1 (en) 2020-08-25 2022-03-03 Ignik Outdoors, Inc. Portable electric warming systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008275737A (ja) * 2007-04-26 2008-11-13 Toppan Printing Co Ltd 光学薄膜積層体
JP2010021048A (ja) * 2008-07-11 2010-01-28 Kaneka Corp 透明導電膜
JP2010069675A (ja) * 2008-09-17 2010-04-02 Toppan Printing Co Ltd 機能性フィルム、その製造方法、積層体および電子デバイス
JP2010184477A (ja) * 2009-02-13 2010-08-26 Toppan Printing Co Ltd 積層フィルム及びその製造方法
WO2011048648A1 (ja) * 2009-10-19 2011-04-28 東洋紡績株式会社 透明導電性積層フィルム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195487A (ja) * 1997-12-27 1999-07-21 Tdk Corp 有機ｅｌ素子
JP2004123403A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 結晶性ｉｔｏ分散液の製造方法
US7133032B2 (en) * 2003-04-24 2006-11-07 Eastman Kodak Company OLED display and touch screen
JP3819927B2 (ja) * 2004-06-03 2006-09-13 日東電工株式会社 透明導電性フィルム
JP4984204B2 (ja) * 2005-03-22 2012-07-25 Ｄｏｗａエレクトロニクス株式会社 酸化インジウム粉末およびその製造方法
KR100954309B1 (ko) * 2005-09-12 2010-04-21 닛토덴코 가부시키가이샤 투명 도전성 필름, 터치 패널용 전극판 및 터치 패널
US7622865B2 (en) * 2006-06-19 2009-11-24 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus
JP5116004B2 (ja) * 2006-08-03 2013-01-09 日東電工株式会社 透明導電性積層体及びそれを備えたタッチパネル
US20100127611A1 (en) * 2007-05-22 2010-05-27 Masaaki Imura Transparent electrode
US7713758B2 (en) * 2007-06-13 2010-05-11 Tokyo Electon Limited Method and apparatus for optimizing a gate channel
JP5216501B2 (ja) * 2007-09-28 2013-06-19 富士フイルム株式会社 光学フィルム、偏光板、及び画像表示装置
CN101566903B (zh) * 2008-04-25 2012-01-18 联享光电股份有限公司 透明导电膜及应用其的具耐写性高穿透度电阻式触控面板
TWI361998B (en) * 2008-05-08 2012-04-11 Wintek Corp Touch panel
JP2010015861A (ja) 2008-07-04 2010-01-21 Toyobo Co Ltd 透明導電性積層フィルム
JP4966924B2 (ja) * 2008-07-16 2012-07-04 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル、並びに透明導電性フィルムの製造方法
JP5556436B2 (ja) * 2009-10-13 2014-07-23 東洋紡株式会社 透明導電性積層フィルム及び透明導電性積層シート並びにタッチパネル
EP2402481A1 (en) * 2010-06-29 2012-01-04 Applied Materials, Inc. Method and system for manufacturing a transparent body for use in a touch panel
JP5739742B2 (ja) * 2010-11-04 2015-06-24 日東電工株式会社 透明導電性フィルムおよびタッチパネル
US9563315B2 (en) * 2010-11-09 2017-02-07 Tpk Touch Solutions Inc. Capacitive touch panel and method for producing the same
JP6023402B2 (ja) * 2010-12-27 2016-11-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
US8747959B2 (en) * 2011-06-30 2014-06-10 Guardian Industries Corp. Planar patterned transparent contact, devices with planar patterned transparent contacts, and/or methods of making the same
US20130005139A1 (en) * 2011-06-30 2013-01-03 Guardian Industries Corp. Techniques for manufacturing planar patterned transparent contact and/or electronic devices including same
KR101407681B1 (ko) * 2011-11-11 2014-06-17 가부시키가이샤 가네카 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008275737A (ja) * 2007-04-26 2008-11-13 Toppan Printing Co Ltd 光学薄膜積層体
JP2010021048A (ja) * 2008-07-11 2010-01-28 Kaneka Corp 透明導電膜
JP2010069675A (ja) * 2008-09-17 2010-04-02 Toppan Printing Co Ltd 機能性フィルム、その製造方法、積層体および電子デバイス
JP2010184477A (ja) * 2009-02-13 2010-08-26 Toppan Printing Co Ltd 積層フィルム及びその製造方法
WO2011048648A1 (ja) * 2009-10-19 2011-04-28 東洋紡績株式会社 透明導電性積層フィルム

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113216A (ko) * 2014-01-28 2016-09-28 코니카 미놀타 가부시키가이샤 도전성 패턴, 도전성 패턴을 구비한 기재, 도전성 패턴을 구비한 기재의 제조 방법, 표면에 도전성 패턴을 갖는 구조체 및 그 구조체의 제조 방법
KR101906694B1 (ko) 2014-01-28 2018-12-05 코니카 미놀타 가부시키가이샤 도전성 패턴, 도전성 패턴을 구비한 기재, 도전성 패턴을 구비한 기재의 제조 방법, 표면에 도전성 패턴을 갖는 구조체 및 그 구조체의 제조 방법
CN105637111A (zh) * 2014-05-20 2016-06-01 日东电工株式会社 透明导电性薄膜及其制造方法
CN110033879A (zh) * 2014-05-20 2019-07-19 日东电工株式会社 透明导电性薄膜及其制造方法
CN105473756A (zh) * 2014-05-20 2016-04-06 日东电工株式会社 透明导电性薄膜
CN105719733B (zh) * 2014-10-20 2017-08-25 远东新世纪股份有限公司 导电透明层合体、图案化的导电透明层合体及触控面板
CN105719733A (zh) * 2014-10-20 2016-06-29 远东新世纪股份有限公司 导电透明层合体、图案化的导电透明层合体及触控面板
JP2016091183A (ja) * 2014-10-31 2016-05-23 大日本印刷株式会社 中間基材フィルム、導電性フィルムおよびタッチパネルセンサ
WO2016072441A1 (ja) * 2014-11-07 2016-05-12 Ｊｘ金属株式会社 Ｉｔｏスパッタリングターゲット及びその製造方法並びにｉｔｏ透明導電膜及びｉｔｏ透明導電膜の製造方法
JPWO2016072441A1 (ja) * 2014-11-07 2017-04-27 Ｊｘ金属株式会社 Ｉｔｏスパッタリングターゲット及びその製造方法並びにｉｔｏ透明導電膜及びｉｔｏ透明導電膜の製造方法
WO2017010249A1 (ja) * 2015-07-13 2017-01-19 コニカミノルタ株式会社 ガスバリア性フィルム
JP6159490B1 (ja) * 2015-09-30 2017-07-05 積水化学工業株式会社 光透過性導電フィルム、及び、アニール処理された光透過性導電フィルムの製造方法
WO2017057556A1 (ja) * 2015-09-30 2017-04-06 積水化学工業株式会社 光透過性導電フィルム、及び、アニール処理された光透過性導電フィルムの製造方法
JP2017092033A (ja) * 2015-11-09 2017-05-25 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
US10720264B2 (en) 2015-11-09 2020-07-21 Nitto Denko Corporation Light transmitting conductive film and light control film
JP2019109448A (ja) * 2017-12-20 2019-07-04 スタンレー電気株式会社 光偏向器の製造方法
JP2020167047A (ja) * 2019-03-29 2020-10-08 日東電工株式会社 ヒータ
WO2020203133A1 (ja) * 2019-03-29 2020-10-08 日東電工株式会社 ヒータ
CN113632183A (zh) * 2019-03-29 2021-11-09 日东电工株式会社 加热器
JP7492916B2 (ja) 2019-06-27 2024-05-30 日東電工株式会社 透明導電性フィルム
JP7509690B2 (ja) 2019-06-27 2024-07-02 日東電工株式会社 結晶化インジウムスズ複合酸化物膜、透明導電性フィルムおよびその製造方法

Also Published As

Publication number Publication date
US9696751B2 (en) 2017-07-04
CN104303240B (zh) 2017-03-01
US20150145816A1 (en) 2015-05-28
TW201349074A (zh) 2013-12-01
CN104303240A (zh) 2015-01-21
KR20150013638A (ko) 2015-02-05
JP6014128B2 (ja) 2016-10-25
TWI569191B (zh) 2017-02-01
JPWO2013172055A1 (ja) 2016-01-12
KR101964945B1 (ko) 2019-04-02

Similar Documents

Publication Publication Date Title
JP6014128B2 (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP5281216B1 (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP6066154B2 (ja) 透明導電性フィルムの製造方法
JP6001943B2 (ja) 無機薄膜付き導電材用基板、透明電極付き基板及びその製造方法
WO2013115125A1 (ja) 透明電極付き基板の製造方法
JP2011134464A (ja) 透明導電性積層体およびその製造方法ならびにタッチパネル
JP2010231171A (ja) 光学物品およびその製造方法
JP2011175900A (ja) 透明導電性積層体及びその製造方法
JP2013152827A (ja) 透明電極付き基板およびその製造方法
WO2014034575A1 (ja) 透明電極付き基板の製造方法、および透明電極付き基板
TWI380326B (ja)
WO2014064939A1 (ja) 透明導電体
JP2014168938A (ja) 透明積層体
JP2014218726A (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP5951372B2 (ja) タッチパネルおよびその製造方法
TW201605095A (zh) 用於ｏｌｅｄ的透明支撐電極
JP6660940B2 (ja) 透明電極付き基板の製造方法
JP6126395B2 (ja) 透明電極付き基板の製造方法
JP6097117B2 (ja) 積層体およびフイルム
JP2006202626A (ja) 光学薄膜及び光学薄膜の成膜方法
WO2020189229A1 (ja) 透明電極付き基板の製造方法
WO2015159804A1 (ja) 積層体、導電性積層体、および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13790034

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014515511

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14401495

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147033452

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13790034

Country of ref document: EP

Kind code of ref document: A1