WO2012157162A1 - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
WO2012157162A1
WO2012157162A1 PCT/JP2012/001892 JP2012001892W WO2012157162A1 WO 2012157162 A1 WO2012157162 A1 WO 2012157162A1 JP 2012001892 W JP2012001892 W JP 2012001892W WO 2012157162 A1 WO2012157162 A1 WO 2012157162A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
semiconductor
epitaxial
cluster
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/001892
Other languages
English (en)
French (fr)
Inventor
武 門野
栗田　一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to KR1020157031365A priority Critical patent/KR101991882B1/ko
Priority to JP2013514962A priority patent/JP5673811B2/ja
Priority to KR1020137032894A priority patent/KR20140009565A/ko
Priority to DE112012002072.3T priority patent/DE112012002072B4/de
Priority to CN201280023592.8A priority patent/CN103534791B/zh
Priority to US14/116,318 priority patent/US9496139B2/en
Publication of WO2012157162A1 publication Critical patent/WO2012157162A1/ja
Anticipated expiration legal-status Critical
Priority to US15/274,790 priority patent/US9847370B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/028—Manufacture or treatment of image sensors covered by group H10F39/12 performed after manufacture of the image sensors, e.g. annealing, gettering of impurities, short-circuit elimination or recrystallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/224—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/408—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of Group III-V semiconductors, e.g. to render them semi-insulating

Definitions

  • the present invention relates to a method for manufacturing a semiconductor epitaxial wafer, a semiconductor epitaxial wafer, and a method for manufacturing a solid-state imaging device.
  • the present invention relates to a method for more efficiently manufacturing a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering ability.
  • Metal contamination is a factor that degrades the characteristics of semiconductor devices.
  • metal mixed in a semiconductor epitaxial wafer serving as the substrate of this device causes a dark current of the solid-state imaging device to increase and causes a defect called a white defect.
  • the back-illuminated solid-state image sensor has a wiring layer, etc., placed below the sensor part, so that external light can be taken directly into the sensor and clearer images and videos can be taken even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defect as much as possible.
  • Metal contamination in the wafer mainly occurs in the manufacturing process of the semiconductor epitaxial wafer and the manufacturing process (device manufacturing process) of the solid-state imaging device.
  • Metal contamination in the former semiconductor epitaxial wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or because the chlorine gas is used as the furnace gas during epitaxial growth, the piping material is corroded by metal. The thing by the heavy metal particle to generate
  • a gettering sink for capturing metal on a semiconductor epitaxial wafer is formed, or a substrate having a high metal capture capability (gettering capability) such as a high-concentration boron substrate is used. The metal contamination was avoided.
  • oxygen precipitates commonly called silicon oxide precipitates, which are crystal defects
  • dislocations are formed inside the semiconductor wafer.
  • An intrinsic gettering (IG) method and an extrinsic gettering (EG) method in which a gettering sink is formed on the back surface of a semiconductor wafer are generally used.
  • Patent Document 1 describes a manufacturing method in which carbon ions are implanted from one surface of a silicon wafer to form a carbon ion implanted region, and then a silicon epitaxial layer is formed on the surface to form a silicon epitaxial wafer.
  • the carbon ion implantation region functions as a gettering site.
  • Patent Document 2 carbon ions are implanted into a silicon wafer to form a carbon implanted layer, and then heat treatment for recovering the crystallinity of the wafer disturbed by the ion implantation is performed with an RTA (Rapid Thermal Annealing) apparatus.
  • RTA Rapid Thermal Annealing
  • Patent Document 1 and Patent Document 2 both inject single ions into a semiconductor wafer before forming an epitaxial layer.
  • white scratch defects cannot be sufficiently suppressed, and this semiconductor epitaxial wafer is more powerful. It was found that gettering ability was required.
  • recovery heat treatment a heat treatment for recovering the crystallinity of the semiconductor wafer before the epitaxial layer formation is performed at a high temperature for a long time. It is necessary to apply in. However, long-term recovery heat treatment at high temperatures hinders throughput improvement. Even in Patent Document 2, even if the recovery heat treatment itself takes a short time, the recovery heat treatment is performed by an RTA apparatus separate from the epitaxial apparatus, so that high throughput cannot be obtained.
  • an object of the present invention is to provide a method for more efficiently manufacturing a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering ability.
  • the semiconductor wafer is irradiated with cluster ions to form a modified layer composed of the constituent elements of the cluster ions on the surface of the semiconductor wafer, And a second step of forming an epitaxial layer on the modified layer of the semiconductor wafer.
  • the semiconductor wafer may be a silicon wafer.
  • the semiconductor wafer may be an epitaxial silicon wafer having a silicon epitaxial layer formed on the surface of the silicon wafer.
  • the modified layer is formed on the surface of the silicon epitaxial layer in the first step.
  • the second step can be performed by transferring the semiconductor wafer to an epitaxial growth apparatus without performing a heat treatment for recovering crystallinity on the semiconductor wafer.
  • the cluster ions preferably contain carbon as a constituent element, and more preferably contain two or more elements containing carbon as a constituent element.
  • the cluster is arranged such that a peak of a concentration profile in the depth direction of the constituent element in the modified layer is located within a depth of 150 nm or less from the surface of the semiconductor wafer. Ions can be irradiated.
  • the first step is preferably performed under the conditions that the acceleration voltage of cluster ions is less than 100 keV / Cluster, the cluster size is 100 or less, and the cluster dose is 1 ⁇ 10 16 atoms / cm 2 or less. Furthermore, it is more preferable that the first step is performed under the conditions that the acceleration voltage of cluster ions is 80 keV / Cluster or less, the cluster size is 60 or less, and the cluster dose is 5 ⁇ 10 13 atoms / cm 2 or less.
  • a semiconductor epitaxial wafer includes a semiconductor wafer, a modified layer formed on the surface of the semiconductor wafer and made of a predetermined element dissolved in the semiconductor wafer, and an epitaxial layer on the modified layer.
  • the half-value width of the concentration profile in the depth direction of the predetermined element in the modified layer is 100 nm or less.
  • the semiconductor wafer may be a silicon wafer.
  • the semiconductor wafer may be an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of a silicon wafer.
  • the modified layer is located on the surface of the silicon epitaxial layer.
  • the peak of the concentration profile in the modified layer is located within a depth of 150 nm or less from the surface of the semiconductor wafer, and the peak concentration is 1 ⁇ 10 15 atoms / cm 3 or more. And preferred.
  • the predetermined element includes carbon, and it is more preferable that the predetermined element includes two or more elements including carbon.
  • the manufacturing method of the solid-state image sensor of this invention forms a solid-state image sensor in the epitaxial layer located in the surface of the epitaxial wafer manufactured by the said any one manufacturing method, or the said any one epitaxial wafer. It is characterized by that.
  • the semiconductor wafer is irradiated with cluster ions, and the modified layer made of the constituent elements of the cluster ions is formed on the surface of the semiconductor wafer.
  • the semiconductor epitaxial wafer capable of suppressing metal contamination can be manufactured.
  • damage to the crystal can be reduced as compared with single ion implantation, so that the recovery heat treatment performed after ion irradiation can be omitted, and a semiconductor epitaxial wafer can be manufactured more efficiently.
  • FIG. 1 is a schematic cross-sectional view illustrating a method for manufacturing a semiconductor epitaxial wafer 100 according to an embodiment of the present invention. It is a model cross section explaining the manufacturing method of the semiconductor epitaxial wafer 200 by other embodiment of this invention.
  • (A) is a schematic diagram explaining the irradiation mechanism in the case of irradiating cluster ions
  • (B) is a schematic diagram explaining the injection mechanism in the case of injecting single ions.
  • 6 is a graph (concentration profile) showing the distribution of carbon concentration with respect to the depth from the surface of a silicon wafer in Example 1-2 and Comparative Example 1-2. 6 is a graph comparing the gettering ability of Ni for Example 1-2 and Comparative Example 1-2.
  • 6 is a graph comparing Cu gettering ability in Example 1-2 and Comparative Example 1-2.
  • 2 is an LPD map of Example 1-2 and Comparative Example 1-2.
  • 6 is a graph (concentration profile) showing the distribution of carbon concentration with respect to the depth from the surface of a silicon wafer in Example 2-2 and Comparative Example 2-2.
  • 6 is a graph comparing the gettering ability of Ni for Example 2-2 and Comparative Example 2-2.
  • 6 is a graph comparing Cu gettering ability in Example 2-2 and Comparative Example 2-2.
  • 2 is an LPD map of Example 2-2 and Comparative Example 2-2.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor epitaxial wafer 100 obtained as a result of this manufacturing method.
  • Examples of the semiconductor wafer 10 include a bulk single crystal wafer made of silicon and a compound semiconductor (GaAs, GaN, SiC) and having no epitaxial layer on the surface. Specifically, a bulk single crystal silicon wafer is used. Moreover, the semiconductor wafer 10 can use what sliced the single crystal silicon ingot grown by the Czochralski method (CZ method) and the floating zone melting method (FZ method) with the wire saw etc. Also, carbon and / or nitrogen may be added to obtain higher gettering ability. Further, an arbitrary impurity may be added to be n-type or p-type.
  • the first embodiment shown in FIG. 1 is an example in which a bulk semiconductor wafer 12 having no epitaxial layer on the surface is used as the semiconductor wafer 10.
  • an epitaxial semiconductor wafer in which a semiconductor epitaxial layer (first epitaxial layer) 14 is formed on the surface of the bulk semiconductor wafer 12 can be exemplified.
  • a semiconductor epitaxial layer first epitaxial layer
  • the silicon epitaxial layer can be formed under general conditions by a CVD method.
  • the first epitaxial layer 14 preferably has a thickness in the range of 0.1 to 10 ⁇ m, and more preferably in the range of 0.2 to 5 ⁇ m.
  • FIG. 1D is a schematic cross-sectional view of a semiconductor epitaxial wafer 200 obtained as a result of this manufacturing method.
  • the characteristic process of the present invention is a cluster ion irradiation process shown in FIG. 1 (A) and FIG. 2 (B).
  • the technical significance of adopting this process will be described together with the effects.
  • the modified layer 18 formed as a result of irradiating the cluster ions 16 is a region where the constituent elements of the cluster ions 16 are locally present as a solid solution in the interstitial positions or substitution positions of crystals on the surface of the semiconductor wafer. Work as a gettering site. The reason is presumed as follows. That is, elements such as carbon and boron irradiated in the form of cluster ions are localized at a high density in the substitution position / interstitial position of the silicon single crystal.
  • the cluster ions 16 are irradiated in the present invention, higher gettering ability can be obtained compared with the case of implanting single ions, and recovery heat treatment can also be omitted. Therefore, it becomes possible to more efficiently manufacture the semiconductor epitaxial wafers 100 and 200 having high gettering capability, and the back-illuminated solid-state imaging device manufactured from the semiconductor epitaxial wafers 100 and 200 obtained by this manufacturing method has white scratches. The occurrence of defects is further reduced.
  • the “cluster ion” means an ionized product in which a plurality of atoms or molecules are aggregated to give a cluster having a lump to give a positive charge or a negative charge.
  • a cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.
  • the inventors of the present invention consider the action that can obtain such an effect as follows.
  • the single ions are blown off silicon atoms constituting the silicon wafer and implanted at a predetermined depth in the silicon wafer.
  • the implantation depth depends on the type of constituent elements of the implanted ions and the acceleration voltage of the ions.
  • the carbon concentration profile in the depth direction of the silicon wafer is relatively broad, and the region where the implanted carbon is present is approximately 0.5 to 1 ⁇ m.
  • lighter elements are implanted deeper, that is, implanted at different positions according to the mass of each element, so the concentration profile of the implanted elements becomes broader.
  • the diffusion of the implanted element due to heat also causes the concentration profile to become broad.
  • single ions are generally implanted at an acceleration voltage of about 150 to 2000 keV. Since each ion collides with silicon atoms with its energy, the crystallinity of the surface of the silicon wafer into which the single ions are implanted is disturbed. The crystallinity of the epitaxial layer grown on the wafer surface is disturbed. Also, the higher the acceleration voltage, the more the crystallinity is disturbed. Therefore, it is necessary to perform heat treatment (recovery heat treatment) for recovering disordered crystallinity after ion implantation at a high temperature for a long time.
  • heat treatment recovery heat treatment
  • cluster ions made of, for example, carbon and boron are implanted into a silicon wafer, as shown in FIG. 3A
  • the energy is instantaneously 1350 to 1400. It becomes a high temperature of about °C and silicon melts. Thereafter, the silicon is rapidly cooled, and carbon and boron are dissolved in the vicinity of the surface in the silicon wafer.
  • the “modified layer” in this specification means a layer in which constituent elements of irradiated ions are solid-solved at interstitial positions or substitution positions of crystals on the surface of a semiconductor wafer, and the depth direction of the silicon wafer by SIMS
  • concentration distribution of constituent elements in it is specified as a range in which constituent elements are detected more than the background.
  • concentration profile of carbon and boron in the depth direction of the silicon wafer depends on the accelerating voltage and cluster size of cluster ions, but is sharper than that of single ions, and the area of irradiated carbon and boron is roughly The region is 500 nm or less (for example, about 50 to 400 nm).
  • the irradiated ions form a cluster compared to the monomer ions, the crystal lattice is not channeled and the thermal diffusion of the constituent elements is suppressed. It is. As a result, the carbon and boron precipitation regions can be locally and highly concentrated. Further, since the modified layer 18 is formed in the vicinity of the surface of the silicon wafer, closer gettering is possible. As a result, it is considered that higher gettering ability can be obtained.
  • the constituent elements of the irradiated ions can be positioned near the surface without being implanted at different depths. preferable.
  • cluster ions are generally irradiated at an acceleration voltage of about 10 to 100 keV / Cluster.
  • a cluster is an aggregate of a plurality of atoms or molecules, it must be implanted with a small energy per atom or molecule. Therefore, damage to the crystal of the semiconductor wafer is small.
  • the cluster ion irradiation does not disturb the crystallinity of the semiconductor wafer more than the single ion implantation. Therefore, after the first step, the second step can be performed by transporting the semiconductor wafer 10 to the epitaxial growth apparatus without performing a recovery heat treatment on the semiconductor wafer 10.
  • the cluster ion 16 has various clusters depending on the bonding mode, and can be generated by a known method as described in the following document, for example.
  • a method for generating a gas cluster beam (1) JP-A-9-41138, (2) JP-A-4-354865, and as an ion beam generating method, (1) charged particle beam engineering: Junzo Ishikawa: ISBN978 -4-339-00734-3 IV: Corona, (2) Electron and ion beam engineering: The Institute of Electrical Engineers of Japan: ISBN4-88686-217-9 IV: Ohm, (3) Cluster ion beam basics and applications: ISBN4-526-05765 -7: Nikkan Kogyo Shimbun.
  • a Nielsen ion source or a Kaufman ion source is used to generate positively charged cluster ions
  • a large current negative ion source using a volume generation method is used to generate negatively charged cluster ions. It is done.
  • the irradiation element is not particularly limited, and examples thereof include carbon, boron, phosphorus, and arsenic.
  • the cluster ions preferably contain carbon as a constituent element. Since the carbon atom at the lattice position has a smaller covalent bond radius than that of the silicon single crystal, a contraction field of the silicon crystal lattice is formed, so that the gettering ability to attract impurities between the lattices is high.
  • two or more elements including carbon are included as constituent elements. This is because the types of metals that can be efficiently gettered differ depending on the types of deposited elements, so that two or more types of elements can be dissolved to cope with a wider range of metal contamination. For example, in the case of carbon, nickel can be efficiently gettered, and in the case of boron, copper and iron can be efficiently gettered.
  • the compounds to be ionized are not particularly limited, enumeration of compounds suitable for ionization includes carbon sources such as ethane, methane, propane, benzyl gas (C 7 H 7 ), carbon dioxide (CO 2 ), and boron.
  • the source include diborane and decaborane gas (B 10 H 14 ).
  • a gas obtained by mixing benzyl gas and decaborane gas is used as a material gas
  • a hydrogen compound cluster in which carbon, boron and hydrogen are aggregated can be generated.
  • cyclohexane C 6 H 12
  • cluster ions composed of carbon and hydrogen can be generated.
  • cluster size means the number of atoms or molecules constituting one cluster.
  • the concentration of the constituent elements in the modified layer 18 in the depth direction is within a range where the depth from the surface 10A of the semiconductor wafer 10 is 150 nm or less.
  • the cluster ions 16 are irradiated so that the profile peak is located.
  • the “concentration profile in the depth direction of the constituent element” means not a total but a profile of each single element when the constituent element includes two or more elements. .
  • the acceleration voltage of the cluster ions is more than 0 keV / Cluster and less than 100 keV / Cluster, preferably 80 keV / Cluster or less, more preferably 60 keV / Cluster or less.
  • the cluster size is 2 to 100, preferably 60 or less, more preferably 50 or less.
  • the cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like.
  • the cluster size can be obtained by obtaining a cluster number distribution by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry and taking an average value of the number of clusters.
  • the dose amount of cluster ions can be adjusted by controlling the ion irradiation time.
  • the cluster dose is 1 ⁇ 10 13 to 1 ⁇ 10 16 atoms / cm 2 , preferably 5 ⁇ 10 13 atoms / cm 2 or less. If it is less than 1 ⁇ 10 13 atoms / cm 2 , the gettering ability may not be sufficiently obtained, and if it exceeds 1 ⁇ 10 16 atoms / cm 2 , the epitaxial surface may be greatly damaged. It is.
  • the crystallinity of the semiconductor wafer 10 can be sufficiently recovered by a hydrogen baking process prior to epitaxial growth in an epitaxial apparatus for forming the epitaxial layer 20 described below.
  • the general conditions for the hydrogen baking are as follows: the inside of the epitaxial growth apparatus is in a hydrogen atmosphere, and the temperature is raised from about 1100 to 1115 ° C. to about 1120 to 1150 ° C. at a rate of 1 to 15 ° C./second. It is maintained for a second to 1 minute.
  • the recovery heat treatment may be performed using a rapid quenching heating device separate from the epitaxial device.
  • the crystallinity can be sufficiently recovered under conditions shorter than the conventional temperature of 1000 ° C. or less and less than 10 seconds.
  • Examples of the second epitaxial layer 20 formed on the modified layer 18 include a silicon epitaxial layer, which can be formed under general conditions.
  • hydrogen can be used as a carrier gas
  • a source gas such as dichlorosilane or trichlorosilane can be introduced into the chamber and epitaxially grown on the semiconductor wafer 10 at about 1000 to 1150 ° C. by CVD.
  • the epitaxial layer 20 preferably has a thickness in the range of 1 to 10 ⁇ m, and more preferably 3 to 5 ⁇ m. When the thickness is less than 1 ⁇ m, the resistivity of the second epitaxial layer 20 may change due to the outward diffusion of the dopant from the semiconductor wafer 10.
  • the second epitaxial layer 20 becomes a device layer for manufacturing a back-illuminated solid-state imaging device.
  • the second embodiment shown in FIG. 2 is characterized in that the cluster ion irradiation is performed not on the bulk semiconductor wafer 12 but on the first epitaxial layer 14.
  • a bulk semiconductor wafer has an oxygen concentration about two orders of magnitude higher than that of an epitaxial layer. Therefore, in the modified layer formed in the bulk semiconductor wafer, more oxygen is diffused than the modified layer formed in the epitaxial layer, and much oxygen is captured. The trapped oxygen is re-emitted from the capture site during the device process and diffuses into the active region of the device, forming point defects, thus adversely affecting the electrical properties of the device. Therefore, it is an important design condition in the device process to implant ions into an epitaxial layer having a low concentration of dissolved oxygen and to form a gettering layer in the epitaxial layer where the influence of oxygen diffusion can be almost ignored.
  • semiconductor epitaxial wafers 100 and 200 obtained by the above manufacturing method will be described.
  • the semiconductor epitaxial wafer 100 according to the first embodiment and the semiconductor epitaxial wafer 200 according to the second embodiment are formed on the semiconductor wafer 10 and the surface of the semiconductor wafer 10 as shown in FIG. 1 (C) and FIG. 2 (D).
  • the half width W of the concentration profile in the depth direction of the predetermined element in the modified layer 18 is 100 nm or less.
  • the precipitation region of the elements constituting the cluster ions can be locally and highly concentrated, and as a result, the half width W is 100 nm or less. It became possible to do. Further, from the viewpoint of obtaining high gettering ability, the half width W is more preferably 85 nm or less, and the lower limit can be set to 10 nm.
  • the “concentration profile in the depth direction” means a concentration distribution in the depth direction measured by SIMS (secondary ion mass spectrometer).
  • the predetermined element is not particularly limited as long as it is an element other than the main material of the semiconductor wafer (silicon in the case of a silicon wafer), but it is preferable to use carbon or two or more elements containing carbon as described above. It is.
  • the peak of the concentration profile in the modified layer 18 is located in the semiconductor epitaxial wafers 100 and 200 within the depth of 150 nm or less from the surface of the semiconductor wafer 10. Is preferred. Further, the peak concentration of the concentration profile is preferably 1 ⁇ 10 15 atoms / cm 3 or more, more preferably in the range of 1 ⁇ 10 17 to 1 ⁇ 10 22 atoms / cm 3 , and 1 ⁇ 10 19 to 1 More preferably within the range of ⁇ 10 21 atoms / cm 3 .
  • the thickness in the depth direction of the modified layer 18 is defined as the thickness of the depth region where a concentration higher than the background is detected in the concentration profile, but can be in the range of 30 to 400 nm.
  • the semiconductor epitaxial wafers 100 and 200 of the present embodiment it is possible to further suppress metal contamination by exhibiting higher gettering capability than the conventional one.
  • a method for manufacturing a solid-state imaging device includes a solid-state imaging device on the epitaxial wafer manufactured by the above-described manufacturing method or the epitaxial layer 20 positioned on the surface of the epitaxial wafer, that is, the semiconductor epitaxial wafers 100 and 200. It is characterized by forming.
  • the solid-state imaging device obtained by this manufacturing method can sufficiently suppress the occurrence of white defect as compared with the conventional case.
  • two epitaxial layers may be formed on the semiconductor wafer 10.
  • Example 1-1 An n-type silicon wafer (thickness: 725 ⁇ m, dopant type: phosphorus, dopant concentration: 1 ⁇ 10 15 atoms / cm 3 ) obtained from CZ crystal was prepared. Next, cluster ions were generated under the conditions described in Table 1 using a cluster ion generator (manufactured by Nissin Ion Equipment Co., Ltd., model number: CLARIS), and irradiated to the silicon wafer. Thereafter, as a heat treatment sufficient to recover the disordered crystallinity caused by the cluster ion irradiation, a recovery heat treatment under the conditions shown in Table 1 was performed using an RTA apparatus (manufactured by Matson Thermal Products).
  • RTA apparatus manufactured by Matson Thermal Products
  • the silicon wafer is transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.), subjected to a hydrogen baking process at a temperature of 1120 ° C. for 30 seconds, hydrogen is used as a carrier gas, and dichlorosilane is used as a source.
  • a silicon epitaxial wafer (thickness: 4 ⁇ m, dopant type: phosphorus, dopant concentration: 1 ⁇ 10 15 atoms / cm 3 ) is epitaxially grown on a silicon wafer by a CVD method at 1150 ° C. as a gas. It was.
  • Comparative Examples 1-1 to 1-2 A silicon epitaxial wafer according to a comparative example was manufactured in the same manner as in each example except that the single ion implantation step was performed under the conditions shown in Table 1 instead of the cluster ion irradiation step. In Comparative Examples 1-1 to 1-2, each single ion is irradiated onto the silicon wafer with energy of 100 keV.
  • FIG. 4 shows the carbon concentration profiles of Example 1-2 and Comparative Example 1-2 having the same dose. Note that the depth of the horizontal axis is zero on the surface of the silicon wafer. In Example 1-2, the half width was 83.3 nm, and the peak concentration was 5.83 ⁇ 10 19 atoms / cm 3 . On the other hand, in Comparative Example 1-2, the half width was 245.9 nm and the peak concentration was 1.50 ⁇ 10 19 atoms / cm 3 . For other examples and comparative examples, the half-width and peak concentration values are shown in Table 1. The peak depth is also shown in Table 1.
  • White scratch defect A back-illuminated solid-state image sensor is produced using each sample produced in the above examples and comparative examples, and then the back-illuminated solid-state image sensor is photo-examined using a semiconductor parameter analyzer. By measuring the dark leakage current of the diode and converting it into pixel data (number data of white defect), the number of white defects per unit area (1 cm 2 ) is measured, and the occurrence of white defect is suppressed. evaluated. The results are shown in Table 1.
  • Example 2-1 An n-type silicon wafer (thickness: 725 ⁇ m, dopant type: phosphorus, dopant concentration: 1 ⁇ 10 15 atoms / cm 3 ) obtained from the CZ crystal is transferred into a single wafer epitaxial growth apparatus (Applied Materials), After a hydrogen baking process at a temperature of 1120 ° C. for 30 seconds in the apparatus, a silicon first epitaxial layer (thickness) is formed on the wafer by CVD at 1150 ° C. using hydrogen as a carrier gas and dichlorosilane as a source gas.
  • Applied Materials Applied Materials
  • Example 2-2 to 2-4 A silicon epitaxial wafer according to the present invention was produced in the same manner as in Example 2-1, except that the cluster ion irradiation conditions and the recovery heat treatment conditions were changed as shown in Table 2. In Examples 2-2 and 2-4, recovery heat treatment using an RTA apparatus was not performed. In Examples 2-1 to 2-4, the energy received by one carbon atom is 24.6 keV.
  • Comparative Examples 2-1 and 2-2 A silicon epitaxial wafer according to a comparative example was manufactured in the same manner as in each example except that the single ion implantation step was performed under the conditions shown in Table 2 instead of the cluster ion irradiation step. In Comparative Examples 2-1 and 2-2, each single ion is irradiated onto the silicon wafer with an energy of 100 keV.
  • the present invention it is possible to provide a method for more efficiently manufacturing a semiconductor epitaxial wafer capable of suppressing metal contamination by exhibiting higher gettering ability.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本発明は、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハをより効率的に製造する方法を提供する。　本発明の半導体エピタキシャルウェーハ１００の製造方法は、半導体ウェーハ１０にクラスターイオン１６を照射して、この半導体ウェーハの表面１０Ａに、クラスターイオン１６の構成元素からなる改質層１８を形成する第１工程と、半導体ウェーハ１０の改質層１８上にエピタキシャル層２０を形成する第２工程と、を有することを特徴とする。

Description

半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
　本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハをより効率的に製造する方法に関する。
　半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
　ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
　そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。
　半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物（シリコン酸化物析出物の通称であり、ＢＭＤ：Bulk Micro Defectともいう。）や転位を形成するイントリンシックゲッタリング(ＩＧ)法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(ＥＧ)法が一般的である。
　ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にイオン注入によりゲッタリングサイトを形成する技術がある。特許文献１には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
　また、特許文献２には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理をＲＴＡ（Rapid Thermal Annealing）装置で行うことで、この回復熱処理工程を短縮させる技術が記載されている。
特開平６－３３８５０７号公報 特開２００８－２９４２４５号公報
　特許文献１および特許文献２に記載された技術は、いずれもエピタキシャル層形成前にシングルイオンを半導体ウェーハに注入するものである。しかしながら、本発明者らの検討によれば、シングルイオン注入を施した半導体エピタキシャルウェーハから製造した固体撮像素子では、白傷欠陥を十分に抑えることができず、この半導体エピタキシャルウェーハにはより強力なゲッタリング能力が求められることがわかった。
　また、シングルイオンの注入は半導体ウェーハの結晶性を大きく乱すため、エピタキシャル層形成前に半導体ウェーハに対して結晶性を回復させるための熱処理（以下、「回復熱処理」という。）を高温かつ長時間で施す必要がある。しかし、高温で長時間の回復熱処理はスループットの向上を阻害する。特許文献２でも、回復熱処理自体は短時間となっても、エピタキシャル装置とは別途のＲＴＡ装置で回復熱処理を行うため、やはり高いスループットを得ることはできない。
　そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハをより効率的に製造する方法を提供することを目的とする。
　本発明者らの更なる検討によれば、半導体ウェーハ上に形成したエピタキシャル層にクラスターイオンを照射することにより、シングルイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、シングルイオンと同等の加速電圧で照射しても、１原子または１分子あたりのエネルギーは、シングルイオンの場合より小さくして半導体ウェーハに衝突するため、照射した元素の深さ方向プロファイルのピーク濃度を高濃度とすることができ、ピーク位置をより半導体ウェーハ表面に近い位置に位置させることができる。その結果、ゲッタリング能力が向上することを知見した。また、クラスターイオン照射の場合、シングルイオン注入に比べて結晶に与えるダメージを軽減できるため、イオン照射後に行う回復熱処理を省略することができることを知見した。本発明者らは上記知見に基づき、本発明を完成させるに至った。
　すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素からなる改質層を形成する第１工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、を有することを特徴とする。
　ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
　また、前記半導体ウェーハは、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記第１工程において前記改質層は前記シリコンエピタキシャル層の表面に形成される。
　本発明では、前記第１工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して第２工程を行うことができる。
　ここで、前記クラスターイオンが、構成元素として炭素を含むことが好ましく、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。
　また、前記第１工程では、前記半導体ウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記構成元素の深さ方向の濃度プロファイルのピークが位置するように、前記クラスターイオンを照射することができる。
　また、第１工程は、クラスターイオンの加速電圧が１００ｋｅＶ/Cluster未満、クラスターサイズが１００個以下、クラスタードーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２以下の条件で行うことが好ましい。さらに、前記第１工程は、クラスターイオンの加速電圧が８０ｋｅＶ/Cluster以下、クラスターサイズが６０個以下、クラスタードーズ量が５×１０１３ａｔｏｍｓ／ｃｍ２以下の条件で行うとより好ましい。
　次に、本発明の半導体エピタキシャルウェーハは、半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に固溶した所定元素からなる改質層と、該改質層上のエピタキシャル層と、を有し、前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とする。
　ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
　また、前記半導体ウェーハは、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記改質層は前記シリコンエピタキシャル層の表面に位置する。
　さらに、前記半導体ウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置すると好ましく、そのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であると好ましい。
　ここで、前記所定元素が炭素を含むことが好ましく、前記所定元素が炭素を含む２種以上の元素を含むことがより好ましい。
　そして、本発明の固体撮像素子の製造方法は、上記いずれか１つの製造方法で製造されたエピタキシャルウェーハまたは上記いずれか１つのエピタキシャルウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。
　本発明の半導体ウェーハの製造方法によれば、半導体ウェーハにクラスターイオンを照射して、この半導体ウェーハの表面に前記クラスターイオンの構成元素からなる改質層を形成したので、この改質層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することが可能な半導体エピタキシャルウェーハを製造することができる。また、クラスターイオン照射の場合、シングルイオン注入に比べて結晶に与えるダメージを軽減できるため、イオン照射後に行う回復熱処理を省略することができ、半導体エピタキシャルウェーハをより効率的に製造することができる。
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する摸式断面図である。 本発明の他の実施形態による半導体エピタキシャルウェーハ２００の製造方法を説明する摸式断面図である。 （Ａ）はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、（Ｂ）はシングルイオンを注入する場合の注入メカニズムを説明する模式図である。 実施例１－２および比較例１－２について、シリコンウェーハの表面からの深さに対する炭素濃度の分布を表すグラフ（濃度プロファイル）である。 実施例１－２および比較例１－２について、Ｎｉのゲッタリング能力を比較したグラフである。 実施例１－２および比較例１－２について、Ｃｕのゲッタリング能力を比較したグラフである。 実施例１－２および比較例１－２のＬＰＤマップである。 実施例２－２および比較例２－２について、シリコンウェーハの表面からの深さに対する炭素濃度の分布を表すグラフ（濃度プロファイル）である。 実施例２－２および比較例２－２について、Ｎｉのゲッタリング能力を比較したグラフである。 実施例２－２および比較例２－２について、Ｃｕのゲッタリング能力を比較したグラフである。 実施例２－２および比較例２－２のＬＰＤマップである。
　以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図１および図２では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して第１および第２エピタキシャル層１４，２０の厚さを誇張して示す。
　（半導体エピタキシャルウェーハの製造方法）
　本発明の第１実施形態による半導体エピタキシャルウェーハ１００の製造方法は、図１に示すように、半導体ウェーハ１０にクラスターイオン１６を照射して、半導体ウェーハ１０の表面１０Ａに、このクラスターイオン１６の構成元素からなる改質層１８を形成する第１工程（図１（Ａ），（Ｂ））と、半導体ウェーハ１０の改質層１８上にエピタキシャル層２０を形成する第２工程（図１（Ｃ））と、を有することを特徴とする。図１（Ｃ）は、この製造方法の結果得られた半導体エピタキシャルウェーハ１００の模式断面図である。
　半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、炭素および／または窒素を添加してもよい。また、任意の不純物を添加して、ｎ型またはｐ型としてもよい。図１に示した第１実施形態は、半導体ウェーハ１０として、表面にエピタキシャル層を有しないバルク半導体ウェーハ１２を用いる例である。
　また、半導体ウェーハ１０としては、図２（Ａ）に示すように、バルク半導体ウェーハ１２表面に半導体エピタキシャル層（第１エピタキシャル層）１４が形成されたエピタキシャル半導体ウェーハを挙げることもできる。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。第１エピタキシャル層１４は、厚さが０．１～１０μｍの範囲内とすることが好ましく、０．２～５μｍの範囲内とすることがより好ましい。
　この例として、本発明の第２実施形態による半導体エピタキシャルウェーハ２００の製造方法は、図２に示すように、バルク半導体ウェーハ１２の表面（少なくとも片面）に第１エピタキシャル層１４が形成された半導体ウェーハ１０にクラスターイオン１６を照射して、半導体ウェーハの表面１０Ａ（本実施形態では第１エピタキシャル層１４の表面）に、クラスターイオン１６の構成元素からなる改質層１８を形成する第１工程（図１（Ａ）～（Ｃ））と、半導体ウェーハ１０の改質層１８上にエピタキシャル層２０を形成する第２工程（図１（Ｄ））と、を有することを特徴とする。図１（Ｄ）は、この製造方法の結果得られた半導体エピタキシャルウェーハ２００の模式断面図である。
　ここで、本発明の特徴的工程は、図１（Ａ）および図２（Ｂ）に示すクラスターイオン照射工程である。この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン１６を照射した結果形成される改質層１８は、クラスターイオン１６の構成元素が半導体ウェーハの表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やホウ素などの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やホウ素を固溶すると、重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やホウ素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
　ここで、本発明ではクラスターイオン１６を照射するため、シングルイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができ、回復熱処理も省略することができる。そのため、高いゲッタリング能力を有する半導体エピタキシャルウェーハ１００，２００をより効率的に製造することが可能となり、本製法により得られる半導体エピタキシャルウェーハ１００，２００から製造した裏面照射型固体撮像素子は、白傷欠陥の発生がより低減する。なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２～２０００個程度）の原子または分子が互いに結合した塊状の集団である。
　本発明者らは、このような効果が得られる作用を以下のように考えている。
　シリコンウェーハに、例えば炭素のシングルイオンを注入する場合、図３（Ｂ）に示すように、シングルイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね０．５～１μｍ程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。また、イオン注入後にエピタキシャル層を形成する過程で、注入元素が熱により拡散することも、濃度プロファイルがブロードになる原因である。
　さらに、シングルイオンは一般的に１５０～２０００ｋｅＶ程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、シングルイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理（回復熱処理）を高温かつ長時間で行う必要がある。
　一方、シリコンウェーハに、例えば炭素とホウ素からなるクラスターイオンを注入する場合、図３（Ａ）に示すように、クラスターイオン１６は、シリコンウェーハに注入されるとそのエネルギーで瞬間的に１３５０～１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびホウ素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味し、ＳＩＭＳでシリコンウェーハの深さ方向における構成元素の濃度分布を測定した際に、構成元素がバックグラウンドより多く検出される範囲として特定される。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、シングルイオンの場合に比べてシャープになり、照射された炭素およびホウ素の存在領域は概ね５００ｎｍ以下の領域（例えば５０～４００ｎｍ程度）となる。また、モノマーイオンと比較して照射されるイオンがクラスターを形成していることから、結晶格子をチャネリングすることがなく、構成元素の熱拡散が抑制されることも、濃度プロファイルがシャープになる原因である。その結果、炭素およびホウ素の析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層１８が形成されるため、より近接ゲッタリングが可能となる。その結果、より高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射しても、これらのイオンが異なる深さに注入されることなく、表面近傍に照射イオンの構成元素を位置させることができることも好ましい。
　また、クラスターイオンは一般的に１０～１００ｋｅＶ/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、１原子または１分子あたりのエネルギーを小さくして打ち込むことができるため、半導体ウェーハの結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がシングルイオン注入よりも半導体ウェーハの結晶性を乱さない。そのため、第１工程の後、半導体ウェーハ１０に対して回復熱処理を行うことなく、半導体ウェーハ１０をエピタキシャル成長装置に搬送して第２工程を行うことができる。
　クラスターイオン１６は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、（１）特開平９－４１１３８号公報、（２）特開平４－３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川　順三：ISBN978-4-339-00734-3 :コロナ社、（２）電子・イオンビーム工学：電気学会：ISBN4-88686-217-9 :オーム社、（３）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
　以下で、クラスターイオンの照射条件について説明する。まず、照射する元素は特に限定されず、炭素、ホウ素、燐、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
　また、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
　イオン化させる化合物も特に限定されないが、イオン化に適した化合物を列挙すると、炭素源としては、エタン、メタン、プロパン、ベンジルガス（Ｃ７Ｈ７）、二酸化炭素（ＣＯ２）などが挙げられ、ホウ素源としては、ジボラン、デカボランガス（Ｂ１０Ｈ１４）などを挙げることができる。例えば、ベンジルガスとデカボランガスを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。
　次に、クラスターイオンの加速電圧およびクラスターサイズを制御することにより、改質層１８における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
　本実施形態の第１工程では、より高いゲッタリング能力を得る観点から、半導体ウェーハ１０の表面１０Ａからの深さが１５０ｎｍ以下の範囲内に、改質層１８における構成元素の深さ方向の濃度プロファイルのピークが位置するように、クラスターイオン１６を照射する。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が２種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
　ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオンの加速電圧は、０ｋｅＶ/Cluster超え１００ｋｅＶ/Cluster未満とし、好ましくは、８０ｋｅＶ/Cluster以下、さらに好ましくは６０ｋｅＶ/Cluster以下とする。また、クラスターサイズは２～１００個、好ましくは６０個以下、より好ましくは５０個以下とする。
　なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
　また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、クラスタードーズ量は１×１０１３～１×１０１６ａｔｏｍｓ／ｃｍ２とし、好ましくは５×１０１３ａｔｏｍｓ／ｃｍ２以下とする。１×１０１３ａｔｏｍｓ／ｃｍ２未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、１×１０１６ａｔｏｍｓ／ｃｍ２超えの場合、エピタキシャル表面に大きなダメージを与えるおそれがあるからである。
　本実施形態によれば、既述のとおり、ＲＴＡ／ＲＴＯなど、エピタキシャル装置とは別個の急速急冷加熱装置を用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャル層２０を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ１０の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、１１００～１１１５℃程度の状態から、１～１５℃／秒の速度で１１２０～１１５０℃程度に昇温させ、この温度で３０秒～１分維持するものである。
　もちろん第１工程の後、第２工程の前に、エピタキシャル装置とは別個の急速急冷加熱装置を用いて回復熱処理を行ってもよい。しかしその場合でも、１０００℃以下かつ１０秒未満という従来よりも短時間の条件で結晶性を十分に回復させることができる。
　改質層１８上に形成する第２エピタキシャル層２０としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、１０００～１１５０℃程度でＣＶＤ法により半導体ウェーハ１０上にエピタキシャル成長させることができる。エピタキシャル層２０は、厚さが１～１０μｍの範囲内とすることが好ましく、３～５μｍとすることがより好ましい。１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散により第２エピタキシャル層２０の抵抗率が変化してしまう可能性があり、また、１０μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。第２エピタキシャル層２０は裏面照射型固体撮像素子を製造するためのデバイス層となる。
　なお、図２に示す第２実施形態では、クラスターイオン照射をバルク半導体ウェーハ１２ではなく第１エピタキシャル層１４に行うことも特徴の１つである。バルク半導体ウェーハはエピタキシャル層に比べて酸素濃度が２桁程度高い。そのため、バルク半導体ウェーハ中に形成された改質層は、エピタキシャル層に形成された改質層よりも多くの酸素が拡散され、多くの酸素を捕獲する。捕獲された酸素はデバイス工程中に捕獲サイトから再放出され、デバイスの活性領域に拡散し、点欠陥を形成するため、デバイスの電気特性に悪影響を与える。したがって、固溶酸素濃度が低いエピタキシャル層にイオン注入し、酸素の拡散の影響をほとんど無視できるエピタキシャル層にゲッタリング層を形成することがデバイス工程において重要な設計条件となる。
　（半導体エピタキシャルウェーハ）
　次に、上記製造方法により得られる半導体エピタキシャルウェーハ１００，２００について説明する。第１実施形態による半導体エピタキシャルウェーハ１００および第２実施形態による半導体エピタキシャルウェーハ２００は、図１（Ｃ）および図２（Ｄ）に示すように、半導体ウェーハ１０と、この半導体ウェーハ１０の表面に形成され、半導体ウェーハ１０中に固溶した所定元素からなる改質層１８と、この改質層１８上のエピタキシャル層２０と、を有する。そして、いずれにおいても改質層１８における所定元素の深さ方向の濃度プロファイルの半値幅Ｗが１００ｎｍ以下であることを特徴とする。すなわち、本発明の製造方法によれば、シングルイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができ、その結果、上記半値幅Ｗを１００ｎｍ以下とすることが可能となった。また、高いゲッタリング能力を得る観点から、半値幅Ｗは８５ｎｍ以下とすることがより好ましく、下限としては１０ｎｍと設定することができる。なお、本明細書における「深さ方向の濃度プロファイル」は、ＳＩＭＳ（二次イオン質量分析計）にて測定した深さ方向の濃度分布を意味する。
　所定元素としては、半導体ウェーハの主材料（シリコンウェーハの場合、シリコン）以外の元素であれば特に限定されないが、炭素または炭素を含む２種以上の元素とすることが好ましいのは既述のとおりである。
　より高いゲッタリング能力を得る観点から、半導体エピタキシャルウェーハ１００，２００のいずれも、半導体ウェーハ１０の表面からの深さが１５０ｎｍ以下の範囲内に、改質層１８における濃度プロファイルのピークが位置することが好ましい。また、濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましく、１×１０１７～１×１０２２ａｔｏｍｓ／ｃｍ３の範囲内がより好ましく、１×１０１９～１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内がさらに好ましい。
　また、改質層１８の深さ方向厚みは、上記濃度プロファイルのうちバックグラウンドより高い濃度が検出される深さ領域の厚みとして定義されるが、３０～４００ｎｍの範囲内とすることができる。
　本実施形態の半導体エピタキシャルウェーハ１００，２００によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することが可能である。
　（固体撮像素子の製造方法）
　本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルウェーハまたは上記のエピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ１００，２００の表面に位置するエピタキシャル層２０に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
　以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、半導体ウェーハ１０上に２層のエピタキシャル層を形成しても良い。
　（実験例１）
　（実施例１－１）
　ＣＺ結晶から得たｎ型シリコンウェーハ（厚さ：７２５μｍ、ドーパント種類：燐、ドーパント濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）を用意した。次に、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、表１に記載の条件でクラスターイオンを生成し、シリコンウェーハに照射した。その後、クラスターイオン照射により乱れた結晶性を回復するのに十分な熱処理として、ＲＴＡ装置（マトソンサーマルプロダクト社製）により表１に記載の条件の回復熱処理を行った。その後、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハ上にシリコンのエピタキシャル層（厚さ：４μｍ、ドーパント種類：燐、ドーパント濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハとした。
　（実施例１－２～１－４）
　クラスターイオン照射条件および回復熱処理条件を表１のとおり変更した以外は、実施例１と同様にして本発明に従うシリコンエピタキシャルウェーハを製造した。実施例１－２，１－４はＲＴＡ装置による回復熱処理を行わなかった。なお、実施例１－１～１－４では、８０ｋｅＶ/Clusterでクラスターイオンを照射したが、各クラスターは、３つの炭素原子（原子量１２）および３つの水素原子（原子量１）からなる。そのため、炭素原子１つが受けるエネルギーは、８０×{１２×３／（１２×３＋１×３）}／３＝２４．６ｋｅＶとなる。
　（比較例１－１～１－２）
　クラスターイオン照射工程に替えて、表１に示す条件でシングルイオン注入工程を行った以外は、各実施例と同様にして、比較例にかかるシリコンエピタキシャルウェーハを製造した。なお、比較例１－１～１－２では、各シングルイオンが１００ｋｅＶのエネルギーでシリコンウェーハに照射される。
＜評価方法および評価結果＞
　上記実施例および比較例で作製した各サンプルについて評価を行った。評価方法を以下に示す。
（１）ＳＩＭＳ測定
　上記実施例および比較例で作製した各サンプルについて、二次イオン質量分析（ＳＩＭＳ）により測定を行い、照射元素の濃度プロファイルを得た。測定結果を代表して、ドーズ量が同じの実施例１－２および比較例１－２についての炭素の濃度プロファイルを図４に示す。なお、横軸の深さはシリコンウェーハの表面をゼロとしている。この実施例１－２では、半値幅が８３．３ｎｍであり、ピーク濃度が５．８３×１０１9ａｔｏｍｓ／ｃｍ３であった。一方、比較例１－２では半値幅が２４５．９ｎｍであり、ピーク濃度が１．５０×１０１９ａｔｏｍｓ／ｃｍ３であった。他の実施例および比較例については、半値幅およびピーク濃度の値を表１に示す。また、ピーク深さも表１に示す。
　（２）ゲッタリング能力評価
　実施例および比較例で作製した各サンプルのシリコンウェーハ表面を、Ｎｉ汚染液およびＣｕ汚染液（ともに１．０×１０１２／ｃｍ２）で、それぞれスピンコート汚染法を用いて故意に汚染し、引き続き９００℃、３０分の熱処理を施した。その後、ＳＩＭＳ測定を行った。測定結果を代表して、実施例１－２および比較例１－２についてのＮｉ濃度プロファイル（図５）およびＣｕ濃度プロファイル（図６）を、それぞれＣ濃度プロファイルとともに示す。
（３）白傷欠陥
　上記実施例および比較例で作製した各サンプルを用いて裏面照射型固体撮像素子を作製し、その後、該裏面照射型固体撮像素子について、半導体パラメータ解析装置を用いて、フォトダイオードの暗時リーク電流を測定し画素データ（白傷欠陥の個数データ）に変換することで、単位面積（１ｃｍ２）あたりの白傷欠陥の個数を測定し、白傷欠陥の発生の抑制について評価した。結果を表１に示す。
（４）重金属汚染
　得られたサンプルについて、スピンコート汚染法により、サンプルの表面をニッケル（１．０×１０１２ａｔｏｍｓ／ｃｍ３）で汚染させた後、９００℃で１時間熱処理を施し、その後、サンプルの表面を選択エッチングすることによりサンプル表面の欠陥密度（個／ｃｍ２）を測定した。結果を表１に示す。
　（５）ＬＰＤマップの評価
　実施例および比較例で作製した各サンプルについて、ウェーハ表面検査装置（ケーエルエーテンコール社製、ＳＰ－１）を用いて、ＬＰＤを検出した。測定結果を代表して、実施例１－２および比較例１－２についてのＬＰＤマップを図７に示す。他の実施例および比較例については、ＬＰＤの個数を表１に示す。
Figure JPOXMLDOC01-appb-T000001
＜評価結果の考察＞
　以上の結果から、表１に示すように、実施例では比較例よりも照射元素の濃度プロファイルの半値幅が小さく、実施例１－２と比較例１－２のようにドーズ量を揃えて比較した場合（図４も参照）、実施例は比較例よりもピーク濃度が大きくなっている。このことから、クラスターイオン照射により、シングルイオン注入よりも局所的かつ高濃度の改質層を形成できたことがわかる。その結果、以下のような特性向上が見られた。
　まず、図５および図６に示すように、実施例では、改質層において多量のＮｉおよびＣｕを捕獲しているが、比較例では実施例よりも捕獲量が明らかに少ない。このことから、実施例ではより高いゲッタリング能力を得ることができていることがわかる。また、表１から、実施例では比較例よりも、固体撮像素子を形成したときの白傷欠陥が抑制でき、重金属汚染による欠陥密度も少なくでき、ＬＰＤも少なくできた。そして、実施例ではＲＴＡ装置による回復熱処理をしなくても、エピタキシャル成長装置での水素ベーク処理で結晶性が十分に回復できたが、比較例では、長時間の回復熱処理が必要であった。
　（実験例２）
　（実施例２－１）
　ＣＺ結晶から得たｎ型シリコンウェーハ（厚さ：７２５μｍ、ドーパント種類：燐、ドーパント濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）を枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、該ウェーハ上に、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法によりシリコンの第１エピタキシャル層（厚さ：０．３μｍ、ドーパント種類：燐、ドーパント濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させた。次に、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、表２に記載の条件でクラスターイオンを生成し、第１エピタキシャル層に照射した。その後、クラスターイオン照射により乱れた結晶性を回復するのに十分な熱処理として、ＲＴＡ装置（マトソンサーマルプロダクト社製）により表２に記載の条件の回復熱処理を行った。その後、シリコンウェーハを再度エピタキシャル成長装置内に搬送し、第１エピタキシャル層と同様の条件で、第１エピタキシャル層上に第２エピタキシャル層を形成し、本発明に従うシリコンエピタキシャルウェーハとした。
　（実施例２－２～２－４）
　クラスターイオン照射条件および回復熱処理条件を表２のとおり変更した以外は、実施例２－１と同様にして本発明に従うシリコンエピタキシャルウェーハを製造した。実施例２－２，２－４はＲＴＡ装置による回復熱処理を行わなかった。なお、実施例２－１～２－４では、炭素原子１つが受けるエネルギーは２４．６ｋｅＶとなる。
　（比較例２－１～２－２）
　クラスターイオン照射工程に替えて、表２に示す条件でシングルイオン注入工程を行った以外は、各実施例と同様にして、比較例にかかるシリコンエピタキシャルウェーハを製造した。なお、比較例２－１～２－２では、各シングルイオンが１００ｋｅＶのエネルギーでシリコンウェーハに照射される。
＜評価方法および評価結果＞
　上記実施例および比較例で作製した各サンプルについて、実験例１で行ったのと同様の５種類の評価を行い、結果を表２および図８～１１に示した。
Figure JPOXMLDOC01-appb-T000002
　以上の結果から、エピタキシャル層にクラスターイオンを照射した実験例２でも、バルクシリコンウェーハにクラスターイオンを照射した実験例１と同様の結果を得ることができた。
　本発明によれば、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハをより効率的に製造する方法を提供することができる。
　１００，２００　半導体エピタキシャルウェーハ
　１０　半導体ウェーハ
　１０Ａ　半導体ウェーハの表面
　１２　バルク半導体ウェーハ
　１４　第１エピタキシャル層
　１６　クラスターイオン
　１８　改質層
　２０　第２エピタキシャル層
 

Claims (17)

  1. 　半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素からなる改質層を形成する第１工程と、
    　前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
    を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 　前記半導体ウェーハが、シリコンウェーハである請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  3. 　前記半導体ウェーハが、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第１工程において前記改質層は前記シリコンエピタキシャル層の表面に形成される請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  4. 　前記第１工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して第２工程を行う請求項１～３のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 　前記クラスターイオンが、構成元素として炭素を含む請求項１～４のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
  6. 　前記クラスターイオンが、構成元素として炭素を含む２種以上の元素を含む請求項５に記載の半導体エピタキシャルウェーハの製造方法。
  7. 　前記第１工程では、前記半導体ウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記構成元素の深さ方向の濃度プロファイルのピークが位置するように、前記クラスターイオンを照射する請求項１～６のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
  8. 　前記第１工程は、クラスターイオンの加速電圧が１００ｋｅＶ/Cluster未満、クラスターサイズが１００個以下、クラスタードーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２以下の条件で行う請求項７に記載の半導体エピタキシャルウェーハの製造方法。
  9. 　前記第１工程は、クラスターイオンの加速電圧が８０ｋｅＶ/Cluster以下、クラスターサイズが６０個以下、クラスタードーズ量が５×１０１３ａｔｏｍｓ／ｃｍ２以下の条件で行う請求項７に記載の半導体エピタキシャルウェーハの製造方法。
  10. 　半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に固溶した所定元素からなる改質層と、該改質層上のエピタキシャル層と、を有し、
    　前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とする半導体エピタキシャルウェーハ。
  11. 　前記半導体ウェーハが、シリコンウェーハである請求項１０に記載の半導体エピタキシャルウェーハ。
  12. 　前記半導体ウェーハが、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記改質層は前記シリコンエピタキシャル層の表面に位置する請求項１０に記載の半導体エピタキシャルウェーハ。
  13. 　前記半導体ウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する請求項１０～１２のいずれか１項に記載の半導体エピタキシャルウェーハ。
  14. 　前記改質層における前記濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上である請求項１０～１３のいずれか１項に記載の半導体エピタキシャルウェーハ。
  15. 　前記所定元素が炭素を含む請求項１０～１４のいずれか１項に記載の半導体エピタキシャルウェーハ。
  16. 　前記所定元素が炭素を含む２種以上の元素を含む請求項１５に記載の半導体エピタキシャルウェーハ。
  17. 　請求項１～９のいずれか１項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項１０～１６のいずれか１項に記載のエピタキシャルウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
     
PCT/JP2012/001892 2011-05-13 2012-03-19 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Ceased WO2012157162A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020157031365A KR101991882B1 (ko) 2011-05-13 2012-03-19 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP2013514962A JP5673811B2 (ja) 2011-05-13 2012-03-19 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR1020137032894A KR20140009565A (ko) 2011-05-13 2012-03-19 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
DE112012002072.3T DE112012002072B4 (de) 2011-05-13 2012-03-19 Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
CN201280023592.8A CN103534791B (zh) 2011-05-13 2012-03-19 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
US14/116,318 US9496139B2 (en) 2011-05-13 2012-03-19 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US15/274,790 US9847370B2 (en) 2011-05-13 2016-09-23 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-107943 2011-05-13
JP2011107943 2011-05-13
JP2011-107931 2011-05-13
JP2011107931 2011-05-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/116,318 A-371-Of-International US9496139B2 (en) 2011-05-13 2012-03-19 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US15/274,790 Division US9847370B2 (en) 2011-05-13 2016-09-23 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device

Publications (1)

Publication Number Publication Date
WO2012157162A1 true WO2012157162A1 (ja) 2012-11-22

Family

ID=47176518

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001892 Ceased WO2012157162A1 (ja) 2011-05-13 2012-03-19 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Country Status (7)

Country Link
US (2) US9496139B2 (ja)
JP (1) JP5673811B2 (ja)
KR (2) KR101991882B1 (ja)
CN (1) CN103534791B (ja)
DE (1) DE112012002072B4 (ja)
TW (1) TWI487007B (ja)
WO (1) WO2012157162A1 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015035467A (ja) * 2013-08-08 2015-02-19 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2015041622A (ja) * 2013-08-20 2015-03-02 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2015104755A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015156455A (ja) * 2014-02-21 2015-08-27 株式会社Sumco エピタキシャルウェーハの製造方法
JP2015176913A (ja) * 2014-03-13 2015-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015204316A (ja) * 2014-04-11 2015-11-16 信越半導体株式会社 シリコンウェーハ及びその製造方法
JP2015216313A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 貼り合わせウェーハの製造方法
JP2015216327A (ja) * 2014-05-13 2015-12-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2016122762A (ja) * 2014-12-25 2016-07-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112276A (ja) * 2015-12-17 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112339A (ja) * 2015-12-18 2017-06-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
WO2017145470A1 (ja) * 2016-02-25 2017-08-31 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
KR20180073658A (ko) 2015-12-15 2018-07-02 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 고체 촬상 소자의 제조 방법
DE112017004171T5 (de) 2016-08-22 2019-05-02 Sumco Corporation Verfahren zum herstellen eines siliziumepitaxialwafers, siliziumepitaxialwafer und verfahren zum herstellen eines festkörperbilderfassungsbauelements
JP2019149483A (ja) * 2018-02-27 2019-09-05 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
WO2020054149A1 (ja) * 2018-09-11 2020-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR20200044930A (ko) 2017-12-26 2020-04-29 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
WO2020170875A1 (ja) * 2019-02-22 2020-08-27 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP2020170791A (ja) * 2019-04-03 2020-10-15 株式会社Sumco クラスターイオンの注入可否判定方法、クラスターイオン注入シリコンウェーハの製造方法及びエピタキシャルシリコンウェーハの製造方法
US10861709B2 (en) 2017-02-28 2020-12-08 Sumco Corporation Method of evaluating impurity gettering capability of epitaxial silicon wafer and epitaxial silicon wafer
WO2022044562A1 (ja) * 2020-08-26 2022-03-03 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JP2022173926A (ja) * 2021-05-10 2022-11-22 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794473B (zh) * 2014-01-28 2016-04-06 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
JP6380063B2 (ja) * 2014-12-08 2018-08-29 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、気相成長装置
JP6524862B2 (ja) * 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP3422394B1 (en) * 2017-06-29 2021-09-01 Infineon Technologies AG Method for processing a semiconductor substrate
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP7188299B2 (ja) * 2019-07-02 2022-12-13 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハ及びその製造方法
JP7230877B2 (ja) * 2020-04-20 2023-03-01 株式会社Sumco エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
CN112379401B (zh) * 2020-11-16 2022-09-16 中国科学院近代物理研究所 一种用于重离子治疗装置的实时剂量评估系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
WO2008029918A1 (fr) * 2006-09-07 2008-03-13 Sumco Corporation Substrat à semi-conducteurs pour dispositif de formation d'image à semi-conducteurs, dispositif de formation d'image à semi-conducteurs et procédé pour les fabriquer
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011054763A (ja) * 2009-09-02 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法
JP2011054879A (ja) * 2009-09-04 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
KR101455404B1 (ko) 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법
KR20090029209A (ko) * 2006-06-13 2009-03-20 세미이큅, 인코포레이티드 이온 주입을 위한 이온 빔 장치 및 방법
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US8003498B2 (en) * 2007-11-13 2011-08-23 Varian Semiconductor Equipment Associates, Inc. Particle beam assisted modification of thin film materials
JP2010040864A (ja) 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP5776670B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
WO2008029918A1 (fr) * 2006-09-07 2008-03-13 Sumco Corporation Substrat à semi-conducteurs pour dispositif de formation d'image à semi-conducteurs, dispositif de formation d'image à semi-conducteurs et procédé pour les fabriquer
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011054763A (ja) * 2009-09-02 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法
JP2011054879A (ja) * 2009-09-04 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。

Cited By (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015035467A (ja) * 2013-08-08 2015-02-19 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2015041622A (ja) * 2013-08-20 2015-03-02 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN107452603B (zh) * 2014-01-07 2020-12-18 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN107452603A (zh) * 2014-01-07 2017-12-08 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
JP2015130396A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015130402A (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20170059020A (ko) 2014-01-07 2017-05-29 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN105814671A (zh) * 2014-01-07 2016-07-27 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
USRE49657E1 (en) 2014-01-07 2023-09-12 Sumco Corporation Epitaxial wafer manufacturing method and epitaxial wafer
US10153323B2 (en) 2014-01-07 2018-12-11 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
US10062569B2 (en) 2014-01-07 2018-08-28 Sumco Corporation Epitaxial wafer manufacturing method and epitaxial wafer
KR101882389B1 (ko) * 2014-01-07 2018-07-26 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
CN105814671B (zh) * 2014-01-07 2019-03-29 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR20160078515A (ko) 2014-01-07 2016-07-04 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
WO2015104755A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US10453682B2 (en) 2014-01-07 2019-10-22 Sumco Corporation Epitaxial wafer manufacturing method and epitaxial wafer
US10629648B2 (en) 2014-01-07 2020-04-21 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
DE112014006124B4 (de) 2014-01-07 2023-06-22 Sumco Corporation Epitaxialwaferherstellungsverfahren und Epitaxialwafer
US11211423B2 (en) 2014-01-07 2021-12-28 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
KR101856012B1 (ko) * 2014-01-07 2018-05-09 가부시키가이샤 사무코 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JP2015156455A (ja) * 2014-02-21 2015-08-27 株式会社Sumco エピタキシャルウェーハの製造方法
JP2015176913A (ja) * 2014-03-13 2015-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015204316A (ja) * 2014-04-11 2015-11-16 信越半導体株式会社 シリコンウェーハ及びその製造方法
JP2015216313A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 貼り合わせウェーハの製造方法
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2015216327A (ja) * 2014-05-13 2015-12-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN107078029A (zh) * 2014-08-28 2017-08-18 胜高股份有限公司 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN107078029B (zh) * 2014-08-28 2021-05-11 胜高股份有限公司 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
US10224203B2 (en) 2014-12-25 2019-03-05 Sumco Corporation Method of producing semiconductor epitaxial wafer and method of producing solid-state image sensor
JP2016122762A (ja) * 2014-12-25 2016-07-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
KR101856039B1 (ko) * 2014-12-25 2018-05-09 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
US10396120B2 (en) 2015-12-15 2019-08-27 Sumco Corporation Method for producing semiconductor epitaxial wafer and method of producing solid-state imaging device
KR20180073658A (ko) 2015-12-15 2018-07-02 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 고체 촬상 소자의 제조 방법
JP2017112276A (ja) * 2015-12-17 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112339A (ja) * 2015-12-18 2017-06-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
KR20180084086A (ko) 2016-02-25 2018-07-24 가부시키가이샤 사무코 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
WO2017145470A1 (ja) * 2016-02-25 2017-08-31 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
DE112017004171T5 (de) 2016-08-22 2019-05-02 Sumco Corporation Verfahren zum herstellen eines siliziumepitaxialwafers, siliziumepitaxialwafer und verfahren zum herstellen eines festkörperbilderfassungsbauelements
US10872768B2 (en) 2016-08-22 2020-12-22 Sumco Corporation Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device
US10861709B2 (en) 2017-02-28 2020-12-08 Sumco Corporation Method of evaluating impurity gettering capability of epitaxial silicon wafer and epitaxial silicon wafer
US11245014B2 (en) 2017-12-26 2022-02-08 Sumco Corporation Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state imaging device
KR20200044930A (ko) 2017-12-26 2020-04-29 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP2019149483A (ja) * 2018-02-27 2019-09-05 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
WO2020054149A1 (ja) * 2018-09-11 2020-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN112514036A (zh) * 2018-09-11 2021-03-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
JP7035925B2 (ja) 2018-09-11 2022-03-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN112514036B (zh) * 2018-09-11 2024-02-20 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
JP2020043232A (ja) * 2018-09-11 2020-03-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE112020000890T5 (de) 2019-02-22 2021-11-04 Sumco Corporation Halbleiterepitaxiewafer und Verfahren zum Produzieren desselben
US11626492B2 (en) 2019-02-22 2023-04-11 Sumco Corporation Semiconductor epitaxial wafer and method of producing the same
WO2020170875A1 (ja) * 2019-02-22 2020-08-27 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
KR20210114519A (ko) 2019-02-22 2021-09-23 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조 방법
JP2020136585A (ja) * 2019-02-22 2020-08-31 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP2020170791A (ja) * 2019-04-03 2020-10-15 株式会社Sumco クラスターイオンの注入可否判定方法、クラスターイオン注入シリコンウェーハの製造方法及びエピタキシャルシリコンウェーハの製造方法
JP7074105B2 (ja) 2019-04-03 2022-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20230044229A (ko) * 2020-08-26 2023-04-03 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
TWI784671B (zh) * 2020-08-26 2022-11-21 日商Ｓｕｍｃｏ股份有限公司 磊晶矽晶圓及其製造方法、以及半導體元件的製造方法
WO2022044562A1 (ja) * 2020-08-26 2022-03-03 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
DE112021004491T5 (de) 2020-08-26 2023-07-06 Sumco Corporation Epitaktischer siliziumwafer und verfahren zu dessen herstellung sowie verfahren zur herstellung eines halbleiterbauelements
JP7416270B2 (ja) 2020-08-26 2024-01-17 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JPWO2022044562A1 (ja) * 2020-08-26 2022-03-03
KR102755322B1 (ko) 2020-08-26 2025-01-14 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
US12414388B2 (en) 2020-08-26 2025-09-09 Sumco Corporation Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device
JP2022173926A (ja) * 2021-05-10 2022-11-22 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法
JP7537356B2 (ja) 2021-05-10 2024-08-21 株式会社Sumco 半導体エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TWI487007B (zh) 2015-06-01
CN103534791B (zh) 2016-05-11
US9847370B2 (en) 2017-12-19
US20140080247A1 (en) 2014-03-20
DE112012002072B4 (de) 2023-11-16
KR20140009565A (ko) 2014-01-22
KR101991882B1 (ko) 2019-06-21
US20170077171A1 (en) 2017-03-16
DE112012002072T5 (de) 2014-02-20
KR20150127740A (ko) 2015-11-17
JP5673811B2 (ja) 2015-02-18
US9496139B2 (en) 2016-11-15
TW201246298A (en) 2012-11-16
JPWO2012157162A1 (ja) 2014-07-31
CN103534791A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US20240297201A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015104965A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6070095B2 (ja) エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280023592.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12785582

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013514962

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14116318

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120120020723

Country of ref document: DE

Ref document number: 112012002072

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20137032894

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12785582

Country of ref document: EP

Kind code of ref document: A1