WO2012036207A1 - インダクタ - Google Patents

インダクタ Download PDF

Info

Publication number
WO2012036207A1
WO2012036207A1 PCT/JP2011/070993 JP2011070993W WO2012036207A1 WO 2012036207 A1 WO2012036207 A1 WO 2012036207A1 JP 2011070993 W JP2011070993 W JP 2011070993W WO 2012036207 A1 WO2012036207 A1 WO 2012036207A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
wiring
terminal
inductor wiring
phase side
Prior art date
Application number
PCT/JP2011/070993
Other languages
English (en)
French (fr)
Inventor
大友　祐輔
宏明 桂井
秀俊 小野寺
亮 土谷
Original Assignee
日本電信電話株式会社
国立大学法人京都大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社, 国立大学法人京都大学 filed Critical 日本電信電話株式会社
Priority to US13/823,716 priority Critical patent/US9082543B2/en
Priority to CN201180044567.3A priority patent/CN103168354B/zh
Priority to JP2012534037A priority patent/JP5463580B2/ja
Publication of WO2012036207A1 publication Critical patent/WO2012036207A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Definitions

  • the present invention is mainly applied to an inductor formed by using a metal wiring layer in a semiconductor integrated circuit handling a high-frequency signal such as a transimpedance amplifier used in an optical receiver module or a laser driving circuit used in an optical transmitter module, and has a particularly high frequency.
  • the present invention relates to an inductor essential for a peaking circuit that realizes a response.
  • Silicon CMOS transistors have a high degree of integration and can provide semiconductor integrated circuits at low cost when mass-produced.
  • a silicon CMOS transistor has a lower cutoff frequency and a lower circuit operating frequency than a transistor using a compound semiconductor typified by InP or the like.
  • a method of extending the bandwidth by forming a inductor by winding a metal wire in a spiral shape and adding this inductor to the load resistance or feedback resistance of a transistor is widely used. It has been. According to such a peaking circuit using a spiral inductor, it is possible to extend the band of the semiconductor integrated circuit by about two times compared to before using the inductor.
  • the area of the inductor is significantly larger than the area of the transistor, there is a problem that the area of the semiconductor integrated circuit is increased and the cost of the semiconductor integrated circuit is increased.
  • 11C and 11D are equivalent circuit diagrams of the inductors of FIGS. 11A and 11B, respectively. Terminals a, b, and c in FIGS. 11A and 11B correspond to terminals a, b, and c in FIGS. 11C and 11D. 11A to 11D, there are two inductors L1 and L2 used for peaking. 11C and 11D, k is a coupling coefficient between the inductor L1 and the inductor L2.
  • these two inductors L1 and L2 are formed by being continuously wound around one inductor spiral.
  • the winding direction of the inductor L1 is reversed to reverse the coupling direction of the inductor L1 and the inductor L2.
  • FIG. 12 shows a circuit diagram of the peaking circuit disclosed in Document 1 and its equivalent circuit diagram.
  • FIG. 12 shows an example in which a peaking circuit is used for the buffer circuit.
  • the buffer circuit includes a transistor M5, a load resistor R3, and a current source IS2.
  • the peaking circuit including the inductors L1 and L2 is inserted between the load resistor R3 and the drain of the transistor M5, and the connection point between the inductor L1 and the inductor L2 is connected to the output terminal OUT of the buffer.
  • the connection form of the inductors L1 and L2 connected in series is called a double shunt form.
  • the configuration on the left side of FIG. 12 shows an equivalent circuit of this peaking circuit. That is, the peaking circuit including the double shunt inductors L1 and L2 includes the double shunt inductors L1eff and L2eff, and the inductor L3eff inserted between the connection point of the inductors L1eff and L2eff and the output terminal OUT. It is equivalent to a peaking circuit composed of The inductor L3eff is an inductor equivalently formed by inductive coupling between the inductor L1 and the inductor L2. A connection form of the inductor connecting the output node of the circuit and the circuit like the inductor L3eff is called a series form.
  • the frequency band of the semiconductor integrated circuit can be effectively extended.
  • a series-type inductor L3eff is equivalently formed, but this inductor L3eff and double-shunt-type inductors L1eff and L2eff do not form inductive coupling.
  • the peaking circuit disclosed in Document 1 has a problem that it is difficult to design peaking characteristics because inductive coupling related to the inductor L3eff cannot be used as a design parameter.
  • the peaking circuit disclosed in Document 1 has a problem that the direction of inductive coupling between the double shunt form and the series form cannot be freely selected.
  • the present invention has been made to solve the above problems, and provides an inductor capable of reducing an area required for forming a peaking circuit and increasing a degree of freedom in designing a peaking characteristic. With the goal.
  • the inductor according to the present invention is formed in a spiral shape on the outer periphery of the inductor region, the first inductor wire having the start point connected to the first terminal, and the end point of the first inductor wire as the start point.
  • the first inductor wire is formed in a spiral shape on the inner periphery, and the end point is connected to the second terminal, and the connection point between the first inductor wire and the second inductor wire is the starting point.
  • a third inductor wiring formed in a spiral shape in a region sandwiched between the inductor wiring and the second inductor wiring and having an end point connected to a third terminal.
  • the present invention since three inductor wirings can be formed with a single spiral area, a peaking circuit having a large band extending effect using three inductors can be formed with a small area. According to the present invention, the area of the inductor required for forming the peaking circuit can be reduced by half compared to the case where the double shunt type inductor and the series type inductor are provided in separate inductor regions. As a result, according to the present invention, a semiconductor integrated circuit that operates at high speed can be provided at low cost.
  • the coupling coefficient and the coupling direction between the inductor wires can be freely selected, and the inductor, the capacitance, Therefore, the degree of freedom in designing peaking characteristics can be increased.
  • the band extending effect of the peaking circuit can be enhanced as compared with the case where a conventional inductor is used.
  • FIG. 1 is a plan view of an inductor according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the inductor according to the first embodiment of the present invention.
  • FIG. 3 is a circuit diagram of a CML circuit using the inductor according to the first embodiment of the present invention as a peaking circuit.
  • FIG. 4 is a plan view of an inductor according to a second embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an inductor according to a second embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a CML circuit using the inductor according to the second embodiment of the present invention as a peaking circuit.
  • FIG. 1 is a plan view of an inductor according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the inductor according to the first embodiment of the present invention.
  • FIG. 3 is a circuit diagram of a CML circuit using the in
  • FIG. 7 is a diagram for explaining the area reduction effect by the inductor according to the first and second embodiments of the present invention.
  • FIG. 8 is a diagram for explaining the band extending effect by the inductor according to the second embodiment of the present invention.
  • FIG. 9 is a diagram for explaining the band extending effect by the inductor according to the second embodiment of the present invention.
  • FIG. 10 is a diagram showing the group delay of the CML circuit using the conventional inductor and the CML circuit using the inductor according to the second embodiment of the present invention.
  • 11A to 11B are plan views of a conventional double shunt inductor.
  • 11C to 11D are equivalent circuit diagrams of a conventional double shunt-type inductor.
  • FIG. 12 is a circuit diagram showing a peaking circuit using a double shunt inductor and an equivalent circuit thereof.
  • FIG. 1 is a plan view of an inductor according to a first embodiment of the present invention
  • FIG. 2 is a cross-sectional view of the inductor of FIG.
  • a plurality of metal wiring layers are shown through.
  • an inductor 1 according to the present embodiment includes a first shunt inductor L11P (first inductor wiring), a second shunt inductor L12P (second inductor wiring), and a first series inductor L13P (first inductor wiring). 3 inductor wiring).
  • an inductor region a rectangular or circular region where the inductors L11P, L12P, and L13P are formed is referred to as an inductor region.
  • the area indicated by the dotted line is the inductor area.
  • the first shunt inductor L11P is formed using the first metal wiring layer 30, and is formed in a spiral shape so as to make one round of the outermost periphery of the inductor region clockwise in plan view.
  • the starting point of the first shunt inductor L11P is connected to the terminal N11P.
  • the second shunt inductor L12P is formed by using the first metal wiring layer 30, and makes the innermost circumference of the inductor region four-thirds clockwise in plan view starting from the end point of the first shunt inductor L11P. Thus, it is formed in a spiral shape.
  • the end point of the second shunt inductor L12P is connected to the terminal N12P.
  • the second shunt inductor L12P intersects the first shunt inductor L11P and the first series inductor L13P on the way to the terminal N12P, it is connected to the second metal wiring layer 31 by the contact (via hole) 10. Thereafter, the second metal wiring layer 31 is used to connect to the terminal N12P. Thereby, the second shunt inductor L12P can be connected to the terminal N12P without contacting the first shunt inductor L11P and the first series inductor L13P.
  • the first series inductor L13P is formed using the first metal wiring layer 30, and the first shunt inductor L11P and the second shunt inductor L11P are connected to the first shunt inductor L11P starting from the connection point 11 between the first shunt inductor L11P and the second shunt inductor L12P. It is formed in a spiral shape so as to make a half turn counterclockwise in plan view on the circumference between the two shunt inductors L12P. In other words, the first series inductor L13P is formed in a reverse winding with the first shunt inductor L11P along the inside of the first shunt inductor L11P. The end point of the first series inductor L13P is connected to the terminal N13P.
  • the first series inductor L13P crosses the first shunt inductor L11P on the way to the terminal N13P, the first series inductor L13P is connected to the second metal wiring layer 31 by the contact 12, and thereafter the second metal wiring layer 31. To be connected to the terminal N13P.
  • the first series inductor L13P can be connected to the terminal N13P without contacting the first shunt inductor L11P.
  • the first metal wiring layer 30 and the second metal wiring layer 31 are insulated by the insulating layer 13 as shown in FIG.
  • the inductor 1 can be manufactured by the two metal wiring layers 30 and 31 and the insulating layer 13. These metal wiring layers 30 and 31 and the insulating layer 13 are formed on a semiconductor substrate (not shown).
  • the winding direction from the start point to the end point of the second shunt inductor L12P may be the same direction as the winding direction from the start point to the end point of the first shunt inductor L11P or may be in the opposite direction.
  • the winding direction from the start point to the end point of the first series inductor L13P may be the same direction as the winding direction from the start point to the end point of the first shunt inductor L11P or may be in the opposite direction.
  • the first shunt inductor L11P and the first series inductor L13P are coupled in the reverse direction to increase the peaking gain of the resonance frequency by the first series inductor L13P. The effect that can be set to the high-frequency side while suppressing.
  • FIG. 3 shows a CML (Current Mode Logic) circuit using the inductor 1 of this embodiment shown in FIGS. 1 and 2 as a peaking circuit.
  • the CML circuit includes a MOS transistor M1 having a gate connected to the positive phase input terminal INP, a MOS transistor M2 having a gate connected to the negative phase input terminal INN, a gate connected to the power supply VDD, and a source connected to the MOS transistor M1.
  • the MOS transistor M3 connected to the drain, the gate connected to the power supply VDD, the MOS transistor M4 connected to the drain of the MOS transistor M2, the anode terminal connected in common to the sources of the MOS transistors M1 and M2,
  • the current source IS1 whose cathode is grounded, the terminal N11P is connected to the drain of the MOS transistor M3, the inductor 1 whose terminal N13P is connected to the output terminal OUTP of the CML circuit, and the terminal N11N are connected to the drain of the MOS transistor M4.
  • Terminal N13N is CM Inductor 1a connected to output terminal OUTN of the circuit, one end connected to power supply VDD, the other end connected to terminal N12P of inductor 1, one end connected to power supply VDD, and the other end to inductor And a load resistor R2 connected to a terminal N12N of 1a.
  • the configuration of the inductor 1 on the positive phase side is as shown in FIGS.
  • the inductor 1a on the opposite phase side has the same configuration as the inductor 1. That is, the inductor 1a corresponds to the inductor 1 in which L11P, L12P, L13P, N11P, N12P, and N13P are replaced with L11N, L12N, L13N, N11N, N12N, and N13N, respectively, and detailed description thereof is omitted.
  • K112P is a coupling coefficient between the first shunt inductor L11P and the second shunt inductor L12P
  • K131P is a coupling coefficient between the first shunt inductor L11P and the first series inductor L13P
  • K123P is the first coupling coefficient.
  • 2 is a coupling coefficient between the second shunt inductor L12P and the first series inductor L13P.
  • K112N is a coupling coefficient between the first shunt inductor L11N and the second shunt inductor L12N
  • K131N is a coupling coefficient between the first shunt inductor L11N and the first series inductor L13N
  • K123N is the first coupling coefficient
  • 2 is a coupling coefficient between the second shunt inductor L12N and the first series inductor L13N.
  • a differential signal is input to the positive phase input terminal INP and the negative phase input terminal INN of the CML circuit.
  • a load capacitor (not shown) is connected to the output terminals OUTP and OUTN. This load capacitance is a parasitic capacitance component caused by a transistor of a circuit connected to the subsequent stage of the CML circuit.
  • the CML circuit is required to amplify the differential input signal with a desired gain. It is ideal to obtain a desired gain flatly up to a desired high frequency band.
  • the amplitude of the output voltage output from the output terminal OUTP of the CML circuit is determined by the product of the value of the resistor R1 and the current I flowing through the current source IS1 in terms of DC.
  • the amplitude of the output voltage output from the output terminal OUTN is determined by the product of the value of the resistor R2 and the current I in terms of DC.
  • the ratio of the output voltage amplitude to the input voltage amplitude becomes the gain of the CML circuit.
  • the CML has a time constant R1 ⁇ C determined by the total capacitance C obtained by adding the parasitic capacitances of the terminals N11P and N12P to the load capacitance added to the output terminal OUTP and the load resistance R1.
  • a -3 dB band on the positive phase side of the circuit is determined. Therefore, when the total capacity C is large, the frequency band of the CML circuit is lowered.
  • the load capacitance added to the output terminal OUTP is separated from the CML circuit by the first series inductor L13P of the inductor 1 at high frequency. Further, the parasitic capacitance of the terminal N11P is separated from the CML circuit by the first shunt inductor L11P in high frequency, and the parasitic capacitance of the terminal N12P is separated from the CML circuit by the second shunt inductor L12P in high frequency.
  • the response of the output voltage of the CML circuit is such that the high frequency pole (resonance frequency) of the resonance circuit composed of the parasitic capacitance of the terminal N11P and the first shunt inductor L11P, the parasitic capacitance of the terminal N12P, and the second shunt. It is determined by the high frequency pole of the resonance circuit composed of the inductor L12P, the load capacitance added to the output terminal OUTP, and the high frequency pole of the resonance circuit composed of the first series inductor L13P.
  • the description of the high-frequency operation on the opposite phase side of the CML circuit is omitted because the description related to the output terminal OUTP and the inductor 1 may be replaced with the description related to the output terminal OUTN and the inductor 1a.
  • the frequency band of the CML circuit can be extended by the peaking circuit including the inductors L11P, L12P, and L13 and the peaking circuit including the inductors L11N, L12N, and L13N.
  • three inductors can be formed with an area of one inductor spiral, so that a peaking circuit having a large band extending effect using three inductors can be formed with a small area.
  • the area of the inductor required for forming the peaking circuit can be reduced to 1 ⁇ 2 compared to the case where the double shunt inductor and the series inductor are provided in separate inductor regions.
  • a semiconductor integrated circuit that operates at high speed can be provided at low cost.
  • the inductive coupling related to the inductor L3eff cannot be used as a design parameter, and the directionality of the inductive coupling between the double shunt form and the series form can be freely selected. Therefore, there is a problem that the degree of freedom of adjusting the values of the capacitors and inductors constituting the peaking circuit to the desired peaking amount and peaking frequency is small.
  • the inductor value when the peaking frequency is set on the low frequency side, the inductor value must be set large, so that the peaking amount becomes too large. Conversely, if the inductor value is decreased in order to suppress the peaking amount, the peaking frequency becomes too high, and it becomes difficult to obtain a desired flat band extension.
  • the winding direction of each inductor and the distance between the inductors are changed at the time of design, so that the distance between the first and second shunt inductors L11P and L12P and the first series inductor L13P is changed.
  • the coupling coefficients K131P and K123P and the coupling direction can be freely selected, and the relationship between the inductor and the capacitance can be adjusted. Therefore, the degree of freedom in designing the peaking characteristics can be increased.
  • the coupling coefficients K131N and K123N and the coupling direction between the first and second shunt inductors L11N and L12N and the first series inductor L13N can be freely selected for the reverse phase side. In the present embodiment, a further band extension effect can be obtained by increasing the degree of freedom in designing the peaking characteristics.
  • the first series inductor L13P which is a series-shaped inductor of the peaking circuit, is formed in a reverse winding with the first shunt inductor L11P, which is a double-shunt-shaped inductor of the peaking circuit. If the first series inductor L13P is formed in a reverse winding with the first shunt inductor L11P, the degree of freedom in selecting the coupling direction is limited, but the band extending effect of the peaking circuit can be further enhanced.
  • the inductive coupling between the first series inductor L13P and the first shunt inductor L11P is formed by reverse winding so that the resonance frequency formed by the capacitance of the load connected to the terminal N13P and the first series inductor L13P. Produces the effect of moving the to the high frequency side. This action is different from the action obtained by simply reducing the self-inductance of the first series inductor L13P.
  • each inductor wiring is formed by using the first metal wiring layer, and is formed so as to be retracted to the second metal wiring layer through the contact only at the portion intersecting with the other inductor wiring.
  • a plurality of inductors can be manufactured with two metal wiring layers.
  • a semiconductor integrated circuit including a peaking circuit using a plurality of inductors can be provided at low cost.
  • the first series inductor L13P includes a portion formed in a region sandwiched between the inner periphery of the first shunt inductor L11P and the inner periphery of the second shunt inductor L12P. There is a portion formed in a region sandwiched between the inner periphery of the first shunt inductor L11P and the outer periphery of the second shunt inductor L12P. In either of these two regions, the first series inductor L13P may be formed.
  • the adjacent arrangement and winding direction of the first shunt inductor L11P and the first series inductor L13P determine the value and positive / negative of the mutual inductance.
  • FIG. 4 is a plan view of an inductor according to a second embodiment of the present invention
  • FIG. 5 is a cross-sectional view taken along the line BB of the inductor of FIG.
  • a plurality of metal wiring layers are shown through.
  • three inductors used on the positive phase side of the differential circuit and three inductors used on the negative phase side are wound in one spiral.
  • FIG. 4 is a plan view of an inductor according to a second embodiment of the present invention
  • FIG. 5 is a cross-sectional view taken along the line BB of the inductor of FIG.
  • a plurality of metal wiring layers are shown through.
  • three inductors used on the positive phase side of the differential circuit and three inductors used on the negative phase side are wound in one spiral.
  • the inductor 2 of the present embodiment includes a first shunt inductor L11P (first inductor wiring) on the positive phase side, a second shunt inductor L12P (second inductor wiring) on the positive phase side, The first series inductor L13P (third inductor wiring) on the positive phase side, the first shunt inductor L11N (fourth inductor wiring) on the negative phase side, and the second shunt inductor L12N (first inductor) on the negative phase side 5 inductor wiring) and a first series inductor L13N (sixth inductor wiring) on the opposite phase side. Similar to FIG. 1, in FIG. 4, the region indicated by the dotted line is the inductor region.
  • the first shunt inductor L11P on the positive phase side is formed using the first metal wiring layer 30, and is formed in a spiral shape so as to make one round of the outer periphery of the inductor region clockwise in plan view.
  • the starting point of the first shunt inductor L11P on the positive phase side is connected to the terminal N11P.
  • the second shunt inductor L12P on the positive phase side is formed by using the first metal wiring layer 30, and the inner periphery of the inductor region is clockwise when viewed from the top, starting from the end point of the first shunt inductor L11P on the positive phase side. It is formed in a spiral shape so as to make four thirds of the circle.
  • the end point of the second shunt inductor L12P on the positive phase side is connected to the terminal N12P.
  • the second shunt inductor L12P on the positive phase side includes the first shunt inductor L11P on the positive phase side, the first series inductor L13P on the positive phase side, and the first shunt on the negative phase side on the way to the terminal N12P. Since it crosses the inductor L11N and the second shunt inductor L12N on the opposite phase side, it is connected to the second metal wiring layer 31 by the contact (via hole) 10, and thereafter the terminal N12P is connected to the terminal N12P using the second metal wiring layer 31. Formed to connect.
  • the second shunt inductor L12P on the positive phase side can be connected to the terminal N12P.
  • the first series inductor L13P on the positive phase side is formed using the first metal wiring layer 30, and is a connection point between the first shunt inductor L11P on the positive phase side and the second shunt inductor L12P on the positive phase side.
  • 11 starting from the first shunt inductor L11P on the positive phase side and the second shunt inductor L12P on the positive phase side is formed in a spiral shape so as to make a half turn counterclockwise in plan view. Is done. That is, the first series inductor L13P on the positive phase side is formed in a reverse winding with the first shunt inductor L11P on the positive phase side along the inside of the first shunt inductor L11P on the positive phase side. The end point of the first series inductor L13P on the positive phase side is connected to the terminal N13P.
  • the first series inductor L13P on the positive phase side crosses the first shunt inductor L11P on the positive phase side and the first shunt inductor L11N on the negative phase side on the way to the terminal N13P.
  • the second metal wiring layer 31 is connected to the terminal N13P using the second metal wiring layer 31 thereafter.
  • the first series inductor L13P on the positive phase side can be connected to the terminal N13P without contacting the first shunt inductor L11P on the positive phase side and the first shunt inductor L11N on the negative phase side.
  • the first shunt inductor L11N on the opposite phase side is formed using the first metal wiring layer 30, and is formed in a spiral shape so that the outer periphery of the inductor region makes one turn counterclockwise in plan view.
  • the starting point of the first shunt inductor L11N on the negative phase side is connected to the terminal N11N.
  • the first shunt inductor L11N on the negative phase side intersects the first shunt inductor L11P on the positive phase side in the middle from the start point to the end point, it is connected to the second metal wiring layer 31 by the contact 14,
  • the second metal wiring layer 31 is formed up to the position of the contact 15 where the intersection with the first shunt inductor L11P on the positive phase side ends.
  • the first shunt inductor L11N on the opposite phase side is connected to the first metal wiring layer 30 through the contact 15 and thereafter formed using the first metal wiring layer 30 up to the end point position. Thereby, the first shunt inductor L11N on the negative phase side can be formed without contacting the first shunt inductor L11P on the positive phase side.
  • the second shunt inductor L12N on the negative phase side is formed by using the first metal wiring layer 30, and the inner circumference of the inductor region is counterclockwise in plan view starting from the end point of the first shunt inductor L11N on the negative phase side. It is formed in a spiral shape so that it makes four-thirds round. The end point of the second shunt inductor L12N on the negative phase side is connected to the terminal N12N.
  • the second shunt inductor L12N on the opposite phase side intersects with the second shunt inductor L12P on the positive phase side in the middle from the starting point to the terminal N12N, it is connected to the second metal wiring layer 31 by the contact 16.
  • the second metal wiring layer 31 is formed up to the position of the contact 17 where the intersection with the second shunt inductor L12P on the positive phase side ends. Then, the second shunt inductor L12N on the opposite phase side is connected to the first metal wiring layer 30 by the contact 17.
  • the second metal wiring by the contact 18 is used.
  • the second metal wiring layer 31 is formed up to the position of the contact 19 connected to the layer 31 and ending with the second shunt inductor L12P on the positive phase side.
  • the second shunt inductor L12N on the opposite phase side is connected to the first metal wiring layer 30 by the contact 19.
  • the second shunt inductor L12N on the negative phase side includes the first shunt inductor L11P on the positive phase side, the second shunt inductor L12P on the positive phase side, the first shunt inductor L11N on the negative phase side, and the negative phase side. Since it intersects with the first series inductor L13N, it is connected to the second metal wiring layer 31 through the contact 20, and thereafter connected to the terminal N12N using the second metal wiring layer 31.
  • the first shunt inductor L11P on the positive phase side, the second shunt inductor L12P on the positive phase side, the first shunt inductor L11N on the negative phase side, and the first series inductor L13N on the negative phase side are not contacted.
  • the second shunt inductor L12N on the opposite phase side can be connected to the terminal N12N.
  • the negative phase side first series inductor L13N is formed using the first metal wiring layer 30, and is a connection point between the negative phase side first shunt inductor L11N and the negative phase side second shunt inductor L12N. Starting from the position of the contact 16 as a starting point, a circle between the first shunt inductor L11N on the opposite phase side and the second shunt inductor L12N on the opposite phase side is halved clockwise in plan view. It is formed in a spiral shape. That is, the negative-phase side first series inductor L13N is formed in a reverse winding with the negative-phase side first shunt inductor L11N along the inside of the negative-phase side first shunt inductor L11N. The end point of the negative-phase side first series inductor L13N is connected to the terminal N13N.
  • the first series inductor L13N on the negative phase side crosses the first shunt inductor L11P on the positive phase side and the first shunt inductor L11N on the negative phase side on the way to the terminal N13N
  • the second metal wiring layer 31 is connected to the terminal N13N using the second metal wiring layer 31. Accordingly, the first series inductor L13N on the negative phase side can be connected to the terminal N13N without contacting the first shunt inductor L11P on the positive phase side and the first shunt inductor L11N on the negative phase side.
  • the first metal wiring layer 30 and the second metal wiring layer 31 are insulated by the insulating layer 13 as shown in FIG.
  • the inductor 2 can be manufactured by the two metal wiring layers 30 and 31 and the insulating layer 13. These metal wiring layers 30 and 31 and the insulating layer 13 are formed on a semiconductor substrate (not shown).
  • the winding direction from the start point to the end point of the second shunt inductor L12P on the positive phase side may be the same as the winding direction from the start point to the end point of the first shunt inductor L11P on the positive phase side, or may be the opposite direction.
  • the winding direction from the start point to the end point of the first series inductor L13P on the positive phase side may be the same as the winding direction from the start point to the end point of the first shunt inductor L11P on the positive phase side, or may be the reverse direction.
  • the winding direction from the start point to the end point of the second shunt inductor L12N on the negative phase side may be the same as the winding direction from the start point to the end point of the first shunt inductor L11N on the negative phase side, Good.
  • the winding direction from the start point to the end point of the first series inductor L13N on the negative phase side may be the same direction as the winding direction from the start point to the end point of the first shunt inductor L11N on the negative phase side, or may be the reverse direction.
  • the first shunt inductor L11N on the negative phase side passes through the spiral center 22 of the inductors L11P, L12P, L13P, L11N, L12N, and L13N on the positive phase side and the negative phase side.
  • a straight line 23 that is straight and parallel to the plane on which the spiral is formed is symmetrical with the first shunt inductor L11P on the positive phase side.
  • the second shunt inductor L12N on the negative phase side is formed symmetrically with the second shunt inductor L12P on the positive phase side with respect to the straight line 23.
  • the first series inductor L13N on the negative phase side is formed in line symmetry with the first series inductor L13P on the positive phase side with respect to the straight line 23.
  • the inductors L11P, L12P, and L13P on the positive phase side and the inductors L11N, L12N, and L13N on the negative phase side are arranged in line symmetry, which is necessary for the peaking circuit for differential signals.
  • An optimal layout for integrating six inductors with a small number of layers can be realized.
  • the mutual conductance may be somewhat small, for example, the positive phase side inductors L11P, L12P, and L13P, or the negative phase side inductors L11N, L12N, and L13N are connected to the spiral center 22 according to the convenience of the circuit layout. You may rotate and arrange
  • FIG. 6 shows a CML circuit using the inductor 2 shown in FIGS. 4 and 5 as a peaking circuit.
  • the CML circuit includes a MOS transistor M1 having a gate connected to the positive phase input terminal INP, a MOS transistor M2 having a gate connected to the negative phase input terminal INN, a gate connected to the power supply VDD, and a source connected to the MOS transistor M1.
  • the MOS transistor M3 connected to the drain, the gate connected to the power supply VDD, the MOS transistor M4 connected to the drain of the MOS transistor M2, the anode terminal connected in common to the sources of the MOS transistors M1 and M2,
  • the current source IS1 whose cathode is grounded, the terminal N11P is connected to the drain of the MOS transistor M3, the terminal N11N is connected to the drain of the MOS transistor M4, the terminal N13P is connected to the output terminal OUTP of the CML circuit, and the terminal N13N is connected Output terminal of CML circuit
  • the inductor 2 connected to the UTN, one end of the load resistor R1 connected to the power supply VDD, the other end connected to the terminal N12P of the inductor 2, the other end connected to the power supply VDD, and the other end connected to the terminal N12N of the inductor 2 And a load resistor R2 connected to the.
  • a differential signal is input to the positive phase input terminal INP and the negative phase input terminal INN of the CML circuit.
  • a load capacitor (not shown) is connected to the output terminals OUTP and OUTN. As described in the first embodiment, this load capacitance is a parasitic capacitance component caused by a transistor of a circuit connected to a subsequent stage of the CML circuit.
  • the CML circuit is required to amplify the differential input signal with a desired gain. It is ideal to obtain a desired gain flatly up to a desired high frequency band.
  • the amplitude of the output voltage output from the output terminal OUTP of the CML circuit is determined by the product of the value of the resistor R1 and the current I flowing through the current source IS1 in terms of DC.
  • the amplitude of the output voltage output from the output terminal OUTN is determined by the product of the value of the resistor R2 and the current I in terms of DC.
  • the ratio of the output voltage amplitude to the input voltage amplitude becomes the gain of the CML circuit.
  • the CML has a time constant R1 ⁇ C determined by the total capacitance C obtained by adding the parasitic capacitances of the terminals N11P and N12P to the load capacitance added to the output terminal OUTP and the load resistance R1.
  • a -3 dB band on the positive phase side of the circuit is determined. Therefore, when the total capacity C is large, the frequency band of the CML circuit is lowered.
  • the load capacitance added to the output terminal OUTP is separated from the CML circuit at high frequency by the first series inductor L13P on the positive phase side of the inductor 2.
  • the parasitic capacitance of the terminal N11P is separated from the CML circuit by the first shunt inductor L11P on the positive phase side in a high frequency manner, and the parasitic capacitance of the terminal N12P is separated from the CML circuit by the second shunt inductor L12P on the positive phase side. Separated in high frequency.
  • the response of the output voltage of the CML circuit includes the high frequency pole (resonance frequency) of the resonance circuit composed of the parasitic capacitance of the terminal N11P and the first shunt inductor L11P on the positive phase side, and the parasitic capacitance of the terminal N12P.
  • the description relating to the output terminal OUTP and the positive phase side inductors L11P, L12P, and L13P may be replaced with the description relating to the output terminal OUTN and the negative phase side inductors L11N, L12N, and L13N. The description is omitted.
  • the frequency band of the CML circuit is extended by the peaking circuit including the inductors L11P, L12P, and L13 on the positive phase side and the peaking circuit including the inductors L11N, L12N, and L13N on the negative phase side.
  • the peaking circuit including the inductors L11P, L12P, and L13 on the positive phase side and the peaking circuit including the inductors L11N, L12N, and L13N on the negative phase side.
  • three inductors on the positive phase side and three inductors on the negative phase side can be formed with the area of one inductor spiral, so three on the positive phase side and the negative phase side.
  • a peaking circuit having a large band extending effect using inductors can be formed in a small area.
  • the area of the inductor required to form the peaking circuit can be reduced to 1 ⁇ 4 compared to the case where the double shunt inductor and the series inductor are provided in separate inductor regions.
  • the area required for forming the inductor can be reduced by half.
  • a semiconductor integrated circuit having a differential configuration that operates at high speed can be provided at low cost.
  • the inductive coupling related to the inductor L3eff cannot be used as a design parameter, and the directionality of the inductive coupling between the double shunt form and the series form can be freely selected. Since this is not possible, there is little freedom to match the values of the capacitors and inductors constituting the peaking circuit to the desired peaking amount and peaking frequency.
  • the first and second shunt inductors L11P on the positive phase side are changed by changing the order in which the inductors are adjacent, the winding direction of the inductors, and the distance between the inductors at the time of design. Since the coupling coefficients K131P and K123P and the coupling direction between the L12P and the first series inductor L13P on the positive phase side can be freely selected and the relationship between the inductor and the capacitance can be adjusted, the peaking characteristics can be designed. Can increase the degree of freedom.
  • the coupling coefficients K131N and K123N and the coupling direction between the first and second shunt inductors L11N and L12N on the negative phase side and the first series inductor L13N on the negative phase side can be freely set. You can choose.
  • a further band extension effect can be obtained by increasing the degree of freedom in designing the peaking characteristics.
  • the inductor group on the positive phase side and the inductor group on the negative phase side can be strongly inductively coupled. As a result, in this embodiment, the band extending effect of the peaking circuit can be enhanced as compared with the case where a conventional inductor is used.
  • the first series inductor L13N on the opposite phase side that becomes the inductor in the series form of the peaking circuit is reversely wound with the first shunt inductor L11N on the opposite phase side that becomes an inductor in the double shunt form of the peaking circuit.
  • the degree of freedom in selecting the coupling direction is limited, but the band extending effect of the peaking circuit is reduced. It can be further increased.
  • each inductor wiring is formed by using the first metal wiring layer, and is formed so as to be retracted to the second metal wiring layer through the contact only at the portion intersecting with the other inductor wiring.
  • a plurality of inductors can be manufactured with two metal wiring layers.
  • a semiconductor integrated circuit including a peaking circuit using a plurality of inductors can be provided at low cost.
  • FIG. 7 shows the area of the inductor forming the peaking circuit having the differential configuration as shown in FIG.
  • the area of the inductor 2 of the second embodiment is normalized with the area being 1.
  • a region for one inductor 2 is referred to as an inductor region.
  • 700 represents the total area of the inductors 1 and 1a of the first embodiment
  • 701 represents the area of the inductor 2 of the second embodiment
  • 702 represents the conventional inductor disclosed in Document 1 in positive phase.
  • the total area provided on each of the side and the negative phase side is shown
  • reference numeral 703 shows the total area obtained by adding a series inductor on the positive phase side and the negative phase side separately to the conventional inductor.
  • the double shunt configuration is formed in one inductor region.
  • a series-type inductor is added to the double-shunt-type inductor, two inductor regions are required only on the positive phase side, so that the entire differential circuit is equivalent to four inductor regions as indicated by 703 in FIG. Requires area.
  • two inductor regions can be reduced as indicated by 702 in FIG. Inductive coupling between series inductors cannot be created to contribute to band stretching.
  • a peaking circuit that can use inductive coupling between a double shunt type inductor and a series type inductor can be formed by two inductor regions.
  • a peaking circuit having a differential configuration can be formed by one inductor region.
  • 800 indicates the frequency characteristic of the CML circuit using the conventional inductor disclosed in Document 1
  • 801 indicates the frequency characteristic of the CML circuit using the inductor 2 of the second embodiment.
  • a CML circuit was formed using a 0.18 ⁇ m CMOS transistor, a circuit twice as large as the load of the CML circuit was connected, and the gain of the CML circuit was calculated by simulation.
  • the inductors L11P and L11N in FIG. , K123P, K112N, K131N, and K123N are all 0.
  • the value of each inductor is adjusted by simulation to determine the value that the frequency band of the CML circuit extends most.
  • the frequency characteristic of the CML circuit simulated by actually laying out the inductor 2 of the second embodiment and using the inductance value and the coupling coefficient extracted by electromagnetic field analysis is a characteristic indicated by reference numeral 801 in FIG.
  • the inductors L11P and L11N are 0.335 nH
  • the inductors L12P and L12N are 0.110 nH
  • the inductors L13P and L13N are 0.125 nH.
  • the coupling coefficient K112P between the inductor L11P and the inductor L12P is 0.2
  • the coupling coefficient K131P between the inductor L11P and the inductor L13P is ⁇ 0.4
  • the coupling coefficient between the inductor L11P and the inductor L11N is ⁇
  • the coupling coefficient between the inductor L11P and the inductor L12N is ⁇ 0.2
  • the coupling coefficient between the inductor L11P and the inductor L13N is 0.33.
  • the coupling coefficient between the inductor L12P and the inductor L11N is ⁇ 0.2, the coupling coefficient between the inductor L12P and the inductor L12N is ⁇ 0.4, and the coupling coefficient between the inductor L12P and the inductor L13N is 0. 34, the coupling coefficient between the inductor L13P and the inductor L11N is 0.33, the coupling coefficient between the inductor L13P and the inductor L12N is 0.34, and the coupling coefficient K112N between the inductor L11N and the inductor L12N is 0.2.
  • the coupling coefficient K131N between the inductor L11N and the inductor L13N is ⁇ 0.4.
  • a coefficient having an absolute value of a coupling coefficient smaller than 0.1 was set to 0.
  • the inductive mutual coupling between the inductors realized in the second embodiment provides a band extending effect exceeding 20% as compared with the CML circuit using the conventional inductor, and has a flat gain characteristic. It can be seen that
  • 900 indicates the -3 dB band of the CML circuit using the conventional inductor disclosed in Document 1
  • 901 indicates the -3 dB band of the CML circuit using the inductor of the second embodiment.
  • FIG. 9 it is assumed that an inductor is created in the metal wiring layer of the semiconductor integrated circuit, and the -3 dB band of the CML circuit when a ground capacitance, which is a parasitic capacitance of the metal wiring, is added to each inductor by simulation. Calculated.
  • the wiring parasitic capacitance magnification is “1”, and when the parasitic capacitance is doubled, the wiring parasitic capacitance magnification is “2”.
  • the wiring parasitic capacitance magnification “0” is shown, and the calculated value of the ⁇ 3 dB band of the CML circuit in each case is shown. Note that, in the CML circuit using the conventional inductor, as shown in FIG. 12, the inductor L3eff is virtually formed, and therefore no parasitic capacitance is added only to the inductor L3eff.
  • the band is reduced by about 1.5 GHz due to the parasitic capacitance, but in the CML circuit using the conventional inductor, the band is reduced by about 1 GHz due to the parasitic capacitance.
  • a band extending effect of about 20% can be obtained compared to the CML circuit using the conventional inductor regardless of the presence or absence of parasitic capacitance. I understand.
  • the parasitic capacitance attached to the inductor is divided into a ground capacitance formed between the metal wiring layer forming the inductor and the substrate, and a line capacitance formed between the adjacent metal wirings.
  • the ground capacitance varies depending on the semiconductor process used and the metal wiring layer used. Further, the line capacitance depends on how close the adjacent metal wiring layers are.
  • FIG. 9 shows an example in which the distance between the semiconductor substrate and the metal wiring of the inductor is 1 ⁇ m, the distance between adjacent metal wirings is 2 ⁇ m, and the width of the metal wiring of the inductor is 6 ⁇ m.
  • the ground capacitance occupies most of the parasitic capacitance added to the inductor.
  • the band extending effect shown by the wiring parasitic capacitance magnifications “0” to “1” in FIG. 9 can be obtained.
  • the band extending effect shown by the wiring parasitic capacitance magnifications “1” to “2” in FIG. 9 is obtained.
  • FIG. 10 is a diagram showing the results of obtaining the group delay of the CML circuit using the conventional inductor disclosed in Document 1 and the CML circuit using the inductor of the second embodiment by simulation.
  • 1000 indicates a group delay in the case of the wiring parasitic capacitance magnification “0” of the CML circuit using the conventional inductor
  • 1000a indicates the case of the wiring parasitic capacitance magnification “1” of the CML circuit using the conventional inductor
  • 1001 indicates the group delay when the wiring parasitic capacitance magnification of the CML circuit using the inductor of the second embodiment is “0”
  • 1001a indicates the wiring of the CML circuit using the inductor of the second embodiment. The group delay is shown when the parasitic capacitance magnification is “1”.
  • the group delay at the peak of the high frequency exceeding 10 GHz is 59 ps at maximum with respect to the group delay of 17 ps at 1 GHz, and the group delay deviation is suppressed to 42 ps at the maximum. It is done.
  • the group delay deviation is about 3.7 times that of the CML circuit using the conventional inductor, not only extending the band. The effect that the jitter and distortion of the output waveform can be reduced is obtained.
  • the effects of the second embodiment are described.
  • the first embodiment can achieve the same or higher effects as the second embodiment.
  • the reason is that in the case of the first embodiment, the distance between the metal wirings of the inductor is longer than that of the second embodiment, and the line capacitance is reduced.
  • the first series inductor L13P on the positive phase side includes an inner circumference of the first shunt inductor L11P on the positive phase side and an inner circumference of the second shunt inductor L12P on the positive phase side. There are a portion formed in the sandwiched region and a portion formed in a region sandwiched between the inner periphery of the first shunt inductor L11P on the positive phase side and the outer periphery of the second shunt inductor L12P on the positive phase side. . In any of these two regions, the first series inductor L13P on the positive phase side may be formed.
  • the adjacent arrangement and winding direction of the first shunt inductor L11P on the positive phase side and the first series inductor L13P on the positive phase side determine the value and positive / negative of the mutual inductance.
  • the first series inductor L13N on the negative phase side is formed in a region sandwiched between the inner periphery of the first shunt inductor L11N on the negative phase side and the inner periphery of the second shunt inductor L12N on the negative phase side. And a portion formed in a region sandwiched between the inner periphery of the first shunt inductor L11N on the opposite phase side and the outer periphery of the second shunt inductor L12N on the opposite phase side.
  • the first series inductor L13N on the opposite phase side may be formed in either of these two regions.
  • the adjacent arrangement and winding direction of the first shunt inductor L11N and the first series inductor L13N determine the mutual inductance value and positive / negative.
  • the present invention can be applied to an inductor used in a peaking circuit or the like that extends the frequency band of a semiconductor integrated circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　インダクタ（１）は、インダクタ領域の外周にスパイラルの形状に形成され、始点が端子（Ｎ１１Ｐ）と接続されたインダクタ（Ｌ１１Ｐ）と、インダクタ（Ｌ１１Ｐ）の終点を始点としてインダクタ領域の内周にスパイラルの形状に形成され、終点が端子（Ｎ１２Ｐ）と接続されたインダクタ（Ｌ１２Ｐ）と、インダクタ（Ｌ１１Ｐ）とインダクタ（Ｌ１２Ｐ）との接続点を始点としてインダクタ（Ｌ１１Ｐ）とインダクタ（Ｌ１２Ｐ）とに挟まれる領域にスパイラルの形状に形成され、終点が端子（Ｎ１３Ｐ）と接続されたインダクタ（Ｌ１３Ｐ）とを備える。

Description

インダクタ
　本発明は、光受信モジュールに用いるトランスインピーダンスアンプや光送信モジュールに用いるレーザー駆動回路などの高周波信号を扱う半導体集積回路において金属配線層を用いて形成するインダクタを主な適用先とし、特に高い周波数応答を実現するピーキング回路に必須なインダクタに関するものである。
　シリコンＣＭＯＳトランジスタは、集積度が高く、大量生産した場合に安価に半導体集積回路を提供できるという特長を持つ。一方で、シリコンＣＭＯＳトランジスタは、ＩｎＰ等に代表される化合物半導体を用いたトランジスタと比較すると遮断周波数が低く、回路の動作周波数が低くなる。この欠点を解決するため、金属配線をスパイラル状に巻いてインダクタを形成し、このインダクタをトランジスタの負荷抵抗や帰還抵抗などに付加してピーキング回路を作製して、帯域を延伸する手法が広く用いられている。このようなスパイラルインダクタによるピーキング回路によれば、インダクタを使用する前と比較して半導体集積回路の帯域を２倍程度延伸することが可能となる。しかし、インダクタの面積はトランジスタの面積と比較して著しく大きいので、半導体集積回路の面積が大きくなり、半導体集積回路のコストが高くなるという問題点があった。
　「Jaeha Kim，et.al.，“Design Optimization of On-Chip Inductive Peaking Structures for 0.13-μm CMOS 40-Gb/s Transmitter Circuits”，IEEE Transactions on Circuits and Systems-I，Vol.56，No.12，pp.2544-2555，December 2009」（以下、文献１と呼ぶ）に開示された従来のインダクタの平面図を図１１Ａ、図１１Ｂに示す。図１１Ｃ、図１１Ｄは、それぞれ図１１Ａ、図１１Ｂのインダクタの等価回路図である。図１１Ａ、図１１Ｂの端子ａ，ｂ，ｃは、図１１Ｃ、図１１Ｄの端子ａ，ｂ，ｃと対応している。図１１Ａ～図１１Ｄにおいて、ピーキングに使用するインダクタはＬ１とＬ２の２個である。図１１Ｃ、図１１Ｄにおけるｋは、インダクタＬ１とインダクタＬ２との間の結合係数である。
　図１１Ａの例では、この２個のインダクタＬ１，Ｌ２を１個のインダクタスパイラルに連続して巻いて形成している。一方、図１１Ｂの例では、インダクタＬ２を形成する際、インダクタＬ１と巻き方を逆にすることにより、図１１Ａの例に対してインダクタＬ１とインダクタＬ２の結合方向を逆転させている。
　文献１に開示されたピーキング回路の回路図とその等価回路図を図１２に示す。図１２はバッファ回路にピーキング回路を用いた例を示している。バッファ回路は、トランジスタＭ５と、負荷抵抗Ｒ３と、電流源ＩＳ２とから構成される。インダクタＬ１，Ｌ２からなるピーキング回路は、負荷抵抗Ｒ３とトランジスタＭ５のドレインとの間に挿入され、インダクタＬ１とインダクタＬ２との接続点がバッファの出力端子ＯＵＴに接続されている。図１２の右側の構成に示すように、縦列に接続されたインダクタＬ１，Ｌ２の接続形態をダブルシャント形態と呼ぶ。
　一方、図１２の左側の構成は、このピーキング回路の等価回路を示している。すなわち、ダブルシャント形態のインダクタＬ１，Ｌ２から構成されるピーキング回路は、ダブルシャント形態のインダクタＬ１ｅｆｆ，Ｌ２ｅｆｆと、このインダクタＬ１ｅｆｆ，Ｌ２ｅｆｆの接続点と出力端子ＯＵＴとの間に挿入されたインダクタＬ３ｅｆｆとから構成されるピーキング回路と等価となる。インダクタＬ３ｅｆｆは、インダクタＬ１とインダクタＬ２との誘導結合によって等価的に形成されるインダクタである。このインダクタＬ３ｅｆｆのように回路の出力ノードと回路とを結ぶインダクタの接続形態をシリーズ形態と呼ぶ。
　ピーキング回路においてダブルシャント形態に加えてシリーズ形態を用いると、半導体集積回路の周波数帯域を効果的に延伸することができる。文献１に開示されたピーキング回路では、シリーズ形態のインダクタＬ３ｅｆｆが等価的に形成されているが、このインダクタＬ３ｅｆｆとダブルシャント形態のインダクタＬ１ｅｆｆ，Ｌ２ｅｆｆとは誘導結合を形成しているわけではないので、ダブルシャント形態とシリーズ形態とを誘導結合させた場合に比べて周波数帯域の延伸効果が制限されるという問題点があった。また、文献１に開示されたピーキング回路では、インダクタＬ３ｅｆｆに関連する誘導結合を設計パラメータとして用いることができないため、ピーキング特性の設計が難しいという問題点があった。
　また、文献１では、ダブルシャント形態の２個のインダクタを１個のスパイラル内に巻き込む形態が開示されているが、３個以上のインダクタを巻く構成が開示されていない。このため、文献１に開示されたインダクタの構成を用いて、ダブルシャント形態とシリーズ形態とを誘導結合させて回路の周波数帯域を延伸しようとすると、ダブルシャント形態とシリーズ形態とを別個に作製せざるを得ず、半導体集積回路の面積が増大するという問題点があった。特に、差動回路にピーキング回路を付与する場合、回路の正相側と逆相側のそれぞれにピーキング回路用のインダクタが必要になるので、回路の面積が著しく増大する。
　さらに、文献１に開示されたピーキング回路では、ダブルシャント形態とシリーズ形態との間の誘導結合の方向性を自由に選択することができないという問題点があった。
　本発明は、上記課題を解決するためになされたもので、ピーキング回路を形成するのに要する面積を削減することができ、かつピーキング特性の設計の自由度を高めることができるインダクタを提供することを目的とする。
　本発明のインダクタは、インダクタ領域の外周にスパイラルの形状に形成され、始点が第１の端子と接続された第１のインダクタ配線と、この第１のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が第２の端子と接続された第２のインダクタ配線と、前記第１のインダクタ配線と前記第２のインダクタ配線との接続点を始点として前記第１のインダクタ配線と前記第２のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が第３の端子と接続された第３のインダクタ配線とを備えることを特徴とするものである。
　本発明によれば、３個のインダクタ配線を、１個のスパイラルの面積で形成することができるので、３個のインダクタを用いる帯域延伸効果の大きなピーキング回路を小面積で形成することができる。本発明では、ダブルシャント形態のインダクタとシリーズ形態のインダクタとを別個のインダクタ領域に設ける場合と比較して、ピーキング回路を形成するのに要するインダクタの面積を１／２に削減可能である。その結果、本発明では、高速動作する半導体集積回路を低コストで提供することができる。また、本発明では、各インダクタ配線の巻き方向および各インダクタ配線間の距離を設計時に変更することにより、各インダクタ配線間の結合係数および結合方向を自由に選択することができ、インダクタと容量との関係を調整可能となるので、ピーキング特性の設計の自由度を高めることができる。その結果、本発明では、従来のインダクタを用いる場合と比較して、ピーキング回路の帯域延伸効果を高めることができる。
図１は、本発明の第１実施例に係るインダクタの平面図である。 図２は、本発明の第１実施例に係るインダクタの断面図である。 図３は、本発明の第１実施例に係るインダクタをピーキング回路として使用したＣＭＬ回路の回路図である。 図４は、本発明の第２実施例に係るインダクタの平面図である。 図５は、本発明の第２実施例に係るインダクタの断面図である。 図６は、本発明の第２実施例に係るインダクタをピーキング回路として使用したＣＭＬ回路の回路図である。 図７は、本発明の第１実施例および第２実施例に係るインダクタによる面積の削減効果を説明する図である。 図８は、本発明の第２実施例に係るインダクタによる帯域延伸効果を説明する図である。 図９は、本発明の第２実施例に係るインダクタによる帯域延伸効果を説明する図である。 図１０は、従来のインダクタを用いたＣＭＬ回路および本発明の第２実施例に係るインダクタを用いたＣＭＬ回路の群遅延を示す図である。 図１１Ａ－図１１Ｂは、従来のダブルシャント形態のインダクタの平面図である。 図１１Ｃ－図１１Ｄは、従来のダブルシャント形態のインダクタの等価回路図である。 図１２は、ダブルシャント形態のインダクタを使用したピーキング回路とその等価回路とを示す回路図である。
［第１実施例］
　以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１実施例に係るインダクタの平面図、図２は図１のインダクタのＡ－Ａ線断面図である。なお、図１では、複数の金属配線層を透視して記している。図１において、本実施例のインダクタ１は、第１のシャントインダクタＬ１１Ｐ（第１のインダクタ配線）と、第２のシャントインダクタＬ１２Ｐ（第２のインダクタ配線）と、第１のシリーズインダクタＬ１３Ｐ（第３のインダクタ配線）とからなる。
　以下、インダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐが形成される矩形または円形の領域をインダクタ領域と呼ぶ。図１の例では、点線で示す領域がインダクタ領域となる。
　第１のシャントインダクタＬ１１Ｐは、第１の金属配線層３０を用いて形成され、インダクタ領域の最外周を平面視時計回りに１周するようにスパイラル状に形成される。第１のシャントインダクタＬ１１Ｐの始点は端子Ｎ１１Ｐと接続される。
　第２のシャントインダクタＬ１２Ｐは、第１の金属配線層３０を用いて形成され、第１のシャントインダクタＬ１１Ｐの終点を始点としてインダクタ領域の最内周を平面視時計回りに３分の４周するようにスパイラル状に形成される。第２のシャントインダクタＬ１２Ｐの終点は端子Ｎ１２Ｐと接続される。
　ただし、第２のシャントインダクタＬ１２Ｐは、端子Ｎ１２Ｐへ至る途中で第１のシャントインダクタＬ１１Ｐおよび第１のシリーズインダクタＬ１３Ｐと交差するので、コンタクト（ビアホール）１０によって第２の金属配線層３１と接続され、以後は第２の金属配線層３１を用いて端子Ｎ１２Ｐと接続するように形成される。これにより、第１のシャントインダクタＬ１１Ｐおよび第１のシリーズインダクタＬ１３Ｐと接触することなく、第２のシャントインダクタＬ１２Ｐを端子Ｎ１２Ｐと接続することができる。
　第１のシリーズインダクタＬ１３Ｐは、第１の金属配線層３０を用いて形成され、第１のシャントインダクタＬ１１Ｐと第２のシャントインダクタＬ１２Ｐとの接続点１１を始点として第１のシャントインダクタＬ１１Ｐと第２のシャントインダクタＬ１２Ｐに挟まれる円周上を平面視反時計回りに２分の１周するようにスパイラル状に形成される。すなわち、第１のシリーズインダクタＬ１３Ｐは、第１のシャントインダクタＬ１１Ｐの内側に沿って第１のシャントインダクタＬ１１Ｐと逆巻きに形成される。第１のシリーズインダクタＬ１３Ｐの終点は端子Ｎ１３Ｐと接続される。
　ただし、第１のシリーズインダクタＬ１３Ｐは、端子Ｎ１３Ｐへ至る途中で第１のシャントインダクタＬ１１Ｐと交差するので、コンタクト１２によって第２の金属配線層３１と接続され、以後は第２の金属配線層３１を用いて端子Ｎ１３Ｐと接続するように形成される。これにより、第１のシャントインダクタＬ１１Ｐと接触することなく、第１のシリーズインダクタＬ１３Ｐを端子Ｎ１３Ｐと接続することができる。
　第１の金属配線層３０と第２の金属配線層３１との間は、図２に示すように絶縁層１３によって絶縁される。こうして、２層の金属配線層３０，３１と絶縁層１３とによってインダクタ１を製作することができる。これらの金属配線層３０，３１および絶縁層１３は、図示しない半導体基板上に形成されている。
　第２のシャントインダクタＬ１２Ｐの始点から終点への巻き方向は、第１のシャントインダクタＬ１１Ｐの始点から終点への巻き方向と同方向でもよいし、逆方向でもよい。同様に、第１のシリーズインダクタＬ１３Ｐの始点から終点への巻き方向は、第１のシャントインダクタＬ１１Ｐの始点から終点への巻き方向と同方向でもよいし、逆方向でもよい。ただし、回路の帯域を延伸しようとする場合には、第１のシャントインダクタＬ１１Ｐと第１のシリーズインダクタＬ１３Ｐを逆方向に結合することにより、第１のシリーズインダクタＬ１３Ｐによる共振周波数をピーキングゲインの増加を抑えて高周波側に設定できる効果をもたらす。
　また、本実施例では、第１の金属配線層と第２の金属配線層を用いた例を示しているが、より多くの配線層を使用して、金属配線層の上下を重ねるように構成すること、金属配線層の抵抗値を減ずることは、容易に類推可能である。
　図１、図２に示した本実施例のインダクタ１をピーキング回路として使用したＣＭＬ（Current Mode Logic）回路を図３に示す。ＣＭＬ回路は、ゲートが正相入力端子ＩＮＰに接続されたＭＯＳトランジスタＭ１と、ゲートが逆相入力端子ＩＮＮに接続されたＭＯＳトランジスタＭ２と、ゲートが電源ＶＤＤに接続され、ソースがＭＯＳトランジスタＭ１のドレインに接続されたＭＯＳトランジスタＭ３と、ゲートが電源ＶＤＤに接続され、ソースがＭＯＳトランジスタＭ２のドレインに接続されたＭＯＳトランジスタＭ４と、アノード端子がＭＯＳトランジスタＭ１，Ｍ２のソースに共通に接続され、カソードが接地された電流源ＩＳ１と、端子Ｎ１１ＰがＭＯＳトランジスタＭ３のドレインに接続され、端子Ｎ１３ＰがＣＭＬ回路の出力端子ＯＵＴＰに接続されたインダクタ１と、端子Ｎ１１ＮがＭＯＳトランジスタＭ４のドレインに接続され、端子Ｎ１３ＮがＣＭＬ回路の出力端子ＯＵＴＮに接続されたインダクタ１ａと、一端が電源ＶＤＤに接続され、他端がインダクタ１の端子Ｎ１２Ｐに接続された負荷抵抗Ｒ１と、一端が電源ＶＤＤに接続され、他端がインダクタ１ａの端子Ｎ１２Ｎに接続された負荷抵抗Ｒ２とから構成される。
　正相側のインダクタ１の構成は、図１、図２に示したとおりである。逆相側のインダクタ１ａもインダクタ１と同様の構成である。すなわち、インダクタ１ａは、インダクタ１のＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐ，Ｎ１１Ｐ，Ｎ１２Ｐ，Ｎ１３Ｐを、それぞれＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎ，Ｎ１１Ｎ，Ｎ１２Ｎ，Ｎ１３Ｎに置き換えたものに相当するので、詳細な説明は省略する。
　図３におけるＫ１１２Ｐは第１のシャントインダクタＬ１１Ｐと第２のシャントインダクタＬ１２Ｐとの間の結合係数、Ｋ１３１Ｐは第１のシャントインダクタＬ１１Ｐと第１のシリーズインダクタＬ１３Ｐとの間の結合係数、Ｋ１２３Ｐは第２のシャントインダクタＬ１２Ｐと第１のシリーズインダクタＬ１３Ｐとの間の結合係数である。同様に、Ｋ１１２Ｎは第１のシャントインダクタＬ１１Ｎと第２のシャントインダクタＬ１２Ｎとの間の結合係数、Ｋ１３１Ｎは第１のシャントインダクタＬ１１Ｎと第１のシリーズインダクタＬ１３Ｎとの間の結合係数、Ｋ１２３Ｎは第２のシャントインダクタＬ１２Ｎと第１のシリーズインダクタＬ１３Ｎとの間の結合係数である。
　本実施例のインダクタ１，１ａを使用したＣＭＬ回路の動作を説明する。ＣＭＬ回路の正相入力端子ＩＮＰと逆相入力端子ＩＮＮには差動信号が入力される。出力端子ＯＵＴＰとＯＵＴＮには、負荷容量（不図示）が接続される。この負荷容量は、ＣＭＬ回路の後段に接続される回路のトランジスタなどに起因する寄生容量成分である。ＣＭＬ回路は、差動入力信号を所望のゲインで増幅することが求められる。そして、所望のゲインを、所望の高い周波数帯域まで平坦に得ることが理想となる。
　ＣＭＬ回路の出力端子ＯＵＴＰから出力される出力電圧の振幅は、ＤＣ的には抵抗Ｒ１の値と電流源ＩＳ１を流れる電流Ｉとの積で決定される。同様に、出力端子ＯＵＴＮから出力される出力電圧の振幅は、ＤＣ的には抵抗Ｒ２の値と電流Ｉとの積で決定される。入力電圧振幅に対する出力電圧振幅の比がＣＭＬ回路のゲインとなる。
　以下、正相側についてＣＭＬ回路の高周波動作を説明する。インダクタ１をインダクタンスのない配線と仮定すると、出力端子ＯＵＴＰに付加される負荷容量に端子Ｎ１１Ｐ，Ｎ１２Ｐの寄生容量を加えた全容量Ｃと、負荷抵抗Ｒ１とによって決まる時定数Ｒ１×Ｃにより、ＣＭＬ回路の正相側の－３ｄＢ帯域が決定される。したがって、全容量Ｃが大きいと、ＣＭＬ回路の周波数帯域は低くなってしまう。
　一方、本実施例では、出力端子ＯＵＴＰに付加される負荷容量をインダクタ１の第１のシリーズインダクタＬ１３ＰによってＣＭＬ回路から高周波的に切り離す。また、端子Ｎ１１Ｐの寄生容量は、第１のシャントインダクタＬ１１ＰによってＣＭＬ回路から高周波的に切り離され、端子Ｎ１２Ｐの寄生容量は、第２のシャントインダクタＬ１２ＰによってＣＭＬ回路から高周波的に切り離される。
　したがって、ＣＭＬ回路の出力電圧の応答は、端子Ｎ１１Ｐの寄生容量と第１のシャントインダクタＬ１１Ｐとから構成される共振回路の高周波の極（共振周波数）と、端子Ｎ１２Ｐの寄生容量と第２のシャントインダクタＬ１２Ｐとから構成される共振回路の高周波の極と、出力端子ＯＵＴＰに付加される負荷容量と第１のシリーズインダクタＬ１３Ｐとから構成される共振回路の高周波の極のそれぞれによって決定される。ＣＭＬ回路の逆相側の高周波動作は、出力端子ＯＵＴＰとインダクタ１に関する記述を、出力端子ＯＵＴＮとインダクタ１ａに関する記述に置き換えればよいので、説明は省略する。
　以上のようにして、本実施例では、インダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３からなるピーキング回路およびインダクタＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎからなるピーキング回路によってＣＭＬ回路の周波数帯域を延伸することができる。本実施例では、３個のインダクタを、１個のインダクタスパイラルの面積で形成することができるので、３個のインダクタを用いる帯域延伸効果の大きなピーキング回路を小面積で形成することができる。本実施例では、ダブルシャント形態のインダクタとシリーズ形態のインダクタとを別個のインダクタ領域に設ける場合と比較して、ピーキング回路を形成するのに要するインダクタの面積を１／２に削減可能である。その結果、本実施例では、高速動作する半導体集積回路を低コストで提供することができる。
　また、文献１に開示された従来のインダクタでは、インダクタＬ３ｅｆｆに関連する誘導結合を設計パラメータとして用いることができず、ダブルシャント形態とシリーズ形態との間の誘導結合の方向性を自由に選択することができないので、ピーキング回路を構成する各容量と各インダクタの値を、所望のピーキング量とピーキング周波数に合わせ込む自由度が少ないという問題点があった。文献１に開示された従来のインダクタでは、低周波側にピーキング周波数を設定しようとすると、インダクタ値を大きく設定しなければならないためにピーキング量が大きくなり過ぎる。逆に、ピーキング量を抑えようとしてインダクタ値を小さくすると、ピーキング周波数が高くなり過ぎて、所望の平坦な帯域延伸を得にくくなる。
　これに対して、本実施例では、各インダクタの巻き方向および各インダクタ間の距離を設計時に変更することにより、第１、第２のシャントインダクタＬ１１Ｐ，Ｌ１２Ｐと第１のシリーズインダクタＬ１３Ｐとの間の結合係数Ｋ１３１Ｐ，Ｋ１２３Ｐおよび結合方向を自由に選択することができ、インダクタと容量との関係を調整可能となるので、ピーキング特性の設計の自由度を高めることができる。同様に、逆相側についても、第１、第２のシャントインダクタＬ１１Ｎ，Ｌ１２Ｎと第１のシリーズインダクタＬ１３Ｎとの間の結合係数Ｋ１３１Ｎ，Ｋ１２３Ｎおよび結合方向を自由に選択することができる。本実施例では、ピーキング特性の設計の自由度を高めることにより、より一層の帯域延伸効果を得ることができる。
　また、本実施例では、ピーキング回路のシリーズ形態のインダクタとなる第１のシリーズインダクタＬ１３Ｐを、ピーキング回路のダブルシャント形態のインダクタとなる第１のシャントインダクタＬ１１Ｐと逆巻きに形成する。第１のシリーズインダクタＬ１３Ｐを第１のシャントインダクタＬ１１Ｐと逆巻きに形成すると、結合方向の選択の自由度が制限されることになるが、ピーキング回路の帯域延伸効果を更に高めることができる。特に、逆巻きに形成することにより第１のシリーズインダクタＬ１３Ｐと第１のシャントインダクタＬ１１Ｐとの誘導結合が、端子Ｎ１３Ｐに接続される負荷の容量と第１のシリーズインダクタＬ１３Ｐとで形成される共振周波数を高周波側に移す作用を生み出す。この作用は、第１のシリーズインダクタＬ１３Ｐの自己インダクタンスを単純に減じて得られる作用とは異なる。
　また、本実施例では、各インダクタ配線を、第１の金属配線層を用いて形成し、他のインダクタ配線と交差する箇所のみコンタクトを介して第２の金属配線層に退避するように形成したことにより、２層の金属配線層によって複数個のインダクタを製作することができる。本実施例では、インダクタを構成するのに必要な層数を抑えることができるので、複数個のインダクタを用いたピーキング回路を搭載する半導体集積回路を、低コストで提供することができる。
　なお、図１から明らかなように、第１のシリーズインダクタＬ１３Ｐには、第１のシャントインダクタＬ１１Ｐの内周と第２のシャントインダクタＬ１２Ｐの内周とに挟まれる領域に形成される部分と、第１のシャントインダクタＬ１１Ｐの内周と第２のシャントインダクタＬ１２Ｐの外周とに挟まれる領域に形成される部分とが存在する。これら２つの領域のどちらに第１のシリーズインダクタＬ１３Ｐが形成されていても構わない。第１のシャントインダクタＬ１１Ｐと第１のシリーズインダクタＬ１３Ｐの隣接した配置と巻き込み方向が相互インダクタンスの値と正負を決定する。
［第２実施例］
　次に、第２実施例について説明する。図４は本発明の第２実施例に係るインダクタの平面図、図５は図４のインダクタのＢ－Ｂ線断面図である。なお、図４では、複数の金属配線層を透視して記している。本実施例は、差動回路の正相側に用いる３個のインダクタと逆相側に用いる３個のインダクタとを１個のスパイラル内に巻き込んだものである。図４において、本実施例のインダクタ２は、正相側の第１のシャントインダクタＬ１１Ｐ（第１のインダクタ配線）と、正相側の第２のシャントインダクタＬ１２Ｐ（第２のインダクタ配線）と、正相側の第１のシリーズインダクタＬ１３Ｐ（第３のインダクタ配線）と、逆相側の第１のシャントインダクタＬ１１Ｎ（第４のインダクタ配線）と、逆相側の第２のシャントインダクタＬ１２Ｎ（第５のインダクタ配線）と、逆相側の第１のシリーズインダクタＬ１３Ｎ（第６のインダクタ配線）とからなる。図１と同様に、図４では点線で示す領域がインダクタ領域となる。
　正相側の第１のシャントインダクタＬ１１Ｐは、第１の金属配線層３０を用いて形成され、インダクタ領域の外周を平面視時計回りに１周するようにスパイラル状に形成される。正相側の第１のシャントインダクタＬ１１Ｐの始点は端子Ｎ１１Ｐと接続される。
　正相側の第２のシャントインダクタＬ１２Ｐは、第１の金属配線層３０を用いて形成され、正相側の第１のシャントインダクタＬ１１Ｐの終点を始点としてインダクタ領域の内周を平面視時計回りに３分の４周するようにスパイラル状に形成される。正相側の第２のシャントインダクタＬ１２Ｐの終点は端子Ｎ１２Ｐと接続される。
　ただし、正相側の第２のシャントインダクタＬ１２Ｐは、端子Ｎ１２Ｐへ至る途中で正相側の第１のシャントインダクタＬ１１Ｐ、正相側の第１のシリーズインダクタＬ１３Ｐ、逆相側の第１のシャントインダクタＬ１１Ｎおよび逆相側の第２のシャントインダクタＬ１２Ｎと交差するので、コンタクト（ビアホール）１０によって第２の金属配線層３１と接続され、以後は第２の金属配線層３１を用いて端子Ｎ１２Ｐと接続するように形成される。これにより、正相側の第１のシャントインダクタＬ１１Ｐ、正相側の第１のシリーズインダクタＬ１３Ｐ、逆相側の第１のシャントインダクタＬ１１Ｎおよび逆相側の第２のシャントインダクタＬ１２Ｎと接触することなく、正相側の第２のシャントインダクタＬ１２Ｐを端子Ｎ１２Ｐと接続することができる。
　正相側の第１のシリーズインダクタＬ１３Ｐは、第１の金属配線層３０を用いて形成され、正相側の第１のシャントインダクタＬ１１Ｐと正相側の第２のシャントインダクタＬ１２Ｐとの接続点１１を始点として正相側の第１のシャントインダクタＬ１１Ｐと正相側の第２のシャントインダクタＬ１２Ｐに挟まれる円周上を平面視反時計回りに２分の１周するようにスパイラル状に形成される。すなわち、正相側の第１のシリーズインダクタＬ１３Ｐは、正相側の第１のシャントインダクタＬ１１Ｐの内側に沿って正相側の第１のシャントインダクタＬ１１Ｐと逆巻きに形成される。正相側の第１のシリーズインダクタＬ１３Ｐの終点は端子Ｎ１３Ｐと接続される。
　ただし、正相側の第１のシリーズインダクタＬ１３Ｐは、端子Ｎ１３Ｐへ至る途中で正相側の第１のシャントインダクタＬ１１Ｐおよび逆相側の第１のシャントインダクタＬ１１Ｎと交差するので、コンタクト１２によって第２の金属配線層３１と接続され、以後は第２の金属配線層３１を用いて端子Ｎ１３Ｐと接続するように形成される。これにより、正相側の第１のシャントインダクタＬ１１Ｐおよび逆相側の第１のシャントインダクタＬ１１Ｎと接触することなく、正相側の第１のシリーズインダクタＬ１３Ｐを端子Ｎ１３Ｐと接続することができる。
　逆相側の第１のシャントインダクタＬ１１Ｎは、第１の金属配線層３０を用いて形成され、インダクタ領域の外周を平面視反時計回りに１周するようにスパイラル状に形成される。逆相側の第１のシャントインダクタＬ１１Ｎの始点は端子Ｎ１１Ｎと接続される。
　ただし、逆相側の第１のシャントインダクタＬ１１Ｎは、始点から終点へ至る途中で正相側の第１のシャントインダクタＬ１１Ｐと交差するので、コンタクト１４によって第２の金属配線層３１と接続され、正相側の第１のシャントインダクタＬ１１Ｐとの交差が終わるコンタクト１５の位置まで第２の金属配線層３１を用いて形成される。そして、逆相側の第１のシャントインダクタＬ１１Ｎは、コンタクト１５によって第１の金属配線層３０と接続され、以後は終点の位置まで第１の金属配線層３０を用いて形成される。これにより、正相側の第１のシャントインダクタＬ１１Ｐと接触することなく、逆相側の第１のシャントインダクタＬ１１Ｎを形成することができる。
　逆相側の第２のシャントインダクタＬ１２Ｎは、第１の金属配線層３０を用いて形成され、逆相側の第１のシャントインダクタＬ１１Ｎの終点を始点としてインダクタ領域の内周を平面視反時計回りに３分の４周するようにスパイラル状に形成される。逆相側の第２のシャントインダクタＬ１２Ｎの終点は端子Ｎ１２Ｎと接続される。
　ただし、逆相側の第２のシャントインダクタＬ１２Ｎは、始点から端子Ｎ１２Ｎへ至る途中で正相側の第２のシャントインダクタＬ１２Ｐと交差するので、コンタクト１６によって第２の金属配線層３１と接続され、正相側の第２のシャントインダクタＬ１２Ｐとの交差が終わるコンタクト１７の位置まで第２の金属配線層３１を用いて形成される。そして、逆相側の第２のシャントインダクタＬ１２Ｎは、コンタクト１７によって第１の金属配線層３０と接続される。
　この第１の金属配線層３０を用いて形成された逆相側の第２のシャントインダクタＬ１２Ｎは、再び正相側の第２のシャントインダクタＬ１２Ｐと交差するので、コンタクト１８によって第２の金属配線層３１と接続され、正相側の第２のシャントインダクタＬ１２Ｐとの交差が終わるコンタクト１９の位置まで第２の金属配線層３１を用いて形成される。そして、逆相側の第２のシャントインダクタＬ１２Ｎは、コンタクト１９によって第１の金属配線層３０と接続される。
　さらに、逆相側の第２のシャントインダクタＬ１２Ｎは、正相側の第１のシャントインダクタＬ１１Ｐ、正相側の第２のシャントインダクタＬ１２Ｐ、逆相側の第１のシャントインダクタＬ１１Ｎおよび逆相側の第１のシリーズインダクタＬ１３Ｎと交差するので、コンタクト２０によって第２の金属配線層３１と接続され、以後は第２の金属配線層３１を用いて端子Ｎ１２Ｎと接続するように形成される。こうして、正相側の第１のシャントインダクタＬ１１Ｐ、正相側の第２のシャントインダクタＬ１２Ｐ、逆相側の第１のシャントインダクタＬ１１Ｎおよび逆相側の第１のシリーズインダクタＬ１３Ｎと接触することなく、逆相側の第２のシャントインダクタＬ１２Ｎを端子Ｎ１２Ｎと接続することができる。
　逆相側の第１のシリーズインダクタＬ１３Ｎは、第１の金属配線層３０を用いて形成され、逆相側の第１のシャントインダクタＬ１１Ｎと逆相側の第２のシャントインダクタＬ１２Ｎとの接続点であるコンタクト１６の位置を始点として逆相側の第１のシャントインダクタＬ１１Ｎと逆相側の第２のシャントインダクタＬ１２Ｎに挟まれる円周上を平面視時計回りに２分の１周するようにスパイラル状に形成される。すなわち、逆相側の第１のシリーズインダクタＬ１３Ｎは、逆相側の第１のシャントインダクタＬ１１Ｎの内側に沿って逆相側の第１のシャントインダクタＬ１１Ｎと逆巻きに形成される。逆相側の第１のシリーズインダクタＬ１３Ｎの終点は端子Ｎ１３Ｎと接続される。
　ただし、逆相側の第１のシリーズインダクタＬ１３Ｎは、端子Ｎ１３Ｎへ至る途中で正相側の第１のシャントインダクタＬ１１Ｐおよび逆相側の第１のシャントインダクタＬ１１Ｎと交差するので、コンタクト２１によって第２の金属配線層３１と接続され、以後は第２の金属配線層３１を用いて端子Ｎ１３Ｎと接続するように形成される。これにより、正相側の第１のシャントインダクタＬ１１Ｐおよび逆相側の第１のシャントインダクタＬ１１Ｎと接触することなく、逆相側の第１のシリーズインダクタＬ１３Ｎを端子Ｎ１３Ｎと接続することができる。
　第１実施例と同様に、第１の金属配線層３０と第２の金属配線層３１との間は、図５に示すように絶縁層１３によって絶縁される。こうして、２層の金属配線層３０，３１と絶縁層１３とによってインダクタ２を製作することができる。これらの金属配線層３０，３１および絶縁層１３は、図示しない半導体基板上に形成されている。
　正相側の第２のシャントインダクタＬ１２Ｐの始点から終点への巻き方向は、正相側の第１のシャントインダクタＬ１１Ｐの始点から終点への巻き方向と同方向でもよいし、逆方向でもよい。正相側の第１のシリーズインダクタＬ１３Ｐの始点から終点への巻き方向は、正相側の第１のシャントインダクタＬ１１Ｐの始点から終点への巻き方向と同方向でもよいし、逆方向でもよい。また、逆相側の第２のシャントインダクタＬ１２Ｎの始点から終点への巻き方向は、逆相側の第１のシャントインダクタＬ１１Ｎの始点から終点への巻き方向と同方向でもよいし、逆方向でもよい。逆相側の第１のシリーズインダクタＬ１３Ｎの始点から終点への巻き方向は、逆相側の第１のシャントインダクタＬ１１Ｎの始点から終点への巻き方向と同方向でもよいし、逆方向でもよい。
　図４に示すように、インダクタ２において、逆相側の第１のシャントインダクタＬ１１Ｎは、正相側および逆相側のインダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐ，Ｌ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎのスパイラルの中心２２を通る直線であって且つこのスパイラルが形成された平面と平行な直線２３に関して、正相側の第１のシャントインダクタＬ１１Ｐと線対称に形成される。逆相側の第２のシャントインダクタＬ１２Ｎは、直線２３に関して正相側の第２のシャントインダクタＬ１２Ｐと線対称に形成される。逆相側の第１のシリーズインダクタＬ１３Ｎは、直線２３に関して正相側の第１のシリーズインダクタＬ１３Ｐと線対称に形成される。このように、本実施例では、正相側のインダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐと逆相側のインダクタＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎとを線対称に配置することにより、差動信号用のピーキング回路に必要な６個のインダクタを少ない層数で集積するのに最適なレイアウトを実現することができる。なお、正相側のインダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐと逆相側のインダクタＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎとを線対称に配置することにより、相互コンダクタンスも大きく得られる。相互コンダクタンスが多少小さくなっても良い場合は、回路レイアウトの都合に合わせて、例えば正相側のインダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐ、もしくは逆相側のインダクタＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎを、スパイラルの中心２２がズレないように数度から４５度程度まで回転させて配置しても良い。
　図４、図５に示したインダクタ２をピーキング回路として使用したＣＭＬ回路を図６に示す。ＣＭＬ回路は、ゲートが正相入力端子ＩＮＰに接続されたＭＯＳトランジスタＭ１と、ゲートが逆相入力端子ＩＮＮに接続されたＭＯＳトランジスタＭ２と、ゲートが電源ＶＤＤに接続され、ソースがＭＯＳトランジスタＭ１のドレインに接続されたＭＯＳトランジスタＭ３と、ゲートが電源ＶＤＤに接続され、ソースがＭＯＳトランジスタＭ２のドレインに接続されたＭＯＳトランジスタＭ４と、アノード端子がＭＯＳトランジスタＭ１，Ｍ２のソースに共通に接続され、カソードが接地された電流源ＩＳ１と、端子Ｎ１１ＰがＭＯＳトランジスタＭ３のドレインに接続され、端子Ｎ１１ＮがＭＯＳトランジスタＭ４のドレインに接続され、端子Ｎ１３ＰがＣＭＬ回路の出力端子ＯＵＴＰに接続され、端子Ｎ１３ＮがＣＭＬ回路の出力端子ＯＵＴＮに接続されたインダクタ２と、一端が電源ＶＤＤに接続され、他端がインダクタ２の端子Ｎ１２Ｐに接続された負荷抵抗Ｒ１と、一端が電源ＶＤＤに接続され、他端がインダクタ２の端子Ｎ１２Ｎに接続された負荷抵抗Ｒ２とから構成される。
　本実施例のインダクタ２を使用したＣＭＬ回路の動作を説明する。ＣＭＬ回路の正相入力端子ＩＮＰと逆相入力端子ＩＮＮには差動信号が入力される。出力端子ＯＵＴＰとＯＵＴＮには、負荷容量（不図示）が接続される。第１実施例で説明したとおり、この負荷容量は、ＣＭＬ回路の後段に接続される回路のトランジスタなどに起因する寄生容量成分である。ＣＭＬ回路は、差動入力信号を所望のゲインで増幅することが求められる。そして、所望のゲインを、所望の高い周波数帯域まで平坦に得ることが理想となる。
　ＣＭＬ回路の出力端子ＯＵＴＰから出力される出力電圧の振幅は、ＤＣ的には抵抗Ｒ１の値と電流源ＩＳ１を流れる電流Ｉとの積で決定される。同様に、出力端子ＯＵＴＮから出力される出力電圧の振幅は、ＤＣ的には抵抗Ｒ２の値と電流Ｉとの積で決定される。入力電圧振幅に対する出力電圧振幅の比がＣＭＬ回路のゲインとなる。
　以下、正相側についてＣＭＬ回路の高周波動作を説明する。インダクタ２をインダクタンスのない配線と仮定すると、出力端子ＯＵＴＰに付加される負荷容量に端子Ｎ１１Ｐ，Ｎ１２Ｐの寄生容量を加えた全容量Ｃと、負荷抵抗Ｒ１とによって決まる時定数Ｒ１×Ｃにより、ＣＭＬ回路の正相側の－３ｄＢ帯域が決定される。したがって、全容量Ｃが大きいと、ＣＭＬ回路の周波数帯域は低くなってしまう。
　一方、本実施例では、出力端子ＯＵＴＰに付加される負荷容量をインダクタ２の正相側の第１のシリーズインダクタＬ１３ＰによってＣＭＬ回路から高周波的に切り離す。また、端子Ｎ１１Ｐの寄生容量は、正相側の第１のシャントインダクタＬ１１ＰによってＣＭＬ回路から高周波的に切り離され、端子Ｎ１２Ｐの寄生容量は、正相側の第２のシャントインダクタＬ１２ＰによってＣＭＬ回路から高周波的に切り離される。
　したがって、ＣＭＬ回路の出力電圧の応答は、端子Ｎ１１Ｐの寄生容量と正相側の第１のシャントインダクタＬ１１Ｐとから構成される共振回路の高周波の極（共振周波数）と、端子Ｎ１２Ｐの寄生容量と正相側の第２のシャントインダクタＬ１２Ｐとから構成される共振回路の高周波の極と、出力端子ＯＵＴＰに付加される負荷容量と正相側の第１のシリーズインダクタＬ１３Ｐとから構成される共振回路の高周波の極のそれぞれによって決定される。ＣＭＬ回路の逆相側の高周波動作は、出力端子ＯＵＴＰと正相側のインダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３Ｐに関する記述を、出力端子ＯＵＴＮと逆相側のインダクタＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎに関する記述に置き換えればよいので、説明は省略する。
　以上のようにして、本実施例では、正相側のインダクタＬ１１Ｐ，Ｌ１２Ｐ，Ｌ１３からなるピーキング回路および逆相側のインダクタＬ１１Ｎ，Ｌ１２Ｎ，Ｌ１３Ｎからなるピーキング回路によってＣＭＬ回路の周波数帯域を延伸することができる。本実施例では、正相側の３個のインダクタと逆相側の３個のインダクタとを、１個のインダクタスパイラルの面積で形成することができるので、正相側と逆相側に３個ずつインダクタを用いる帯域延伸効果の大きなピーキング回路を小面積で形成することができる。本実施例では、ダブルシャント形態のインダクタとシリーズ形態のインダクタとを別個のインダクタ領域に設ける場合と比較して、ピーキング回路を形成するのに要するインダクタの面積を１／４に削減可能であり、正相側のインダクタと逆相側のインダクタを別個に形成する第１実施例と比較して、インダクタの形成に要する面積を２分の１に削減可能である。その結果、本実施例では、高速動作する差動構成の半導体集積回路を低コストで提供することができる。
　文献１に開示された従来のインダクタでは、インダクタＬ３ｅｆｆに関連する誘導結合を設計パラメータとして用いることができず、ダブルシャント形態とシリーズ形態との間の誘導結合の方向性を自由に選択することができないので、ピーキング回路を構成する各容量と各インダクタの値を、所望のピーキング量とピーキング周波数に合わせ込む自由度が少ない。
　これに対して、本実施例では、各インダクタを隣接させる順番、各インダクタの巻き方向および各インダクタ間の距離を設計時に変更することにより、正相側の第１、第２のシャントインダクタＬ１１Ｐ，Ｌ１２Ｐと正相側の第１のシリーズインダクタＬ１３Ｐとの間の結合係数Ｋ１３１Ｐ，Ｋ１２３Ｐおよび結合方向を自由に選択することができ、インダクタと容量との関係を調整可能となるので、ピーキング特性の設計の自由度を高めることができる。同様に、逆相側についても、逆相側の第１、第２のシャントインダクタＬ１１Ｎ，Ｌ１２Ｎと逆相側の第１のシリーズインダクタＬ１３Ｎとの間の結合係数Ｋ１３１Ｎ，Ｋ１２３Ｎおよび結合方向を自由に選択することができる。本実施例では、ピーキング特性の設計の自由度を高めることにより、より一層の帯域延伸効果を得ることができる。さらに、本実施例では、正相側のインダクタ群と逆相側のインダクタ群とを強く誘導結合させることができる。その結果、本実施例では、従来のインダクタを用いる場合と比較して、ピーキング回路の帯域延伸効果を高めることができる。
　また、本実施例では、ピーキング回路のシリーズ形態のインダクタとなる逆相側の第１のシリーズインダクタＬ１３Ｎを、ピーキング回路のダブルシャント形態のインダクタとなる逆相側の第１のシャントインダクタＬ１１Ｎと逆巻きに形成する。逆相側の第１のシリーズインダクタＬ１３Ｎを逆相側の第１のシャントインダクタＬ１１Ｎと逆巻きに形成すると、結合方向の選択の自由度が制限されることになるが、ピーキング回路の帯域延伸効果を更に高めることができる。
　また、本実施例では、各インダクタ配線を、第１の金属配線層を用いて形成し、他のインダクタ配線と交差する箇所のみコンタクトを介して第２の金属配線層に退避するように形成したことにより、２層の金属配線層によって複数個のインダクタを製作することができる。本実施例では、インダクタを構成するのに必要な層数を抑えることができるので、複数個のインダクタを用いたピーキング回路を搭載する半導体集積回路を、低コストで提供することができる。
　図７を用いて、第１実施例と第２実施例によるインダクタ面積の削減効果を説明する。図７では、図３に示したような差動構成のピーキング回路を形成するインダクタの面積を示している。また、図７では、第２実施例のインダクタ２の面積を１として面積を正規化している。以下、このインダクタ２の１個分の領域をインダクタ領域と呼ぶ。図７において、７００は第１実施例のインダクタ１，１ａの合計の面積を示し、７０１は第２実施例のインダクタ２の面積を示し、７０２は文献１に開示された従来のインダクタを正相側と逆相側にそれぞれに設けた合計の面積を示し、７０３は従来のインダクタに更に正相側と逆相側のシリーズインダクタを別個に加えた合計の面積を示している。
　文献１に開示された従来のインダクタによると、ダブルシャント形態は１個のインダクタ領域に形成される。このダブルシャント形態のインダクタにシリーズ形態のインダクタを付加すると、正相側だけで２個のインダクタ領域が必要となるので、差動回路全体では図７の７０３で示すようにインダクタ領域４個分の面積を要する。また、図１２で説明したようにダブルシャント形態で等価的にシリーズ形態のインダクタを形成すると、図７の７０２で示すように２個のインダクタ領域を削減可能であるが、ダブルシャント形態のインダクタとシリーズ形態のインダクタとの間の誘導結合を、帯域延伸に寄与するように作り出すことはできない。
　これに対して、第１実施例によると、ダブルシャント形態のインダクタとシリーズ形態のインダクタとの間の誘導結合を利用可能なピーキング回路を２個のインダクタ領域で形成可能である。さらに、第２実施例によると、差動構成のピーキング回路を１個のインダクタ領域で形成可能である。
　次に、図８を用いて、従来のインダクタと第２実施例のインダクタによる帯域延伸効果を説明する。図８において、８００は文献１に開示された従来のインダクタを用いたＣＭＬ回路の周波数特性を示し、８０１は第２実施例のインダクタ２を用いたＣＭＬ回路の周波数特性を示している。ここでは、０．１８μｍＣＭＯＳトランジスタを用いてＣＭＬ回路を形成し、ＣＭＬ回路の負荷として２倍の大きさの回路を接続して、シミュレーションによりＣＭＬ回路のゲインを計算した。
　従来のインダクタを用いたＣＭＬ回路では、図６におけるインダクタＬ１１Ｐ，Ｌ１１Ｎを０．３３５ｎＨ、インダクタＬ１２Ｐ，Ｌ１２Ｎを０．２１０ｎＨ、インダクタＬ１３Ｐ，Ｌ１３Ｎを０．２２５ｎＨとし、各インダクタ間の結合係数Ｋ１１２Ｐ，Ｋ１３１Ｐ，Ｋ１２３Ｐ，Ｋ１１２Ｎ，Ｋ１３１Ｎ，Ｋ１２３Ｎは全て０とした。各インダクタの値はシミュレーションにより調整を行って、ＣＭＬ回路の周波数帯域が最も伸びる値に決定している。
　一方、第２実施例のインダクタ２を実際にレイアウトし、電磁界解析により抽出したインダクタンス値と結合係数とを用いてシミュレーションしたＣＭＬ回路の周波数特性が図８の８０１に示す特性である。このとき、インダクタＬ１１Ｐ，Ｌ１１Ｎは０．３３５ｎＨ、インダクタＬ１２Ｐ，Ｌ１２Ｎは０．１１０ｎＨ、インダクタＬ１３Ｐ，Ｌ１３Ｎは０．１２５ｎＨである。
　また、インダクタＬ１１ＰとインダクタＬ１２Ｐとの間の結合係数Ｋ１１２Ｐは０．２、インダクタＬ１１ＰとインダクタＬ１３Ｐとの間の結合係数Ｋ１３１Ｐは－０．４、インダクタＬ１１ＰとインダクタＬ１１Ｎとの間の結合係数は－０．６７、インダクタＬ１１ＰとインダクタＬ１２Ｎとの間の結合係数は－０．２、インダクタＬ１１ＰとインダクタＬ１３Ｎとの間の結合係数は０．３３である。
　また、インダクタＬ１２ＰとインダクタＬ１１Ｎとの間の結合係数は－０．２、インダクタＬ１２ＰとインダクタＬ１２Ｎとの間の結合係数は－０．４、インダクタＬ１２ＰとインダクタＬ１３Ｎとの間の結合係数は０．３４、インダクタＬ１３ＰとインダクタＬ１１Ｎとの間の結合係数は０．３３、インダクタＬ１３ＰとインダクタＬ１２Ｎとの間の結合係数は０．３４、インダクタＬ１１ＮとインダクタＬ１２Ｎとの間の結合係数Ｋ１１２Ｎは０．２、インダクタＬ１１ＮとインダクタＬ１３Ｎとの間の結合係数Ｋ１３１Ｎは－０．４である。結合係数の絶対値が０．１より小さい係数は０とした。
　図８によれば、第２実施例で実現されるインダクタ間の誘導相互結合により、従来のインダクタを用いたＣＭＬ回路と比較して２０％を超える帯域延伸効果が得られ、かつ平坦なゲイン特性が得られることが分かる。
　さらに、図９を用いて、第２実施例のインダクタによる帯域延伸効果を説明する。図９において、９００は文献１に開示された従来のインダクタを用いたＣＭＬ回路の－３ｄＢ帯域を示し、９０１は第２実施例のインダクタを用いたＣＭＬ回路の－３ｄＢ帯域を示している。図９の例では、半導体集積回路の金属配線層でインダグタを作成した場合を仮定し、各インダクタに金属配線の寄生容量である対地容量を付加したときのＣＭＬ回路の－３ｄＢ帯域を、シミュレーションにより計算した。従来のインダクタを用いたＣＭＬ回路の各インダクタの値および結合係数の値、第２実施例のインダクタを用いたＣＭＬ回路の各インダクタの値および結合係数の値は、図８のシミュレーションで採用した値と同じである。
　また、図９では、ＣＭＬ回路の各インダクタに寄生容量を付加した場合を配線寄生容量の倍率“１”とし、寄生容量を２倍にして付加した場合を配線寄生容量の倍率“２”とし、寄生容量を付加しない場合を配線寄生容量の倍率“０”として、それぞれの場合のＣＭＬ回路の－３ｄＢ帯域の計算値を示している。なお、従来のインダクタを用いたＣＭＬ回路では、図１２に示したように、インダクタＬ３ｅｆｆが仮想的に形成されるため、インダクタＬ３ｅｆｆのみ寄生容量は付加していない。
　第２実施例のインダクタを用いたＣＭＬ回路では、寄生容量により１．５ＧＨｚ程度帯域が低下するが、従来のインダクタを用いたＣＭＬ回路においても寄生容量により１ＧＨｚ程度帯域が低下している。図９によれば、第２実施例のインダクタを用いたＣＭＬ回路では、寄生容量の有無に拘わらず、従来のインダクタを用いたＣＭＬ回路と比較して２０％程度の帯域延伸効果が得られることが分かる。
　インダクタにつく寄生容量は、インダクタを形成する金属配線層と基板の間に形成される対地容量と、隣接する金属配線間に形成される線間容量に分けられる。対地容量は、使用する半導体プロセスや使用する金属配線層により変わる。また、線間容量は、隣接する金属配線層をどの程度近づけるかに依存する。上記の図９は、半導体基板とインダクタの金属配線間の距離が１μｍで、隣接する金属配線間の距離が２μｍ、インダクタの金属配線の幅が６μｍの例を示している。半導体基板と金属配線間の距離が、金属配線間の距離より小さいため、インダクタに付加される寄生容量のほとんどを対地容量が占める。インダクタの金属配線として、半導体基板からの距離が遠くなる上層金属配線を使用すると、図９の配線寄生容量倍率“０”～“１”で示した帯域延伸効果が得られる。また、金属配線間の距離が近くなり、上記の対地容量よりも線間容量が大きくなると、図９の配線寄生容量倍率“１”～“２”で示した帯域延伸効果が得られる。
　図１０は、文献１に開示された従来のインダクタを用いたＣＭＬ回路および第２実施例のインダクタを用いたＣＭＬ回路の群遅延をシミュレーションにより求めた結果を示す図である。図１０において、１０００は従来のインダクタを用いたＣＭＬ回路の配線寄生容量倍率“０”の場合の群遅延を示し、１０００ａは従来のインダクタを用いたＣＭＬ回路の配線寄生容量倍率“１”の場合の群遅延を示し、１００１は第２実施例のインダクタを用いたＣＭＬ回路の配線寄生容量倍率“０”の場合の群遅延を示し、１００１ａは第２実施例のインダクタを用いたＣＭＬ回路の配線寄生容量倍率“１”の場合の群遅延を示している。
　増幅する信号の帯域内の周波数間で、群遅延偏差が大きい場合、出力波形にジッタや波形の歪が生じる。図１０によれば、寄生容量の有り無しでは群遅延の傾向に大きな差がでないことが分かる。従来のインダクタを用いたＣＭＬ回路の場合、１ＧＨｚでの群遅延２４ｐｓに対して、１０ＧＨｚ超の高周波のピークでの群遅延は最大１４０ｐｓとなり、最大で１１６ｐｓの群遅延偏差を示す。一方、第２実施例のインダクタを用いたＣＭＬ回路の場合、１ＧＨｚでの群遅延１７ｐｓに対して、１０ＧＨｚ超の高周波のピークでの群遅延は最大５９ｐｓとなり、最大で４２ｐｓの群遅延偏差に抑えられる。このように、第２実施例のインダクタを用いたＣＭＬ回路では、従来のインダクタを用いたＣＭＬ回路と比較して群遅延偏差が約３．７分の１になり、帯域を延伸するだけでなく、出力波形のジッタや歪を低減できるという効果が得られる。
　なお、図９、図１０では、第２実施例の効果について説明しているが、第１実施例についても第２実施例と同等以上の効果が得られる。その理由は、第１実施例の場合、第２実施例と比較してインダクタの金属配線間の距離が遠くなり、線間容量が小さくなるからである。
　図４から明らかなように、正相側の第１のシリーズインダクタＬ１３Ｐには、正相側の第１のシャントインダクタＬ１１Ｐの内周と正相側の第２のシャントインダクタＬ１２Ｐの内周とに挟まれる領域に形成される部分と、正相側の第１のシャントインダクタＬ１１Ｐの内周と正相側の第２のシャントインダクタＬ１２Ｐの外周とに挟まれる領域に形成される部分とが存在する。これら２つの領域のどちらに正相側の第１のシリーズインダクタＬ１３Ｐが形成されていても構わない。正相側の第１のシャントインダクタＬ１１Ｐと正相側の第１のシリーズインダクタＬ１３Ｐの隣接した配置と巻き込み方向が相互インダクタンスの値と正負を決定する。
　同様に、逆相側の第１のシリーズインダクタＬ１３Ｎには、逆相側の第１のシャントインダクタＬ１１Ｎの内周と逆相側の第２のシャントインダクタＬ１２Ｎの内周とに挟まれる領域に形成される部分と、逆相側の第１のシャントインダクタＬ１１Ｎの内周と逆相側の第２のシャントインダクタＬ１２Ｎの外周とに挟まれる領域に形成される部分とが存在する。これら２つの領域のどちらに逆相側の第１のシリーズインダクタＬ１３Ｎが形成されていても構わない。第１のシャントインダクタＬ１１Ｎと第１のシリーズインダクタＬ１３Ｎの隣接した配置と巻き込み方向が相互インダクタンスの値と正負を決定する。
　本発明は、半導体集積回路の周波数帯域を延伸するピーキング回路等に使用されるインダクタに適用することができる。
　１，１ａ…インダクタ、１０，１２，１４～２１…コンタクト、１１…接続点、１３…絶縁層、３０，３１…金属配線層、Ｌ１１Ｐ，Ｌ１２Ｐ，Ｌ１１Ｎ，Ｌ１２Ｎ…シャントインダクタ、Ｌ１３Ｐ，Ｌ１３Ｎ…シリーズインダクタ、Ｍ１，Ｍ２，Ｍ３，Ｍ４…ＭＯＳトランジスタ、ＩＳ１…電流源、Ｒ１，Ｒ２…負荷抵抗。

Claims (8)

  1. 　インダクタ領域の外周にスパイラルの形状に形成され、始点が第１の端子と接続された第１のインダクタ配線と、
    　この第１のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が第２の端子と接続された第２のインダクタ配線と、
    　前記第１のインダクタ配線と前記第２のインダクタ配線との接続点を始点として前記第１のインダクタ配線と前記第２のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が第３の端子と接続された第３のインダクタ配線とを備えることを特徴とするインダクタ。
  2. 　請求項１記載のインダクタにおいて、
    　前記第３のインダクタ配線は、前記第１のインダクタ配線の内側に沿って前記第１のインダクタ配線と逆巻きに形成されることを特徴とするインダクタ。
  3. 　請求項１記載のインダクタにおいて、
    　さらに、前記インダクタ領域の外周にスパイラルの形状に形成され、始点が第４の端子と接続された第４のインダクタ配線と、
    　この第４のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が第５の端子と接続された第５のインダクタ配線と、
    　前記第４のインダクタ配線と前記第５のインダクタ配線との接続点を始点として前記第４のインダクタ配線と前記第５のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が第６の端子と接続された第６のインダクタ配線とを備え、
    　前記第４のインダクタ配線は、前記第１乃至第６のインダクタ配線のスパイラルの中心を通る直線であって且つこのスパイラルが形成された平面と平行な直線に関して、前記第１のインダクタ配線と線対称に形成され、
    　前記第５のインダクタ配線は、前記直線に関して前記第２のインダクタ配線と線対称に形成され、
    　前記第６のインダクタ配線は、前記直線に関して前記第３のインダクタ配線と線対称に形成されることを特徴とするインダクタ。
  4. 　請求項３記載のインダクタにおいて、
    　前記第６のインダクタ配線は、前記第４のインダクタ配線の内側に沿って前記第４のインダクタ配線と逆巻きに形成されることを特徴とするインダクタ。
  5. 　請求項１記載のインダクタにおいて、
    　前記第１乃至第３の各インダクタ配線は、第１の金属配線層を用いて形成され、他のインダクタ配線と交差する箇所のみコンタクトを介して第２の金属配線層に退避するように形成されることを特徴とするインダクタ。
  6. 　請求項３記載のインダクタにおいて、
    　前記第１乃至第６の各インダクタ配線は、第１の金属配線層を用いて形成され、他のインダクタ配線と交差する箇所のみコンタクトを介して第２の金属配線層に退避するように形成されることを特徴とするインダクタ。
  7. 　差動信号が入力される差動構成の第１、第２のトランジスタと、
    　この第１、第２のトランジスタに定電流を供給する電流源と、
    　一端が電源に接続された第１、第２の負荷抵抗と、
    　第１の端子が正相側の前記第１のトランジスタの出力端子に接続され、第２の端子が前記第１の負荷抵抗の他端に接続され、第３の端子が回路の正相側の出力端子に接続された第１のインダクタと、
    　第１の端子が逆相側の前記第２のトランジスタの出力端子に接続され、第２の端子が前記第２の負荷抵抗の他端に接続され、第３の端子が回路の逆相側の出力端子に接続された第２のインダクタとを備え、
    　各インダクタは、インダクタ領域の外周にスパイラルの形状に形成され、始点が前記第１の端子と接続された第１のインダクタ配線と、
    　この第１のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が前記第２の端子と接続された第２のインダクタ配線と、
    　前記第１のインダクタ配線と前記第２のインダクタ配線との接続点を始点として前記第１のインダクタ配線と前記第２のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が前記第３の端子と接続された第３のインダクタ配線とを備え、
    　前記第１、第２のインダクタを別個のインダクタ領域に形成することを特徴とするピーキング回路。
  8. 　差動信号が入力される差動構成の第１、第２のトランジスタと、
    　この第１、第２のトランジスタに定電流を供給する電流源と、
    　一端が電源に接続された第１、第２の負荷抵抗と、
    　第１の端子が正相側の前記第１のトランジスタの出力端子に接続され、第２の端子が前記第１の負荷抵抗の他端に接続され、第３の端子が回路の正相側の出力端子に接続された第１のインダクタと、
    　第４の端子が逆相側の前記第２のトランジスタの出力端子に接続され、第５の端子が前記第２の負荷抵抗の他端に接続され、第６の端子が回路の逆相側の出力端子に接続された第２のインダクタとを備え、
    　前記第１のインダクタは、
    　インダクタ領域の外周にスパイラルの形状に形成され、始点が前記第１の端子と接続された第１のインダクタ配線と、
    　この第１のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が前記第２の端子と接続された第２のインダクタ配線と、
    　前記第１のインダクタ配線と前記第２のインダクタ配線との接続点を始点として前記第１のインダクタ配線と前記第２のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が前記第３の端子と接続された第３のインダクタ配線とを備え、
    　前記第２のインダクタは、
    　前記インダクタ領域の外周にスパイラルの形状に形成され、始点が前記第４の端子と接続された第４のインダクタ配線と、
    　この第４のインダクタ配線の終点を始点として前記インダクタ領域の内周にスパイラルの形状に形成され、終点が前記第５の端子と接続された第５のインダクタ配線と、
    　前記第４のインダクタ配線と前記第５のインダクタ配線との接続点を始点として前記第４のインダクタ配線と前記第５のインダクタ配線とに挟まれる領域にスパイラルの形状に形成され、終点が前記第６の端子と接続された第６のインダクタ配線とを備え、
    　前記第４のインダクタ配線は、前記第１乃至第６のインダクタ配線のスパイラルの中心を通る直線であって且つこのスパイラルが形成された平面と平行な直線に関して、前記第１のインダクタ配線と線対称に形成され、
    　前記第５のインダクタ配線は、前記直線に関して前記第２のインダクタ配線と線対称に形成され、
    　前記第６のインダクタ配線は、前記直線に関して前記第３のインダクタ配線と線対称に形成されることを特徴とするピーキング回路。
PCT/JP2011/070993 2010-09-17 2011-09-14 インダクタ WO2012036207A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/823,716 US9082543B2 (en) 2010-09-17 2011-09-14 Inductor
CN201180044567.3A CN103168354B (zh) 2010-09-17 2011-09-14 电感器
JP2012534037A JP5463580B2 (ja) 2010-09-17 2011-09-14 インダクタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-209549 2010-09-17
JP2010209549 2010-09-17

Publications (1)

Publication Number Publication Date
WO2012036207A1 true WO2012036207A1 (ja) 2012-03-22

Family

ID=45831663

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/070993 WO2012036207A1 (ja) 2010-09-17 2011-09-14 インダクタ

Country Status (4)

Country Link
US (1) US9082543B2 (ja)
JP (1) JP5463580B2 (ja)
CN (1) CN103168354B (ja)
WO (1) WO2012036207A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150129796A (ko) * 2013-03-14 2015-11-20 자일링크스 인코포레이티드 상이한 직경의 2개의 인덕터들을 포함하는 집적 회로에서 이득 스테이지를 구현하는 회로 및 방법
JPWO2017026266A1 (ja) * 2015-08-07 2018-02-15 株式会社村田製作所 コイルデバイス
WO2019155582A1 (ja) * 2018-02-08 2019-08-15 株式会社ソシオネクスト 増幅回路、加算回路、受信回路及び集積回路
WO2019202774A1 (ja) * 2018-04-16 2019-10-24 株式会社村田製作所 Ｅｓｄ保護素子
JP2020005249A (ja) * 2018-06-29 2020-01-09 株式会社ソシオネクスト インターフェイス回路
JP2020072443A (ja) * 2018-11-02 2020-05-07 日本電信電話株式会社 トランスインピーダンスアンプ
JP2021027166A (ja) * 2019-08-05 2021-02-22 国立大学法人北海道大学 プレーナ型コイル、およびプレーナ型トランス
US11444078B2 (en) 2018-04-16 2022-09-13 Murata Manufacturing Co., Ltd. ESD protection element

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014145633A1 (en) 2013-03-15 2014-09-18 Rf Micro Devices, Inc. Weakly coupled based harmonic rejection filter for feedback linearization power amplifier
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
JP6152828B2 (ja) * 2014-06-06 2017-06-28 株式会社村田製作所 マルチフェイズ型ｄｃ／ｄｃコンバータ
US10692645B2 (en) * 2016-03-23 2020-06-23 Qorvo Us, Inc. Coupled inductor structures
CN109119232B (zh) * 2017-06-26 2020-04-28 瑞昱半导体股份有限公司 非对称式螺旋状电感
US10848196B2 (en) * 2017-12-15 2020-11-24 Dialog Semiconductor B.V. Radio frequency input/output for radio transceivers
US11259413B2 (en) 2018-04-05 2022-02-22 Abb Power Electronics Inc. Inductively balanced power supply circuit and method of manufacture
TWI697920B (zh) * 2019-12-31 2020-07-01 瑞昱半導體股份有限公司 積體電感
EP4268278A1 (en) * 2020-12-23 2023-11-01 Intel Corporation Wireless chip-to-chip high-speed data transport

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878964A (ja) * 1994-09-07 1996-03-22 Fujitsu Ltd 多出力電源におけるクロスレギュレーション回路
JP2001274330A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Works Ltd 半導体装置
JP2005073234A (ja) * 2003-08-07 2005-03-17 Fujitsu Ltd 差動増幅回路
JP2007005798A (ja) * 2005-06-20 2007-01-11 Infineon Technologies Ag 多層導電層においてインダクターを備えた集積回路
WO2007110915A1 (ja) * 2006-03-27 2007-10-04 Fujitsu Limited ピーキング制御回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5986318A (ja) 1982-11-10 1984-05-18 Toshiba Corp 信号増幅回路
US5831331A (en) * 1996-11-22 1998-11-03 Philips Electronics North America Corporation Self-shielding inductor for multi-layer semiconductor integrated circuits
JP2002189767A (ja) 2000-12-22 2002-07-05 Mitsubishi Electric Corp インダクタ認識方法、レイアウト検査方法、レイアウト検査プログラムを記録したコンピュータ読取可能な記録媒体および半導体装置の製造方法
JP2002198490A (ja) 2000-12-26 2002-07-12 Toshiba Corp 半導体装置
KR100824783B1 (ko) * 2006-10-17 2008-04-24 삼성전자주식회사 다중 대역용 저잡음 증폭기 및 다중 대역용 무선 신호수신기
US20080129434A1 (en) * 2006-11-30 2008-06-05 Sirific Wireless Corporation Variable inductor
JP2009010826A (ja) * 2007-06-29 2009-01-15 Sony Corp マルチバンド低雑音増幅器および無線通信装置
US8143987B2 (en) * 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878964A (ja) * 1994-09-07 1996-03-22 Fujitsu Ltd 多出力電源におけるクロスレギュレーション回路
JP2001274330A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Works Ltd 半導体装置
JP2005073234A (ja) * 2003-08-07 2005-03-17 Fujitsu Ltd 差動増幅回路
JP2007005798A (ja) * 2005-06-20 2007-01-11 Infineon Technologies Ag 多層導電層においてインダクターを備えた集積回路
WO2007110915A1 (ja) * 2006-03-27 2007-10-04 Fujitsu Limited ピーキング制御回路

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016517628A (ja) * 2013-03-14 2016-06-16 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 異なる直径を有する２つのインダクタを含む集積回路において利得段を実施する回路および方法
KR102063371B1 (ko) 2013-03-14 2020-01-07 자일링크스 인코포레이티드 상이한 직경의 2개의 인덕터들을 포함하는 집적 회로에서 이득 스테이지를 구현하는 회로 및 방법
KR20150129796A (ko) * 2013-03-14 2015-11-20 자일링크스 인코포레이티드 상이한 직경의 2개의 인덕터들을 포함하는 집적 회로에서 이득 스테이지를 구현하는 회로 및 방법
JPWO2017026266A1 (ja) * 2015-08-07 2018-02-15 株式会社村田製作所 コイルデバイス
US10840873B2 (en) 2015-08-07 2020-11-17 Murata Manufacturing Co., Ltd. Coil device
CN111684715A (zh) * 2018-02-08 2020-09-18 株式会社索思未来 放大电路、加法电路、接收电路以及集成电路
WO2019155582A1 (ja) * 2018-02-08 2019-08-15 株式会社ソシオネクスト 増幅回路、加算回路、受信回路及び集積回路
US11901868B2 (en) 2018-02-08 2024-02-13 Socionext Inc. Amplifier circuit, adder circuit, reception circuit, and integrated circuit
CN111684715B (zh) * 2018-02-08 2023-05-02 株式会社索思未来 放大电路、加法电路、接收电路以及集成电路
US11444078B2 (en) 2018-04-16 2022-09-13 Murata Manufacturing Co., Ltd. ESD protection element
WO2019202774A1 (ja) * 2018-04-16 2019-10-24 株式会社村田製作所 Ｅｓｄ保護素子
JP2020005249A (ja) * 2018-06-29 2020-01-09 株式会社ソシオネクスト インターフェイス回路
JP7351099B2 (ja) 2018-06-29 2023-09-27 株式会社ソシオネクスト インターフェイス回路
WO2020090519A1 (ja) * 2018-11-02 2020-05-07 日本電信電話株式会社 トランスインピーダンスアンプ
JP2020072443A (ja) * 2018-11-02 2020-05-07 日本電信電話株式会社 トランスインピーダンスアンプ
JP7183709B2 (ja) 2018-11-02 2022-12-06 日本電信電話株式会社 トランスインピーダンスアンプ
JP2021027166A (ja) * 2019-08-05 2021-02-22 国立大学法人北海道大学 プレーナ型コイル、およびプレーナ型トランス

Also Published As

Publication number Publication date
CN103168354A (zh) 2013-06-19
US20150035625A1 (en) 2015-02-05
CN103168354B (zh) 2015-11-25
JP5463580B2 (ja) 2014-04-09
US9082543B2 (en) 2015-07-14
JPWO2012036207A1 (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
JP5463580B2 (ja) インダクタ
JP5168495B2 (ja) 電力増幅回路
KR101820499B1 (ko) 클래스 ab 증폭기들
US6779261B2 (en) Integrated balun and transformer structures
US7525407B2 (en) Integrated circuit having integrated inductors
US8093950B2 (en) Power amplifier having transformer
JP5874456B2 (ja) 増幅器および増幅方法
TWI738846B (zh) 放大器
US11528012B2 (en) Active balun circuit, power amplifier circuit, and power amplifier module
TWI404085B (zh) 變壓器及其結構與功率放大裝置
JP5319006B2 (ja) 電力増幅回路
CN114726325B (zh) 一种堆叠功率放大器、电路板及电子设备
TW201316679A (zh) 單端至差動放大電路及方法
TWI749398B (zh) 電感電容振盪器及共模共振腔
US11888459B2 (en) Balun with improved common mode rejection ratio
JP7183709B2 (ja) トランスインピーダンスアンプ
JP5788784B2 (ja) 差動回路
US11601099B1 (en) Multi-stage wide-band amplifier with intra-stage and inter-stage inductive coupling
US20200036344A1 (en) Amplifier
US20140357204A1 (en) Signal Processing
KR101691119B1 (ko) 집적 회로 상에 형성되는 대칭형 인덕터를 포함하는 증폭기
KR101692645B1 (ko) 집적 회로 상에 형성되는 차동 증폭기
JP2024008506A (ja) 信号変換回路
JP2004274463A (ja) 差動電子回路
JP2013229688A (ja) 低雑音増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11825207

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012534037

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13823716

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11825207

Country of ref document: EP

Kind code of ref document: A1