KR101692645B1 - 집적 회로 상에 형성되는 차동 증폭기 - Google Patents

Abstract

본 발명은 집적 회로 상에 형성되는 차동 증폭기에 대한 것이다.
본 발명에 따른 집적 회로 상에 형성되며 정합 회로부를 포함하는 차동 증폭기에 있어서, 정합 회로부는, 나란히 형성되는 제1 차동 신호선 및 제2 차동 신호선; 제1 금속선과 제2 금속선을 포함하며, 제1 차동 신호선에 제1 금속선의 제1단이 연결되고, 제2 차동 신호선에 제2 금속선의 제1단이 연결되는 인덕터; 및 제1 금속선의 제2단에 제1단이 연결되고, 제2 금속선의 제2단에 제2단이 연결되는 커패시터를 포함한다.
본 발명에 따르면, 증폭기의 정합 회로에 포함된 나선형 인덕터의 배치를 변경하여 등가적으로 LCL의 배치가 형성되도록 함으로써 두 개의 차동 신호선 상에서 계산되는 직렬 LC의 임피던스 부정합을 최소화하여 전체 회로 성능의 열화를 최소화할 수 있다.

Description

집적 회로 상에 형성되는 차동 증폭기{DIFFERENTIAL AMPLIFIER FORMED ON INTEGRATED CIRCUIT}

본 발명은 집적 회로 상에 형성되는 차동 증폭기에 관한 것으로서, 보다 상세하게는 차동 증폭기의 정합 회로에 포함된 인덕터의 배치를 변경하여 임피던스 부정합이 최소화 되도록 하는 집적 회로 상에 형성되는 차동 증폭기에 관한 것이다.

집적 회로 상에 형성되는 차동 증폭기는 입력 혹은 출력 발룬의 유무와 상관없이 내부 동작은 차동 구조로 형성되어야 하는데, 이 경우 차동 신호를 구성하고 있는 두 신호 사이의 위상은 정확하게 반대여야 하며, 신호의 크기는 동일하게 형성되어야 한다. 만약, 이와 같은 두 차동 신호간에 부정합이 발생하게 될 경우, 전체 집적 회로 혹은 증폭기는 전력 및 전압 이득을 포함하여, 주요 성능 지표가 열화되는 문제점이 발생하게 된다.

그러나, 차동 구조의 증폭기는 두 차동 신호에 대해서 대칭적으로 설계 및 배치가 되어야 하는데 경우에 따라서는 정확한 대칭적 설계 및 배치가 어려울 수도 있다.

이와 같은 차동 신호 간 부정합에 따른 회로의 특성 열화 문제는 동작 주파수가 높아질수록 더욱 심하게 나타난다. 따라서 집적 회로의 동작 주파수가 수 GHz에서 수십 GHz로 상승할수록 이와 같은 부정합의 최소화를 위한 소자의 배치 기법이 매우 중요하게 된다.

도 1 내지 도 4는 종래 기술에 따른 차동 구조의 집적회로에서 정합 회로부(Matching Network)의 다양한 형태를 도시한 도면이다.

도 1의 (A)는 정합 회로부의 일반적인 도면을 도시한 것이고, 도 1의 (B)는 정합 회로부가 직렬 인덕터로 형성되는 경우를 도시한 것이다. 일반적으로 인덕터의 두 단자는 서로 대칭적이라고 간주하지만 엄밀하게는 도 1의 (B)에 도시한 인덕터의 두 단자인 "A" 부분과 "B" 부분은 필연적으로 서로 비대칭이 발생하게 된다. 하지만, 도 1의 (B)의 경우에는 "A" 부분과 "B" 부분이 서로 비대칭이라 할지라도 두 차동 신호간에 비대칭이 발생하는 것은 아니기 때문에 이론적으로 두 차동 신호간에 부정합이 발생하지는 않는다.

이와 유사하게 도 1의 (C)는 정합 회로부가 직렬 커패시터로 형성되는 경우를 도시한 것으로, 커패시터의 두 단자는 서로 대칭적이라고 간주하지만 엄밀하게는 도 1의 (C)에 도시한 커패시터의 두 단자인 "A" 부분과 "B" 부분은 필연적으로 서로 비대칭이 발생하게 된다. 하지만, 도 1의 (C)의 경우에는 "A" 부분과 "B" 부분이 서로 비대칭이라 할지라도 두 차동 신호간에 비대칭이 발생하는 것은 아니기 때문에 이 경우도 마찬가지로 이론적으로 두 차동 신호간에 부정합이 발생하지는 않는다.

집적 회로 상에서 커패시터의 "A" 부분과 "B" 부분에서 비대칭이 발생하는 이유는, 일반적으로 커패시터를 구성하고 있는 두 도체판의 형성을 위해서 집적 회로 상에 구현되는 두 개의 금속층을 사용하게 되는데, 예를 들어 "A" 부분의 도체판은 상대적으로 상위 금속층을 사용하고, "B" 부분의 도체판은 상대적으로 하위 금속층을 사용하게 될 경우, 두 도체판을 구성하고 있는 금속층은 서로 반도체 기판(Substrate)과 거리가 다르게 형성된다. 따라서 각각의 도체판은 반도체 기판과의 서로 다른 기생 커패시턴스가 발생하게 되어 서로 비대칭이 발생하게 된다. 뿐만 아니라, 경우에 따라 집적 회로를 구성하는 금속층은 각각의 층마다 서로 다른 금속 성분으로 형성되는 경우도 있고, 두께를 달리 형성하는 경우도 있기 때문에 집적 회로 상에 형성되는 커패시터는 두 단자간에 비대칭성이 필연적으로 발생한다고 할 수 있다.

따라서, 도 1의 (D)에 도시한 두 차동 신호선 사이에 형성되는 션트(Shunt) 인덕터의 경우, 해당 인덕터로 인하여 두 차동 신호 간에 부정합이 발생할 수 있으며, 도 1의 (E)와 같이 두 차동 신호선 사이에 형성되는 션트 커패시터의 경우에도 두 차동 신호간에 부정합이 발생할 수 있다. 도 1의 (F)는 두 차동 신호선 간에 션트로 연결되는 병렬 LC와 직렬 인덕터로 정합 회로부가 형성되는 경우의 예시를 보인 것이다.

도 1을 통해서 알 수 있듯이 차동 구조로 형성되는 집적 회로는 회로 내부의 차동 신호간의 부정합을 최소화하여 회로 성능 열화를 최소화하는 것이 중요한데, 실제 소자의 구현상 불가피하게 발생하는 비대칭성으로 인하여 두 차동 신호간의 부정합이 발생하는 요소가 매우 다양하게 존재한다. 하지만, 도 1에서 기술한 정합 회로부의 경우, 엄밀하게는 다소 부정합이 발생하긴 하지만, 그 양이 미미하여 전체 회로 동작에 미치는 영향이 크기 않을 수 있다. 하지만, 앞서 기술한 도 1의 경우와는 달리 두 차동 신호간의 부정합이 무시하지 못할 수준으로 발생하는 경우도 종종 발생할 수 있으며, 이의 일 예를 도 2에서 도시하였다.

도 2의 (A)는 차동 구조로 형성되는 집적 회로 상에서 정합 회로가 두 차동 신호간에 션트로 연결되는 직렬 LC인 경우를 보이고 있다. 이 경우는 도 1과는 달리, 두 개의 차동 신호선 중 하나에는 인덕터가 직접적으로 연결되며, 나머지 하나에는 커패시터가 직접적으로 연결된다. 이론적으로는 해당 정합 회로부에 의하여 두 개의 차동 신호선에서의 임피던스는 동일하게 형성되지만, 인덕터에 의한 기생 성분과 커패시터에 의한 기생 성분 등이 서로 상이하기 때문에 실질적으로는 두 차동 신호선에서의 임피던스는 서로 다르게 형성된다. 도 2의 (B)에서 도시한 실제 집적 회로 상 배치도면을 보면, 두 차동 신호선은 인덕터와 가까이 배치되는 신호선이 많은 자기적 결합이 발생하게 되며, 인덕터와 커패시터를 형성하고 있는 금속선과 두 개의 차동 신호선 사이의 기생 커패시턴스 성분 역시 서로 다르게 형성된다. 이로 인하여 두 차동 신호 간에는 서로 부정합이 발생하게 되고 결과적으로 전체 증폭기의 성능이 저하되는 문제점이 발생하게 된다.

이와 같은 종래 기술에 의한 문제점을 해결하기 위한 또 다른 종래 기술은 도 3 및 도 4와 같이 형성될 수 있다.

도 3의 (A)는 도 2의 (A)와는 달리 두 개의 차동 신호선에 직접적으로 연결 되는 소자를 모두 커패시터로 변형한 것이다. 따라서 도 3의 (A)에 의한 종래 기술은 도 2의 (A)에 비하여 두 차동 신호간의 부정합이 감소하는 이점이 있다. 하지만 도 3의 (A)와 도 2의 (A)가 동일한 등가 회로를 가져야 한다면, 도 3의 (A)에 사용되는 두 개의 커패시터 각각은 도 2의 (A)의 커패시터의 커패시턴스보다 두 배가 큰 커패시턴스를 가져야 한다. 결과적으로 도 3의 (A)는 도 2의 (A)의 경우와 비교하여 요구되는 커패시터의 크기가 4배로 증가하며, 이의 직관적 비교를 위하여 도 3의 (A)의 배치도를 도 3의 (B)에 도시하였다. 따라서 도 3의 경우는 두 차동 신호의 부정합을 최소화하기 위하여 집적 회로 상의 면적을 추가적으로 사용해야 하는 문제점이 있다.

또한, 도 4의 (A)는 도 3의 (A)와 반대로 두 차동 신호선 간의 부정합을 최소화하기 위하여 인덕터를 두 개로 분리한 경우의 일 예를 보이고 있는데 이는, 도 3의 (A)보다 집적 회로 상의 면적이 더 증가하게 된다. 이는 인덕터를 형성하기 위한 집적 회로 상의 면적이 커패시터를 형성하기 위한 집적 회로 상의 면적보다 훨씬 더 크기 때문인데, 도 4의 (A)의 경우는 도 2의 (A) 및 도 3의 (A)의 경우에 비하여 인덕터가 두 개가 더 필요하게 되므로, 전체적인 면적 역시 약 두 배로 증가하는 문제점이 있다. 이의 직관적 비교를 위하여 도 4의 (A)의 배치도를 도 4의 (B)에 도시하였다.

이와 같은 종래 기술에 따른 두 차동 신호선 사이에 션트로 연결되는 직렬 LC 정합 회로부의 경우, 두 차동 신호선 사이에 부정합이 발생하는 문제점이 있으며, 이와 같은 부정합을 최소화하기 위한 또 다른 종래 기술은 부정합은 성공적으로 최소화할 수 있으나, 이를 위하여 필요한 집적 회로 상의 면적이 증가하게 되어 전체적인 생산 단가의 증가 및 회로 면적의 증가로 인해 부가적으로 회로 성능 저하 등의 문제점이 발생하게 된다.

본 발명의 배경이 되는 기술은 한국등록특허 제1520282호(2015.05.15 공고)에 개시되어 있다.

본 발명은 상기와 같은 문제점을 개선하기 위해 창출된 것으로, 본 발명의 목적은 차동 구조로 형성되는 증폭기의 정합 회로에 포함된 나선형 인덕터의 배치를 변경하여 등가적으로 LCL의 배치가 형성되도록 함으로써 두 개의 차동 신호선 상에서 계산되는 직렬 LC의 임피던스 부정합이 최소화되도록 하는 집적 회로 상에 형성되는 차동 증폭기를 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 집적 회로 상에 형성되며 정합 회로부를 포함하는 차동 증폭기에 있어서 상기 정합 회로부는, 나란히 형성되는 제1 차동 신호선 및 제2 차동 신호선; 제1 금속선과 제2 금속선을 포함하며, 상기 제1 차동 신호선에 상기 제1 금속선의 제1단이 연결되고, 상기 제2 차동 신호선에 상기 제2 금속선의 제1단이 연결되는 인덕터; 및 상기 제1 금속선의 제2단에 제1단이 연결되고, 상기 제2 금속선의 제2단에 제2단이 연결되는 커패시터를 포함한다.

상기 커패시터는 상기 제1 금속선과 제2 금속선의 형태가 대칭이 되도록 하는 지점에 위치할 수 있다.

상기 커패시터는 복수개가 구비되며, 상기 복수의 커패시터는 상기 제1 금속선과 제2 금속선에 대하여 병렬 연결될 수 있다.

상기 커패시터는 복수개가 구비되며, 상기 복수의 커패시터는 상기 제1 금속선의 제2단 및 상기 제2 금속선의 제2단 사이에 직렬 연결될 수 있다.

상기 커패시터는, 상기 인덕터의 턴수가 홀수이면 상기 인덕터의 외측부에 위치하고, 상기 인덕터의 턴수가 짝수이면 상기 인덕터의 내측부에 위치할 수 있다.

상기 커패시터는, 상기 인덕터의 턴수가 2개인 경우, 상기 제1 금속선과 상기 제2 금속선이 교차하는 지점과 반대측에 이격되어 위치할 수 있다.

상기 제1 금속선과 제2 금속선은 동일한 형상을 가지고 동일한 길이 및 굵기로 형성될 수 있다.

본 발명에 따른 집적 회로 상에 형성되는 차동 증폭기는 증폭기의 정합 회로에 포함된 나선형 인덕터의 배치를 변경하여 등가적으로 LCL의 배치가 형성되도록 함으로써 두 개의 차동 신호선 상에서 계산되는 직렬 LC의 임피던스 부정합을 최소화하여 전체 회로 성능의 열화를 최소화할 수 있다.

또한, 본 발명은 인덕터와 커패시터의 배치를 변경함에 따라 집적 회로 상에 추가적인 공간 없이도 임피던스 부정합을 최소화할 수 있고, 생산 단가의 상승과 같은 문제점이 발생하지 않는 이점이 있다.

도 1 내지 도 4는 종래 기술에 따른 차동 구조의 집적회로에서 정합 회로부의 다양한 형태를 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 집적 회로 상에 형성되는 차동 증폭기의 구조를 나타낸 도면이다.
도 6은 도 5에서 정합 회로부를 나타낸 등가 회로도이다.
도 7은 도 6의 인덕터 및 커패시터의 배치예이다.
도 8 내지 도 10은 인덕터의 턴수 변화에 따른 커패시터의 배치예이다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 집적 회로 상에 형성되는 차동 증폭기를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다.

또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

먼저, 도 5를 통해 본 발명의 실시예에 따른 집적 회로 상에 형성되는 차동 증폭기에 대하여 설명한다.

도 5는 본 발명의 실시예에 따른 집적 회로 상에 형성되는 차동 증폭기의 구조를 나타낸 도면이다.

도 5에서와 같이 집적 회로 상에 형성되는 차동 증폭기(100)는 회로 내부 동작이 차동으로 구성되기 위하여 Single-Ended 형태의 신호를 입력받아 차동 신호로 변환해주는 입력 발룬(110)과 차동 신호를 선 증폭하여 전력 증폭단(140)이 동작할 수 있는 파워를 만드는 구동 증폭단(130)과, 구동 증폭단(130)으로부터 수신한 신호를 더욱 큰 전력으로 만들어 내는 전력 증폭단(140) 및 전력 증폭단(140)으로부터 수신한 차동 신호를 다시 Single-Ended 형태의 신호로 변환할 수 있는 출력 발룬(150)이 구비된다. 이와 같은 차동 증폭기(100)의 구성과 기능은 기 공지된 것에 해당하므로 본 발명에서는 자세한 설명을 생략하기로 한다.

차동 증폭기(100)는 차동 신호 간에 180°의 위상 차이를 유지하면서 동일한 전압 및 전류의 크기를 가지는 것이 중요하기 때문에, 도 5에 도시된 바와 같이 차동 신호가 각각 구동 증폭단(130), 전력 증폭단(140) 및 출력 발룬(150)으로 전달되기 전 임피던스 정합을 위한 정합 회로부(120)가 구비된다.

여기서, 임피던스 정합은 입력되는 신호를 반사 없이 전달하기 위한 것으로, 정합 회로부(120)는 주로 인덕터 소자 또는 캐패시터 소자를 직렬 또는 병렬 조합하여 형성된다.

도 6은 도 5에서 정합 회로부를 나타낸 등가 회로도이고, 도 7은 도 6의 인덕터 및 커패시터의 배치예이다.

도 6 및 도 7에서와 같이 본 발명의 실시예에 따른 차동 증폭기(100)에 포함되는 정합 회로부(120)는, 제1 차동 신호선(121), 제2 차동 신호선(122), 인덕터(123) 및 커패시터(124)를 포함하여 형성된다.

제1 차동 신호선(121) 및 제2 차동 신호선(122)은 동일한 형상을 가지고 동일한 길이와 굵기로 형성되며, 도 7에서와 같이 일정 간격을 유지하며 나란하게 배치된다.

인덕터(123)는 도 7에서와 같이 중간 지점이 절단되어 동일한 형상(도 7에서는 명확한 구분을 위하여 제1 금속선과 제2 금속선을 각각 실선과 점선으로 도시함), 길이 및 굵기를 가지는 제1 금속선(123a, 도 7에서 실선으로 도시한 부분)과 제2 금속선(123b, 도 7에서 점선으로 도시한 부분)으로 각각 분리되며, 제1 차동 신호선(121)에 제1 금속선(123a)의 제1단이 연결되고, 제2 차동 신호선(122)에 제2 금속선(123b)의 제1단이 연결된다.

즉, 하나의 인덕터(123)가 제1 차동 신호선(121), 제2 차동 신호선(122)에 대해 병렬로 연결된다.

커패시터(124)는 분리된 제1 금속선(123a)의 제2단에 제1단이 연결되고, 제2 금속선(123b)의 제2단에 제2단이 연결된다.

자세히는, 도 7에서와 같이 인덕터(123)의 제1 금속선(123a)과 제2 금속선(123b)의 형태가 대칭이 되도록 하는 지점에 삽입되어 인덕터(123)와 직렬 연결된다.

또한, 커패시터(124)의 제1단 및 제2단(두 개의 금속층)은 기생 커패시터에 의한 비대칭성이 발생하지 않도록 동일한 금속층으로 형성된다.

이때, 도 7에 도시된 커패시터(124)는 크기 비율을 인덕터(123) 대비 다소 크게 도시하였지만 이는 직관적인 이해를 돕기 위한 것일 뿐 실제로는 인덕터(123)에 비하여 매우 작은 크기로 형성되는 것이 바람직하다.

본 발명에서와 같이 인덕터(123)와 커패시터(124)를 직렬로 연결할 경우, 제1 차동 신호선(121) 및 제2 차동 신호선(122)은 모두 인덕터(123)와 직접적으로 연결되며, 제1 차동 신호선(121) 및 제2 차동 신호선(122)에서 볼 때, 0.5L이 지난 후에 커패시터(124)가 위치하게 되는 구조로 형성된다.

따라서, 제1 차동 신호선(121) 및 제2 차동 신호선(122)은 모두 동일한 결선이 형성되며, 기생 성분 역시 동일한 양으로 발생하게 되어, 두 차동 신호 간 부정합을 최소화 시킬 수 있게 된다.

또한, 인덕터(123)를 두 개로 나누거나, 혹은 커패시터(124)를 두 개로 나눈 방식이 아니기 때문에 집적 회로 내 전체 배치 면적이 추가적으로 증가될 필요가 없으므로 생산 단가의 상승과 같은 문제점이 발생하지 않는다.

도 8 내지 도 10은 인덕터의 턴수 변화에 따른 커패시터의 배치예이다.

도 8은 인덕터(123)의 턴수가 1회 일 때 커패시터(124)가 배치되는 위치를 도시한 것이고, 도 9는 인덕터(123)의 턴수가 2회 일 때 커패시터(124)가 배치되는 위치를 도시한 것이며, 도 10은 인덕터(123)의 턴수가 3회 일 때 커패시터(124)가 배치되는 위치를 도시한 것이다.

즉, 도 8 및 도 10에서와 같이 인덕터(123)의 턴수가 홀수(1회, 3회,...)이면 커패시터(124)는 인덕터(123)의 외측부에 위치하고, 도 9에서와 같이 인덕터(123)의 턴수가 짝수(2회, 4회,...)이면 커패시터(124)는 인덕터(123)의 내측부에 위치하게 된다.

즉, 도 9에서와 같이 인덕터(123)의 턴수가 2회인 경우, 커패시터(124)는 전자파 간섭을 방지하기 위해 제1 금속선(123a, 도 9에서 실선으로 도시한 부분)과 제2 금속선(123b, 도 9에서 점선으로 도시한 부분)이 교차하는 지점과 마주보는 방향으로 이격되어 배치될 수도 있다.

또한, 커패시터(124)는 복수개가 구비될 수도 있으며, 이때 복수의 커패시터(124)는 제1 금속선(123a)과 제2 금속선(123b)에 대하여 병렬 연결되거나 제1 금속선(123a)의 제2단 및 제2 금속선(123b)의 제2단 사이에 직렬 연결될 수도 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 집적 회로 상에 형성되는 차동 증폭기는 증폭기의 정합 회로에 포함된 나선형 인덕터의 배치를 변경하여 등가적으로 LCL의 배치가 형성되도록 함으로써 두 개의 차동 신호선 상에서 계산되는 직렬 LC의 임피던스 부정합을 최소화하여 전체 회로 성능의 열화를 최소화 할 수 있다.

또한, 인덕터와 커패시터의 배치를 변경함에 따라 집적 회로 상에 추가적인 공간 없이도 임피던스 부정합을 최소화할 수 있고, 생산 단가의 상승과 같은 문제점이 발생하지 않는 이점이 있다.

본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.

100 : 차동 증폭기 110 : 입력 발룬
120 : 정합 회로부 121 : 제1 차동 신호선
122 : 제2 차동 신호선 123 : 인덕터
123a : 제1 금속선 123b : 제2 금속선
124 : 커패시터 130 : 구동 증폭단
140 : 전력 증폭단 150 : 출력 발룬

Claims (7)

1. 집적 회로 상에 형성되며 정합 회로부를 포함하는 차동 증폭기에 있어서,
   상기 정합 회로부는,
   나란히 형성되는 제1 차동 신호선 및 제2 차동 신호선;
   동일한 형상을 가지고 동일한 길이 및 굵기로 형성되는 제1 금속선과 제2 금속선을 포함하며, 상기 제1 차동 신호선에 상기 제1 금속선의 제1단이 연결되고, 상기 제2 차동 신호선에 상기 제2 금속선의 제1단이 연결되는 인덕터; 및
   상기 제1 금속선의 제2단에 제1단이 연결되고, 상기 제2 금속선의 제2단에 제2단이 연결되며, 상기 제1 금속선과 제2 금속선의 형태가 대칭이 되도록 하는 지점에 위치하는 커패시터를 포함하고,
   상기 커패시터는,
   상기 인덕터의 턴수가 홀수이면 상기 인덕터의 외측부에 위치하고, 상기 인덕터의 턴수가 짝수이면 상기 인덕터의 내측부에 위치하며, 상기 인덕터의 턴수가 2개인 경우, 상기 제1 금속선과 상기 제2 금속선이 교차하는 지점과 반대측에 이격되어 위치하는 차동 증폭기.
2. 삭제
3. 제1항에 있어서,
   상기 커패시터는 복수개가 구비되며,
   상기 복수의 커패시터는 상기 제1 금속선과 제2 금속선에 대하여 병렬 연결되는 차동 증폭기.
4. 제3항에 있어서,
   상기 커패시터는 복수개가 구비되며,
   상기 복수의 커패시터는 상기 제1 금속선의 제2단 및 상기 제2 금속선의 제2단 사이에 직렬 연결되는 차동 증폭기.
5. 삭제
6. 삭제
7. 삭제

Images