JPH0878964A - 多出力電源におけるクロスレギュレーション回路 - Google Patents
多出力電源におけるクロスレギュレーション回路Info
- Publication number
- JPH0878964A JPH0878964A JP6213515A JP21351594A JPH0878964A JP H0878964 A JPH0878964 A JP H0878964A JP 6213515 A JP6213515 A JP 6213515A JP 21351594 A JP21351594 A JP 21351594A JP H0878964 A JPH0878964 A JP H0878964A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電源回路に関し、特に１つのフィードバック
ループで多出力電源装置のクロスレギュレーションを改
善した回路を提供する。 【構成】 フィードバック制御される一方の出力電圧の
１つを検出するか又は複数の出力電圧の加算検出を行う
出力検出回路１３、電源安定化のための基準電圧１２が
与えられ、前記基準電圧の値を他方の出力電圧の１つの
値又は複数の出力電圧の加算検出値によって補償する基
準電圧補償回路１４、前記出力検出回路からの出力と前
記基準電圧補正回路からの出力との間の差分を検出する
誤差増幅器１１、そして前記誤差増幅器の出力に従って
入力段のスイチイチングトランジスタ２を制御し、前記
複数の出力電圧のクロスレギュレーション含む電源安定
化のための制御を行う制御回路１０から構成する。
ループで多出力電源装置のクロスレギュレーションを改
善した回路を提供する。 【構成】 フィードバック制御される一方の出力電圧の
１つを検出するか又は複数の出力電圧の加算検出を行う
出力検出回路１３、電源安定化のための基準電圧１２が
与えられ、前記基準電圧の値を他方の出力電圧の１つの
値又は複数の出力電圧の加算検出値によって補償する基
準電圧補償回路１４、前記出力検出回路からの出力と前
記基準電圧補正回路からの出力との間の差分を検出する
誤差増幅器１１、そして前記誤差増幅器の出力に従って
入力段のスイチイチングトランジスタ２を制御し、前記
複数の出力電圧のクロスレギュレーション含む電源安定
化のための制御を行う制御回路１０から構成する。
Description
【０００１】
【産業上の利用分野】本発明は電源回路に関し、特に多
出力電源装置におけるクロスレギュレーション回路に関
するものである。
出力電源装置におけるクロスレギュレーション回路に関
するものである。
【０００２】
【従来の技術】図１０は、従来の多出力電源装置の一構
成例を示したものであり、そこでは複数の電源出力（図
１０では２出力）の１出力のみにフィードバックループ
が設けられ、それによって前記複数の電源出力全体がフ
ィードバック制御される。図１０において、スイッチン
グトランスの入力側１のスイッチングトランジスタ２に
よって、トランスの出力側４，５には入出力巻線数比及
びその巻線方向に比例した２つの出力電圧（＋Ｖ01，−
Ｖ 02 ）が発生する。出力側のダイオード６，８及びコ
ンデンサ７，９は各出力電圧を平滑化するためのもので
ある。
成例を示したものであり、そこでは複数の電源出力（図
１０では２出力）の１出力のみにフィードバックループ
が設けられ、それによって前記複数の電源出力全体がフ
ィードバック制御される。図１０において、スイッチン
グトランスの入力側１のスイッチングトランジスタ２に
よって、トランスの出力側４，５には入出力巻線数比及
びその巻線方向に比例した２つの出力電圧（＋Ｖ01，−
Ｖ 02 ）が発生する。出力側のダイオード６，８及びコ
ンデンサ７，９は各出力電圧を平滑化するためのもので
ある。
【０００３】本例の場合、前記一方の出力電圧＋Ｖ01だ
けがブリーダ抵抗（Ｒ３，Ｒ４）１７，１８を介してブ
リーダ抵抗（Ｒ１，Ｒ２）１５，１６によって分圧され
た基準電圧（ＶREF ）と比較され、誤差増幅器１１はそ
の差分を増幅する。次段の制御回路１０は、前記誤差信
号に比例したスイッチングクロック信号を発生し、それ
によって前記スイッチングトランジスタ２を駆動する。
従って、前記出力電圧＋Ｖ01は、前記基準電圧で与えら
れる所定の電圧値へと収束し、また他方の出力電圧−Ｖ
02 も出力側トランス４，５の巻線比に比例した値へと
収束する。
けがブリーダ抵抗（Ｒ３，Ｒ４）１７，１８を介してブ
リーダ抵抗（Ｒ１，Ｒ２）１５，１６によって分圧され
た基準電圧（ＶREF ）と比較され、誤差増幅器１１はそ
の差分を増幅する。次段の制御回路１０は、前記誤差信
号に比例したスイッチングクロック信号を発生し、それ
によって前記スイッチングトランジスタ２を駆動する。
従って、前記出力電圧＋Ｖ01は、前記基準電圧で与えら
れる所定の電圧値へと収束し、また他方の出力電圧−Ｖ
02 も出力側トランス４，５の巻線比に比例した値へと
収束する。
【０００４】図１１は、従来の複数の電源出力（図１１
では２出力）をそれぞれ別個独立にフィードバック制御
する多出力電源装置の別の一構成例を示している。図１
１において、各電源出力を安定化するための基本的な回
路構成は、上述した図１０と同様であり、従ってここで
は回路自体の説明は省略する。なお、本例の場合には、
各電源出力（＋Ｖ01，−Ｖ 02 ）ごとに誤差増幅器１１
１，２１１、制御回路１１０，２１０、そしてスイッチ
ングトランジスタ１０２，２１０が設けられ、互いに独
立したフィードバック制御が行われる。
では２出力）をそれぞれ別個独立にフィードバック制御
する多出力電源装置の別の一構成例を示している。図１
１において、各電源出力を安定化するための基本的な回
路構成は、上述した図１０と同様であり、従ってここで
は回路自体の説明は省略する。なお、本例の場合には、
各電源出力（＋Ｖ01，−Ｖ 02 ）ごとに誤差増幅器１１
１，２１１、制御回路１１０，２１０、そしてスイッチ
ングトランジスタ１０２，２１０が設けられ、互いに独
立したフィードバック制御が行われる。
【０００５】
【発明が解決しようとする課題】上述した図９の回路構
成によれば、使用部品点数は少なくコスト的にも有利で
ある。しかしながら、フィードバック制御をしていない
側の出力電圧−Ｖ02は、入力電圧の変動や＋Ｖ01側の負
荷変動の影響を直接受けることになる。例えば、入力電
圧が上昇又は負荷が減少すると、＋Ｖ01側出力電圧は下
がる向きに制御され、−Ｖ02側出力電圧は下降する。ま
た、入力電圧が下降又は負荷が増加すると、＋Ｖ01側出
力電圧は上がる向きに制御され、−Ｖ02側出力電圧は上
昇する。また、−Ｖ02出力側の負荷変動等に起因する−
Ｖ02出力電圧の変動要因に対しては当然のことながらフ
ィードバック制御は全く行われない。このように、図９
の回路構成にあっては直接制御されない側の出力電圧−
Ｖ02の精度及び＋Ｖ01出力電圧との間のクロスレギュレ
ーション等に問題があった。
成によれば、使用部品点数は少なくコスト的にも有利で
ある。しかしながら、フィードバック制御をしていない
側の出力電圧−Ｖ02は、入力電圧の変動や＋Ｖ01側の負
荷変動の影響を直接受けることになる。例えば、入力電
圧が上昇又は負荷が減少すると、＋Ｖ01側出力電圧は下
がる向きに制御され、−Ｖ02側出力電圧は下降する。ま
た、入力電圧が下降又は負荷が増加すると、＋Ｖ01側出
力電圧は上がる向きに制御され、−Ｖ02側出力電圧は上
昇する。また、−Ｖ02出力側の負荷変動等に起因する−
Ｖ02出力電圧の変動要因に対しては当然のことながらフ
ィードバック制御は全く行われない。このように、図９
の回路構成にあっては直接制御されない側の出力電圧−
Ｖ02の精度及び＋Ｖ01出力電圧との間のクロスレギュレ
ーション等に問題があった。
【０００６】一方、上述した図１０の回路構成の場合に
は、両出力電圧とも互いに独立して制御されるために精
度及びクロスレギュレーション共に良好である。しかし
ながらその反面、図１１からも明らかなように部品点数
が多く小型化が困難であり製造コストが高い等の問題が
あった。
は、両出力電圧とも互いに独立して制御されるために精
度及びクロスレギュレーション共に良好である。しかし
ながらその反面、図１１からも明らかなように部品点数
が多く小型化が困難であり製造コストが高い等の問題が
あった。
【０００７】そこで本発明は、上記種々の問題点に鑑
み、１つのフィードバックループ系だけで多出力電源装
置における複数の出力電圧の間のクロスレギュレーショ
ンを改善する簡易な回路構成のクロスレギュレーション
回路を提供することを目的とする。
み、１つのフィードバックループ系だけで多出力電源装
置における複数の出力電圧の間のクロスレギュレーショ
ンを改善する簡易な回路構成のクロスレギュレーション
回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によれば、図１の
（ａ）の本発明の第１の基本構成に示すように、複数の
出力電圧からなる多出力電源装置において、フィードバ
ック制御される一方の出力電圧の１つを検出するか又は
複数の出力電圧の加算検出を行う出力検出回路１３、電
源安定化のための基準電圧１２が与えられ、前記基準電
圧の値を他方の出力電圧の１つの値又は複数の出力電圧
の加算検出値によって補償する基準電圧補償回路１４、
前記出力検出回路１３からの出力と前記基準電圧補正回
路１４からの出力との間の差分を検出する誤差増幅器１
１、そして前記誤差増幅器１１の出力に従って入力段の
スイッチングトランジスタ２を制御し、前記複数の出力
電圧のクロスレギュレーション含む電源安定化のための
制御を行う制御回路１０から構成する多出力電源におけ
るクロスレギュレーション回路が提供される。
（ａ）の本発明の第１の基本構成に示すように、複数の
出力電圧からなる多出力電源装置において、フィードバ
ック制御される一方の出力電圧の１つを検出するか又は
複数の出力電圧の加算検出を行う出力検出回路１３、電
源安定化のための基準電圧１２が与えられ、前記基準電
圧の値を他方の出力電圧の１つの値又は複数の出力電圧
の加算検出値によって補償する基準電圧補償回路１４、
前記出力検出回路１３からの出力と前記基準電圧補正回
路１４からの出力との間の差分を検出する誤差増幅器１
１、そして前記誤差増幅器１１の出力に従って入力段の
スイッチングトランジスタ２を制御し、前記複数の出力
電圧のクロスレギュレーション含む電源安定化のための
制御を行う制御回路１０から構成する多出力電源におけ
るクロスレギュレーション回路が提供される。
【０００９】また本発明によれば、図１の（ｂ）の本発
明の第２の基本構成に示すように、複数の出力電圧から
なる多出力電源装置において、前記複数の出力電圧を加
算検出する出力検出回路１３、前記出力検出回路１３か
らの出力と電源安定化のための基準電圧１２との間の差
分を検出する誤差増幅器１１、そして前記誤差増幅器１
１の出力に従って入力段のスイッチングトランジスタ２
を制御し、前記複数の出力電圧のクロスレギュレーショ
ン含む電源安定化のための制御を行う制御回路１０から
構成する多出力電源におけるクロスレギュレーション回
路が提供される。
明の第２の基本構成に示すように、複数の出力電圧から
なる多出力電源装置において、前記複数の出力電圧を加
算検出する出力検出回路１３、前記出力検出回路１３か
らの出力と電源安定化のための基準電圧１２との間の差
分を検出する誤差増幅器１１、そして前記誤差増幅器１
１の出力に従って入力段のスイッチングトランジスタ２
を制御し、前記複数の出力電圧のクロスレギュレーショ
ン含む電源安定化のための制御を行う制御回路１０から
構成する多出力電源におけるクロスレギュレーション回
路が提供される。
【００１０】
【作用】前記出力検出回路１３は、フィードバック制御
される１つの出力電圧を検出する場合には図１０で説明
した従来通りに、また複数の出力電圧を検出する場合に
はそれらの加算値若しくはその平均値を簡易な抵抗回路
網を使って検出する。前記基準電圧補償回路１４は、上
記同様簡易な抵抗回路網を使って上記出力電圧を除く残
りの１つ若しくは複数の出力電圧の加算値若しくはその
平均値等によってその基準電圧値１２を補償する。
される１つの出力電圧を検出する場合には図１０で説明
した従来通りに、また複数の出力電圧を検出する場合に
はそれらの加算値若しくはその平均値を簡易な抵抗回路
網を使って検出する。前記基準電圧補償回路１４は、上
記同様簡易な抵抗回路網を使って上記出力電圧を除く残
りの１つ若しくは複数の出力電圧の加算値若しくはその
平均値等によってその基準電圧値１２を補償する。
【００１１】従って、各出力電圧の間には互いに他方の
出力電圧の１次関数となる等の平易な関係が生じ、一方
のフィードバック制御出力電圧を許容範囲内である程度
精度を落とす代わりに、他方の出力電圧をその許容範囲
内に収めるという制御が可能となる。その結果、出力電
圧間のクロスレギュレーションが改善され、このように
本発明によれば１つのフィードバックループで多出力の
電源装置のクロスレギュレーションを改善することが可
能となる。
出力電圧の１次関数となる等の平易な関係が生じ、一方
のフィードバック制御出力電圧を許容範囲内である程度
精度を落とす代わりに、他方の出力電圧をその許容範囲
内に収めるという制御が可能となる。その結果、出力電
圧間のクロスレギュレーションが改善され、このように
本発明によれば１つのフィードバックループで多出力の
電源装置のクロスレギュレーションを改善することが可
能となる。
【００１２】
【実施例】図２は、本発明によるクロスレギュレーショ
ン回路の第１の実施例を示したものである。図２には、
本発明の最も基本的な回路構成例として出力電圧が正と
負の２出力の電源装置の場合が示してある。なお、以降
の各図において示される実施例において、先に説明した
図１０の回路と同様のものには同じ符号が付してあり、
それらについて更めて説明しない。図３は、図２の回路
のクロスレギュレーション特性の一例を示したものであ
る。
ン回路の第１の実施例を示したものである。図２には、
本発明の最も基本的な回路構成例として出力電圧が正と
負の２出力の電源装置の場合が示してある。なお、以降
の各図において示される実施例において、先に説明した
図１０の回路と同様のものには同じ符号が付してあり、
それらについて更めて説明しない。図３は、図２の回路
のクロスレギュレーション特性の一例を示したものであ
る。
【００１３】図２において、出力正電圧（＋Ｖ01）は図
１０で示した従来のフィードバック制御される電圧であ
る。出力負電圧（−Ｖ02）は、誤差増幅器１１の入力ａ
点に基準電圧（ＶREF ）１２を抵抗（Ｒ1 ）１５と抵抗
（Ｒ2 ）１６により分圧した点に抵抗（Ｒ3 ）１９を介
して接続される。前記抵抗回路網は、本発明の基準電圧
補償回路１４に相当する。
１０で示した従来のフィードバック制御される電圧であ
る。出力負電圧（−Ｖ02）は、誤差増幅器１１の入力ａ
点に基準電圧（ＶREF ）１２を抵抗（Ｒ1 ）１５と抵抗
（Ｒ2 ）１６により分圧した点に抵抗（Ｒ3 ）１９を介
して接続される。前記抵抗回路網は、本発明の基準電圧
補償回路１４に相当する。
【００１４】ここで、図２に示す前記誤差増幅器１１の
入力ａ点そしてｂ点の電圧をそれぞれＶａ及びＶｂとす
ると、電圧Ｖａは、
入力ａ点そしてｂ点の電圧をそれぞれＶａ及びＶｂとす
ると、電圧Ｖａは、
【数１】 と表される。ゆえに出力電圧Ｖ01，Ｖ02は、互いに他方
の１次関数となり、出力正電圧（＋Ｖ01）が減少する
と、出力負電圧（−Ｖ02）も減少する。
の１次関数となり、出力正電圧（＋Ｖ01）が減少する
と、出力負電圧（−Ｖ02）も減少する。
【００１５】従って、本発明においては上記式に従
い、図３に示すように出力正電圧（＋Ｖ01）を許容精度
内（網かけ内）でｃ点からｄ点へ精度を落と代わりに、
出力負電圧（−Ｖ02）をａ点からｂ点へ移動するよう各
抵抗値を定める。その結果、実線で示す従来の特性の場
合には、出力正電圧（＋Ｖ01）の側の精度は十分満足さ
れるが、その反面出力負電圧（−Ｖ02）の側が許容精度
範囲外となる場合が生じ得るのに対し、本発明の場合に
は点線で示すように全て許容精度範囲内に収めることが
可能となる。従って、本発明を用いれば、１つのフィー
ドバックループで多出力の電源装置のクロスレギュレー
ションを改善することが出来る。
い、図３に示すように出力正電圧（＋Ｖ01）を許容精度
内（網かけ内）でｃ点からｄ点へ精度を落と代わりに、
出力負電圧（−Ｖ02）をａ点からｂ点へ移動するよう各
抵抗値を定める。その結果、実線で示す従来の特性の場
合には、出力正電圧（＋Ｖ01）の側の精度は十分満足さ
れるが、その反面出力負電圧（−Ｖ02）の側が許容精度
範囲外となる場合が生じ得るのに対し、本発明の場合に
は点線で示すように全て許容精度範囲内に収めることが
可能となる。従って、本発明を用いれば、１つのフィー
ドバックループで多出力の電源装置のクロスレギュレー
ションを改善することが出来る。
【００１６】以下には、上述した図２の基本的な回路構
成の実施態様として、図４〜図９に種々の組み合わせに
よる１つのフィードバックループで多出力電源装置のク
ロスレギュレーションを改善する回路例を示す。図４
は、本発明を用いた正（＋Ｖ01）と正（＋Ｖ02）の２出
力電圧のスイッチングレギュレータの実施例である。こ
の場合、出力正電圧（＋Ｖ02）を抵抗（Ｒ 4 ）２０を介
してフィードバック制御をしている出力正電圧（＋
Ｖ01）の抵抗分圧点であるｂ点に接続する。
成の実施態様として、図４〜図９に種々の組み合わせに
よる１つのフィードバックループで多出力電源装置のク
ロスレギュレーションを改善する回路例を示す。図４
は、本発明を用いた正（＋Ｖ01）と正（＋Ｖ02）の２出
力電圧のスイッチングレギュレータの実施例である。こ
の場合、出力正電圧（＋Ｖ02）を抵抗（Ｒ 4 ）２０を介
してフィードバック制御をしている出力正電圧（＋
Ｖ01）の抵抗分圧点であるｂ点に接続する。
【００１７】この場合、出力正電圧（＋Ｖ01）と出力正
電圧（＋Ｖ02）の関係式は、
電圧（＋Ｖ02）の関係式は、
【数２】 となる。図５は、上記式をもとに所定の抵抗値を与え
て計算したクロスレギュレーション特性をい示してお
り、先の図３で説明したと同様に、実線の従来特性に対
して、本発明による点線のクロスレギュレーション特性
は顕著に改善されていることが分かる。
て計算したクロスレギュレーション特性をい示してお
り、先の図３で説明したと同様に、実線の従来特性に対
して、本発明による点線のクロスレギュレーション特性
は顕著に改善されていることが分かる。
【００１８】図６は、本発明を用いた負（−Ｖ01）と負
（−Ｖ02）の２出力のスイッチングレギュレータの実施
例である。この場合、抵抗（Ｒ5 ）２１を介して従来は
フィードバック制御されなかった出力負電圧（−Ｖ02）
をｂ点に接続する。
（−Ｖ02）の２出力のスイッチングレギュレータの実施
例である。この場合、抵抗（Ｒ5 ）２１を介して従来は
フィードバック制御されなかった出力負電圧（−Ｖ02）
をｂ点に接続する。
【００１９】この場合、出力負電圧（−Ｖ01）と出力負
電圧（−Ｖ02）の関係式は、
電圧（−Ｖ02）の関係式は、
【数３】 となる。図７は、図３及び図５と同様に従来と本発明と
の間のクロスレギュレーション特性の比較の一例を示し
たものである。
の間のクロスレギュレーション特性の比較の一例を示し
たものである。
【００２０】図８及び図９は、さらに上述した各実施例
を組み合わせた場合の例をそれぞれ示している。図８
は、本発明を用いた正（＋Ｖ01）と負（−Ｖ02）と負
（−Ｖ03）の３出力のスイッチングレギュレータの実施
例を示したものである。本例では、従来フィードバック
制御をしていなかった出力負電圧（−Ｖ02）と出力負電
圧（−Ｖ03）をそれぞれ抵抗（Ｒ3 ）２３及び抵抗（Ｒ
4 ）２２を介してａ点に接続する。
を組み合わせた場合の例をそれぞれ示している。図８
は、本発明を用いた正（＋Ｖ01）と負（−Ｖ02）と負
（−Ｖ03）の３出力のスイッチングレギュレータの実施
例を示したものである。本例では、従来フィードバック
制御をしていなかった出力負電圧（−Ｖ02）と出力負電
圧（−Ｖ03）をそれぞれ抵抗（Ｒ3 ）２３及び抵抗（Ｒ
4 ）２２を介してａ点に接続する。
【００２１】この場合、正出力電圧（＋Ｖ01）と出力負
電圧（−Ｖ02）と出力負電圧（−Ｖ 03）の関係式は、
電圧（−Ｖ02）と出力負電圧（−Ｖ 03）の関係式は、
【数４】 となる。
【００２２】図９は、本発明を用いた正（＋Ｖ01）と正
（＋Ｖ02）と負（−Ｖ03）の３出力のスイッチングレギ
ュレータの実施例を示したものである。本例では、従来
フィードバック制御をしていなかった出力正電圧（＋Ｖ
02）を抵抗（Ｒ5 ）２４を介してｂ点に、そして出力負
電圧（−Ｖ03）を抵抗（Ｒ2 ）２５を介してａ点に接続
する。
（＋Ｖ02）と負（−Ｖ03）の３出力のスイッチングレギ
ュレータの実施例を示したものである。本例では、従来
フィードバック制御をしていなかった出力正電圧（＋Ｖ
02）を抵抗（Ｒ5 ）２４を介してｂ点に、そして出力負
電圧（−Ｖ03）を抵抗（Ｒ2 ）２５を介してａ点に接続
する。
【００２３】この場合、出力正電圧（＋Ｖ01）と出力正
電圧（＋Ｖ02）と出力負電圧（−Ｖ 03）の関係式は、
電圧（＋Ｖ02）と出力負電圧（−Ｖ 03）の関係式は、
【数５】 となる。
【００２４】上記各式，，，，及びは、互い
の出力電圧に対して先の式と同様に互いに他の出力電
圧の１次関数となる関係を有しており、従っていずれの
場合にも図２で説明したのと同様な制御が可能で、１つ
のフィードバックループで多出力電源装置の出力電圧の
クロスレギュレーションを改善することが可能である。
の出力電圧に対して先の式と同様に互いに他の出力電
圧の１次関数となる関係を有しており、従っていずれの
場合にも図２で説明したのと同様な制御が可能で、１つ
のフィードバックループで多出力電源装置の出力電圧の
クロスレギュレーションを改善することが可能である。
【００２５】
【発明の効果】以上述べたように本発明によるクロスレ
ギュレーション回路によれば、１つのフィードバックル
ープで多出力の電源装置の出力電圧のクロスレギュレー
ションの顕著な改善が実現される。また本発明によれ
ば、上記回路は簡易な抵抗回路で構成され、部品点数も
少なく、低コスト化も問題なく達成される。
ギュレーション回路によれば、１つのフィードバックル
ープで多出力の電源装置の出力電圧のクロスレギュレー
ションの顕著な改善が実現される。また本発明によれ
ば、上記回路は簡易な抵抗回路で構成され、部品点数も
少なく、低コスト化も問題なく達成される。
【図１】本発明によるクロスレギュレーション回路の基
本構成を示した回路ブロック図である。
本構成を示した回路ブロック図である。
【図２】本発明によるクロスレギュレーション回路の第
１の実施例を示す回路図である。
１の実施例を示す回路図である。
【図３】図２のクロスレギュレーション特性の一例を示
した図である。
した図である。
【図４】本発明によるクロスレギュレーション回路の第
２の実施例を示す回路図である。
２の実施例を示す回路図である。
【図５】図４のクロスレギュレーション特性の一例を示
した図である。
した図である。
【図６】本発明によるクロスレギュレーション回路の第
３の実施例を示す回路図である。
３の実施例を示す回路図である。
【図７】図６のクロスレギュレーション特性の一例を示
した図である。
した図である。
【図８】本発明によるクロスレギュレーション回路の第
４の実施例を示す回路図である。
４の実施例を示す回路図である。
【図９】本発明によるクロスレギュレーション回路の第
５の実施例を示す回路図である。
５の実施例を示す回路図である。
【図１０】従来の多出力電源装置の一構成例を示した回
路図である。
路図である。
【図１１】従来の多出力電源装置の別の構成例を示した
回路図である。
回路図である。
１０…制御回路 １１…誤差増幅器 １２…基準電圧 １３…出力検出回路 １４…基準電圧補償回路
Claims (5)
- 【請求項１】 複数の出力電圧からなる多出力電源装置
において、 フィードバック制御される一方の出力電圧の１つを検出
するか又は複数の出力電圧の加算検出を行う出力検出回
路（１３）、 電源安定化のための基準電圧（１２）が与えられ、前記
基準電圧の値を他方の出力電圧の１つの値又は複数の出
力電圧の加算検出値によって補償する基準電圧補償回路
（１４）、 前記出力検出回路（１３）からの出力と前記基準電圧補
正回路（１４）からの出力との間の差分を検出する誤差
増幅器（１１）、そして前記誤差増幅器（１１）の出力
に従って入力段のスイッチングトランジスタ（２）を制
御し、前記複数の出力電圧のクロスレギュレーション含
む電源安定化のための制御を行う制御回路（１０）から
構成することを特徴とする多出力電源におけるクロスレ
ギュレーション回路。 - 【請求項２】 前記多出力電源装置は出力電圧が正（＋
Ｖ01）と負（−Ｖ02）の２出力の電源装置であって、前
記出力検出回路（１３）は前記出力電圧の一方を検出
し、そして前記基準電圧補償回路（１４）は前記基準電
圧（１２）と他方の出力電圧との抵抗加算出力を行う請
求項１記載のクロスレギュレーション回路。 - 【請求項３】 前記多出力電源装置は出力電圧が正（＋
Ｖ01）と負（−Ｖ02）と負（−Ｖ03）又は出力電圧が正
（＋Ｖ01）と正（＋Ｖ02）と負（−Ｖ03）の３出力の電
源装置であって、２つの出力電圧が与えられる前記出力
検出回路（１３）はそれらの抵抗加算検出を行い、そし
て２つの出力電圧が与えられる前記基準電圧補償回路
（１４）は前記基準電圧（１２）と前記２つの出力電圧
との抵抗加算出力を行う請求項１記載のクロスレギュレ
ーション回路。 - 【請求項４】 複数の出力電圧からなる多出力電源装置
において、 前記複数の出力電圧を加算検出する出力検出回路（１
３）、 前記出力検出回路（１３）からの出力と電源安定化のた
めの基準電圧（１２）との間の差分を検出する誤差増幅
器（１１）、そして前記誤差増幅器（１１）の出力に従
って入力段のスイッチングトランジスタ（２）を制御
し、前記複数の出力電圧のクロスレギュレーション含む
電源安定化のための制御を行う制御回路（１０）から構
成することを特徴とする多出力電源におけるクロスレギ
ュレーション回路。 - 【請求項５】 前記多出力電源装置は出力電圧が正（＋
Ｖ01）と正（＋Ｖ02）又は出力電圧が負（−Ｖ01）と負
（−Ｖ02）の２出力の電源装置であって、前記出力検出
回路（１３）は前記２出力の抵抗加算検出を行う請求項
３記載のクロスレギュレーション回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6213515A JPH0878964A (ja) | 1994-09-07 | 1994-09-07 | 多出力電源におけるクロスレギュレーション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6213515A JPH0878964A (ja) | 1994-09-07 | 1994-09-07 | 多出力電源におけるクロスレギュレーション回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878964A true JPH0878964A (ja) | 1996-03-22 |
Family
ID=16640473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6213515A Withdrawn JPH0878964A (ja) | 1994-09-07 | 1994-09-07 | 多出力電源におけるクロスレギュレーション回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878964A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012036207A1 (ja) * | 2010-09-17 | 2012-03-22 | 日本電信電話株式会社 | インダクタ |
| US9935557B2 (en) | 2015-01-22 | 2018-04-03 | Fuji Electric Co., Ltd. | Multi-output power supply |
| CN113809914A (zh) * | 2021-08-13 | 2021-12-17 | 广州金升阳科技有限公司 | 一种恒压控制电路 |
-
1994
- 1994-09-07 JP JP6213515A patent/JPH0878964A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012036207A1 (ja) * | 2010-09-17 | 2012-03-22 | 日本電信電話株式会社 | インダクタ |
| JP5463580B2 (ja) * | 2010-09-17 | 2014-04-09 | 日本電信電話株式会社 | インダクタ |
| US9082543B2 (en) | 2010-09-17 | 2015-07-14 | Nippon Telegraph And Telephone Corporation | Inductor |
| US9935557B2 (en) | 2015-01-22 | 2018-04-03 | Fuji Electric Co., Ltd. | Multi-output power supply |
| CN113809914A (zh) * | 2021-08-13 | 2021-12-17 | 广州金升阳科技有限公司 | 一种恒压控制电路 |
| CN113809914B (zh) * | 2021-08-13 | 2024-06-18 | 广州金升阳科技有限公司 | 一种恒压控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38906E1 (en) | Current mode DC/DC converter with controlled output impedance | |
| US5939867A (en) | Low consumption linear voltage regulator with high supply line rejection | |
| EP0846996B1 (en) | Power transistor control circuit for a voltage regulator | |
| JP4263068B2 (ja) | 定電圧回路 | |
| US7459895B2 (en) | Power circuit | |
| US5917312A (en) | System and method for voltage positioning a regulator and regulator employing the same | |
| KR20010022479A (ko) | 벅 부스트 스위칭 조정기 | |
| JP2001147726A (ja) | ボルテージ・レギュレータ | |
| USRE38780E1 (en) | Current mode DC/DC converter with controlled output impedance | |
| US20080315849A1 (en) | Power Converter and Method for Power Conversion | |
| JP4234321B2 (ja) | 調整器 | |
| US5122945A (en) | Voltage controlled preload | |
| CN1883111B (zh) | 具有控制输出级的调节装置的放大器 | |
| US7535211B2 (en) | Voltage regulator having current canceling compensation | |
| US5515263A (en) | Isolated switching power source | |
| JPH0878964A (ja) | 多出力電源におけるクロスレギュレーション回路 | |
| US7352163B2 (en) | Early effect cancelling circuit, differential amplifier, linear regulator, and early effect canceling method | |
| US5973936A (en) | Current-voltage regulator | |
| US4562523A (en) | Power supply | |
| JPH01278265A (ja) | 正負出力スイッチング電源の制御回路 | |
| US20190384372A1 (en) | Power Supply with Power Delivery Network Equalization | |
| JPH04261358A (ja) | スイッチング電源装置 | |
| US20230353106A1 (en) | Broadband Amplifier with DC Gain Error Correction | |
| JPS6216793Y2 (ja) | ||
| US7652536B2 (en) | Amplifier circuit with internal zeros |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |